TWI754987B - 半導體裝置及半導體裝置之製造方法 - Google Patents

Abstract

半導體裝置係具備第1半導體晶片及第2半導體晶片，第1半導體晶片具備有：導電性焊墊、設置於導電性焊墊上且具有讓導電性焊墊的一部分露出的開口之絕緣層、以及設置於絕緣層上且透過開口而連接於導電性焊墊之第1凸塊層；第2半導體晶片具備有：電極、及設置於電極上之第2凸塊層。第1凸塊層係包含：設置於開口且與第2凸塊層相接之凹部、及設置於開口的周圍且與第2凸塊層相接之凸部。

Description

半導體裝置及半導體裝置之製造方法

實施形態的發明是關於半導體裝置及半導體裝置之製造方法。

本申請案係主張基於2019年9月18日申請之日本專利申請第2019-169873號的優先權，將其全部內容以引用的方式包含於本發明中。

在3維記憶體等的半導體裝置，是進行在安裝基板或半導體晶片上透過凸塊來接合半導體晶片之覆晶接合，藉由底部填充(underfill)樹脂將安裝基板或半導體晶片與其他半導體晶片之間密封。

一實施形態是為了抑制半導體裝置之可靠性降低。

實施形態的半導體裝置係具備第1半導體晶片及第2半導體晶片，第1半導體晶片具備有：導電性焊墊、設置於導電性焊墊上且具有讓導電性焊墊的一部分露出的開口之絕緣層、以及設置於絕緣層上且透過開口而連接於導電性焊墊之第1凸塊層；第2半導體晶片具備有：電極、及設置於電極上之第2凸塊層。第1凸塊層係包含：設置於開口且與第2凸塊層相接之凹部、及設置於開口的周圍且與第2凸塊層相接之凸部。

以下，針對實施形態，參照圖式做說明。又圖式是示意的，例如厚度與平面尺寸的關係、各層之厚度的比率等會有與現實者不同的情形。此外，在實施形態中，對於實質相同的構成要素是賦予同一符號而將其說明省略。

＜第1實施形態＞ 在本實施形態，是說明半導體裝置所使用之半導體晶片的積層體(晶片積層體)的構造例。

(半導體晶片的構造例) 圖1係用於說明晶片積層體所使用之半導體晶片的構造例之剖面示意圖，是顯示包含半導體晶片10的X軸及Z軸之X-Z剖面的一部分，Z軸是與X軸和Y軸正交，Y軸是與X軸正交。圖2係用於說明半導體晶片的構造例之俯視示意圖，係顯示包含半導體晶片10的X軸及Y軸之X-Y面的一部分。

半導體晶片10具備有：基板101、元件層102、導電性焊墊103、絕緣層104、凸塊層105、絕緣層106、電極107、以及凸塊層108。

基板101係包含：表面101a、表面101a之相反側的表面101b、貫穿基板101且從表面101a延伸到表面101b之貫通孔101c。圖2係從表面101a側觀察半導體晶片10的情況之俯視示意圖。基板101包含例如配線基板。配線基板只要是可搭載半導體元件且具有配線圖案即可。配線基板可具有：例如矽基板等的半導體基板、玻璃基板、樹脂基板、或金屬基板等。

元件層102設置在表面101a上。元件層102具有：例如儲存單元(memory cell)等的半導體元件。

導電性焊墊103設置在元件層102上。導電性焊墊103是例如與元件層102的半導體元件透過配線連接。導電性焊墊103含有例如鋁。

絕緣層104設置在元件層102上及導電性焊墊103上，且具有讓導電性焊墊103的至少一部分露出之開口104a。絕緣層104包含例如氧化矽膜、氮化矽膜。

凸塊層105包含：設置於開口104a之凹部105a、及設置於開口104a的周圍之凸部105b。

凹部105a是在開口104a處與導電性焊墊103相接，而發揮作為透過開口104a連接於導電性焊墊103之連接部的功能。藉由將凹部105a設置於開口104a，當將複數個半導體晶片10積層來形成晶片積層體的情況，能將複數個半導體晶片10的一個之凸塊層105與複數個半導體晶片10的另一個之凸塊層108的接觸面積增大。

藉由將凸部105b設置於開口104a的周圍，當將複數個半導體晶片10積層來形成晶片積層體的情況，相較於將凸部105b設置於開口104a的情況，可將複數個半導體晶片10的一個之凸塊層105與複數個半導體晶片10的另一個之凸塊層108的連接電阻降低。

當將複數個半導體晶片10積層來形成晶片積層體的情況，凸部105b是發揮作為控制複數個半導體晶片10的一個和複數個半導體晶片10的另一個的間隙(gap)之間隔件的功能。上述間隙是按照例如凸部105b的高度來調整。圖1及圖2雖顯示複數個凸部105b，但凸塊層105只要含有至少一個凸部105b即可。當具有複數個凸部105b的情況，複數個凸部105b可具有不同的高度。此外，圖1及圖2雖顯示柱狀的凸部105b，但凸部105b的形狀並不限定為柱狀。

凸塊層105具有：第1層151、第2層152、第3層153。凸塊層105的積層構造並不限定為圖1及圖2所示的構造，例如不設置第3層153亦可。

第1層151設置在開口104a的周圍。當將複數個半導體晶片10積層來形成晶片積層體的情況，第1層151較佳為比凸塊層108更不容易變形，例如較佳為其彈性模數比凸塊層108更高。

第1層151含有例如樹脂材料或金屬材料。藉由使用金屬材料可將凸部105b的電阻率降低，因此當將複數個半導體晶片10積層來形成晶片積層體的情況，可將複數個半導體晶片10的一個之凸塊層105與複數個半導體晶片10的另一個之凸塊層108的連接電阻降低。樹脂材料包含例如環氧、壓克力。金屬材料包含例如銅(Cu)、鎳(Ni)。圖1及圖2雖顯示柱狀的第1層151，但第1層151的形狀不並限定為柱狀。

第2層152，是設置在第1層151上且透過開口104a連接於導電性焊墊103。第2層152包含單層體或積層體，該單層體或積層體含有選自例如鈦(Ti)及銅所構成的群之至少一種金屬元素。

第3層153設置在第2層152上。第3層153包含單層體或積層體，該單層體或積層體含有選自例如鎳及銅所構成群之至少一種金屬元素。又第3層153的表面可藉由含有金(Au)的層被覆。又不設置第3層153亦可。

絕緣層106設置在表面101b上及貫通孔101c的內壁面上。絕緣層106包含例如氧化矽膜。

電極107是設置在絕緣層106上且貫穿基板101，是在貫通孔101c處透過配線連接於元件層102之半導體元件。電極107包含單層體或積層體，該單層體或積層體含有選自例如鎳及銅所構成的群之至少一種金屬元素。

凸塊層108設置在電極107上。凸塊層108包含：例如含有錫之焊料層。

(凸塊層105之形成方法例) 圖3至圖8係用於說明凸塊層105的形成方法例之剖面示意圖，是顯示半導體晶片10之X-Z剖面的一部分。

首先，如圖3所示般，在元件層102上形成導電性焊墊103，在導電性焊墊103上形成絕緣層104，將絕緣層104的一部分蝕刻來形成讓導電性焊墊103的一部分露出之開口104a。

接下來，如圖4所示般，在絕緣層104上形成第1層151。

接下來，如圖5所示般，在開口104a處之導電性焊墊103上、絕緣層104上、及第1層151上形成第2層152。

接下來，如圖6所示般，在第2層152上形成遮罩層109。遮罩層109是使用例如光微影技術來形成。

接下來，如圖7所示般，使用遮罩層109在第2層152上形成第3層153。第3層153是使用例如鍍敷法來形成。

接下來，如圖8所示般，將遮罩層109除去，將第2層152的一部分進行蝕刻。經由以上處理，可形成包含凹部105a及凸部105b之凸塊層105。

(複數個半導體晶片的積層方法例) 圖9係用於說明複數個半導體晶片的積層方法例之剖面示意圖，是顯示複數個半導體晶片10當中的一個半導體晶片10a、和複數個半導體晶片10當中的另一個半導體晶片10b之X-Z剖面的一部分。

當將半導體晶片10a和半導體晶片10b進行積層的情況，如圖9所示般，是以半導體晶片10a之凹部105a及凸部105b與半導體晶片10b之凸塊層108相接的方式讓凸塊層105與凸塊層108接觸。凹部105a例如可藉由凸塊層108的焊料填滿。凸部105b可與電極107相接。在將所有的半導體晶片10積層之後，例如以低於200℃的溫度將晶片積層體加熱而進行暫時固定，然後以200℃以上的溫度將晶片積層體加熱而進行正式固定，藉此可將複數個半導體晶片10接合。

如以上般，在本實施形態，藉由在凸塊層105設置凹部105a，當將複數個半導體晶片10積層來形成晶片積層體的情況，能將複數個半導體晶片10的一個之凸塊層105與複數個半導體晶片10的另一個之凸塊層108的接觸面積增大，因此可抑制電阻率的上升。此外，在本實施形態，藉由在凸塊層105設置凸部105b，當將複數個半導體晶片10積層來形成晶片積層體的情況，可控制複數個半導體晶片10的一個和複數個半導體晶片10的另一個之間隙。晶片上晶片(chip-on-chip)連接、覆晶連接所採用之利用焊料凸塊的接合技術，難以控制間隙，可能因焊料的過度變形而發生接合部之短路的情況，或因焊料的荷重不足而發生接合部之斷路的情況。相對於此，藉由設置凹部105a及凸部105b，可抑制電阻率上升且容易控制間隙，能抑制短路的發生，又能將底部填充樹脂穩定地填充。再者，因為可將複數個半導體晶片10的一個之凸塊層105與複數個半導體晶片10的另一個之凸塊層108的接觸面積增大，能抑制接合部之斷路的發生。如此，能夠抑制半導體裝置的可靠性降低。

＜第2實施形態＞ 在本實施形態，是說明晶片積層體所使用之半導體晶片的其他構造例。圖10係用於說明半導體晶片的其他構造例之剖面示意圖，是顯示半導體晶片10之X-Z剖面的一部分。圖11係用於說明半導體晶片的其他構造例之俯視示意圖，是顯示半導體晶片10之X-Y面的一部分。圖11係從表面101a側觀察半導體晶片10的情況之俯視示意圖。

半導體晶片10具備有：基板101、元件層102、導電性焊墊103、絕緣層104、凸塊層105、絕緣層106、電極107、以及凸塊層108。又基板101、元件層102、導電性焊墊103、絕緣層104、絕緣層106、電極107、及凸塊層108，分別是與第1實施形態的基板101、元件層102、導電性焊墊103、絕緣層104、絕緣層106、電極107、及凸塊層108相同，因此省略說明。

凸塊層105包含：設置於開口104a之凹部105a、包圍凹部105a之環狀的凸部105b。藉由設置環狀的凸部105b，當將複數個半導體晶片10積層來形成晶片積層體的情況，可抑制凸部105b的倒塌。凹部105a及凸部105b的其他說明，可適當地援用第1實施形態之凹部105a及凸部105b的說明。

凸塊層105具有：第1層151、第2層152、第3層153。第1層151包圍開口104a。第2層152是設置在第1層151上且透過開口104a連接於導電性焊墊103。第3層153設置在第2層152上。第1層151、第2層152及第3層153的其他說明，可適當地援用第1實施形態之第1層151、第2層152及第3層153的說明。

如以上般，在本實施形態，藉由設置環狀的凸部105b，當將複數個半導體晶片10積層來形成晶片積層體的情況，可抑制凸部105b的倒塌。如此可抑制接合不良，因此能抑制半導體裝置的可靠性降低。

＜第3實施形態＞ 在本實施形態，是說明晶片積層體所使用的半導體晶片之其他構造例。圖12係用於說明半導體晶片的其他構造例之剖面示意圖，是顯示半導體晶片10之X-Z剖面的一部分。圖13係用於說明半導體晶片的其他構造例之俯視示意圖，是顯示半導體晶片10之X-Y面的一部分。圖13係顯示從表面101a側觀察半導體晶片10的情況之俯視示意圖。

半導體晶片10具備有：基板101、元件層102、導電性焊墊103、絕緣層104、凸塊層105、絕緣層106、電極107、以及凸塊層108。又基板101、元件層102、導電性焊墊103、絕緣層104、絕緣層106、電極107及凸塊層108，分別是與第1實施形態的基板101、元件層102、導電性焊墊103、絕緣層104、絕緣層106、電極107及凸塊層108相同，因此省略說明。

凸塊層105係包含：在開口104a處與導電性焊墊103相接之凹部105a、設置於開口104a的周圍之凸部105b。凹部105a及凸部105b的其他說明，可適當地援用第1實施形態之凹部105a及凸部105b的說明。

凸塊層105具有：第1層151、第2層152、第3層153。第1層151設置在開口104a的周圍。第1層151之側面的一部分是從第2層152及第3層153露出。第2層152是設置在第1層151上且透過開口104a與導電性焊墊103連接。第3層153設置在第2層152上。第1層151、第2層152及第3層153的其他說明，可適當地援用第1實施形態之第1層151、第2層152及第3層153的說明。

凸塊層105的最大直徑D1比電極107的最大直徑D2更大。如此，當將複數個半導體晶片10積層來形成晶片積層體的情況，可抑制凸塊層108之焊料的溢出。凸塊層105的最大直徑D1，可藉由例如改變第1層151的最大直徑來調整。

如以上般，在本實施形態，藉由讓凸塊層105的第1層151從第2層152及第3層153露出而使凸塊層105之最大直徑D1比電極107的最大直徑D2更大，當將複數個半導體晶片10積層來形成晶片積層體的情況，可抑制凸塊層108之焊料的溢出。

＜第4實施形態＞ 在本實施形態，是說明晶片積層體所使用的半導體晶片之其他構造例。圖14係用於說明半導體晶片的其他構造例之剖面示意圖，是顯示半導體晶片10之X-Z剖面的一部分。圖15係用於說明半導體晶片之其他構造例之俯視示意圖，是顯示半導體晶片10之X-Y面的一部分。圖15係從表面101a側觀察半導體晶片10的情況之俯視示意圖。

半導體晶片10具備有：基板101、元件層102、導電性焊墊103、絕緣層104、凸塊層105、絕緣層106、電極107、凸塊層108。又基板101、元件層102、導電性焊墊103、絕緣層104、絕緣層106、電極107及凸塊層108，分別是與第1實施形態的基板101、元件層102、導電性焊墊103、絕緣層104、絕緣層106、電極107及凸塊層108相同，因此省略說明。

凸塊層105係包含：在開口104a處與導電性焊墊103相接之凹部105a、及包圍開口104a之環狀的凸部105b。凹部105a及凸部105b的其他說明，可適當地援用第1實施形態之凹部105a及凸部105b的說明。

凸塊層105具有：第1層151、第2層152、第3層153。第1層151包圍開口104a。第1層151之側面的一部分是從第2層152及第3層153露出。第2層152是設置在第1層151上且透過開口104a與導電性焊墊103連接。第3層153設置在第2層152上。第1層151、第2層152及第3層153的其他說明，可適當地援用第1實施形態之第1層151、第2層152及第3層153的說明。

凸塊層105之最大直徑D1比電極107的最大直徑D2更大。如此，當將複數個半導體晶片10積層來形成晶片積層體的情況，可抑制凸塊層108之焊料的溢出。凸塊層105的最大直徑D1，可藉由例如改變第1層151的最大直徑來調整。

如以上般，在本實施形態，藉由設置環狀的凸部105b，當將複數個半導體晶片10積層來形成晶片積層體的情況，可抑制凸部105b的倒塌。如此可抑制接合不良，因此可抑制半導體裝置的可靠性降低。

此外，在本實施形態，藉由讓凸塊層105的第1層151從第2層152及第3層153露出而使凸塊層105的最大直徑D1比電極107的最大直徑D2更大，當將複數個半導體晶片10積層來形成晶片積層體的情況，可抑制凸塊層108之焊料的溢出。

＜第5實施形態＞ 在本實施形態，是說明使用了具有上述實施形態的半導體晶片10之晶片積層體之半導體裝置的例子。圖16係用於說明具有矽穿孔(Through Silicon Via，TSV)等的貫通電極之半導體晶片所積層而成的半導體裝置的構造例之剖面示意圖，是顯示半導體裝置1之X-Z剖面的一部分。又在圖16中，為了方便，並未圖示出一部分的構成要素。又關於與其他實施形態的構成要素共同的部分，可適當地援用其他實施形態的說明。

半導體裝置1具備有：具有相對向的第1表面及第2表面之配線基板12、搭載於配線基板12的第1面之晶片積層體13、將配線基板12和晶片積層體13之間密封的密封樹脂層14、覆蓋晶片積層體13之密封樹脂層15、及設置在配線基板12的第2面之外部連接端子16。

配線基板12具有：複數個連接焊墊121、及讓連接焊墊121的至少一部分露出之絕緣層122。

晶片積層體13是透過配線基板12之複數個連接焊墊121來與配線基板12電氣連接。晶片積層體13具有複數個半導體晶片10及半導體晶片17。複數個半導體晶片10可運用上述實施形態的半導體晶片10之任一個。在複數個半導體晶片10之間設置絕緣性黏著層18。絕緣性黏著層18將複數個半導體晶片10之間密封。又半導體晶片10的積層數並不限定於圖16所示的積層數。

絕緣性黏著層18發揮作為將複數個半導體晶片10之間密封的密封材之功能。作為絕緣性黏著層18，可使用例如非導電膜(Non-Conductive Film，NCF)等之兼具黏著功能和密封功能之熱硬化性的絕緣性黏著材料。絕緣性黏著材料包含例如環氧系樹脂。

複數個半導體晶片10，是透過貫穿半導體晶片10之複數個電極107、以及貫穿絕緣性黏著層18之凸塊層105及凸塊層108而互相電氣連接。例如，將設置於複數個半導體晶片10之導電性焊墊藉由電極107、凸塊層105及凸塊層108進行電氣連接，藉此能將複數個半導體晶片10互相電氣連接。在以配線基板12側作為晶片積層體13的上表面時，在最下段的半導體晶片10不設置貫通電極亦可。

作為半導體晶片10，可使用例如記憶體晶片等。作為記憶體晶片，可使用例如NAND型快閃記憶體等的記憶元件。又在記憶體晶片可設置解碼器等的電路。

半導體晶片17，在以配線基板12側作為晶片積層體13的上表面時，是透過設置在最上段的半導體晶片10上之再配線層19來與半導體晶片10電氣連接。再配線層 19可具有作為平坦化層的功能。透過設置在再配線層19上之連接焊墊111及凸塊112，使晶片積層體13與配線基板12電氣連接。

作為半導體晶片17，可使用例如介面晶片、控制器晶片。例如，當半導體晶片10為記憶體晶片的情況，半導體晶片17是使用控制器晶片，利用控制器晶片可控制對記憶體晶片之寫入及讀取。又半導體晶片17較佳為比半導體晶片10小。

晶片積層體13是例如以下般來形成。首先，對於一個半導體晶片10，將形成有凸塊層108及絕緣性黏著層18之其他半導體晶片10使用安裝器(mounter)等進行積層，最後貼合在表面形成有再配線層19之半導體晶片10。進而進行熱處理，讓凸塊層108的至少一部分或絕緣性黏著層18熔融，然後冷卻，藉此讓絕緣性黏著層18硬化，並形成貫穿絕緣性黏著層18而將半導體晶片10間電氣連接之凸塊層108。

然後，在再配線層19上搭載半導體晶片17，形成連接焊墊111及複數個凸塊112，藉此形成晶片積層體13。

晶片積層體13，例如讓其反轉而以再配線層19位於內側的方式使用安裝器等搭載於配線基板12。這時，晶片積層體13之積層順序是與晶片積層體13形成時相反。配線基板12與晶片積層體13之接合，是使用例如脈衝加熱(pulse heat)法等來進行。但並不限定於此，亦可將配線基板12和晶片積層體13進行暫時黏著後，藉由迴焊(reflow)使用凸塊112進行正式黏著，藉此搭載晶片積層體13。

作為密封樹脂層14，可使用例如底部填充樹脂等。又不一定要設置密封樹脂層14。例如，可藉由使用了針閥等之填充器(dispenser)填充底部填充樹脂，來形成密封樹脂層14。

作為密封樹脂層15，是含有氧化矽等的無機填充材，可使用例如將無機填充材與絕緣性的有機樹脂材料等混合而成的樹脂材料。

外部連接端子16，例如是在配線基板12的第2面上塗布焊劑後，搭載焊球，放入迴焊爐而讓焊球熔融，與配線基板12所具有的連接焊墊接合。然後利用溶劑、純水洗淨來將焊劑除去，藉此形成出。但並不限定於此，例如藉由形成凸塊來形成外部連接端子16亦可。又外部連接端子16的數量並不限定於圖16所示的數量。

圖17係用於說明具有TSV等的貫通電極之半導體晶片所積層而成的半導體裝置之其他構造例的剖面示意圖，是顯示半導體裝置1之X-Z剖面的一部分。又在圖17中，為了方便，並未圖示出一部分的構成要素。又關於與其他實施形態的構成要素共同的部分，可適當地援用其他實施形態的說明。

圖17所示的半導體裝置1具備有：印刷配線基板2、中介基板3、經由中介基板3及焊料凸塊進行電氣連接之圖形處理器(Graphics Processing Unit，GPU)4及記憶體晶片5、用於抑制半導體裝置1的翹曲之補強材6。

圖18係用於說明記憶體晶片5的構造例之示意圖，是顯示記憶體晶片5之X-Z剖面的一部分。記憶體晶片5具備有：設置在中介基板3上的絕緣層51、設置在絕緣層51上的緩衝晶粒(buffer die)52、設置在緩衝晶粒52上之晶片積層體53、絕緣性黏著層54、密封樹脂層55、以及密封樹脂層56。

晶片積層體53是透過緩衝晶粒52、電極511及電極512來與中介基板3電氣連接。晶片積層體53具有複數個半導體晶片10。半導體晶片10可運用上述實施形態的半導體晶片10。在複數個半導體晶片10之間設置絕緣性黏著層54。絕緣性黏著層54是將複數個半導體晶片10之間密封。又半導體晶片10之積層數並不限定於圖18所示的積層數。

複數個半導體晶片10，是透過貫穿半導體晶片10之複數個電極107、及貫穿絕緣性黏著層54之凸塊層105及凸塊層108而互相電氣連接。例如，將設置在複數個半導體晶片10之導電性焊墊藉由電極107、凸塊層105及凸塊層108進行電氣連接，藉此可將複數個半導體晶片10互相電氣連接。又在以緩衝晶粒52側作為晶片積層體53的上表面時，在最下段的半導體晶片10不設置貫通電極亦可。

作為半導體晶片10可使用例如記憶體晶片等。作為記憶體晶片，可使用例如動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)等的記憶元件。又在記憶體晶片可設置解碼器等的電路。

晶片積層體53是例如以下般形成出。首先，對於一個半導體晶片10，將形成有凸塊層108及絕緣性黏著層54之其他半導體晶片10使用安裝器等進行積層。進而進行熱處理，讓凸塊層108的至少一部分或絕緣性黏著層54熔融，然後冷卻，藉此讓絕緣性黏著層54硬化，並形成貫穿絕緣性黏著層54而將半導體晶片10間電氣連接之凸塊層108。

晶片積層體53，例如讓其反轉而使用安裝器等搭載於緩衝晶粒52。這時，晶片積層體53之積層順序是與晶片積層體53形成時相反。緩衝晶粒52與晶片積層體53之接合，是使用例如脈衝加熱法等來進行。但並不限定於此，亦可將緩衝晶粒52和晶片積層體53進行暫時黏著後，藉由迴焊使用凸塊進行正式黏著，藉此搭載晶片積層體53。

絕緣性黏著層54發揮作為將複數個半導體晶片10之間密封的密封材之功能。作為絕緣性黏著層54，可使用例如NCF等之兼具黏著功能和密封功能之熱硬化性的絕緣性黏著材料。絕緣性黏著材料包含例如環氧系樹脂。

作為密封樹脂層55，可使用例如底部填充樹脂等。又不一定要設置密封樹脂層55。例如，可藉由使用了針閥等之填充器填充底部填充樹脂，來形成密封樹脂層55。

作為密封樹脂層56，是含有氧化矽等的無機 填充材，可使用例如將無機填充材與絕緣性的有機樹脂材料等混合而成的樹脂材料。

如以上般，在本實施形態，是使用積層了上述實施形態的半導體晶片10之晶片積層體來構成半導體裝置，藉此可抑制半導體裝置的可靠性降低。

又各實施形態是作為例示，並非用於限定發明的範圍。這些新的實施形態，能以其他各式各樣的形態實施，在不脫離發明要旨的範圍內可進行種種的省略、置換、變更。這些實施形態及其變形，是包含於發明的範圍、要旨，且包含於申請專利範圍所載的發明及其均等範圍。

1:半導體裝置

2:印刷配線基板

3:中介基板

4:圖形處理器

5:記憶體晶片

6:補強材

10,10a,10b,17:半導體晶片

12:配線基板

13,53:晶片積層體

14,15,55,56:密封樹脂層

16:外部連接端子

18,54:絕緣性黏著層

19:再配線層

51,104,106,122:絕緣層

52:緩衝晶粒

101:基板

101a,101b:表面

101c:貫通孔

102:元件層

103:導電性焊墊

104a:開口

105,108:凸塊層

105a:凹部

105b:凸部

107,511,512:電極

109:遮罩層

111,121:連接焊墊

112:凸塊

151:第1層

152:第2層

153:第3層

D1:凸塊層105的最大直徑

D2:電極107的最大直徑

[圖1]係用於說明半導體晶片的構造例之剖面示意圖。 [圖2]係用於說明半導體晶片的構造例之俯視示意圖。 [圖3]係用於說明凸塊層105的形成方法例之剖面示意圖。 [圖4]係用於說明凸塊層105的形成方法例之剖面示意圖。 [圖5]係用於說明凸塊層105的形成方法例之剖面示意圖。 [圖6]係用於說明凸塊層105的形成方法例之剖面示意圖。 [圖7]係用於說明凸塊層105的形成方法例之剖面示意圖。 [圖8]係用於說明凸塊層105的形成方法例之剖面示意圖。 [圖9]係用於說明複數個半導體晶片的積層方法例之剖面示意圖。 [圖10]係用於說明半導體晶片的其他構造例之剖面示意圖。 [圖11]係用於說明半導體晶片的其他構造例之俯視示意圖。 [圖12]係用於說明半導體晶片的其他構造例之剖面示意圖。 [圖13]係用於說明半導體晶片的其他構造例之俯視示意圖。 [圖14]係用於說明半導體晶片的其他構造例之剖面示意圖。 [圖15]係用於說明半導體晶片的其他構造例之俯視示意圖。 [圖16]係用於說明半導體裝置的構造例之剖面示意圖。 [圖17]係用於說明半導體裝置的其他構造例之剖面示意圖。 [圖18]係用於說明記憶體晶片5的構造例之剖面示意圖。

10:半導體晶片

101:基板

101a,101b:表面

101c:貫通孔

102:元件層

103:導電性焊墊

104,106:絕緣層

104a:開口

105,108:凸塊層

105a:凹部

105b:凸部

107:電極

151:第1層

152:第2層

153:第3層

Claims (18)

1. 一種半導體裝置，係具備第1半導體晶片及第2半導體晶片，前述第1半導體晶片係包含：導電性焊墊、設置於前述導電性焊墊上且形成有讓前述導電性焊墊的一部分露出的開口部之絕緣層、以及設置於前述絕緣層上且透過前述開口部而連接於前述導電性焊墊之第1凸塊層；前述第2半導體晶片係包含：電極、及設置於前述電極上之第2凸塊層，前述第1凸塊層係包含：設置於前述開口部且與前述第2凸塊層接觸之凹部、及與前述開口部鄰接地設置且與前述第2凸塊層接觸之凸部，前述第1凸塊層係具有：設置在前述開口部的周圍之第1層、及設置在前述第1層上且透過前述開口部連接於前述導電性焊墊之第2層。
2. 如請求項1所述之半導體裝置，其中，前述第1層含有樹脂材料，前述第2層含有金屬材料。
3. 如請求項1所述之半導體裝置，其中，前述第1層含有第1金屬材料，前述第2層含有第2金屬材料。
4. 如請求項1所述之半導體裝置，其中，前述第1層之彈性模數比前述第2凸塊層高。
5. 如請求項1所述之半導體裝置，其中，前述第1層之側面的一部分是從前述第2層露出。
6. 一種半導體裝置，係具備第1半導體晶片及第2半導體晶片，前述第1半導體晶片係包含：導電性焊墊、設置於前述導電性焊墊上且形成有讓前述導電性焊墊的一部分露出的開口部之絕緣層、以及設置於前述絕緣層上且透過前述開口部而連接於前述導電性焊墊之第1凸塊層；前述第2半導體晶片係包含：電極、及設置於前述電極上之第2凸塊層，前述第1凸塊層係包含：設置於前述開口部且與前述第2凸塊層接觸之凹部、及與前述開口部鄰接地設置且與前述第2凸塊層接觸之凸部，前述半導體裝置係包含積層體，前述積層體是由包含前述第1半導體晶片和前述第2半導體晶片之複數個半導體晶片所積層而成。
7. 如請求項6所述之半導體裝置，其中，前述積層體包含：控制前述複數個半導體晶片的控制器晶片。
8. 如請求項1至7之任一項所述之半導體裝置，其中，前述凸部包圍前述凹部。
9. 如請求項1至7之任一項所述之半導體裝置，其中， 前述第1半導體晶片具有複數個前述凸部。
10. 一種半導體裝置之製造方法，係將第1半導體晶片及第2半導體晶片進行積層，前述第1半導體晶片係包含：導電性焊墊、設置於前述導電性焊墊上且形成有讓前述導電性焊墊的一部分露出的開口部之絕緣層、以及設置於前述絕緣層上且透過前述開口部而連接於前述導電性焊墊之第1凸塊層，前述第1凸塊層係包含：設置於前述開口部之凹部、及設置於前述開口部的周圍之凸部，前述第2半導體晶片係包含：電極、及設置於前述電極上之第2凸塊層，將前述第1半導體晶片和前述第2半導體晶片以讓前述凹部及前述凸部與前述第2凸塊層相接的方式進行積層，在前述開口部的周圍形成第1層，於前述開口部處在前述導電性焊墊上及前述第1層上形成第2層，藉此形成前述第1凸塊層。
11. 如請求項10所述之半導體裝置之製造方法，其中，前述第1層含有樹脂材料，前述第2層含有金屬材料。
12. 如請求項10所述之半導體裝置之製造方法，其中，前述第1層含有第1金屬材料，前述第2層含有第2金屬材料。
13. 如請求項10所述之半導體裝置之製造方法，其中，前述第1層之彈性模數比前述第2凸塊層高。
14. 如請求項10所述之半導體裝置之製造方法，其中，前述第1層之側面的一部分是從前述第2層露出。
15. 一種半導體裝置之製造方法，係將第1半導體晶片及第2半導體晶片進行積層，前述第1半導體晶片係包含：導電性焊墊、設置於前述導電性焊墊上且形成有讓前述導電性焊墊的一部分露出的開口部之絕緣層、以及設置於前述絕緣層上且透過前述開口部而連接於前述導電性焊墊之第1凸塊層，前述第1凸塊層係包含：設置於前述開口部之凹部、及設置於前述開口部的周圍之凸部，前述第2半導體晶片係包含：電極、及設置於前述電極上之第2凸塊層，將前述第1半導體晶片和前述第2半導體晶片以讓前述凹部及前述凸部與前述第2凸塊層相接的方式進行積層，前述半導體裝置係包含：由包含前述第1半導體晶片和前述第2半導體晶片之複數個半導體晶片所積層而成之積層體。
16. 如請求項15所述之半導體裝置之製造方法，其中，前述積層體包含：控制前述複數個半導體晶片的控制 器晶片。
17. 如請求項10至16之任一項所述之半導體裝置之製造方法，其中，前述凸部包圍前述凹部。
18. 如請求項10至16之任一項所述之半導體裝置之製造方法，其中，前述第1半導體晶片具有複數個前述凸部。

Images