[go: up one dir, main page]

TWI752524B - 記憶裝置 - Google Patents

記憶裝置 Download PDF

Info

Publication number
TWI752524B
TWI752524B TW109119741A TW109119741A TWI752524B TW I752524 B TWI752524 B TW I752524B TW 109119741 A TW109119741 A TW 109119741A TW 109119741 A TW109119741 A TW 109119741A TW I752524 B TWI752524 B TW I752524B
Authority
TW
Taiwan
Prior art keywords
region
layer
variable resistance
memory device
axis direction
Prior art date
Application number
TW109119741A
Other languages
English (en)
Other versions
TW202044255A (zh
Inventor
村上俊也
梶田明広
齋藤真澄
Original Assignee
日商東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝記憶體股份有限公司 filed Critical 日商東芝記憶體股份有限公司
Publication of TW202044255A publication Critical patent/TW202044255A/zh
Application granted granted Critical
Publication of TWI752524B publication Critical patent/TWI752524B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

實施形態提供一種能夠使動作穩定之記憶裝置。 本發明之一實施形態之記憶裝置包含第1導電部、第2導電部、第1電阻變化部、第1區域及絕緣部。自第1導電部朝上述第2導電部之方向沿著第1方向。第1電阻變化部設置於上述第1導電部與上述第2導電部之間。自上述第1電阻變化部朝上述第1區域之第2方向與上述第1方向交叉。上述絕緣部於上述第2方向上設置於上述第1電阻變化部與上述第1區域之間。上述第1區域包含第1層部分及於上述第2方向上設置於上述第1層部分與上述第1電阻變化部之間的第2層部分。上述第1層部分與上述第2層部分之間的沿著上述第2方向之第1距離較上述第1層部分之沿著與上述第2方向交叉之第1軸向之第1晶格長度長，並且較上述第2層部分之沿著與上述第2方向交叉之第2軸向之第2晶格長度長。

Description

記憶裝置
本發明之實施形態一般而言係關於一種記憶裝置。
例如，存在使用電阻變化層之記憶裝置。對於記憶裝置，期待穩定之動作。
實施形態提供一種能夠使動作穩定之記憶裝置。
本發明之一實施形態之記憶裝置包含第1導電部、第2導電部、第1電阻變化部、第1區域及絕緣部。自第1導電部朝上述第2導電部之方向沿著第1方向。第1電阻變化部設置於上述第1導電部與上述第2導電部之間。自上述第1電阻變化部朝上述第1區域之第2方向與上述第1方向交叉。上述絕緣部於上述第2方向上設置於上述第1電阻變化部與上述第1區域之間。上述第1區域包含第1層部分及於上述第2方向上設置於上述第1層部分與上述第1電阻變化部之間的第2層部分。上述第1層部分與上述第2層部分之間的沿著上述第2方向之第1距離較上述第1層部分之沿著與上述第2方向交叉之第1軸向之第1晶格長度長，並且較上述第2層部分之沿著與上述第2方向交叉之第2軸向之第2晶格長度長。
以下，一面參照圖式一面對本發明之各實施形態進行說明。
圖式係模式圖或概念圖，各部分之厚度與寬度之關係、部分間之大小之比率等未必與實物相同。即便於表示相同部分之情形時，亦存在相互之尺寸或比率根據圖式而不同表示之情形。
於本案說明書及各圖中，對與關於已出現過之圖於上文敍述過之要素相同之要素標註相同之符號，並適當省略詳細之說明。
(第1實施形態) 圖1(a)～圖1(c)係例示第1實施形態之記憶裝置之模式性剖視圖。
圖1(b)及圖1(c)係將圖1(a)之一部分放大而模式性圖示。
如圖1(a)所示，實施形態之記憶裝置110包含第1導電部51、第2導電部52、第1電阻變化部11、第1區域21及絕緣部60。
自第1導電部51朝第2導電部52之方向沿著第1方向。將第1方向設為Z軸方向。將相對於Z軸方向垂直之一個方向設為X軸方向。將相對於Z軸方向及X軸方向垂直之方向設為Y軸方向。
第1電阻變化部11設置於第1導電部51與第2導電部52之間。第1電阻變化部11與第1導電部51及第2導電部52電連接。於該例中，第1電阻變化部11與第1導電部51及第2導電部52相接。於實施形態中，亦可於第1電阻變化部11與第1導電部51之間設置其他層。亦可於第1電阻變化部11與第2導電部52之間設置其他層。
如圖1(a)所示，控制部70亦可與第1導電部51及第2導電部52電連接。例如，藉由控制部70，對第1導電部51與第2導電部52之間施加電壓(例如脈衝電壓)。例如，根據該電壓之條件，第1電阻變化部11之電阻發生變化。具有不同電阻之複數個狀態對應於所記憶之資訊。
例如，根據電壓之條件，第1電阻變化部11之相狀態亦可發生變化。例如，若施加第1脈衝電壓，則於第1電阻變化部11形成第1狀態。若施加第2脈衝電壓，則於第1電阻變化部11形成第2狀態。例如，第1脈衝電壓之脈衝長度較第2脈衝電壓之脈衝長度短。例如，第1脈衝電壓之脈衝高度較第2脈衝電壓之脈衝高度低。於此情形時，例如，第2狀態下之結晶性較第1狀態下之結晶性低。第1狀態例如亦可實質上為非晶形。例如，藉由施加脈衝電壓，第1電阻變化部11之溫度上升，之後，溫度下降。根據該溫度變化之條件，產生上述第1狀態或第2狀態。
於一例中，第1電阻變化部11包含硫屬化物化合物。第1電阻變化部11例如包含Ge-Sb-Te系硫屬化物化合物(GST)。例如，第1電阻變化部11亦可包含Ge2 Sb2 Te5 。關於第1電阻變化部11之其他材料之例，將於下文中敍述。
第1導電部51及第2導電部52之至少任一者包含金屬(例如鎢等)。關於該等導電部之其他材料之例，將於下文中敍述。
第1電阻變化部11例如作為1個記憶胞發揮功能。第1導電部51及第2導電部52之至少任一者亦可包含於記憶胞中。第1電阻變化部11包含於第1積層體SB1中。第1積層體SB1中亦可包含第1導電部51及第2導電部52之至少一者。如下所述，亦可設置複數個積層體。
控制部70亦可包含於實施形態之記憶裝置(或記憶設備)中。
如已說明般，於記憶裝置110中，設置有第1區域21。自第1電阻變化部11朝第1區域21之第2方向與第1方向(Z軸方向)交叉。於該例中，第2方向對應於X軸方向。
絕緣部60包含第1絕緣區域61。第1絕緣區域61於第2方向(例如X軸方向)上設置於第1電阻變化部11與第1區域21之間。
絕緣部60例如包含氧化矽等。關於絕緣部60之材料之其他例，將於下文中敍述。
如圖1(b)所示，第1區域21包含第1層部分21a及第2層部分21b。第2層部分21b於第2方向(例如X軸方向)上設置於第1層部分21a與第1電阻變化部11之間。如此，第1區域21包含複數個層部分21L。複數個層部分21L之相鄰兩個對應於第1層部分21a及第2層部分21b。
該等層部分21L各自之至少一部分具有結晶區域。第1層部分21a具有沿著與第2方向(例如X軸方向)交叉之第1軸向之第1晶格長度L1。於一例中，第1軸向例如沿著Z-Y平面。第2層部分21b具有沿著與第2方向(X軸方向)交叉之第2軸向之第2晶格長度L2。於一例中，第2軸向例如沿著Z-Y平面。第1軸向與第2軸向可實質上平行，亦可交叉。第1軸向及第2軸向例如亦可包含Z軸方向成分。晶格長度例如為晶格常數。晶格長度係兩個晶格點之間之距離。第2晶格長度L2亦可與第1晶格長度L1相同。
第1層部分21a與第2層部分21b之間的沿著第2方向(Z軸方向)之第1距離d1較第1層部分21a之第1晶格長度L1長。第1距離d1較第2層部分21b之第2晶格長度L2長。上述第1距離d1對應於第1層部分21a中所含之1個晶格之沿著第2方向(X軸方向)之位置與第2層部分21b中所含之1個晶格之沿著第2方向(X軸方向)之位置之間的沿著第2方向(X軸方向)之距離。第1距離d1例如對應於複數個層部分21L之層間距離。例如，第1距離d1亦可較第1晶格長度L1及第2晶格長度L2之至少任一者長。
如此，於第1區域21中，設置第1層部分21a及第2層部分21b。該等部分之間之距離(沿著X軸方向之距離)較該等層中之晶格長度(晶格常數)長。藉此，第1區域21中之沿著X軸方向之熱傳導率較第1區域21中之沿著Z-Y平面之熱傳導率低。第1區域21第1區域21之熱傳導率具有各向異性。於一例中，第1區域21作為熱障壁發揮功能。
例如，藉由設置第1區域21，第1電阻變化部11之熱不易沿著X軸方向傳導。例如，能夠抑制第1電阻變化部11之熱散逸。藉此，例如，能夠使第1電阻變化部11之溫度有效率地上升。例如，能夠抑制周圍之溫度對第1電阻變化部11之影響。另一方面，例如，第1電阻變化部11之沿著Z-Y平面之溫度之均勻性提高。藉此，可容易地控制第1電阻變化部11之電阻狀態。例如，於第1電阻變化部11之溫度下降之過程中，經由第1導電部51及第2導電部52之散熱得以抑制。
根據實施形態，可提供一種能夠使動作穩定之記憶裝置。
如圖1(a)所示，亦可進而設置第1對向區域21A。例如，於第2方向(該例中為X軸方向)上，於第1對向區域21A與第1區域21之間設置第1電阻變化部11。
如圖1(a)所示，絕緣部60包含第1對向絕緣區域61A。第1對向絕緣區域61A於第2方向(例如X軸方向)上設置於第1對向區域21A與第1電阻變化部11之間。
如圖1(c)所示，第1對向區域21A包含第1對向層部分21aA及第2對向層部分21bA。第2對向層部分21bA於第2方向(例如X軸方向)上設置於第1對向層部分21aA與第1電阻變化部11之間。第1對向層部分21aA及第2對向層部分21bA係設置於第1對向區域21A之複數個層部分21LA中之兩個。
第1對向層部分21aA具有沿著與第2方向(例如X軸方向)交叉之軸向之晶格長度LA1。第2對向層部分21bA具有沿著與第2方向交叉之軸向之晶格長度LA2。第1對向層部分21aA與第2對向層部分21bA之間的沿著第2方向(X軸方向)之距離dA1較第1對向層部分21aA之晶格長度LA1長。距離dA1較第2對向層部分21bA之晶格長度LA2長。
於第1對向區域21A，例如亦使熱傳導率具有各向異性。例如，能夠使第1電阻變化部11之溫度有效率地上升。例如，能夠抑制周圍之溫度對第1電阻變化部11之影響。例如，第1電阻變化部11中之沿著Z-Y平面之溫度之均勻性提高。例如，在第1電阻變化部11之溫度下降之過程中，經由第1導電部51及第2導電部52之散熱得以抑制。例如，可容易地控制第1電阻變化部11之電阻狀態。能夠使動作更穩定。
以下，對第1區域21之例進行說明。
圖2(a)及圖2(b)係例示第1實施形態之記憶裝置之一部分之模式圖。
於該例中，第1區域21包含第1石墨21G。如圖2(b)所示，第1區域21中所含之複數個層部分21L分別包含石墨烯。例如，第1層部分21a之至少一部分及第2層部分21b之至少一部分分別包含石墨烯。該等層部分沿著第2方向(例如X軸方向)積層。複數個層部分21L之沿著X軸方向之距離(晶格間之沿著X軸方向之距離)對應於第1距離d1。
圖2(a)例示了複數個層部分21L中之1個。例如，第1層部分21a包含複數個六元環。例如，第2層部分21b包含複數個六元環。例如，六元環中所含之1個邊之2個晶格間之距離對應於第1晶格長度L1或第2晶格長度L2。
如此，於一例中，第1層部分21a包含石墨烯。於此情形時，第1晶格長度L1對應於第1層部分21a之石墨烯之晶格長度。例如，第2層部分21b包含石墨烯。於此情形時，第2晶格長度L2對應於第2層部分21b之石墨烯之晶格長度。
例如，第1晶格長度L1及第2晶格長度L2分別為0.1 nm以上且0.2 nm以下。於第1區域21包含石墨之情形時，第1距離d1例如超過0.2 nm且為1 nm以下。
於實施形態中，於第1區域21包含第1石墨21G之情形時，第2方向(例如X軸方向)與第1石墨21G之層面(圖2(b)所示之例中為Z-Y平面)交叉。
於實施形態中，亦可於第1區域21設置1個石墨烯(例如第1石墨烯21ag，參照圖1(b))。1個石墨烯例如為第1層部分21a或第2層部分21b。例如，第2方向(X軸方向)與第1石墨烯21ag之層面交叉。
於實施形態中，晶格長度(第1晶格長度L1及第2晶格長度L2等)以及層間距離(第1距離d1等)相關之資訊例如根據TEM(Transmission Electron Microscopy，透射電子顯微鏡)圖像等獲得。第1區域21中之結晶構造相關之資訊例如藉由X射線繞射分析等獲得。
於實施形態中，第1對向區域21A可應用第1區域21之構成。第1對向層部分21aA之晶格長度LA1亦可與第1晶格長度L1實質上相同。第2對向層部分21bA之晶格長度LA2亦可與第2晶格長度L2實質上相同。第1對向層部分21aA與第2對向層部分21bA之間的沿著第2方向之距離dA1亦可與第1距離d1實質上相同。
圖3(a)～圖3(c)係例示第1實施形態之記憶裝置之模式性剖視圖。
圖3(b)及圖3(c)係將圖3(a)之一部分放大而模式性圖示。
如圖3(a)所示，實施形態之記憶裝置111除包含第1導電部51、第2導電部52、第1電阻變化部11、第1區域21及絕緣部60以外，亦包含第2區域22及第3區域23。於實施形態中，亦可設置第2區域22及第3區域23中之一個。關於記憶裝置111中之第1導電部51、第2導電部52、第1電阻變化部11、第1區域21及絕緣部60，可應用與記憶裝置110中之該等部分相同之構成。以下，對第2區域22及第3區域23之例進行說明。
如圖3(a)所示，第2區域22於第1方向(Z軸方向)上設置於第1電阻變化部11與第1導電部51之間。
如圖3(c)所示，第2區域22包含第3層部分22c及第4層部分22d。第4層部分22d於第1方向(Z軸方向)上設置於第3層部分22c與第1電阻變化部11之間。例如，第2區域22包含複數個層部分22L。複數個層部分22L之相鄰兩個對應於第3層部分22c及第4層部分22d。
第3層部分22c具有沿著與第1方向(Z軸方向)交叉之第3軸向之第3晶格長度L3。第4層部分22d具有沿著與第1方向(Z軸方向)交叉之第4軸向之第4晶格長度L4。第3層部分22c與第4層部分22d之間的沿著第1方向(Z軸方向)之第2距離d2較第3層部分22c之第3晶格長度L3長。第2距離d2較第4層部分22d之第4晶格長度L4長。例如，第2距離d2亦可較第3晶格長度L4及第4晶格長度L4之至少任一者長。
第2距離d2對應於第3層部分22c中所含之1個晶格之沿著第1方向(Z軸方向)之位置與第4層部分22d中所含之1個晶格之沿著第1方向(Z軸方向)之位置之間的沿著第1方向之距離。第2距離d2例如對應於複數個層部分22L之層間距離。
例如，第2區域22之熱傳導率具有各向異性。例如，藉由設置第2區域22，第1電阻變化部11之熱不易沿著Z軸方向傳導至第1導電部51。例如，能夠有效率地抑制來自第1電阻變化部11之散熱。例如，第1電阻變化部11之沿著X-Y平面之溫度之均勻性提高。能夠使動作更穩定。
如圖3(a)所示，第3區域23於第1方向(Z軸方向)上設置於第1電阻變化部11與第2導電部52之間。
如圖3(b)所示，第3區域23包含第5層部分23e及第6層部分23f。第6層部分23f於第1方向(Z軸方向)上設置於第5層部分23e與第1電阻變化部11之間。例如，第3區域23包含複數個層部分23L。複數個層部分23L之相鄰兩個對應於第5層部分23e及第6層部分23f。
第5層部分23e具有沿著與第1方向(Z軸方向)交叉之第5軸向之第5晶格長度L5。第6層部分23f具有沿著與第1方向(Z軸方向)交叉之第6軸向之第6晶格長度L6。第5層部分23e與第6層部分23f之間的沿著第1方向(Z軸方向)之第3距離d3較第5層部分23e之第5晶格長度L5長。第3距離d3較第6層部分23f之第6晶格長度L6長。例如，第3距離d3亦可較第5晶格長度L5及第6晶格長度L6之至少任一者長。
第3距離d3對應於第5層部分23e中所含之1個晶格之沿著第1方向(Z軸方向)之位置與第6層部分23f中所含之1個晶格之沿著第1方向(Z軸方向)之位置之間的沿著第1方向之距離。第3距離d3例如對應於複數個層部分23L之層間距離。
例如，第3區域23之熱傳導率具有各向異性。例如，藉由設置第3區域23，第1電阻變化部11之熱不易沿著Z軸方向傳導至第2導電部52。例如，能夠有效率地抑制來自第1電阻變化部11之散熱。例如，第1電阻變化部11之沿著X-Y平面之溫度之均勻性提高。能使動作更穩定。
圖4(a)及圖4(b)係例示第1實施形態之記憶裝置之一部分之模式圖。
於該例中，第2區域22包含第2石墨22G。如圖4(b)所示，第2區域22中所含之複數個層部分22L分別包含石墨烯。例如，第3層部分22c之至少一部分及第4層部分22d至少一部分分別包含石墨烯。該等層部分沿著第1方向(例如Z軸方向)積層。複數個層部分22L之間的沿著Z軸方向之距離(晶格間之沿著Z軸方向之距離)對應於第2距離d2。
如圖4(a)所示，例如，第3層部分22c包含石墨烯。第3晶格長度L3對應於第3層部分22c之該石墨烯之晶格長度。例如，第4層部分22d包含石墨烯。第4晶格長度L4對應於第4層部分22d之該石墨烯之晶格長度。
於實施形態中，於第2區域22包含第2石墨22G之情形時，第1方向(例如Z軸方向)與第2石墨22G之層面(圖4(b)所示之例中為X-Y平面)交叉。
於實施形態中，亦可於第2區域22設置1個石墨烯(例如第2石墨烯22cg，參照圖3(c))。1個石墨烯例如對應於第3層部分22c或第4層部分22d。第1方向(X軸方向)與第2石墨烯22cg之層面交叉。
圖5(a)及圖5(b)係例示第1實施形態之記憶裝置之一部分之模式圖。
於該例中，第3區域23包含第3石墨23G。如圖5(b)所示，第3區域23中所含之複數個層部分23L分別包含石墨烯。例如，第5層部分23e至少一部分及第6層部分23f至少一部分分別包含石墨烯。該等層部分沿著第1方向(例如Z軸方向)積層。複數個層部分23L之間的沿著Z軸方向之距離(晶格間之沿著Z軸方向之距離)對應於第3距離d3。
如圖5(a)所示，例如，第5層部分23e包含石墨烯。第5晶格長度L5對應於第5層部分23e之該石墨烯之晶格長度。例如，第6層部分23f包含石墨烯。第6晶格長度L6對應於第6層部分23f之該石墨烯之晶格長度。
於實施形態中，於第3區域23包含第3石墨23G之情形時，第1方向(例如Z軸方向)與第3石墨23G之層面(圖5(b)所示之例中為X-Y平面)交叉。
於實施形態中，亦可於第3區域23設置1個石墨烯(例如第3石墨烯23eg，參照圖3(b))。1個石墨烯例如對應於第5層部分23e或第6層部分23f。第1方向(X軸方向)例如與第3石墨烯23eg之層面交叉。
第3晶格長度L3及第5晶格長度L5亦可與第1晶格長度L1相同。第4晶格長度L4及第6晶格長度L6亦可與第2晶格長度L2相同。第2距離d2及第3距離d3之至少任一者亦可與第1距離d1相同。
圖6係例示第1實施形態之記憶裝置之模式性剖視圖。
如圖6所示，實施形態之記憶裝置112除包含第1導電部51、第2導電部52、第1電阻變化部11、第1區域21及絕緣部60以外，亦包含第3導電部53、第4導電部54及第2電阻變化部12。記憶裝置112中之第1導電部51、第2導電部52、第1電阻變化部11及第1區域21與記憶裝置110中之該等部分相同，因此省略說明。以下，對第3導電部53、第4導電部54及第2電阻變化部12之例進行說明。
自第3導電部53朝第4導電部54之方向沿著第1方向(Z軸方向)。第2電阻變化部12設置於第3導電部53與第4導電部54之間。例如，於第2方向(X軸方向)上，於第1電阻變化部11與第2電阻變化部12之間設置第1區域21。
絕緣部60包含有在第2方向(X軸方向)上設置於第1電阻變化部11與第2電阻變化部12之間的絕緣區域65。絕緣區域65於第2方向(X軸方向)上設置於第1區域21與第2電阻變化部12之間。
例如，第3導電部53及第4導電部54與控制部70電連接。
第2電阻變化部12例如作為另一記憶胞發揮功能。第3導電部53及第4導電部54之至少任一者亦可包含於記憶胞中。第2電阻變化部12包含於第2積層體SB2中。第2積層體SB2中亦可包含第3導電部53及第4導電部54中之至少一者。
例如，藉由設置第1區域21，第1電阻變化部11之熱不易傳遞至第2電阻變化部12。第2電阻變化部12之熱不易傳遞至第1電阻變化部11。可提供一種能使動作穩定之記憶裝置。
(第2實施形態) 圖7(a)～圖7(c)係例示第2實施形態之記憶裝置之模式性剖視圖。
圖7(b)及圖7(c)係將圖7(a)之一部分放大而模式性圖示。
如圖7(a)所示，實施形態之記憶裝置120除包含第1導電部51、第2導電部52、第1電阻變化部11、第1區域21及絕緣部60以外，亦包含第3導電部53、第4導電部54、第2電阻變化部12及第4區域24。關於記憶裝置120中之第1導電部51、第2導電部52、第1電阻變化部11及第1區域21，與記憶裝置110中之該等部分相同，因此省略說明。以下，對第3導電部53、第4導電部54、第2電阻變化部12及第4區域24之例進行說明。
記憶裝置120中之第3導電部53、第4導電部54及第2電阻變化部12亦可與記憶裝置112中之該等部分相同。例如，自第3導電部53朝第4導電部54之方向沿著第1方向(Z軸方向)。第2電阻變化部12設置於第3導電部53與第4導電部54之間。例如，於第2方向(X軸方向)上，於第1電阻變化部11與第2電阻變化部12之間設置第1區域21。
例如，自第2電阻變化部12朝第4區域24之方向沿著第2方向(例如X軸方向)。於該例中，於第1電阻變化部11與第4區域24之間設置第2電阻變化部12。
絕緣部60包含第2絕緣區域62。第2絕緣區域62於第2方向(X軸方向)上設置於第2電阻變化部12與第4區域24之間。
如圖7(c)所示，第4區域24包含第7層部分24g及第8層部分24h。第8層部分24h於第2方向(例如X軸方向)上設置於第2電阻變化部12與第7層部分24g之間。第4區域24中設置複數個層部分24L。例如，複數個層部分24L之相鄰兩個對應於第7層部分24g及第8層部分24h。
第7層部分24g具有沿著與第2方向(X軸方向)交叉之第7軸向之第7晶格長度L7。第8層部分24h具有沿著與第2方向交叉之第8軸向之第8晶格長度L8。於一例中，第7軸向沿著Z-Y平面。於一例中，第8軸向沿著Z-Y平面。
第7層部分24g與第8層部分24h之間的沿著第2方向(X軸方向)之第4距離d4較第7層部分24g之第7晶格長度L7長。第4距離d4較第8層部分24h之第8晶格長度L8長。例如，第4距離d4亦可較第7晶格長度L7及第8晶格長度L8之至少任一者長。
第4區域24中之沿著X軸方向之熱傳導率較第4區域24中之沿著Z-Y平面之熱傳導率低。於第2電阻變化部12中，能使動作穩定。
如圖7(a)所示，於記憶裝置120中，進而設置有第2對向區域22A。於第2方向(例如X軸方向)上，於第2對向區域22A與第4區域24之間設置第2電阻變化部12。
於該例中，絕緣部60亦包含第2對向絕緣區域62A。第2對向絕緣區域62A於第2方向(例如X軸方向)上設置於第2對向區域22A與第2電阻變化部12之間。
如圖7(b)所示，第2對向區域22A包含第3對向層部分22cA及第4對向層部分22dA。第4對向層部分22dA於第2方向(例如X軸方向)上設置於第3對向層部分22cA與第2電阻變化部12之間。於第2對向區域22A中設置複數個層部分22LA。複數個層部分22LA之相鄰兩個對應於第3對向層部分22cA及第4對向層部分22dA。
第3對向層部分22cA具有沿著與第2方向(例如X軸方向)交叉之軸向之晶格長度LA3。第4對向層部分22dA具有沿著與第2方向交叉之軸向之晶格長度LA4。第3對向層部分22cA與第4對向層部分22dA之間的沿著第2方向(例如X軸方向)之距離dA2較第3對向層部分22cA之晶格長度LA3長。距離dA2較第4對向層部分22dA之晶格長度LA4長。於第2對向區域22A中，例如使熱傳導率具有各向異性。
如圖7(a)所示，絕緣部60包含第3絕緣區域63。第3絕緣區域63例如於第2方向(例如X軸方向)上設置於第1區域21與第2對向區域22A之間。
圖8(a)～圖8(c)係例示第2實施形態之記憶裝置之模式性剖視圖。
圖8(b)及圖8(c)係將圖8(a)之一部分放大而模式性圖示。
如圖8(a)所示，實施形態之記憶裝置121除包含第1導電部51、第2導電部52、第1電阻變化部11、第1區域21、絕緣部60、第2區域22、第3區域23及第4區域24以外，亦包含第5區域25及第6區域26。於實施形態中，亦可設置第5區域25及第6區域26中之一個。
關於記憶裝置121，省略與記憶裝置120相同之構成之說明。以下，對第5區域25及第6區域26之例進行說明。
如圖8(a)所示，第5區域25於第1方向(Z軸方向)上設置於第2電阻變化部12與第3導電部53之間。
如圖8(c)所示，第5區域25包含第9層部分25i及第10層部分25j。第10層部分25j於第1方向(Z軸方向)上設置於第9層部分25i與第2電阻變化部12之間。
第9層部分25i具有沿著與第1方向(Z軸方向)交叉之第9軸向之第9晶格長度L9。第10層部分25j具有沿著與第1方向交叉之第10軸向之第10晶格長度L10。
第9層部分25i與第10層部分25j之間的沿著第1方向(Z軸方向)之第5距離d5較第9層部分25i之第9晶格長度L9長。第5距離d5較第10層部分25j之第10晶格長度L10長。例如，第5距離d5亦可較第9晶格長度L9及第10晶格長度L10之至少任一者長。
如圖8(a)所示，第6區域26於第1方向(Z軸方向)上設置於第2電阻變化部12與第4導電部54之間。
如圖8(b)所示，第6區域26包含第11層部分26k及第12層部分26l。第12層部分26l於第1方向(Z軸方向)上設置於第11層部分26k與第2電阻變化部12之間。
第11層部分26k具有沿著與第1方向(Z軸方向)交叉之第11軸向之第11晶格長度L11。第12層部分26l具有沿著與第1方向交叉之第12軸向之第12晶格長度L12。
第11層部分26k與第12層部分26l之間的沿著第1方向(Z軸方向)之第6距離d6較第11層部分26k之第11晶格長度L11長。第6距離d6較第12層部分26l之第12晶格長度L12長。例如，第6距離d6亦可較第11晶格長度L11及第12晶格長度L12之至少任一者長。
例如，於第5區域25及第6區域26中，沿著Z軸方向之熱傳導率較沿著X-Y平面之熱傳導率低。於該等區域中，例如使熱傳導率具有各向異性。例如，於第2電阻變化部12中，能使動作穩定。
圖9係例示第2實施形態之記憶裝置之模式性剖視圖。
如圖9所示，於記憶裝置122中，於第2導電部52之一部分與第1導電部51之間設置第1電阻變化部11。於第2導電部52之另一部分與第3導電部53之間設置第2電阻變化部12。記憶裝置122中之除此以外之構成與記憶裝置120之構成相同。
圖10係例示第2實施形態之記憶裝置之模式性剖視圖。
如圖10所示，於記憶裝置123中，於第2導電部52之一部分與第1導電部51之間設置第1電阻變化部11。於第2導電部52之另一部分與第3導電部53之間設置第2電阻變化部12。記憶裝置123中之除此以外之構成與記憶裝置121之構成相同。於第2導電部52之上述一部分與第1電阻變化部11之間設置第3區域23。於第2導電部52之上述另一部分與第2電阻變化部12之間設置第6區域26。
於記憶裝置122及123中，第1導電部51及第3導電部53例如沿著Y軸方向延伸。第2導電部52沿著X軸方向延伸。
於記憶裝置112及120～123中，第4區域24、第2對向區域22A、第5區域25及第6區域26例如包含石墨。亦可於該等區域設置1個石墨烯。
圖11(a)及圖11(b)係例示第2實施形態之記憶裝置之模式性立體圖。
於該等圖中，為了易於觀察圖式，省略了絕緣部60。進而，省略了第1～第6區域21～26、第1對向區域21A及第2對向區域22A。
如圖11(a)所示，於記憶設備210中設置複數條第1配線81。於該例中，複數條第1配線81沿著Y軸方向延伸，並沿著X軸方向排列。於該例中，設置複數條第2配線82。複數條第2配線82沿著X軸方向延伸，並沿著Y軸方向排列。於複數條第1配線81與複數條第2配線82之間設置積層體SB。積層體SB(例如第1積層體SB1)包含導電部(例如第1導電部51及第2導電部52)及電阻變化部(例如第1電阻變化部11)。
如圖11(b)所示，於記憶設備211中，第1導電部51及第3導電部53沿著Y軸方向延伸。第2導電部52、導電部52A及導電部52B沿著X軸方向延伸。第1導電部51及第3導電部53例如對應於複數條第1配線。第2導電部52、導電部52A及導電部52B例如對應於複數條第2配線。於複數條第1配線與複數條第2配線之間設置積層體SB。積層體SB包含電阻變化部。
於實施形態中，電阻變化部(例如第1電阻變化部11)例如亦可包含選自由鍺、碲、銻、硒、砷、矽、鉍及錫所組成之群中之至少一者。
第1～第4導電部51～54中之至少任一者例如亦可包含選自由鎢、鉬、鋁、碳、銅及鈦所組成之群中之至少一者。
於實施形態中，絕緣部60例如亦可包含選自由矽、鋁、鉿及鈦所組成之群中之至少一種第1元素、以及選自由氧及氮所組成之群中之至少一種第2元素。
於實施形態中，第1～第6區域21～26中之至少任一者例如亦可包含石墨烯。第1～第6區域21～26中之至少任一者例如亦可包含石墨。第1～第6區域21～26中之至少任一者例如亦可包含選自由二硫化鉬、氮化硼、二硫化鎢、硒化鎢、硒化鉬及磷所組成之群中之至少一者。
以下，作為一例，對第1區域21之特性之例進行說明。
圖12(a)及圖12(b)係例示記憶裝置之特性之曲線圖。
該等圖中示出了記憶裝置中之溫度變化之模擬結果之例。於模擬之第1模式MD-1下，作為第1區域21，設置石墨烯。石墨烯之面沿著Z-Y平面(參照圖1(a))。於X軸方向上，於第1電阻變化部11與第1區域21之間設置第1絕緣區域61。第1絕緣區域61之沿著X軸方向之厚度為2 nm。第1區域21之沿著X軸方向之厚度為2 nm。第1絕緣區域61為氧化矽。另一方面，於第2模式MD-2下，於第1電阻變化部11之周圍設置氧化矽之絕緣部60，未設置第1區域21及第1絕緣區域61。於該等模式下，氧化矽之熱傳導率設為1.38 W/mK。石墨之沿著X軸方向之熱傳導率設為0.06 W/mK(實測值)。
圖12(a)對應於第1模式MD-1。圖12(b)對應於第2模式MD-2。該等圖之橫軸對應於時間tm(ns)。縱軸為溫度Tp(℃)。於該等圖中，例示了3個位置處之溫度Tp之變化之模擬結果。於3個位置處，第1電阻變化部11之自X軸方向之端起之距離ds為10 nm、20 nm或100 nm。
由圖12(a)及圖12(b)可知，於第1模式MD-1下，與第2模式MD-2相比，溫度Tp之上升緩慢。藉由設置第1區域21，抑制了遠離第1電阻變化部11之位置處之溫度Tp之上升。抑制了第1電阻變化部11之熱之散逸。第1電阻變化部11之溫度之控制性提高。例如，抑制了來自其他記憶胞之熱之影響。第1區域21例如作為熱障壁發揮功能。
(第3實施形態) 本實施形態係關於一種記憶裝置之製造方法。
圖13(a)～圖13(f)係例示第3實施形態之記憶裝置之製造方法之模式性剖視圖。
如圖13(a)所示，形成包含成為第1導電部51之層、成為第2區域22之層、成為第1電阻變化部12之層及成為第3區域23之層之積層膜，對該積層膜進行加工。成為第2區域22之層及成為第3區域23之層包含例如石墨烯(或石墨等)。成為第2區域22之層及成為第3區域23之層例如可藉由CVD(chemical vapor deposition，化學氣相沈積)等形成。於加工後之積層膜上形成氧化矽膜作為絕緣膜60F。
如圖13(b)所示，例如，於絕緣膜60F之上表面及側面形成石墨烯G3。石墨烯G3例如可藉由CVD等形成。
如圖13(c)所示，去除石墨烯G3之一部分。保留設置於絕緣膜60F之側面之石墨烯G3。所保留之石墨烯G3成為第1區域21。
如圖13(d)所示，形成絕緣膜60G。絕緣膜60G例如成為層間絕緣膜。
如圖13(e)所示，藉由例如CMP(chemical mechanical polishing，化學機械拋光)等去除絕緣膜60G，使第2導電部52露出。
如圖13(f)所示，形成絕緣膜60H及電極EL。電極EL與第2導電部52電連接。
藉由上述製造方法等，例如可製造實施形態之記憶裝置。
圖14(a)～圖14(c)係例示實施形態之記憶裝置之模式性剖視圖。
圖14(a)～圖14(c)係關於圖1(a)～圖1(c)已說明過之記憶裝置110之剖視圖。實施形態之記憶裝置110除包含第1導電部51、第2導電部52、第1電阻變化部11、第1區域21及絕緣部60以外，亦包含另一第1區域21Y。關於第1導電部51、第2導電部52、第1電阻變化部11、第1區域21及絕緣部60，可應用與記憶裝置110中之該等部分相同之構成。以下，對另一第1區域21Y之例進行說明。
自第1電阻變化部11朝上述另一第1區域21Y之第3方向與包含第1方向及第2方向之平面交叉。第3方向例如為Y軸方向。另一第1區域21Y包含另一第1層部分21Ya及另一第2層部分21Yb。另一第2層部分21Yb於第3方向(Y軸方向)上設置於另一第1層部分21Ya與第1電阻變化部11之間。
絕緣部60包含絕緣區域67。絕緣區域67於第3方向(Y軸方向)上設置於另一第1區域21Y與第1電阻變化部11之間。
如圖14(b)所示，將另一第1層部分21Ya與另一第2層部分21Yb之間的沿著第3方向之距離設為另一第1距離dY1。將另一第1層部分21Ya之沿著與第3方向(Y軸方向)交叉之另一第1軸向之晶格長度設為另一第1晶格長度LY1。另一第1軸向例如為沿著Z-Y平面之1個方向。將另一第2層部分21Yb之沿著與第3方向交叉之另一第2軸向之晶格長度設為另一第2晶格長度LY2。另一第2軸向例如為沿著Z-Y平面之1個方向。另一第1距離dY1較另一第1晶格長度LY1及另一第2晶格長度LY2之至少任一者長。
例如，於另一第1層部分21Ya設置另一第1石墨烯21Yag。1個石墨烯例如對應於另一第1層部分21Ya或另一第2層部分21Yb等。例如，第3方向(Y軸方向)與另一第1石墨烯21Yag之層面(圖14(b)之例中為Z-X平面)交叉。
另一第1層部分21Ya包含複數個原子21Yam。複數個原子21Yam沿著與第3方向交叉之面(例如Z-X平面)排列。
於該例之記憶裝置110中，第1電阻變化部11之熱不易沿著Y軸方向傳導。例如，能夠抑制第1電阻變化部11之熱散逸。例如，能夠使第1電阻變化部11之溫度有效率地上升。例如，能夠抑制周圍之溫度對第1電阻變化部11之影響。例如，第1電阻變化部11中之沿著Z-X平面之溫度之均勻性提高。可容易控制第1電阻變化部11之電阻之狀態。例如，於第1電阻變化部11之溫度下降之過程中，經由第1導電部51及第2導電部52之散熱得以抑制。根據記憶裝置110，可提供能使動作穩定之記憶裝置。
於該例中，記憶裝置110亦包含另一第1對向區域21YA。如圖14(a)所示，於第3方向(例如Y軸方向)上，於另一第1區域21Y與另一第1對向區域21YA之間設置第1電阻變化部11。另一第1對向區域21YA包含另一第1對向層部分21YaA及另一第2對向層部分21YbA。另一第2對向層部分21YbA於第3方向(Y軸方向)上設置於另一第1對向層部分21YaA與第1電阻變化部11之間。
絕緣部60包含絕緣區域67A。絕緣區域67A於第3方向(Y軸方向)上設置於另一第1對向區域21YA與第1電阻變化部11之間。
將另一第1對向層部分21YaA與另一第2對向層部分21YbA之間的沿著第3方向之距離設為距離dYA1。將另一第1對向層部分21YaA之沿著與第3方向(Y軸方向)交叉之軸向之晶格長度設為晶格長度LAY1。將另一第2對向層部分21YbA之沿著與第3方向交叉之軸向之晶格長度設為晶格長度LYA2。距離dYA1較晶格長度LYA1及晶格長度LYA2之至少任一者長。
於實施形態中，記憶裝置(例如記憶裝置110)包含第1導電部51、第2導電部52、第1電阻變化部11、第1區域21及絕緣部60(參照圖1a))。自第1導電部51朝第2導電部52之方向沿著第1方向。第1電阻變化部11設置於第1導電部51與第2導電部52之間。自第1電阻變化部11朝第1區域21之第2方向與第1方向交叉。第1方向例如為Z軸方向。第2方向例如為X軸方向。第1區域21包含第1層部分21a(參照圖1(b))。第1層部分21a包含複數個原子21am(參照圖1(b)及圖2(a))。複數個原子21am沿著與第2方向交叉之面(例如Z-Y平面)排列。
例如，第1區域21包含第1層部分21a及第2層部分21b。第2層部分21b於第2方向上設置於第1層部分21a與第1電阻變化部11之間。第1層部分21a與第2層部分21b之間的沿著第2方向之第1距離d1較第2距離及第3距離之至少任一者長。第2距離係第1層部分21a中所含之複數個第1原子(原子21am)中之一個與在第1方向上和複數個第1原子(原子21am)之上述一個相鄰之複數個第1原子(原子21am)中之另一個之間的距離。第2距離例如對應於晶格間隔。第3距離係第2層部分21b中所含之複數個第2原子(原子21am)中之一個與在第1方向上和複數個第2原子(原子21am)之上述一個相鄰之複數個第2原子(原子21am)中之另一個之間的距離。第3距離例如對應於晶格間隔。
第1層部分21a包含選自由碳、二硫化鉬、氮化硼、二硫化鎢、硒化鎢、硒化鉬及磷所組成之群中之至少一者。
於實施形態中，將第1電阻變化部11與第2電阻變化部12之間的沿著第2方向之距離設為距離11P(參照圖6及圖7(a))。距離11P為200 nm以下，較佳為30 nm以下。
於實施形態中，第1電阻變化部11之沿著第1方向(Z軸方向)之長度較第1電阻變化部11之沿著第2方向(X軸方向)之第2長度長。例如，第1長度係第2長度之1.5倍以上。
根據實施形態，可提供一種能使動作穩定之記憶裝置。
於本案說明書中，「垂直」及「平行」不僅係嚴格之垂直及嚴格之平行，亦包含例如製造步驟中之偏差等，只要實質上垂直及實質上平行即可。
以上，一面參照具體例一面對本發明之實施形態進行了說明。但是，本發明並不限定於該等具體例。例如，關於記憶裝置中所含之導電部、電阻變化部、區域、絕緣部及控制部等各要素之具體構成，只要能夠由業者自公知之範圍內適當選擇而同樣地實施並獲得相同之效果，則亦包含於本發明之範圍內。
又，將各具體例之任意兩個以上之要素於技術上可能之範圍內組合而成者只要包含本發明之主旨，則亦包含於本發明之範圍內。
此外，可由業者基於作為本發明之實施形態於上文敍述之記憶裝置適當設計變更而實施之所有記憶裝置只要包含本發明之主旨，則亦屬於本發明之範圍。
此外，應當瞭解，於本發明之思想範疇中，只要為業者，便能夠想到各種變更例及修正例，該等變更例及修正例亦屬於本發明之範圍。
已對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出者，並不意圖限定發明之範圍。該等新穎之實施形態能以其他各種形態加以實施，並且可於不脫離發明之主旨之範圍內進行各種省略、替換、變更。該等實施形態或其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍所記載之發明及其均等之範圍內。
相關申請 本申請享有以日本專利申請2018-137142號(申請日：2018年7月20日)為基礎申請之優先權。本申請藉由參照該基礎申請而包含基礎申請之全部內容。
11:第1電阻變化部 11P:距離 12:第2電阻變化部 21:第1區域 21a:第1層部分 21aA:第1對向層部分 21am:原子 21ag:第1石墨烯 21A:第1對向區域 21Aa:第1對向層部分 21b:第2層部分 21bA:第2對向層部分 21G:第1石墨 21L:層部分 21LA:層部分 21Ya:另一第1層部分 21YA:另一第1對向區域 21YaA:另一第1對向層部分 21Yag:另一第1石墨烯 21Yam:原子 21Yb:另一第2層部分 21YbA:另一第2對向層部分 22:第2區域 22A:第2對向區域 22A:第1對向區域 22c:第3層部分 22cA:第3對向層部分 22cg:第2石墨烯 22d:第4層部分 22dA:第4對向層部分 22G:第2石墨 22L:層部分 22LA:層部分 23:第3區域 23e:第5層部分 23eg:第3石墨烯 23f:第6層部分 23G:第3石墨 23L:層部分 24:第4區域 24g:第7層部分 24h:第8層部分 24L:層部分 25:第5區域 25i:第9層部分 25j:第10層部分 25L:層部分 26:第6區域 26k:第11層部分 26l:第12層部分 26L:層部分 51:第1導電部 52:第2導電部 52A:導電部 52B:導電部 53:第3導電部 54:第4導電部 60:絕緣部 60F:絕緣膜 60G:絕緣膜 60H:絕緣膜 61:第1絕緣區域 61A:第1對向絕緣區域 62:第2絕緣區域 62A:第1第2對向絕緣區域 63:第3絕緣區域 65:絕緣區域 67:絕緣區域 67A:絕緣區域 70:控制部 81:第1配線 82:第2配線 110:記憶裝置 111:記憶裝置 112:記憶裝置 120:記憶裝置 121:記憶裝置 122:記憶裝置 123:記憶裝置 210:記憶設備 211:記憶設備 212:記憶設備 d1:第1距離 d2:第2距離 d3:第3距離 d4:第4距離 d5:第5距離 d6:第6距離 dA1:距離 dA2:距離 ds:距離 dY1:另一第1距離 dYA1:距離 EL:電極 G3:石墨烯 L1:第1晶格長度 L2:第2晶格長度 L3:第3晶格長度 L4:第4晶格長度 L5:第5晶格長度 L6:第6晶格長度 L7:第7晶格長度 L8:第8晶格長度 L9:第9晶格長度 L10:第10晶格長度 L11:第11晶格長度 L12:第12晶格長度 LA1:晶格長度 LA2:晶格長度 LA3:晶格長度 LA4:晶格長度 LYA1:晶格長度 LYA2:晶格長度 MD-1:第1模式 MD-2:第2模式 SB:積層體 SB1:第1積層體 SB2:第2積層體 Tp:溫度 tm:時間
圖1(a)～圖1(c)係例示第1實施形態之記憶裝置之模式性剖視圖。 圖2(a)及圖2(b)係例示第1實施形態之記憶裝置之一部分之模式圖。 圖3(a)～圖3(c)係例示第1實施形態之記憶裝置之模式性剖視圖。 圖4(a)及圖4(b)係例示第1實施形態之記憶裝置之一部分之模式圖。 圖5(a)及圖5(b)係例示第1實施形態之記憶裝置之一部分之模式圖。 圖6係例示第1實施形態之記憶裝置之模式性剖視圖。 圖7(a)～圖7(c)係例示第2實施形態之記憶裝置之模式性剖視圖。 圖8(a)～圖8(c)係例示第2實施形態之記憶裝置之模式性剖視圖。 圖9係例示第2實施形態之記憶裝置之模式性剖視圖。 圖10係例示第2實施形態之記憶裝置之模式性剖視圖。 圖11(a)及圖11(b)係例示第2實施形態之記憶裝置之模式性立體圖。 圖12(a)及圖12(b)係例示記憶裝置之特性之曲線圖。 圖13(a)～圖13(f)係例示第3實施形態之記憶裝置之製造方法之模式性剖視圖。 圖14(a)～圖14(c)係例示實施形態之記憶裝置之模式性剖視圖。
11:第1電阻變化部
21:第1區域
21A:第1對向區域
21a:第1層部分
21aA:第1對向層部分
21am:原子
21ag:第1石墨烯
21b:第2層部分
21bA:第2對向層部分
21L:層部分
21LA:層部分
51:第1導電部
52:第2導電部
60:絕緣部
61:第1絕緣區域
61A:第1對向絕緣區域
70:控制部
110:記憶裝置
d1:第1距離
dA1:距離
L1:第1晶格長度
L2:第2晶格長度
LA1:晶格長度
LA2:晶格長度
SB1:第1積層體

Claims (5)

  1. 一種記憶裝置，其具備：第1導電部；第2導電部，自上述第1導電部朝上述第2導電部之方向係沿著第1方向；第1電阻變化部，其設置於上述第1導電部與上述第2導電部之間；第1區域，自上述第1電阻變化部朝上述第1區域之第2方向與上述第1方向交叉；及絕緣部；上述絕緣部包含有在上述第2方向上設置於上述第1電阻變化部與上述第1區域之間的第1絕緣區域，上述第1區域包含第1石墨烯，上述第2方向與上述第1石墨烯之層面交叉。
  2. 如請求項1之記憶裝置，其進而具備：第2區域，其於上述第1方向上設置於上述第1電阻變化部與上述第1導電部之間，上述第2區域包含第2石墨烯，上述第1方向與上述第2石墨烯之層面交叉。
  3. 如請求項2之記憶裝置，其進而具備：第3區域，其於上述第1方向上設置於上述第1電阻變化部與上述第2導電部之間，上述第3區域包含第3石墨烯， 上述第1方向與上述第3石墨烯之層面交叉。
  4. 如請求項1之記憶裝置，其中上述第1電阻變化部係與上述第1導電部及上述第2導電部分別電性連接。
  5. 如請求項1之記憶裝置，其中上述第1區域係與上述第1導電部及上述第2導電部分別電性絕緣。
TW109119741A 2018-07-20 2019-02-27 記憶裝置 TWI752524B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018137142A JP7062545B2 (ja) 2018-07-20 2018-07-20 記憶素子
JP2018-137142 2018-07-20

Publications (2)

Publication Number Publication Date
TW202044255A TW202044255A (zh) 2020-12-01
TWI752524B true TWI752524B (zh) 2022-01-11

Family

ID=69161165

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108106687A TWI709966B (zh) 2018-07-20 2019-02-27 記憶裝置
TW109119741A TWI752524B (zh) 2018-07-20 2019-02-27 記憶裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW108106687A TWI709966B (zh) 2018-07-20 2019-02-27 記憶裝置

Country Status (4)

Country Link
US (2) US10644068B2 (zh)
JP (1) JP7062545B2 (zh)
CN (1) CN110739392B (zh)
TW (2) TWI709966B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240026683A (ko) 2022-08-22 2024-02-29 엘지전자 주식회사 공기청정기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070099377A1 (en) * 2005-10-27 2007-05-03 Thomas Happ Thermal isolation of phase change memory cells
US7995382B2 (en) * 2007-06-12 2011-08-09 Kabushiki Kaisha Toshiba Information recording and reproducing apparatus
US8507887B2 (en) * 2010-03-25 2013-08-13 Kabushiki Kaisha Toshiba Resistance change memory and method of manufacturing the same
US8710481B2 (en) * 2012-01-23 2014-04-29 Sandisk 3D Llc Non-volatile memory cell containing a nano-rail electrode
US20160020280A1 (en) * 2014-07-18 2016-01-21 Samsung Electronics Co., Ltd. Graphene device, methods of manufacturing and operating the same, and electronic apparatus including the graphene device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
TW200847398A (en) 2007-05-16 2008-12-01 Ind Tech Res Inst Phase-change memory element
JP2013045892A (ja) 2011-08-24 2013-03-04 National Institute Of Advanced Industrial & Technology 不揮発性半導体記憶装置
KR101925449B1 (ko) * 2012-11-29 2018-12-05 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
US9153777B2 (en) 2013-06-03 2015-10-06 Micron Technology, Inc. Thermally optimized phase change memory cells and methods of fabricating the same
KR20150021362A (ko) 2013-08-20 2015-03-02 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조 방법
US20160104840A1 (en) * 2014-10-10 2016-04-14 Beth Cook Resistive memory with a thermally insulating region
US9634245B2 (en) 2015-01-09 2017-04-25 Micron Technology, Inc. Structures incorporating and methods of forming metal lines including carbon

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070099377A1 (en) * 2005-10-27 2007-05-03 Thomas Happ Thermal isolation of phase change memory cells
US7601995B2 (en) * 2005-10-27 2009-10-13 Infineon Technologies Ag Integrated circuit having resistive memory cells
US7995382B2 (en) * 2007-06-12 2011-08-09 Kabushiki Kaisha Toshiba Information recording and reproducing apparatus
US8507887B2 (en) * 2010-03-25 2013-08-13 Kabushiki Kaisha Toshiba Resistance change memory and method of manufacturing the same
US8710481B2 (en) * 2012-01-23 2014-04-29 Sandisk 3D Llc Non-volatile memory cell containing a nano-rail electrode
US20160020280A1 (en) * 2014-07-18 2016-01-21 Samsung Electronics Co., Ltd. Graphene device, methods of manufacturing and operating the same, and electronic apparatus including the graphene device

Also Published As

Publication number Publication date
JP2020013968A (ja) 2020-01-23
US20200027923A1 (en) 2020-01-23
CN110739392A (zh) 2020-01-31
TWI709966B (zh) 2020-11-11
US10644068B2 (en) 2020-05-05
TW202044255A (zh) 2020-12-01
JP7062545B2 (ja) 2022-05-06
TW202008364A (zh) 2020-02-16
US11114503B2 (en) 2021-09-07
CN110739392B (zh) 2023-11-03
US20200227479A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
CN106410002B (zh) 包括扩散阻挡层的多层结构体、包括其的器件和电子器件
TWI590443B (zh) 半導體裝置
TWI661539B (zh) 記憶裝置及其製造方法
Mannu et al. Temperature-dependent AC conductivity and dielectric and impedance properties of ternary In–Te–Se nanocomposite thin films
JP2016192514A (ja) 記憶装置及びその製造方法
JP2013175570A (ja) 半導体記憶装置およびその製造方法
TWI752524B (zh) 記憶裝置
CN106024826B (zh) 存储装置
TWI478405B (zh) 熱電薄膜結構
Kalami et al. Role of Linear Defects on the Electronic, Transport, and Thermoelectric Properties of Armchair Edge Silicene Nanoribbons: R. Kalami, SA Ketabi
KR101171256B1 (ko) 저항 소자를 구비하는 반도체 메모리 장치
KR20090077232A (ko) 상변화층 및 그를 포함하는 상변화 메모리 소자
Welatta et al. Tuning Thermoelectric Properties of Spin-Coated Cu2SnS3 Thin Films by Annealing: F. Welatta et al.
TW201019414A (en) Semiconductor device and manufacturing method thereof
JP6785402B2 (ja) 熱電変換素子およびその製造方法
CN110459587A (zh) 金属氧化物结晶结构及具有此金属氧化物结晶结构的显示面板的电路结构及薄膜晶体管
KR101864028B1 (ko) 스핀트로닉스 소자 및 이의 제조 방법
Li et al. Internal reverse-biased p–n junctions: A possible origin of the high resistance in chalcogenide superlattice for interfacial phase change memory
Han et al. Phase transition of 2D van der Waals ferroelectrics
Moon et al. Radial heterostructure and interface effects on thermoelectric transport properties of Bi/Sn and Bi/Sb core/shell nanowires
Qin et al. Point Defects and Grain Boundaries Effects on Electrical Transports of PbTe Using the Non-equilibrium Green’s Function: M. Qin et al.
KR102118782B1 (ko) 열전 소자
Kajola et al. Topological Insulators in Thermoelectric Devices
Ng et al. Tunable electronic properties, band alignments, and charge transfer of ferroelectric MoS i 2 N 4/I n 2 S e 3 van der Waals heterostructures
Caravati et al. Functional properties of phase change materials from atomistic simulations