[go: up one dir, main page]

TWI750875B - 肖特基能障二極體 - Google Patents

肖特基能障二極體 Download PDF

Info

Publication number
TWI750875B
TWI750875B TW109137752A TW109137752A TWI750875B TW I750875 B TWI750875 B TW I750875B TW 109137752 A TW109137752 A TW 109137752A TW 109137752 A TW109137752 A TW 109137752A TW I750875 B TWI750875 B TW I750875B
Authority
TW
Taiwan
Prior art keywords
trench
anode electrode
drift layer
layer
barrier diode
Prior art date
Application number
TW109137752A
Other languages
English (en)
Other versions
TW202125840A (zh
Inventor
藤田実
有馬潤
川崎克己
平林潤
Original Assignee
日商Ｔｄｋ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｔｄｋ股份有限公司 filed Critical 日商Ｔｄｋ股份有限公司
Publication of TW202125840A publication Critical patent/TW202125840A/zh
Application granted granted Critical
Publication of TWI750875B publication Critical patent/TWI750875B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H10D8/605—Schottky-barrier diodes  of the trench conductor-insulator-semiconductor barrier type, e.g. trench MOS barrier Schottky rectifiers [TMBS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/875—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being semiconductor metal oxide, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本發明之課題係針對使用氧化鎵的肖特基能障二極體，防止因溝渠與場絕緣層的對準偏移所造成絕緣破壞。 本發明之解決手段係具備有：與漂移層30進行肖特基接觸的陽極電極40；與半導體基板20進行歐姆接觸的陰極電極50；覆蓋在漂移層30中所設置溝渠61內壁的絕緣膜63；隔著絕緣膜63覆蓋著溝渠61內壁，且電性連接於陽極電極40的金屬膜64；以及場絕緣層70。場絕緣層70係包含有：位於漂移層30上面31與陽極電極40間的第1部分71、以及隔著金屬膜64與絕緣膜63覆蓋著溝渠61內壁的第2部分72。藉此，即使溝渠61與場絕緣層70的對準出現偏移，仍不會發生絕緣破壞。

Description

肖特基能障二極體
本發明係關於肖特基能障二極體，特別係關於使用氧化鎵的肖特基能障二極體。
肖特基能障二極體係利用由金屬與半導體之接合所生成肖特基障壁的整流元件，相較於具PN接合的一般二極體，前者具有順向電壓低、且交換速度快的特徵。所以，有將肖特基能障二極體利用為功率裝置用的交換元件。
將肖特基能障二極體使用為功率裝置用交換元件時，必需確保充分的逆向耐壓，有取代矽(Si)，改為使用能階更大的碳化矽(SiC)、氮化鎵(GaN)、氧化鎵(Ga2 O3 )等。其中，因為氧化鎵的能階係4.8~4.9eV的極大值，且絕緣崩潰電場亦為約8MV/cm的較大值，使用氧化鎵的肖特基能障二極體非常有望使用為功率裝置用交換元件。使用氧化鎵的肖特基能障二極體例在專利文獻1及2中有記載。
專利文獻1及2所記載的肖特基能障二極體，係具有在氧化鎵層中設置複數溝渠，且在氧化鎵層與陽極電極的外周部之間設有場絕緣層的場極板構造。依此，若在氧化鎵層中設置複數溝渠，則若施加逆向電壓，位於溝渠間的平台區域將成為空乏層，漂移層的通道區域會被夾止(pinch-off)。藉此，當施加逆向電壓時可大幅抑制漏電流。又，因為具有場極板構造，陽極電極端部的電場集中被緩和。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2017-199869號公報 [專利文獻2]日本專利特開2019-79984號公報
(發明所欲解決之問題)
然而，溝渠的形成與場絕緣層的圖案化係由其他步驟實施，因而二者的形成位置會發生對準偏移。所以，較難使場絕緣層端部與溝渠端部正確地一致。而，當場絕緣層端部較溝渠端部更朝外側偏移時，在溝渠外側區域會造成陽極電極與半導體層直接接觸，導致該部分會有發生絕緣破壞的可能性。另一方面，當場絕緣層端部較溝渠端部更靠內側偏移時，場絕緣層其中一部分會形成於溝渠內部。此情況，在溝渠內部所形成的場絕緣層中，電場會集中於成為覆蓋溝渠側壁部分、與覆蓋溝渠底部部分之邊界的角部，導致會有發生絕緣破壞的可能性。
所以，本發明目的在於：針對使用氧化鎵的肖特基能障二極體，防止因溝渠與場絕緣層的對準偏移所造成絕緣破壞。 (解決問題之技術手段)
本發明的肖特基能障二極體，係具備有：由氧化鎵構成的半導體基板；設置於半導體基板上且由氧化鎵構成的漂移層；與漂移層進行肖特基接觸的陽極電極；與半導體基板進行歐姆接觸的陰極電極；覆蓋在漂移層中所設置溝渠之內壁的絕緣膜；隔著絕緣膜覆蓋著溝渠之內壁，且電性連接於陽極電極的金屬膜；以及場絕緣層；其中，場絕緣層係包含有：位於漂移層上面與陽極電極間的第1部分、以及隔著金屬膜與絕緣膜覆蓋著溝渠內壁的第2部分。
根據本發明，因為場絕緣層進入溝渠內部，在溝渠的外側區域不會有陽極電極與漂移層直接接觸。且，在場絕緣層的第2部分與絕緣層之間存在有金屬膜，該金屬膜將成為與陽極電極同電位，對場絕緣層的第2部分所施加電場大幅緩和。藉此，可防止因溝渠與場絕緣層的對準偏移所造成絕緣破壞。
本發明中溝渠亦可含有：形成環狀的外周溝渠、與在由外周溝渠所包圍區域中形成的中心溝渠；其中，場絕緣層的第1部分係依包圍外周溝渠方式呈環狀設計；場絕緣層的第2部分係設置於外周溝渠的內部。據此，若施加逆向電壓，則由中心溝渠區隔的平台區域將成為空乏層，漂移層的通道區域被夾止，可大幅抑制施加逆向電壓時的漏電流。
本發明亦可第1部分與第2部分係由不同絕緣材料構成。藉此，場絕緣層的第1部分與第2部分之材料便可進行最佳化。 (對照先前技術之功效)
依此，根據本發明針對使用氧化鎵的肖特基能障二極體，可防止因溝渠與場絕緣層的對準偏移所造成絕緣破壞。
以下，參照所附圖式，針對本發明之較佳實施形態進行詳細說明。
圖1所示係本發明一實施形態的肖特基能障二極體10之構成示意平面圖。又圖2係沿圖1所示A-A線的略剖視圖。
如圖1及圖2所示，本實施形態的肖特基能障二極體10係備有均由氧化鎵(β-Ga2 O3 )構成的半導體基板20及漂移層30。在半導體基板20及漂移層30中導入n型摻質之矽(Si)或錫(Sn)。摻質濃度係半導體基板20較高於漂移層30，藉此半導體基板20便具有n+ 層機能，漂移層30具有n- 層機能。
半導體基板20係對使用熔液成長法等形成的塊晶施行切斷加工，厚度係250μm程度。關於半導體基板20的平面尺寸並無特別的限定，一般配合流入元件中的電流量進行選擇，若順向最大電流量20A程度，則設為俯視2.4mm×2.4mm程度便可。
半導體基板20係具有：安裝時位於上側的上面21、與在上面21對向側且安裝時位於下側的背面22。在上面21全面形成漂移層30。漂移層30係在半導體基板20的上面21使用例如：反應性濺鍍、PLD法、MBE法、MOCVD法、HVPE法等，使氧化鎵進行磊晶成長的薄膜。關於漂移層30的膜厚並無特別的限定，一般可配合元件的逆向耐電壓進行選擇，為確保600V程度的耐壓，只要設為例如7μm程度便可。
在漂移層30的上面31，形成與漂移層30進行肖特基接觸的陽極電極40。陽極電極40係由例如：白金(Pt)、鈀(Pd)、金(Au)、鎳(Ni)、鉬(Mo)、銅(Cu)等金屬構成。陽極電極40亦可為積層不同金屬膜的多層構造，例如：Pt/Au、Pt/Al、Pd/Au、Pd/Al、Pt/Ti/Au或Pd/Ti/Au。另一方面，在半導體基板20的背面22設有會與半導體基板20進行歐姆接觸的陰極電極50。陰極電極50係由例如鈦(Ti)等金屬構成。陰極電極50亦可為積層不同金屬膜的多層構造，例如：Ti/Au或Ti/Al。
本實施形態，在漂移層30中設有溝渠61、62。溝渠61、62均係設計於俯視重疊於陽極電極40的位置處。其中，溝渠61係形成環狀的外周溝渠，溝渠62係形成於由外周溝渠所包圍區域中的中心溝渠。外周溝渠61與中心溝渠62並無必要完全分離，亦可如圖1所示，外周溝渠61與中心溝渠62呈相連狀態。
雖無特別的限定，若將外周溝渠61的寬度設為W1，將中心溝渠62的寬度設為W2時，本實施形態設定為： W1＞W2。 理由係防止電場特集中的外周溝渠61底部遭絕緣破壞之緣故所致。即，若放大外周溝渠61的寬度W1，則底部的曲率半徑會擴大、或當剖面觀看外周溝渠61時由底部構成的邊緣部分會分離為2個的緣故所致。結果，外周溝渠61的底部附近不易發生絕緣破壞。另一方面，外周溝渠61的深度與中心溝渠62的深度係相同。
外周溝渠61、62的內壁係被由HfO2 等構成的絕緣膜63覆蓋，而絕緣膜63的表面係由金屬膜64覆蓋。即，溝渠61、62的內壁係由絕緣膜63與金屬膜64的積層膜覆蓋。絕緣膜63的材料係除HfO2 之外，尚亦可使用Al2 O3 等絕緣材料。關於金屬膜64的材料並無特別的限定，亦可使用與陽極電極40相同的材料，亦可使用密接性優異的Cr，亦可使用Pt、Au、W等半導體製程所使用濕式蝕刻耐性優異的金屬材料。
溝渠61、62的內部係由與陽極電極40相同材料埋填。本實施形態，因為在漂移層30中設有複數溝渠61、62，陽極電極40的材料亦可為例如：鉬(Mo)、銅(Cu)等功函數較低的材料。又，因為在漂移層30中設置複數溝渠61、62，可將漂移層30的摻質濃度提高至5×1016 cm-3 程度。
漂移層30中由溝渠61、62區隔的部分將構成平台區域M。平台區域M係若對陽極電極40與陰極電極50之間施加逆向電壓，便成為空乏層，漂移層30的通道區域便被夾止。藉此，可大幅抑制施加逆向電壓時的漏電流。
再者，漂移層30的上面31中，在俯視位於外周溝渠61外側的部分處設有場絕緣層70。場絕緣層70的材料亦可使用例如：環氧樹脂、聚甲基丙烯酸甲酯等丙烯酸樹脂；聚胺基甲酸酯、聚醯亞胺、聚乙烯醇、氟樹脂、聚烯烴等各種樹脂；亦可使用例如：氧化矽、氧化鋁、氮化矽等、無機氧化物、無機氮化物。當場絕緣層70的材料係使用樹脂的情況，可採取例如：在塗佈樹脂溶液後，經乾燥而形成樹脂膜的方法；將樹脂單體施行塗佈或蒸鍍後，再進行聚合的方法；在成膜後施行交聯處理的方法。又，當場絕緣層70係使用無機物作為材料的情況，可採用例如：依濺鍍法、蒸鍍法等真空製程施行的形成方法；利用溶膠-凝膠法等溶液製程施行的形成方法等。
如圖2所示，場絕緣層70其中一部分進入外周溝渠61的內部，藉此，外周溝渠61的內壁中，位於外周的部分及底部其中一部分便隔著金屬膜64與絕緣膜63，由場絕緣層70覆蓋。場絕緣層70的材料係可使用例如：氧化矽等絕緣材料。此處，場絕緣層70中，由依包圍外周溝渠61方式在漂移層30上面31呈環狀設置的部分，構成第1部分71，且由在外周溝渠61內部形成的部分構成第2部分72。第1部分71與第2部分72係可為相互相同的絕緣材料構成，亦可為互異的絕緣材料構成。其中一例可為第1部分71的材料係使用Al2 O3 ，第2部分72的材料係使用SiO2 。
藉由該構成，陽極電極40的外周部係形成於場絕緣層70的第1部分71上。又，陽極電極40中重疊於平台區域M的部分會與漂移層30進行肖特基接觸。藉此，可獲得所謂的場極板構造，可更加緩和對外周溝渠61底部所施加的電場。又，場絕緣層70的第2部分72並非直接形成於絕緣膜63的表面上，而是隔著與陽極電極40相同電位的金屬膜64覆蓋著絕緣膜63，不會對場絕緣層70的第2部分72施加強電場。
其次，針對本實施形態之肖特基能障二極體10的製造方法進行說明。
圖3至圖9所示係本實施形態之肖特基能障二極體10的製造方法說明之步驟圖，均係對應於圖2所示截面。
首先，如圖3所示，準備由氧化鎵構成的半導體基板20，在其上面21形成由氧化鎵構成的漂移層30。如上述，漂移層30係在半導體基板20的上面21，使用例如：反應性濺鍍、PLD法、MBE法、MOCVD法、HVPE法等，使氧化鎵進行磊晶成長便可形成。
其次，如圖4所示，藉由使用BCl3 等的乾式蝕刻，在漂移層30上形成外周溝渠61與中心溝渠62。其次，如圖5所示，在漂移層30的表面上形成絕緣膜63。絕緣膜63係可利用ALD法等一般的成膜方法進行成膜。然後，利用例如：濕式蝕刻、乾式蝕刻、CMP等一般的加工方法，除去平台區域M上的絕緣膜63。藉此，形成裸露出平台區域M上的漂移層30，且溝渠61、62的內壁被絕緣膜63覆蓋的狀態。此時，平台區域M上的漂移層30其中一部分亦可被除去。
其次，如圖6所示，於全面形成金屬膜64。金屬膜64係可利用例如：濺鍍法、蒸鍍法等一般的成膜方法進行成膜。然後，利用濕式蝕刻、乾式蝕刻、CMP等一般的加工方法，除去平台區域M上的金屬膜64。藉此，裸露出平台區域M上的漂移層30，且溝渠61、62的內壁隔著絕緣膜63被金屬膜64覆蓋。此時，平台區域M上的漂移層30其中一部分亦可被除去。又，平台區域M上所形成絕緣膜63的除去、與平台區域M上所形成金屬膜64的除去亦可同時實施。
其次，如圖7所示，全面形成場絕緣層70後，形成覆蓋場絕緣層70外周部分的光阻R。場絕緣層70係可利用CVD法等一般的成膜方法進行成膜。光阻R的圖案化係可利用光學微影法實施。此處，光阻R的內側邊緣E0係設計成位於外周溝渠61的外側邊緣E1與外周溝渠61的內側邊緣E2之間。即，依光阻R的內側邊緣E0位於外周溝渠61的內部方式，設計成光阻R的外徑較小於外周溝渠61的外徑，且較大於外周溝渠61的內徑。藉此，即使有稍微發生對準偏移，但漂移層30上面31中位於外周溝渠61外側的部分可確實地由光阻R覆蓋。
藉由依此狀態施行蝕刻，如圖8所示，除去未被光阻R覆蓋部分的場絕緣層70。藉此，場絕緣層70中，形成於平台區域M上的部分、形成於中心溝渠62內的部分、以及形成於外周溝渠61內的部分之其中一部分便會被除去，而殘存漂移層30上面31中位於外周溝渠61外側的第1部分71、與覆蓋外周溝渠61外周壁及底部的第2部分72。依此，本實施形態因為使用具有較小於外周溝渠61外徑之開口部的光阻R，所以漂移層30上面31中位於外周溝渠61外側的部分，便可確實地由場絕緣層70的第1部分71覆蓋。
其次，如圖9所示，全面形成陽極電極40後，除去陽極電極40的外周部分。此時，藉由陽極電極40的外周邊緣E3設計成較外周溝渠61的外側邊緣E1更靠外側，而形成場極板構造。邊緣E1與邊緣E3的距離，即場極板長較佳係10μm以上。
再者，在溝渠61、62內部所填充的金屬材料亦可不同於陽極電極40的材料。此情況，可先形成陽極電極40後，才將另一金屬材料填充於溝渠61、62的內部，亦可在平台區域M上未殘留不同於陽極電極40的金屬材料之前提下，先在溝渠61、62的內部填充不同於陽極電極40的金屬材料。但，至少關於位於外周溝渠61內部的金屬膜64必需接觸到陽極電極40，或經由外周溝渠61中埋填的金屬材料電性連接於陽極電極40。藉此，至少關於位於外周溝渠61內部的金屬膜64，將形成與陽極電極40同電位。
然後，若在半導體基板20的背面22形成陰極電極50，便完成本實施形態的肖特基能障二極體10。
如上所說明，根據本實施形態的肖特基能障二極體10，即使有發生對準偏移的情況，但漂移層30上面31中位於外周溝渠61外側的部分，仍可確實地由場絕緣層70的第1部分71覆蓋。同時，因為在場絕緣層70的第2部分72、與絕緣膜63之間存在有金屬膜64，且該金屬膜64成為與陽極電極40同電位，可大幅緩和對場絕緣層70的第2部分72所施加的電場。藉此，可防止因外周溝渠61與場絕緣層70的對準偏移所造成之絕緣破壞。
圖10所示係變化例的肖特基能障二極體10A之構造說明略剖視圖。
圖10所示肖特基能障二極體10A係就外周溝渠61由場絕緣層70埋填之處，不同於上述肖特基能障二極體10。如圖10所示肖特基能障二極體10A例示，在金屬膜64與陽極電極40呈同電位之前提下，外周溝渠61的內部亦可被場絕緣層70埋填。
以上，針對本發明之較佳實施形態進行說明，惟，本發明並不僅侷限於上述實施形態，舉凡在不脫逸本發明主旨範圍內均可進行各種變更，當然該等亦均涵蓋於本發明範圍內。 [實施例]
＜實施例1＞ 假設具有與圖1與圖2所示肖特基能障二極體10相同構造的實施例1之模擬模型，模擬對陽極電極40與陰極電極50間施加800V逆向電壓時的電場強度。關於半導體基板20的摻質濃度設為1×1018 cm-3 ，漂移層30的摻質濃度設為1×1016 cm-3 。漂移層30的厚度設為7μm。又，外周溝渠61的寬度W1設為10μm，中心溝渠62的寬度設為2μm，深度均設為3μm。又，接觸到陽極電極40部分的漂移層30寬度(即平台區域M的寬度)設為2μm。絕緣膜63係厚度50nm的HfO2 膜，金屬膜64係厚度100nm的Cr膜。場絕緣層70係厚度320nm的SiO2 膜，場極板長設為10μm。
模擬的結果，圖2所示區域A(即，場絕緣層70的第2部分72中，覆蓋外周溝渠61側壁的部分、與覆蓋底部之部分的邊界所形成角部)的電場係1.2MV/cm。又，圖2所示區域B、即，場絕緣層70的第1部分71中，接觸到陽極電極40外周端的部分之電場係9.8MV/cm。構成場絕緣層70的SiO2 之絕緣崩潰電場強度係10MV/cm，所以區域A、B均未滿絕緣崩潰電場強度。
＜實施例2＞ 假設具有與圖10所示肖特基能障二極體10A相同構造的實施例2之模擬模型，模擬對陽極電極40與陰極電極50間施加800V逆向電壓時的電場強度。實施例2的模擬模型係除外周溝渠61被場絕緣層70埋填之外，其餘均具有與實施例1相同的參數。模擬結果，對場絕緣層70的第2部分72所施加最大電場係1.2MV/cm，圖10所示區域B的電場係9.8MV/cm。
＜實施例3＞ 假設除場絕緣層70的第1部分71之材料係使用Al2 O3 、場絕緣層70的第2部分72之材料係使用SiO2 之外，其餘均具有與實施例1相同參數的實施例3之模擬模型，模擬對陽極電極40與陰極電極50間施加800V逆向電壓時的電場強度。模擬結果，區域A的電場係0.4MV/cm、區域B的電場係6.7MV/cm。
＜比較例＞ 假設圖11所示的比較例模擬模型，模擬對陽極電極40與陰極電極50間施加800V逆向電壓時的電場強度。比較例的模擬模型係除省略金屬膜64之外，其餘均具有與實施例1的模擬模型相同參數。模擬結果，對圖11所示區域A施加的最大電場係11.2MV/cm，圖11所示區域B的電場係10.2MV/cm，均係超過SiO2 絕緣崩潰電場強度的10MV/cm。
10,10A:肖特基能障二極體 20:半導體基板 21:半導體基板上面 22:半導體基板背面 30:漂移層 31:漂移層上面 40:陽極電極 50:陰極電極 61:外周溝渠 62:中心溝渠 63:絕緣膜 64:金屬膜 70:場絕緣層 71:場絕緣層之第1部分 72:場絕緣層之第2部分 A,B:區域 E0~E3:邊緣 M:平台區域 R:光阻
圖1係本發明一實施形態的肖特基能障二極體10之構成示意平面圖。 圖2係沿圖1所示A-A線的略剖視圖。 圖3係肖特基能障二極體10的製造方法說明之步驟圖。 圖4係肖特基能障二極體10的製造方法說明之步驟圖。 圖5係肖特基能障二極體10的製造方法說明之步驟圖。 圖6係肖特基能障二極體10的製造方法說明之步驟圖。 圖7係肖特基能障二極體10的製造方法說明之步驟圖。 圖8係肖特基能障二極體10的製造方法說明之步驟圖。 圖9係肖特基能障二極體10的製造方法說明之步驟圖。 圖10係變化例的肖特基能障二極體10A之構造說明略剖視圖。 圖11係比較例的肖特基能障二極體之構造說明略剖視圖。
10:肖特基能障二極體
20:半導體基板
21:半導體基板上面
22:半導體基板背面
30:漂移層
31:漂移層上面
40:陽極電極
50:陰極電極
61:外周溝渠
62:中心溝渠
63:絕緣膜
64:金屬膜
70:場絕緣層
71:場絕緣層之第1部分
72:場絕緣層之第2部分
A,B:區域
M:平台區域

Claims (4)

  1. 一種肖特基能障二極體，係具備有：半導體基板，其係由氧化鎵構成；漂移層，其係設置於上述半導體基板上且由氧化鎵構成；陽極電極，其係與上述漂移層進行肖特基接觸；陰極電極，其係與上述半導體基板進行歐姆接觸；絕緣膜，其係覆蓋在上述漂移層中所設置溝渠之內壁；金屬膜，其係隔著上述絕緣膜覆蓋著上述溝渠之上述內壁，且電性連接於上述陽極電極；以及場絕緣層；其中，上述場絕緣層係包含有：位於上述漂移層上面與上述陽極電極間的第1部分、以及隔著上述金屬膜與上述絕緣膜覆蓋著上述溝渠之上述內壁的第2部分。
  2. 如請求項1之肖特基能障二極體，其中，上述溝渠之內部隔著上述絕緣膜及上述金屬膜而以與上述陽極電極相同之材料埋填。
  3. 如請求項1或2之肖特基能障二極體，其中，上述溝渠係含有：形成環狀的外周溝渠、與在由上述外周溝渠所包圍區域中形成的中心溝渠；而，上述場絕緣層的上述第1部分係依包圍上述外周溝渠方式呈環狀設計；上述場絕緣層的上述第2部分係設置於上述外周溝渠的內部。
  4. 如請求項1或2之肖特基能障二極體，其中，上述第1 部分與上述第2部分係由不同絕緣材料構成。
TW109137752A 2019-12-18 2020-10-30 肖特基能障二極體 TWI750875B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019228555A JP7415537B2 (ja) 2019-12-18 2019-12-18 ショットキーバリアダイオード
JP2019-228555 2019-12-18

Publications (2)

Publication Number Publication Date
TW202125840A TW202125840A (zh) 2021-07-01
TWI750875B true TWI750875B (zh) 2021-12-21

Family

ID=76432239

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109137752A TWI750875B (zh) 2019-12-18 2020-10-30 肖特基能障二極體

Country Status (6)

Country Link
US (1) US20230352601A1 (zh)
EP (1) EP4080579A4 (zh)
JP (1) JP7415537B2 (zh)
CN (1) CN114830354A (zh)
TW (1) TWI750875B (zh)
WO (1) WO2021124649A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023079551A (ja) * 2021-11-29 2023-06-08 Tdk株式会社 ショットキーバリアダイオード
JP7770170B2 (ja) * 2021-11-29 2025-11-14 Tdk株式会社 ジャンクションバリアショットキーダイオード
CN114171608A (zh) * 2021-12-08 2022-03-11 中山大学 一种肖特基接触的沟槽型功率二极管及其制备方法
TWI901178B (zh) * 2023-09-21 2025-10-11 日商Ｔｄｋ股份有限公司 半導體裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201419553A (zh) * 2012-11-01 2014-05-16 Chip Integration Tech Co Ltd 蕭特基整流元件之製造方法
TW201937728A (zh) * 2018-03-01 2019-09-16 日商田村製作所股份有限公司 溝槽式金氧半型肖特基二極體及其製造方法
US20190363197A1 (en) * 2017-02-28 2019-11-28 Tamura Corporation Schottky barrier diode

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5224289B2 (ja) * 2009-05-12 2013-07-03 三菱電機株式会社 半導体装置
JP5671966B2 (ja) * 2010-11-17 2015-02-18 富士電機株式会社 半導体装置の製造方法および半導体装置
CN102157568A (zh) * 2011-02-01 2011-08-17 英属维京群岛商节能元件股份有限公司 金属氧化物半导体p-n 结面二极管结构及其制作方法
US20130168765A1 (en) * 2012-01-04 2013-07-04 Vishay General Semiconductor Llc Trench dmos device with improved termination structure for high voltage applications
JP6168806B2 (ja) * 2013-03-22 2017-07-26 株式会社東芝 半導体装置
JP6296445B2 (ja) 2014-02-10 2018-03-20 ローム株式会社 ショットキーバリアダイオード
JP6845397B2 (ja) 2016-04-28 2021-03-17 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP6649198B2 (ja) * 2016-07-14 2020-02-19 トヨタ自動車株式会社 半導体装置とその製造方法
US10276731B2 (en) * 2017-03-16 2019-04-30 Toyoda Gosei Co., Ltd. Schottky barrier diode
JP7045008B2 (ja) 2017-10-26 2022-03-31 Tdk株式会社 ショットキーバリアダイオード
US10439075B1 (en) 2018-06-27 2019-10-08 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
JP6966739B2 (ja) * 2018-10-23 2021-11-17 Tdk株式会社 ショットキーバリアダイオード
WO2020096838A1 (en) * 2018-11-06 2020-05-14 Cornell University High voltage group iii trioxide trench mos barrier schottky and methods of fabricating same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201419553A (zh) * 2012-11-01 2014-05-16 Chip Integration Tech Co Ltd 蕭特基整流元件之製造方法
US20190363197A1 (en) * 2017-02-28 2019-11-28 Tamura Corporation Schottky barrier diode
TW201937728A (zh) * 2018-03-01 2019-09-16 日商田村製作所股份有限公司 溝槽式金氧半型肖特基二極體及其製造方法

Also Published As

Publication number Publication date
US20230352601A1 (en) 2023-11-02
WO2021124649A1 (ja) 2021-06-24
JP2021097168A (ja) 2021-06-24
EP4080579A1 (en) 2022-10-26
TW202125840A (zh) 2021-07-01
JP7415537B2 (ja) 2024-01-17
EP4080579A4 (en) 2023-12-27
CN114830354A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
TWI750875B (zh) 肖特基能障二極體
US9793418B2 (en) Schottky barrier diode
EP2793255B1 (en) Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor
TWI473265B (zh) 帶有改良型終止結構的氮化鎵半導體裝置
TWI797493B (zh) 肖特基能障二極體
CN103681879B (zh) 二极管及制造二极管的方法
CN105321996A (zh) 半导体装置
US9960159B2 (en) Monolithic bi-directional current conducting device and method of making the same
TWI860747B (zh) 肖特基能障二極體
CN118116974A (zh) 一种集成肖特基势垒的场效应晶体管及其制备方法
TWI608617B (zh) 半導體裝置及其製造方法
JP2005005486A (ja) 炭化けい素半導体装置
WO2022181202A1 (ja) ショットキーバリアダイオード
JP6937011B2 (ja) 半導体素子及びその製造方法
TWI803189B (zh) 肖特基能障二極體
US20230395732A1 (en) Schottky barrier diode
JP2005129747A (ja) 絶縁ゲート型バイポーラトランジスタ
CN117790583A (zh) 碳化硅半导体装置
CN120826993A (zh) 肖特基势垒二极管