[go: up one dir, main page]

TWI750715B - 在記憶體裝置中儲存熔絲資料之實施方案 - Google Patents

在記憶體裝置中儲存熔絲資料之實施方案 Download PDF

Info

Publication number
TWI750715B
TWI750715B TW109122024A TW109122024A TWI750715B TW I750715 B TWI750715 B TW I750715B TW 109122024 A TW109122024 A TW 109122024A TW 109122024 A TW109122024 A TW 109122024A TW I750715 B TWI750715 B TW I750715B
Authority
TW
Taiwan
Prior art keywords
memory
memory cell
array
fuse data
signal
Prior art date
Application number
TW109122024A
Other languages
English (en)
Other versions
TW202123249A (zh
Inventor
馬蒂亞 波尼亞迪
安娜 瑪莉亞 康堤
馬蒂亞 羅布斯特力
伊諾珊卓 托托里
瑪里歐 阿拉葵
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202123249A publication Critical patent/TW202123249A/zh
Application granted granted Critical
Publication of TWI750715B publication Critical patent/TWI750715B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本發明描述在記憶體裝置中儲存熔絲資料之方法、系統、裝置及其他實施方案。一些實施方案可包含具有用於儲存資料之不同胞元部分之一記憶體胞元陣列。該陣列之一第一部分可儲存熔絲資料且可含有一個硫屬化物儲存元件，而該陣列之一第二部分可儲存使用者資料。感測電路可與該陣列耦合且可使用各種發信號技術判定該熔絲資料之值。在一些情況中，該感測電路可實施差分儲存及差分發信號以判定儲存於該陣列之該第一部分中之該熔絲資料之該值。

Description

在記憶體裝置中儲存熔絲資料之實施方案
技術領域係關於在記憶體裝置中儲存熔絲資料之實施方案。
下文大體上係關於操作至少一個記憶體裝置且更特定言之係關於在記憶體裝置中儲存熔絲資料之實施方案。
記憶體裝置廣泛用於將資訊儲存於各種電子裝置中，諸如電腦、無線通信裝置、相機、數位顯示器及類似物。藉由程式化一記憶體裝置之不同狀態來儲存資訊。例如，二進位裝置最常儲存兩個狀態之一者，通常由一邏輯「1」或一邏輯「0」表示。在其他裝置或系統中，可儲存兩個以上狀態。為存取所儲存之資訊，裝置之一組件可讀取或感測記憶體裝置中之至少一個經儲存狀態。為儲存資訊，裝置之一組件可將狀態寫入或程式化在記憶體裝置中。
存在各種類型之記憶體裝置，包含磁性硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態RAM(DRAM)、同步動態RAM(SDRAM)、鐵電RAM(FeRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)、快閃記憶體、相變記憶體(PCM)、其他基於硫屬化物之記憶體 技術等。記憶體裝置可為揮發性或非揮發性。一般言之，改良記憶體裝置可包含增加記憶體胞元密度、增加讀取/寫入速度、增加可靠性、增加資料完整性、減小功率消耗或減小製造成本以及其他度量。在一些情況中，一記憶體裝置可將資料儲存於定位於主記憶體陣列周邊之數個熔絲狀結構或胞元中。
根據本揭示之一面向，一種用於儲存熔絲資料之設備包括：一記憶體胞元陣列，其包括：一第一記憶體胞元部分，其用於儲存熔絲資料；一第二記憶體胞元部分，其用於儲存使用者資料，該第一記憶體胞元部分中之該等記憶體胞元及該第二記憶體胞元部分中之該等記憶體胞元各包括一個硫屬化物元件；感測電路，其與該第一記憶體胞元部分耦合且經組態以識別儲存於該第一記憶體胞元部分中之熔絲資料之一值；及一控制器，其與該記憶體胞元陣列及該感測電路耦合且經組態以至少部分基於儲存於該第一記憶體胞元部分中之該熔絲資料而存取該第二記憶體胞元部分。
根據本揭示之另一面向，一種用於儲存熔絲資料之方法包括：產生指示儲存於一記憶體裝置之一第一組記憶體胞元中之一第一狀態之一第一信號及指示儲存於該記憶體裝置之一第二組記憶體胞元中之一第二狀態之一第二信號，該第二狀態係該第一狀態之一補數；比較指示該第一狀態之該第一信號與指示該第二狀態之該第二信號；至少部分基於該比較該第一信號與該第二信號而識別該記憶體裝置之熔絲資料之一值；及至少部分基於該熔絲資料之該值操作該記憶體裝置。
根據本揭示之又一面向，一種用於儲存熔絲資料之設備包 括：一第一類型之一第一記憶體胞元陣列，其經組態以儲存使用者資料；一第二類型之一第二記憶體胞元陣列，該第二陣列包括一個硫屬化物元件且經組態以儲存與操作該第一記憶體胞元陣列相關聯之熔絲資料；感測電路，其與該第二記憶體胞元陣列耦合且經組態以識別儲存於該第二陣列中之該熔絲資料之值；及一控制器，其與該第一陣列、該第二陣列及該感測電路耦合且經組態以至少部分基於該感測電路識別儲存於該第二陣列中之該熔絲資料之值而存取該第一陣列之記憶體胞元。
100:記憶體裝置
102:三維(3D)記憶體陣列
103:二維(2D)記憶體陣列
105:記憶體胞元
110:字線
110-a:字線
110-b:字線
115:位元線/數位線
115-a:位元線
120:列解碼器
125:感測組件
130:行解碼器
135:輸入/輸出
140:記憶體控制器
145:記憶體胞元堆疊
200:記憶體陣列
204:基板
205:第一層疊
210:第二層疊
215-a:第一電極
215-b:第一電極
220-a:記憶體胞元
220-b:記憶體胞元
225-a:第二電極
225-b:第二電極
300:方塊圖
305:記憶體裝置
310:第一陣列
315:第二陣列
320:感測電路
325:記憶體控制器
330:通信線
335:通信線
340:通信線
345:通信線
400:方塊圖
405:記憶體裝置
410:記憶體胞元陣列
415:第一部分
420:第二部分
425:通信線
430:感測電路
435:通信線
440:記憶體控制器
445:通信線
500-a:方塊圖
500-b:方塊圖
505-a:記憶體胞元陣列
505-b:記憶體胞元陣列
510:讀取脈衝
515:記憶體胞元
520:參考信號
525:輸出信號
530:信號
535:感測電路
540:輸出信號
545:讀取脈衝
550:第一記憶體胞元
555:讀取脈衝
560:第二記憶體胞元
565:信號
570:信號
575:感測電路
580:輸出信號
600:方塊圖
605:記憶體裝置
610:信號產生器
615:比較管理器
620:資料管理器
625:裝置管理器
630:儲存組件
635:狀態識別組件
700:方法
705:操作
710:操作
715:操作
720:操作
圖1繪示根據如本文中揭示之實例之支援在記憶體裝置中儲存熔絲資料之實施方案之一系統之一實例。
圖2繪示根據如本文中揭示之實例之支援在記憶體裝置中儲存熔絲資料之實施方案之一記憶體晶粒之一實例。
圖3繪示根據如本文中揭示之實例之支援在記憶體裝置中儲存熔絲資料之實施方案之一記憶體裝置之一方塊圖之一實例。
圖4繪示根據如本文中揭示之實例之支援在記憶體裝置中儲存熔絲資料之實施方案之一記憶體裝置之一方塊圖之一實例。
圖5A及圖5B繪示根據如本文中揭示之實例之支援在記憶體裝置中儲存熔絲資料之實施方案之發信號操作之方塊圖之實例。
圖6繪示根據如本文中揭示之實例之支援在記憶體裝置中儲存熔絲資料之實施方案之一記憶體裝置之一方塊圖。
圖7繪示展示根據如本文中揭示之實例之支援在記憶體裝置中儲存熔絲資料之實施方案之一或若干方法之一流程圖。
本專利申請案主張2019年7月17日申請之由Boniardi等人所作之標題為「IMPLEMENTATIONS TO STORE FUSE DATA IN MEMORY DEVICES」之美國專利申請案第16/514,431號之優先權，該案被讓渡給本文之受讓人且其全部內容清楚地以引用的方式併入本文中。
記憶體裝置可採用數種不同技術來儲存資料。在一些情況中，一記憶體裝置可將資料永久地儲存於裝置處，使得即使在裝置失去電力時，資料仍不會被覆寫或丟失。此資料可為由記憶體裝置用以操作記憶體裝置之資訊之實例。在一些情況中，此資料可由一熔絲陣列儲存以確保資料未丟失。一熔絲陣列可為一唯讀記憶體(ROM)或可程式化唯讀記憶體(PROM)之實例且在不可更改之資料或指令儲存於記憶體中之情況中可為有用的。在一些情況中，程式化一ROM或一PROM可包含「熔斷」某些熔絲或可熔鏈。熔斷熔絲與未熔斷熔絲之組合可表示熔絲資料之某一狀態(例如，「1」或「0」二進位狀態)。在一些實施方案中，熔絲陣列可被整合為定位於一記憶體裝置或陣列周邊之專用結構或電路或整合為與記憶體裝置或陣列之較大部分分離之一熔絲陣列。
然而，此類熔絲架構及寫入程序可具有數個缺點。例如，用於熔絲及驅動器之記憶體裝置之部分可佔據大量面積，且用於熔斷熔絲之驅動器(例如，MOSFET電晶體、雙極電晶體等)可使用相對高程式化電流，從而增加記憶體裝置之總功率消耗。
取代記憶體陣列周邊處之一專用熔絲陣列，一記憶體陣列可組態於記憶體裝置或記憶體陣列內以儲存熔絲資料。在一些情況中，儲存熔絲資料之陣列可為記憶體裝置內所含有之記憶體胞元之一子陣列或部分。在一些情況中，儲存熔絲資料之陣列可與儲存其他類型之資料(諸如 使用者資料)之記憶體陣列之部分分離。在任一情況中，用於儲存熔絲資料之陣列可含有硫屬化物儲存元件且可程式化或重新程式化多次。另外，由於用於儲存熔絲資料之陣列之胞元可經程式化而非不可逆地熔斷，所以可減少電流驅動器之數量及/或可減小電流驅動器之大小以及其他可能益處。
首先在如參考圖1及圖2描述之一記憶體系統及記憶體晶粒之內容脈絡中描述本發明之特徵。在如參考圖3至圖5B描述之一記憶體裝置或記憶體陣列之內容脈絡中描述本發明之特徵。藉由且參考關於如參考圖6至圖7描述之在記憶體裝置中儲存熔絲資料之實施方案之一設備圖及一流程圖進一步繪示且描述本發明之此等及其他特徵。
圖1繪示如本文中揭示之一例示性記憶體裝置100。記憶體裝置100亦可被稱為一電子記憶體設備。圖1係記憶體裝置100之各種組件及特徵之一闡釋性表示。因而，應瞭解，記憶體裝置100之組件及特徵經展示以繪示功能相互關係而非其等在記憶體裝置100內之實際實體位置。在圖1之闡釋性實例中，記憶體裝置100包含一三維(3D)記憶體陣列102。3D記憶體陣列102包含可程式化以儲存不同狀態之記憶體胞元105。在一些實例中，各記憶體胞元105可程式化以儲存表示為一邏輯0及一邏輯1之兩個狀態。在一些實例中，一記憶體胞元105可經組態以儲存兩個以上邏輯狀態。儘管圖1中包含之一些元件使用一數值指示符標記，其他對應元件未被標記，然其等係相同的或將被理解為類似以試圖增加所描繪特徵之可見度及清晰度。
3D記憶體陣列102可包含形成於彼此頂部上之兩個或兩個以上二維(2D)記憶體陣列103。與2D陣列相比，此可增加可放置或產生於 一單一晶粒或基板上之記憶體胞元之一數目，此繼而可減小生產成本或增加記憶體裝置之效能或兩者。記憶體陣列102可包含記憶體胞元105之兩個層級且因此可被視為一3D記憶體陣列；然而，層級數目不限於兩個。各層級可經對準或定位，使得記憶體胞元105可跨各層級彼此對準(確切地、重疊或近似地)，從而形成一記憶體胞元堆疊145。在一些情況中，如下文說明，記憶體胞元堆疊145可包含鋪設於彼此頂部上同時針對兩者共用一存取線之多個記憶體胞元。在一些情況中，記憶體胞元可為經組態以使用多位階儲存技術儲存一個以上資料位元之多位階記憶體胞元。
在一些實例中，記憶體胞元105之各列連接至一字線110，且記憶體胞元105之各行連接至一位元線115。術語存取線可係指字線110、位元線115或其等之組合。字線110及位元線115可彼此垂直(或幾乎垂直)且可產生一記憶體胞元陣列。如圖1中展示，一記憶體胞元堆疊145中之兩個記憶體胞元105可共用一共同導電線，諸如一位元線115。即，一位元線115可與上記憶體胞元105之底部電極及下記憶體胞元105之頂部電極耦合。其他組態可為可行的，例如，一第三層疊可與一下層疊共用一字線110。一般言之，一個記憶體胞元105可定位於兩個導電線(諸如一字線110及一位元線115)之交叉點處。此交叉點可被稱為一記憶體胞元之位址。一目標記憶體胞元105可為定位於一通電字線110與位元線115之交叉點處之一記憶體胞元105；即，字線110及位元線115可經通電以讀取或寫入其等交叉點處之一記憶體胞元105。與相同字線110或位元線115耦合(例如，連接)之其他記憶體胞元105可被稱為非標定記憶體胞元105。
電極可與一記憶體胞元105及一字線110或一位元線115耦合。術語電極可係指一電導體，且在一些情況中可被採用為至一記憶體胞 元105之一電接觸。一電極可包含提供記憶體裝置100之元件或組件之間的一導電路徑之一跡線、電線、導電線、導電材料或類似物。在一些實例中，一記憶體胞元105可包含定位於一第一電極與一第二電極之間的硫屬化物材料。第一電極之一個側可耦合至一字線110且第一電極之另一側可耦合至硫屬化物材料。另外，第二電極之一個側可耦合至一位元線115且第二電極之另一側可耦合至硫屬化物材料。第一電極及第二電極可相同材料(例如，碳)或不同。
可藉由啟動或選擇字線110及位元線115而對記憶體胞元105執行諸如讀取及寫入之操作。在一些實例中，位元線115亦可被稱為數位線115。在不損失理解或操作的情況下，對存取線、字線及位元線或其等之類似物之參考可互換。啟動或選擇一字線110或一位元線115可包含將一電壓施加至各自線。字線110及位元線115可由諸如金屬(例如，銅(Cu)、鋁(Al)、金(Au)、鎢(W)、鈦(Ti))、金屬合金、碳、導電摻雜半導體之導電材料或其他導電材料、合金、化合物或類似物製成。
可透過一列解碼器120及一行解碼器130控制存取記憶體胞元105。例如，一列解碼器120可從記憶體控制器140接收一列位址且基於所接收之列位址啟動適當字線110。類似地，一行解碼器130可從記憶體控制器140接收一行位址且啟動適當位元線115。例如，記憶體陣列102可包含多個字線110(標記為WL_1至WL_M)及多個數位線115(標記為BL_1至BL_N)，其中M及N取決於陣列大小。因此，藉由啟動一字線110及一位元線115(例如，WL_2及BL_3)，可存取其等交叉點處之記憶體胞元105。如下文更詳細論述，存取記憶體胞元105可透過一列解碼器120及一行解碼器130來控制，該列解碼器120及該行解碼器130可包含在遠離耦合 至記憶體陣列102之一基板之一表面之一方向上延伸之一或多個摻雜材料。
在存取之後，可由感測組件125讀取或感測一記憶體胞元105以判定記憶體胞元105之所儲存狀態。例如，可(使用對應字線110及位元線115)將一電壓施加至一記憶體胞元105且一所得電流之存在可取決於所施加電壓及記憶體胞元105之臨限值電壓。在一些情況中，可施加一個以上電壓。另外，若一所施加電壓不導致電流流動，則可施加其他電壓直至由感測組件125偵測到一電流。藉由評估導致電流流動之電壓，可判定記憶體胞元105之所儲存邏輯狀態。在一些情況中，電壓可在量值上斜升直至偵測到一電流流動。在其他情況中，可循序施加預定電壓直至偵測到一電流。同樣地，可將一電流施加至一記憶體胞元105且產生電流之電壓之量值可取決於記憶體胞元105之電阻或臨限值電壓。在一些實例中，可藉由將一電脈衝提供至一記憶體胞元105而程式化該胞元，該胞元可包含一記憶體儲存元件。可經由字線110、位元線115或其等之一組合提供脈衝。
感測組件125可包含各種電晶體或放大器以偵測及放大一信號差，此可被稱為鎖存。接著可透過行解碼器130輸出記憶體胞元105之所偵測邏輯狀態作為輸出135。在一些情況中，感測組件125可為一行解碼器130或列解碼器120之部分。或者，感測組件125可與行解碼器130或列解碼器120連接或耦合。感測組件可與行解碼器或列解碼器相關聯。
可藉由啟動相關字線110及位元線115而設定或寫入一記憶體胞元105且可將至少一個邏輯值儲存於記憶體胞元105中。行解碼器130或列解碼器120可接受待寫入至記憶體胞元105之資料(例如，輸入/輸出 135)。在包含硫屬化物材料之一記憶體胞元之情況中，可藉由基於耦合解碼器(例如，列解碼器120或行解碼器130)之第一導電線與存取線(例如，字線110或位元線115)作為存取操作之部分將第一電壓施加至一記憶體胞元105而寫入記憶體胞元105以將一邏輯狀態儲存於記憶體胞元105中。
記憶體控制器140可透過各種組件(例如，列解碼器120、行解碼器130及感測組件125)控制記憶體胞元105之操作(例如，讀取、寫入、重寫、再新、放電)。在一些情況中，列解碼器120、行解碼器130及感測組件125之一或多者可與記憶體控制器140共置。記憶體控制器140可產生列及行位址信號以啟動所要字線110及位元線115。記憶體控制器140亦可產生及控制在記憶體裝置100之操作期間使用之各種電壓或電流。
記憶體控制器140可經組態以藉由將一第一電壓施加至解碼器(例如，列解碼器120或行解碼器130)之第一導電線而選擇記憶體胞元105。在一些情況中，記憶體控制器140可經組態以基於選擇記憶體胞元105而耦合解碼器之第一導電線與相關聯於記憶體胞元105之一存取線(例如，字線110或位元線115)。記憶體控制器140可經組態以至少部分基於耦合解碼器之第一導電線與存取線而將第一電壓施加至記憶體胞元105。
在一些實例中，記憶體控制器140可經組態以作為存取操作之部分將一第二電壓施加至解碼器之一第二導電線。在一些情況中，第二電壓可引起經摻雜材料選擇性地耦合解碼器之第一導電線與相關聯於記憶體胞元105之存取線。將第一電壓施加至記憶體胞元105可係基於將第二電壓施加至第二導電線。例如，記憶體控制器140可基於第一電壓與第二電壓之一交叉點而選擇記憶體胞元105。在一些情況中，作為存取操作之部分施加至記憶體胞元105之一信號可具有一正極性或一負極性。
在一些實例中，記憶體控制器140可接收包括一指令之一命令以對記憶體胞元105執行存取操作且基於接收命令而識別記憶體胞元105之一位址。在一些情況中，將第二電壓施加至第二導電線可係基於識別位址。若存取操作係一讀取操作，則記憶體控制器140可經組態以基於將第一電壓施加至記憶體胞元105而輸出儲存於記憶體胞元105中之一邏輯狀態。若存取操作係一寫入操作，則記憶體控制器140可基於將第一電壓施加至記憶體胞元105而將一邏輯狀態儲存於記憶體胞元105中。
圖2繪示如本文中揭示之支援在記憶體裝置中儲存熔絲資料之實施方案之一記憶體陣列200之一實例。記憶體陣列200可為參考圖1描述之記憶體陣列102之部分之一實例。記憶體陣列200可包含定位於一基板204上方之一第一記憶體胞元陣列或層疊205及第一陣列或層疊205之頂部上之第二記憶體胞元陣列或層疊210。記憶體陣列200亦可包含字線110-a及字線110-b以及位元線115-a，其等可為如參考圖1描述之字線110及位元線115之實例。第一層疊205及第二層疊210之記憶體胞元各可具有一或多個記憶體胞元(例如，分別係記憶體胞元220-a及記憶體胞元220-b)。儘管圖2中包含之一些元件使用一數值指示符標記，其他對應元件未被標記，然其等係相同的或將被理解為類似以試圖增加所描繪特徵之可見度及清晰度。
第一層疊205之記憶體胞元可包含第一電極215-a、記憶體胞元220-a(例如，包含硫屬化物材料)及第二電極225-a。另外，第二層疊210之記憶體胞元可包含一第一電極215-b、記憶體胞元220-b(例如，包含硫屬化物材料)及第二電極225-b。在一些實例中，第一層疊205及第二層疊210之記憶體胞元可具有共同導電線，使得各層疊205及210之對應記 憶體胞元可共用位元線115或字線110，如參考圖1描述。例如，第二層疊210之第一電極215-b及第一層疊205之第二電極225-a可耦合至位元線115-a，使得由垂直相鄰記憶體胞元共用位元線115-a。根據本文中之教示，若記憶體陣列200包含一個以上層疊，則一解碼器可定位於各層疊上方或下方。例如，一解碼器可定位於第一層疊205上方及第二層疊210上方。在一些情況中，記憶體胞元220可為相變記憶體胞元或自選擇記憶體胞元之實例。
在一些情況中，記憶體陣列200之架構可被稱為一交叉點架構，其中在一字線與一位元線之間的一拓撲交叉點處形成一記憶體胞元，如圖2中繪示。與其他記憶體架構相比，此一交叉點架構可提供相對高密度資料儲存及較低生產成本。例如，與其他架構相比，交叉點架構可具有擁有一減小面積之記憶體胞元及因此一增加記憶體胞元密度。例如，與具有一6F2記憶體胞元面積之其他架構(諸如具有一三端選擇組件之架構)相比，架構可具有一4F2記憶體胞元面積，其中F係最小特徵大小。例如，DRAM可使用一電晶體(其係一三端裝置)作為各記憶體胞元之選擇組件且可具有相較於交叉點架構之一較大記憶體胞元面積。
雖然圖2之實例展示兩個記憶體胞元層疊，但其他組態係可行的。在一些實例中，記憶體胞元之一單一記憶體層疊可建構於一基板204上方，其可被稱為一二維記憶體。在一些實例中，記憶體胞元之三個或四個記憶體層疊可以一類似方式組態於一三維交叉點架構中。
在一些實例中，記憶體層疊之一或多者可包含含有硫屬化物材料之一記憶體胞元220。記憶體胞元220可例如包含硫屬化物玻璃，諸如例如硒(Se)、碲(Te)、砷(As)、銻(Sb)、碳(C)、鍺(Ge)及矽(Si)之一 合金。在一些實例中，主要具有硒(Se)、砷(As)及鎵(Ge)之硫屬化物材料可被稱為SAG合金。在一些實例中，SAG合金可包含矽(Si)或銦(In)或其等之一組合且此等硫屬化物材料可分別被稱為SiSAG合金或InSAG合金或其等之一組合。在一些實例中，硫屬化物玻璃可包含各呈原子或分子形式之額外元素，諸如氫(H)、氧(O)、氮(N)、氯(Cl)或氟(F)。
在一些實例中，可藉由施加一第一電壓而將包含硫屬化物材料之一記憶體胞元220程式化至一邏輯狀態。藉由實例，當程式化一特定記憶體胞元220時，胞元內之元素分離，從而引起離子遷移。離子可取決於施加至記憶體胞元之電壓之極性而朝向一特定電極遷移。例如，在一記憶體胞元220中，離子可朝向負電極遷移。接著，可藉由跨胞元施加一電壓以進行感測而讀取胞元。在一讀取操作期間所見之臨限值電壓可係基於記憶體胞元中之離子分佈及讀取脈衝之極性。
在一些情況中，可作為記憶體胞元220之一存取操作之部分將一第一電壓施加至一解碼器之一第一導電線。在施加第一電壓之後，第一導電線可與相關聯於記憶體胞元220之存取線(例如，字線110-a、字線110-b或位元線115-a)耦合。例如，第一導電線可基於解碼器之一摻雜材料而與存取線耦合，該摻雜材料在一第一方向上在第一導電線與存取線之間延伸。
在一些實例中，可基於耦合解碼器之第一導電線與存取線而將第一電壓施加至記憶體胞元220。解碼器可包含在遠離於基板204之一表面之一第一方向上在第一導電線與記憶體胞元之記憶體陣列200之存取線之間延伸之一或多個摻雜材料。在一些情況中，解碼器可與基板204耦合。
圖3繪示根據如本文中揭示之實例之支援在記憶體裝置中儲存熔絲資料之實施方案之一記憶體裝置305之一方塊圖300之一實例。一記憶體裝置305可包含用於儲存熔絲資料之一第一陣列310、用於儲存使用者資料之一第二陣列315及感測電路320。用於儲存熔絲資料之第一陣列310、用於儲存使用者資料之第二陣列315及感測電路320可各分別使用一或多個通信線330、335及340與記憶體控制器325耦合。另外，用於儲存熔絲資料之第一陣列310可使用通信線345與感測電路320耦合。
第一陣列310及第二陣列315可為參考圖1描述之記憶體裝置100之實例。陣列310及315可包含數個記憶體胞元。用於儲存熔絲資料之第一陣列310可經組態以儲存用於操作記憶體裝置之資訊。在一些情況中，熔絲資料可包含操作資訊，諸如冗餘資訊(例如，指示記憶體裝置內之缺陷組件之資訊)及修整資訊(例如，關於對記憶體裝置之內部特性及操作參數之裝置特定調整之資訊)以及其他資訊。在一些情況中，用於儲存熔絲資料之第一陣列310可包含含有硫屬化物之記憶體胞元。另外，與用於儲存使用者資料之第二陣列315相比，第一陣列310可佔據記憶體裝置305上之一較小面積。
在一些情況中，一記憶體陣列(例如，第一陣列310)可組態於記憶體裝置305內以儲存熔絲資料而非將資料儲存於記憶體裝置305周邊處之一專用熔絲陣列中。將熔絲資料儲存於第一陣列310中可具有相較於其他方法之數個益處，其等可將熔絲資料儲存於需要藉由驅動臨限值量之電流通過熔絲鏈而「熔斷」之熔絲或熔絲狀結構(例如，各種多晶矽電阻器或其他金屬電阻組件)中。例如，代替使用一相當大驅動器組件(例如，一MOSFET電晶體、一雙極電晶體及類似物)不可逆地「熔斷」熔 絲，第一陣列310可含有包含硫屬化物元件之記憶體胞元，其等可重新程式化。而且，由於無需熔斷(而程式化)第一陣列310之胞元，所以存在於記憶體裝置305處之電流驅動器之數量及/或大小可減小。另外，與定位於陣列周邊處之數個單獨熔絲相比，第一陣列310可使用記憶體裝置305上之較少面積。此外，用於儲存熔絲資料之第一陣列310可更佳與定位於記憶體裝置305之更多中央部分中之其他組件整合，諸如額外感測電路320、一記憶體控制器325及用於儲存使用者資料之一第二陣列315。
在一些情況中，用於儲存熔絲資料之第一陣列310可定位於記憶體裝置305中之各種位置中。例如，如先前描述，用於儲存熔絲資料之第一陣列310可為定位於記憶體裝置305之較大部分內之一子陣列且可與其他組件整合，諸如用於儲存使用者資料之第二陣列315。在其他實例中，第一陣列310可與記憶體陣列之較大部分分離(例如，與儲存使用者資料之陣列之部分分離)。在任一或兩種情況中，第一陣列310可儲存分配至熔絲之資訊，諸如熔絲資料中表示之某些二進位狀態。
用於儲存使用者資料之第二陣列315可經組態以儲存使用者資料，其可包含一碼字、頁或從一主機裝置(例如，一個人電腦)接收之其他值。使用者資料通常可包含由使用者邏輯產生之資料，該資料在可以其他方式用於不同資料類型之記憶體中儲存及擷取。在一些情況中，第二陣列315可包含含有硫屬化物之記憶體胞元。在其他情況中，第二陣列315可含有其他類型之記憶體胞元(例如，鐵電胞元)。
感測電路320可包含經組態以執行記憶體裝置305之功能之其他電路元件。在一些情況中，感測電路320可與用於儲存熔絲資料之第一陣列310耦合。感測電路320可經組態以接收指示儲存於第一陣列310中 之熔絲資料之值之數個信號。第二陣列315在一些情況中可與感測電路320耦合，或在一些其他情況中可與一組不同感測電路耦合。
在一些實例中，用於儲存熔絲資料之第一陣列310可使用一單一記憶體胞元或可程式化於相同狀態(例如，「1」或「0」)中之一小組記憶體胞元來儲存熔絲資料之一單一值。在此等實例中，一讀取操作可包含非差分(例如，單端)發信號以判定儲存於記憶體胞元中之熔絲資料之值。
在一個實例中，感測電路320可採用非差分(例如，單端)發信號技術來判定儲存於第一陣列310中之熔絲資料之值。例如，感測電路320可透過通信線345從第一陣列310接收一信號且可比較透過通信線345接收之信號與一給定固定參考電位或參考信號。感測電路320可基於比較透過通信線345接收之信號與給定固定參考電位而將指示儲存於第一陣列310中之熔絲資料之值之一輸出信號發送至記憶體控制器325。
在其他實例中，感測電路320可採用差分發信號技術來判定儲存於第一陣列310中之熔絲資料之值，其中兩個互補信號可用於輸出指示熔絲資料之值之一信號。輸出信號可為一單端信號或一差分信號。在一些情況中，感測電路320可藉由偵測差分信號中使用之兩個互補信號之間的一電位差而提取資訊。
用於儲存熔絲資料之第一陣列310可包含可基於熔絲資料值而程式化於相反或互補狀態(例如，「1」及「0」)中之兩個記憶體胞元或兩組單獨記憶體胞元。例如，對應於熔絲資料之一第一值之一第一狀態經程式化至一第一記憶體胞元或記憶體胞元部分，且熔絲資料之第一值之互補狀態經程式化至一第二記憶體胞元或記憶體胞元部分。在此等實例 中，第一狀態可對應於使用差分技術儲存之熔絲資料之真值且第二狀態可對應於使用差分技術儲存之熔絲資料之真值之一互補值。差分發信號技術可用於判定儲存於記憶體胞元中之熔絲資料之值。
感測電路320可從定位於第一陣列310處之記憶體胞元之第一部分接收一第一信號，且可從記憶體胞元之第二部分接收一第二信號。由於記憶體胞元之第二部分經程式化於與記憶體胞元之第一部分相反或互補之狀態中，所以第二信號可類似地係第一信號之補數(例如，第二信號可具有與第一信號相等之振幅及相反之極性)。在一些情況中，第一信號及第二信號可作為一差分信號對發送。
感測電路320可比較第一信號與第二信號，且可將可指示儲存於第一陣列310中之熔絲資料之值之一差分信號輸出至記憶體控制器325。換言之，感測電路320可比較兩個互補信號且可基於比較而判定儲存於第一陣列310中之熔絲資料之值。
所使用之差分發信號及儲存技術可具有數個益處。例如，基於使用兩個信號而非一個，差分發信號可比非差分替代方案更可靠(例如，精確)。另外，差分發信號可更能抵抗雜訊及電磁干擾，且可更適於低功率應用及其中信雜比值對信號精確性提出挑戰之應用。
用於儲存熔絲資料之第一陣列310、用於儲存使用者資料之第二陣列315及感測電路320可將數個信號輸出至記憶體控制器325。記憶體控制器325可為如參考圖1描述之記憶體控制器140之一實例。在一些情況中，記憶體控制器可經組態以基於儲存於第一陣列310中之熔絲資料而存取用於儲存使用者資料之第二陣列315。
圖4繪示根據如本文中揭示之實例之支援在記憶體裝置中 儲存熔絲資料之實施方案之一記憶體裝置405之一方塊圖400之一實例。一記憶體裝置405可包含一記憶體胞元陣列410，其可包含用於儲存熔絲資料之一第一部分415及用於儲存使用者資料之一第二部分420。記憶體胞元陣列410(包含用於儲存熔絲資料之第一部分415及用於儲存使用者資料之第二部分420)連同感測電路430可分別使用一或多個通信線435及445與記憶體控制器440耦合。另外，用於儲存熔絲資料之第一部分415可使用通信線425與感測電路430耦合。
在一些實施方案中，陣列410可包含含有硫屬化物儲存元件之記憶體胞元。因此，用於儲存熔絲資料之第一部分415及用於儲存使用者資料之第二部分420可類似地包含含有硫屬化物之記憶體胞元。在此等實施方案中，包含硫屬化物儲存元件之一單一記憶體陣列可儲存熔絲資料及使用者資料兩者。然而，在一些情況中，用於熔絲資料之陣列410之部分(例如，第一部分415)可與感測電路耦合，該感測電路不同於用於用於使用者資料之陣列410之部分(例如，第二部分420)之感測電路。
記憶體陣列410內之用於儲存熔絲資料之第一部分415可為包含記憶體陣列周邊處之一專用熔絲陣列之一替代方案，或作為與含有使用者資料之記憶體陣列之較大部分分離之一陣列。在一些實例中，儲存熔絲資料之第一部分415可為記憶體陣列410內所含有之記憶體胞元之一陣列或子陣列，且可進一步與含有使用者資料之陣列之部分(例如，第二部分420)整合。類似於參考圖3描述之組態，由於無需熔斷(而程式化)對應於用於儲存熔絲資料之第一部分之記憶體裝置之胞元，所以電流驅動器之數量及/或大小可減小，且裝置可重新程式化。
記憶體胞元陣列410連同第一部分415及第二部分420可各 係參考圖1描述之記憶體裝置100之實例。陣列410(包含部分415及420)可包含數個記憶體胞元。用於儲存熔絲資料之第一部分415可經組態以儲存用於操作記憶體裝置之資訊，包含冗餘資訊及修整資訊。在一些情況中，與用於儲存使用者資料之第二部分420相比，用於儲存熔絲資料之第一部分415可佔據記憶體裝置405上之一較小面積。
用於儲存使用者資料之第二部分420可經組態以儲存使用者資料，其可包含一碼字、頁或從一主機裝置(例如，一個人電腦)接收之其他值。使用者資料通常可包含由使用者邏輯產生之資料，該資料在可以其他方式用於不同資料類型之記憶體中儲存及擷取。
感測電路430可包含經組態以執行記憶體裝置405之功能之其他電路元件。在一些情況中，感測電路320可與用於儲存熔絲資料之第一部分415耦合。感測電路430可經組態以接收指示儲存於第一部分415中之熔絲資料之值之數個信號。在一些情況中，一組不同感測電路可與第二部分420耦合且可經組態以擷取儲存於第二部分420中之資料。
在一些實例中，用於儲存熔絲資料之第一部分415可使用一單一記憶體胞元或程式化至相同狀態(例如，「1」或「0」)之一小組記憶體胞元來儲存熔絲資料之一單一值。在此等實例中，可採用非差分(例如，單端)發信號來判定儲存於記憶體胞元中之熔絲資料之值。
在一些實例中，感測電路430可實施非差分(例如，單端)儲存及發信號技術以判定儲存於用於儲存熔絲資料之第一部分415中之熔絲資料之值。例如，感測電路430可比較透過通信線425從第一部分415接收之信號與一給定固定參考電位。感測電路430可基於比較透過通信線425接收之信號與給定固定參考電位而將指示儲存於第一部分415中之熔絲資 料之值之一輸出信號發送至記憶體控制器440。
在其他實例中，感測電路430可採用差分儲存及發信號技術來判定儲存於第一部分415中之熔絲資料之值，其中可使用兩個互補信號以輸出指示熔絲資料之值之一信號。輸出信號可為一單端信號或一差分信號。在一些情況中，感測電路430可藉由偵測差分信號中使用之兩個互補信號之間的一電位差而提取資訊。
用於儲存熔絲資料之第一部分415可包含可基於熔絲資料值而程式化於相反或互補狀態(例如，「1」及「0」二進位狀態)中之兩個記憶體胞元或兩組單獨記憶體胞元。此等配置可為差分儲存技術之實例。例如，對應於熔絲資料之一第一值之一第一狀態經程式化至一第一記憶體胞元或記憶體胞元群組，且熔絲資料之第一值之互補狀態經程式化至一第二記憶體胞元或記憶體胞元群組。在此等實例中，第一狀態可對應於使用差分技術儲存之熔絲資料之真值且第二狀態可對應於使用差分技術儲存之熔絲資料之真值之一互補值。差分發信號技術可用於判定儲存於記憶體胞元中之熔絲資料之值。
感測電路430可從定位於用於儲存熔絲資料之第一部分415處之記憶體胞元之第一群組接收一第一信號，且可從記憶體胞元之第二群組接收一第二信號。由於記憶體胞元之第二群組經程式化於與記憶體胞元之第一群組相反或互補之狀態中，所以第二信號可類似地係第一信號之補數(例如，第二信號可具有與第一信號相等之振幅及相反之極性)。在一些情況中，第一信號及第二信號可作為一差分信號對發送。
感測電路430可比較第一信號與第二信號，且可將可指示儲存於第一部分415中之熔絲資料之值之一差分信號輸出至記憶體控制器 440。換言之，感測電路430可比較兩個互補信號且可基於比較而判定儲存於第一部分415中之熔絲資料之值。
記憶體胞元陣列410(含有用於儲存熔絲資料之第一部分415及用於儲存使用者資料之第二部分420)連同感測電路430可將各種信號輸出至記憶體控制器440。記憶體控制器440可為如參考圖1描述之記憶體控制器140之一實例。在一些情況中，記憶體控制器440可經組態以基於儲存於第一部分415中之熔絲資料而存取記憶體胞元陣列410及用於儲存使用者資料之第二部分420。
圖5A繪示根據如本文中揭示之實例之支援在記憶體裝置中儲存熔絲資料之實施方案之一發信號操作之一方塊圖500-a之一實例。記憶體胞元陣列505-a可包含可含有硫屬化物元件之一記憶體胞元515。在方塊圖500-a之實例中，記憶體胞元515被描繪為一單一記憶體胞元，然而，本文中描述之技術可類似地應用於記憶體胞元群組。
在一些實例中，可基於熔絲資料之一給定真值將記憶體胞元515程式化至某一狀態(例如，「1」或「0」二進位狀態)。在其中記憶體胞元515經程式化於一單一狀態中(例如，無不同組記憶體胞元之互補程式化)之情況中，可在記憶體裝置處實施非差分(例如，單端)感測技術。可將一讀取脈衝510施加至記憶體胞元515，此可引起記憶體胞元515回應於讀取脈衝510而輸出信號525。可在530處輸出一參考信號520，其在一些情況中可為一固定參考信號或參考電位。可使用感測電路535進一步處理信號530及525。感測電路535可包含一非差分電流模式感測放大器。感測電路535可基於比較熔絲資料之值與參考信號520之給定參考電位而輸出指示儲存於記憶體胞元515中之熔絲資料之值之信號540。
在一些實例中，參考電位或參考信號520可為固定的。替代地，參考信號可為一移動參考，其可相對於時間維持與在記憶體胞元515處產生之信號之一恆定電壓分離。可用於感測電路535中之非差分電流模式感測放大器可包含經指定用於輸入電流(例如，信號525)之一接針及經指定用於參考信號之一單獨接針。非差分電流模式感測放大器可另外包含經指定用於一輸出信號之一接針。一般言之，可比較來自記憶體胞元515之輸入信號與參考信號520以產生輸出信號540。
圖5B繪示根據如本文中揭示之實例之支援在記憶體裝置中儲存熔絲資料之實施方案之一發信號操作之一方塊圖500-b之一實例。記憶體胞元陣列505-b可包含一第一記憶體胞元550及一第二記憶體胞元560。記憶體胞元550及560兩者可含有硫屬化物元件。在方塊圖500-b之實例中，第一記憶體胞元550及第二記憶體胞元560被描繪為單一記憶體胞元，然而，本文中描述之技術可類似地應用於記憶體胞元群組。
在一些實例中，第一記憶體胞元550及第二記憶體胞元560經程式化以實施差分儲存技術。例如，可基於熔絲資料之真值將第一記憶體胞元550程式化至某一二進位狀態(例如，「1」或「0」)，且可將第二記憶體胞元560程式化於與儲存於第一記憶體胞元550中之狀態相反(互補)之狀態中。換言之，在其中第一記憶體胞元550儲存「1」狀態之實例中，第二記憶體胞元560可儲存「0」狀態，且在其中第一記憶體胞元550儲存「0」狀態之其他實例中，第二記憶體胞元560可儲存「1」狀態。
對應於熔絲資料之一第一值之一第一狀態經程式化至第一記憶體胞元550，且熔絲資料之第一值之互補狀態經程式化至第二記憶體胞元560。在此等實例中，第一狀態可對應於使用差分技術儲存之熔絲資 料之真值，且第二狀態可對應於使用差分技術儲存之熔絲資料之真值之一互補值。
在一些情況中，儲存於記憶體陣列505(例如，參考圖5A描述之記憶體陣列505-a及參考圖5B描述之記憶體陣列505-b)中之熔絲資料可含有冗餘及修整資訊以及用於操作記憶體裝置之其他資訊。資訊可指示缺陷組件、對操作參數之調整等。在一些情況中，可在製造期間(例如，在使用者裝置處實施之前)將熔絲資料儲存或程式化至記憶體陣列505。然而，在一些情況中，可在儲存熔絲資料之後發生額外製程。例如，含有程式化熔絲資料之記憶體陣列505可在製造之後焊接至一封裝或可以其他方式整合在一單獨裝置(諸如一圖形處理單元(GPU)或其他運算裝置)處。然而，在一些情況中，額外製程可在記憶體陣列505上引入數個外部應力，此在一些情況中可破壞先前儲存於記憶體陣列505中之熔絲資料。
例如，在其中記憶體裝置或記憶體陣列在製造之後經受一外部應力或破壞之情況中，使用差分技術(諸如本文中描述之差分技術)儲存及發信號熔絲資料可為有利的。在一個實例中，儲存熔絲資料之記憶體陣列505-b可由於焊接中使用之高溫而經受增加熱應力，此可破壞記憶體陣列505-b中之所儲存資料狀態。然而，在其中使用差分儲存之情況中，熔絲資料之一單一值可被儲存為兩個互補狀態(例如，作為「0」及「1」)。在一些情況中，一第一狀態可儲存於第一記憶體胞元550中，且一第二互補狀態可儲存於第二記憶體胞元560中，且可藉由兩個互補狀態之間的一差異(而非藉由一個別經儲存狀態之值)來判定熔絲資料之值。因此，可跨所儲存狀態成比例地發生破壞，使得即使在經受高溫或其他應力 時，所儲存狀態之間的差異仍保持恆定。與使用其中比較一單一記憶體胞元值與一參考之單端儲存技術相比，使用差分儲存技術可降低熱事件(諸如焊接)將誤差引入至儲存於可重新程式化記憶體胞元中之熔絲資料中之一可能性。
在另一實例中，與非差分方法相比，本文中描述之差分發信號及儲存方法受輸入信號雜訊之影響可較小。熔絲資料之值可被儲存為兩個互補狀態，且信號雜訊可以類似方式影響各狀態。因此，兩個狀態之間的差分值可保持恆定，且可更可靠地判定熔絲資料之輸出。在一些情況中，來自信號565及570之雜訊可表現為感測電路575處之一共模電壓。
在其中第一記憶體胞元550及第二記憶體胞元560程式化至相反狀態之情況中，可實施差分感測技術以判定儲存於記憶體胞元中之熔絲資料之值。可將讀取脈衝545及555分別施加至第一記憶體胞元550及第二記憶體胞元560且可引起記憶體胞元550及560回應於讀取脈衝而輸出信號565及570。信號565可包含儲存於第一記憶體胞元550中之第一狀態，且信號570可包含儲存於第二記憶體胞元560中之第二狀態。讀取脈衝545及555在一些情況中可具有相同極性且在其他情況中可具有不同極性。
可使用感測電路575進一步處理信號565及570。在此情況中，感測電路575可包含一差分電流模式感測放大器。差分電流模式感測放大器可包含經指定用於分別來自第一記憶體胞元550及第二記憶體胞元560兩者之信號565及570之輸入接針。在一些情況中，信號565及570可為輸入電流之實例。在一些情況中，儲存於第一記憶體胞元550中之第一狀態及儲存於第二記憶體胞元560中之第二狀態可為表示儲存於記憶體胞元陣列中之熔絲資料之真值之一對差分狀態。
在一些情況中，差分電流模式感測放大器可包含一單一輸出或可替代地包含用於一差分組態中之兩個輸出電壓之兩個輸出接針。感測電路575可比較來自第一記憶體胞元550及第二記憶體胞元560之兩個互補信號且可基於比較而判定儲存於陣列中之熔絲資料之值。例如，差分電流模式感測放大器可藉由偵測信號565與570之間的一差分電壓位準而判定熔絲資料之值。換言之，判定熔絲資料是否係「1」或「0」狀態係基於互補信號之間的電壓差。感測電路575可基於比較來自第一記憶體胞元550及第二記憶體胞元560之信號565及570而產生一輸出信號580。在一些情況中，輸出信號可為一差分信號，其指示儲存於記憶體胞元陣列505-b中之熔絲資料之值。另外，輸出信號可與信號565與570之間的差異成比例。
在一些情況中，使用差分技術儲存及讀取熔絲資料可增加輸出信號之精確性或可靠性，此係因為差分電流模式感測放大器可解決信號雜訊(SNR考量)、低功率信號或其他信號變異數。另外，差分感測方案可容許快速讀取且可根據低功率考量而操作。
圖6展示根據如本文中揭示之實例之支援在記憶體裝置中儲存熔絲資料之實施方案之一記憶體裝置605之一方塊圖600。記憶體裝置605可為如參考圖1至圖5描述之一記憶體裝置之至少部分之一實例。記憶體裝置605可包含一信號產生器610、一比較管理器615、一資料管理器620、一裝置管理器625、一儲存組件630及一狀態識別組件635。此等模組之各者可彼此直接通信或(例如，經由一或多個匯流排)間接通信。
信號產生器610可產生指示儲存於一記憶體裝置之一第一組記憶體胞元中之一第一狀態之一第一信號及指示儲存於記憶體裝置之一 第二組記憶體胞元中之一第二狀態之一第二信號，第二狀態係第一狀態之一補數。在一些實例中，信號產生器610可將具有一第一極性之一第一讀取脈衝施加至第一組記憶體胞元，其中產生第一信號係基於將第一讀取脈衝施加至第一組記憶體胞元。
在一些實例中，信號產生器610可將具有第一極性之一第二讀取脈衝施加至第二組記憶體胞元，其中產生第二信號係基於將第二讀取脈衝施加至第二組記憶體胞元。在一些實例中，信號產生器610可將具有一第一極性之一第一讀取脈衝施加至第一組記憶體胞元，其中產生第一信號係基於將第一讀取脈衝施加至第一組記憶體胞元。在一些實例中，信號產生器610可將具有一第二極性之一第二讀取脈衝施加至第二組記憶體胞元，其中產生第二信號係基於將第二讀取脈衝施加至第二組記憶體胞元。在一些實例中，信號產生器610可輸出指示熔絲資料之值之一差分信號。
比較管理器615可比較指示第一狀態之第一信號與指示第二狀態之第二信號。資料管理器620可基於比較第一信號與第二信號而識別記憶體裝置之熔絲資料之一值。
裝置管理器625可基於熔絲資料之值操作記憶體裝置。在一些情況中，記憶體裝置包含用於儲存熔絲資料及使用者資料之一記憶體胞元陣列，該記憶體胞元陣列包含記憶體胞元中之一硫屬化物元件。在一些情況中，第一組記憶體胞元及第二組記憶體胞元包含專用於儲存記憶體胞元陣列之熔絲資料之子陣列之一部分。在一些情況中，第一組記憶體胞元包含一單一記憶體胞元且第二組記憶體胞元包含一單一記憶體胞元。在一些情況中，第一信號及第二信號包含指示熔絲資料之值之一對差分信 號。
儲存組件630可基於熔絲資料之值而識別待儲存於第一組記憶體胞元中之第一狀態及待儲存於第二組記憶體胞元中之第二狀態，第一狀態及第二狀態表示熔絲資料之值。在一些實例中，儲存組件630可將第一狀態儲存於第一組記憶體胞元中且將第二狀態儲存於第二組記憶體胞元中。在一些情況中，儲存於第一組記憶體胞元上之第一狀態及儲存於第二組記憶體胞元上之第二狀態包含表示熔絲資料之值之一對差分狀態。
狀態識別組件635可識別儲存於第一組記憶體胞元中之第一狀態，其中產生第一信號係基於識別第一狀態。在一些實例中，狀態識別組件635可識別儲存於第二組記憶體胞元中之第二狀態，其中產生第二信號係基於識別第二狀態。
圖7展示繪示根據如本文中揭示之實例之支援在記憶體裝置中讀取熔絲資料之實施方案之一或若干方法700之一流程圖。方法700之操作可藉由如本文中描述之一記憶體裝置或其組件實施。例如，方法700之操作可藉由如參考圖6描述之一記憶體裝置執行。在一些實例中，一記憶體裝置可執行一組指令以控制記憶體裝置之功能元件以執行所描述功能。另外或替代地，一記憶體裝置可使用專用硬體來執行所描述功能之部分。
在705，記憶體裝置可產生指示儲存於一記憶體裝置之一第一組記憶體胞元中之一第一狀態之一第一信號及指示儲存於記憶體裝置之一第二組記憶體胞元中之一第二狀態之一第二信號，第二狀態係第一狀態之一補數。705之操作可根據本文中描述之方法執行。在一些實例中，705之操作可藉由如參考圖6描述之一信號產生器執行。
在710，記憶體裝置可比較指示第一狀態之第一信號與指示第二狀態之第二信號。710之操作可根據本文中描述之方法執行。在一些實例中，710之操作可藉由如參考圖6描述之一比較管理器執行。
在715，記憶體裝置可基於比較第一信號與第二信號而識別記憶體裝置之熔絲資料之一值。715之操作可根據本文中描述之方法執行。在一些實例中，715之操作可藉由如參考圖6描述之一資料管理器執行。
在720，記憶體裝置可基於熔絲資料之值操作記憶體裝置。720之操作可根據本文中描述之方法執行。在一些實例中，720之操作可藉由如參考圖6描述之一裝置管理器執行。
在一些實例中，如本文中描述之一設備可執行一或若干方法，諸如方法700。該設備可包含用於以下項之特徵、構件或指令(例如，儲存可由一處理器執行之指令之一非暫時性電腦可讀媒體)：產生指示儲存於一記憶體裝置之一第一組記憶體胞元中之一第一狀態之一第一信號及指示儲存於記憶體裝置之一第二組記憶體胞元中之一第二狀態之一第二信號，第二狀態係第一狀態之一補數；比較指示第一狀態之第一信號與指示第二狀態之第二信號；基於比較第一信號與第二信號而識別記憶體裝置之熔絲資料之一值；及基於熔絲資料之值操作記憶體裝置。
在方法700及本文中描述之設備之一些實例中，記憶體裝置包含用於儲存熔絲資料及使用者資料之一記憶體胞元陣列，該記憶體胞元陣列包含記憶體胞元中之硫屬化物元件，且第一組記憶體胞元及第二組記憶體胞元包含專用於儲存記憶體胞元陣列之熔絲資料之子陣列之一部分。在方法700及本文中描述之設備之一些實例中，儲存於第一組記憶體 胞元上之第一狀態及儲存於第二組記憶體胞元上之第二狀態包含表示熔絲資料之值之一對差分狀態。
方法700及本文中描述之設備之一些實例可進一步包含用於以下項之操作、特徵、構件或指令：基於熔絲資料之值而識別待儲存於第一組記憶體胞元中之第一狀態及待儲存於第二組記憶體胞元中之第二狀態，第一狀態及第二狀態表示熔絲資料之值；及將第一狀態儲存於第一組記憶體胞元中且將第二狀態儲存於第二組記憶體胞元中。
方法700及本文中描述之設備之一些實例可進一步包含用於以下項之操作、特徵、構件或指令：將具有一第一極性之一第一讀取脈衝施加至第一組記憶體胞元，其中產生第一信號可係基於將第一讀取脈衝施加至第一組記憶體胞元；及將具有第一極性之一第二讀取脈衝施加至第二組記憶體胞元，其中產生第二信號可係基於將第二讀取脈衝施加至第二組記憶體胞元。
方法700及本文中描述之設備之一些實例可進一步包含用於以下項之操作、特徵、構件或指令：將具有一第一極性之一第一讀取脈衝施加至第一組記憶體胞元，其中產生第一信號可係基於將第一讀取脈衝施加至第一組記憶體胞元；及將具有一第二極性之一第二讀取脈衝施加至第二組記憶體胞元，其中產生第二信號可係基於將第二讀取脈衝施加至第二組記憶體胞元。
方法700及本文中描述之設備之一些實例可進一步包含用於輸出指示熔絲資料之值之一差分信號之操作、特徵、構件或指令。方法700及本文中描述之設備之一些實例可進一步包含用於以下項之操作、特徵、構件或指令：識別儲存於第一組記憶體胞元中之第一狀態，其中產生 第一信號可係基於識別第一狀態；及識別儲存於第二組記憶體胞元中之第二狀態，其中產生第二信號可係基於識別第二狀態。
在方法700及本文中描述之設備之一些實例中，第一組記憶體胞元包含一單一記憶體胞元且第二組記憶體胞元包含一單一記憶體胞元。在方法700及本文中描述之設備之一些實例中，第一信號及第二信號包含指示熔絲資料之值之一對差分信號。
應注意，上文描述之方法描述可行實施方案，且可重新配置或以其他方式修改操作及步驟且其他實施方案係可行的。
描述一種設備。該設備可包含一記憶體胞元陣列，該記憶體胞元陣列包含：一第一記憶體胞元部分，其用於儲存熔絲資料；一第二記憶體胞元部分，其用於儲存使用者資料，該第一部分中之該等記憶體胞元及該第二部分中之該等記憶體胞元各包含硫屬化物元件；感測電路，其與該第一記憶體胞元部分耦合且經組態以識別儲存於該第一記憶體胞元部分中之熔絲資料之一值；及一控制器，其與該記憶體胞元陣列及該感測電路耦合且經組態以基於儲存於該第一記憶體胞元部分中之該熔絲資料而存取該記憶體胞元陣列。
在一些實例中，該感測電路可經組態以從該第一記憶體胞元部分接收指示儲存於該第一記憶體胞元部分中之該熔絲資料之該值之一差分信號，該差分信號包含來自該第一記憶體胞元部分之一第一組之一第一信號及來自該第一記憶體胞元部分之一第二組之一第二信號。一些實例可進一步包含：比較該第一信號與該第二信號以識別該熔絲資料之該值；及基於該比較而輸出指示該熔絲資料之該值之一第二差分信號。在一些實例中，該熔絲資料之該值可儲存於包含儲存與該值相關聯之一第一狀態之 一第一記憶體胞元及儲存與該值相關聯之一第二狀態之一第二記憶體胞元之至少兩個記憶體胞元中。
在一些實例中，該第一狀態及該第二狀態包含表示該熔絲資料之該值之一對差分狀態。在一些實例中，該感測電路可經組態以從該第一記憶體胞元部分接收指示該熔絲資料之該值之一信號且比較該信號與一參考信號以識別該熔絲資料之該值。該設備之一些實例可包含用於儲存該熔絲資料之一熔絲陣列。一些實例可進一步包含可儲存於該熔絲陣列及該記憶體胞元陣列之該第一記憶體胞元部分兩者上之該熔絲資料之至少一部分。
在一些實例中，該熔絲資料之該值可儲存於該第一記憶體胞元部分之一單一記憶體胞元中。在一些實例中，用於儲存該熔絲資料之該第一記憶體胞元部分可重新程式化。在一些實例中，該控制器可經組態以防止對該第一記憶體胞元部分之未授權存取。在一些實例中，該熔絲資料包含由一記憶體裝置使用以操作該記憶體裝置之資訊，且該使用者資料包含從一主機裝置接收且可儲存於該記憶體裝置上之資訊。
描述一種設備。該設備可包含：一第一類型且經組態以儲存使用者資料之一第一記憶體胞元陣列；一第二類型之一第二記憶體胞元陣列，該第二陣列包含硫屬化物元件且經組態以儲存與操作該第一記憶體胞元陣列相關聯之熔絲資料；感測電路，其與該第二記憶體胞元陣列耦合且經組態具有用於識別儲存於該第二陣列中之該熔絲資料之值之操作、特徵、構件或指令；及一控制器，其與該第一陣列、該第二陣列及該感測電路耦合且經組態具有用於基於該感測電路識別儲存於該第二陣列中之該熔絲資料之值而存取該第一陣列之記憶體胞元之操作、特徵、構件或指令。
在一些實例中，該感測電路可經組態具有用於從該第二陣列接收包含來自一第一組記憶體胞元之一第一信號及來自一第二組記憶體胞元之一第二信號之一差分信號之操作、特徵、構件或指令，該差分信號指示儲存於該第二陣列中之該熔絲資料之一值。
在一些實例中，該熔絲資料之一值可儲存於包含儲存一第一狀態之一第一記憶體胞元及儲存一第二狀態之一第二記憶體胞元之該第二陣列之至少兩個記憶體胞元中。
描述另一種設備。該設備可包含一記憶體胞元陣列，該記憶體胞元陣列包含：一第一記憶體胞元部分，其用於儲存熔絲資料；一第二記憶體胞元部分，其用於儲存使用者資料，該第一部分中之該等記憶體胞元及該第二部分中之該等記憶體胞元各包含硫屬化物元件；感測電路，其與該第一記憶體胞元部分耦合且經組態具有用於識別儲存於該第一記憶體胞元部分中之熔絲資料之一值之操作、特徵、構件或指令；及一控制器，其與該記憶體胞元陣列及該感測電路耦合且經組態具有用於至少部分基於儲存於該第一記憶體胞元部分中之該熔絲資料而存取該記憶體胞元陣列之操作、特徵、構件或指令。
在一些實例中，該感測電路可經組態具有用於從該第一記憶體胞元部分接收指示儲存於該第一記憶體胞元部分中之該熔絲資料之該值之一差分信號之操作、特徵、構件或指令，該差分信號包括來自該第一記憶體胞元部分之一第一組之一第一信號及來自該第一記憶體胞元部分之一第二組之一第二信號。
在一些實例中，該感測電路可經組態具有用於比較該第一信號與該第二信號以識別該熔絲資料之該值之操作、特徵、構件或指令及 用於至少部分基於該比較而輸出指示該熔絲資料之該值之一第二差分信號之操作、特徵、構件或指令。在一些實例中，該熔絲資料之該值被儲存於包含儲存與該值相關聯之一第一狀態之一第一記憶體胞元及儲存與該值相關聯之一第二狀態之一第二記憶體胞元之至少兩個記憶體胞元中。在一些實例中，該第一狀態及該第二狀態包括表示該熔絲資料之該值之一對差分狀態。
在一些實例中，該感測電路經組態具有用於從該第一記憶體胞元部分接收指示該熔絲資料之該值之一信號且比較該信號與一參考信號以識別該熔絲資料之該值之操作、特徵、構件或指令。在一些實例中，該設備可包含用於儲存該熔絲資料之一熔絲陣列。在一些實例中，該熔絲資料之至少一部分被儲存於該熔絲陣列及該記憶體胞元陣列之該第一記憶體胞元部分兩者上。在一些實例中，該熔絲資料之該值被儲存於該第一記憶體胞元部分之一單一記憶體胞元中。在一些實例中，用於儲存該熔絲資料之該第一記憶體胞元部分可重新程式化。
在一些實例中，該控制器經組態具有用於防止對該第一記憶體胞元部分之未授權存取之操作、特徵、構件或指令。在一些實例中，該熔絲資料包括由一記憶體裝置使用以操作該記憶體裝置之資訊，且該使用者資料包括從一主機裝置接收且儲存於該記憶體裝置上之資訊。
本文中描述之資訊及信號可使用各種不同科技及技術之任一者來表示。例如，可貫穿上文描述引用之資料、指令、命令、資訊、信號、位元、符號及晶片可由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其等之任何組合表示。一些圖式可將信號繪示為一單一信號；然而，一般技術者將理解，信號可表示一信號匯流排，其中匯流排可 具有各種位元寬度。
如本文中使用，術語「虛擬接地」係指保持在約零伏特(0V)之一電壓但不直接與接地耦合之一電路之一節點。因此，一虛擬接地之電壓可暫時波動且在穩定狀態下返回至約0V。一虛擬接地可使用各種電子電路元件(諸如由運算放大器及電阻器組成之一分壓器)實施。其他實施方案亦係可行的。「虛擬接地」或「經虛擬接地」意謂連接至約0V。
術語「電子通信」、「導電接觸」、「經連接」及「經耦合」可指組件之間的一關係，其支援組件之間的信號流動。若組件之間存在任何導電路徑以可在任何時間支援組件之間的信號流動，則組件被視為彼此電子通信(或彼此導電接觸或連接或耦合)。在任何給定時間，彼此電子通信(或彼此導電接觸或連接或耦合)之組件之間的導電路徑可基於包含所連接組件之裝置之操作而係一開路或閉路。所連接組件之間的導電路徑可為組件之間的一直接導電路徑或所連接組件之間的導電路徑可為可包含中間組件(諸如開關、電晶體或其他組件)之一間接導電路徑。在一些情況中，所連接組件之間的信號流動可使用一或多個中間組件(諸如開關或電晶體)中斷一段時間。
術語「耦合」指代從組件之間的一開路關係(其中信號當前無法透過一導電路徑在組件之間傳達)移動至組件之間的一閉路關係(其中信號能夠透過導電路徑在組件之間傳達)之條件。當一組件(諸如一控制器)與其他組件耦合在一起時，組件起始一改變以容許信號透過先前不容許信號流動之一導電路徑在其他組件之間流動。
術語「經隔離」指代組件之間的一關係，其中信號當前無法在組件之間流動。若組件之間存在一開路，則組件彼此隔離。例如，由 定位於組件之間的一開關分離之兩個組件在開關斷開時彼此隔離。當一控制器隔離兩個組件時，控制器產生一改變，其使用先前容許信號流動之一導電路徑防止信號在組件之間流動。
如本文中使用，術語「電極」可係指一導電體，且在一些情況中可採用為至一記憶體陣列之一記憶體胞元或其他組件之一電接觸。一電極可包含提供記憶體陣列之元件或組件之間的一導電路徑之一跡線、電線、導電線、導電層或類似物。
本文中論述之裝置(包含一記憶體陣列)可形成於一半導體基板(諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等)上。在一些情況中，基板係一半導體晶圓。在其他情況中，基板可為一絕緣體上矽(SOI)基板(諸如玻璃上矽(SOG)或藍寶石上矽(SOS))或另一基板上之半導體材料之磊晶層。可透過使用各種化學物種(包含但不限於磷、硼或砷)摻雜來控制基板或基板之子區之導電率。可藉由離子植入或藉由任何其他摻雜方法在基板之初始形成或生長期間執行摻雜。
本文中論述之一切換組件或一電晶體可表示一場效電晶體(FET)且包括包含一源極、汲極及閘極之三終端裝置。該等終端可透過導電材料(例如，金屬)連接至其他電子元件。源極及汲極可為導電的且可包括一重度摻雜(例如，簡併)半導體區。可藉由一輕度摻雜半導體區或通道分離源極及汲極。若通道係n型(即，多數載子係信號)，則FET可被稱為一n型FET。若通道係p型(即，多數載子係電洞)，則FET可被稱為一p型FET。通道可藉由一絕緣閘極氧化物封端。可藉由將一電壓施加至閘極而控制通道導電率。例如，分別將一正電壓或負電壓施加至一n型FET或一p型FET可導致通道變成導電。當將大於或等於一電晶體之臨限值電壓之一 電壓施加至電晶體閘極時，可「開啟」或「啟動」該電晶體。當將小於電晶體之臨限值電壓之一電壓施加至電晶體閘極時，可「關閉」或「撤銷啟動」該電晶體。
本文中陳述之描述結合隨附圖式描述例示性組態且不表示可實施或在發明申請專利範圍之範疇內之全部實例。本文中使用之術語「例示性」意謂「充當一實例、例項或圖解」且非「較佳」或「優於其他實例」。詳細描述包含特定細節以提供對所描述技術之一理解。然而，可在無此等特定細節的情況下實踐此等技術。在一些例項中，以方塊圖形式展示熟知結構及裝置以避免模糊所描述實例之概念。
在附圖中，類似組件或特徵可具有相同參考標籤。此外，可藉由在參考標籤後加一破折號及區分類似組件之一第二標籤來區分相同類型之各種組件。當僅在說明書中使用第一參考標籤時，描述可適用於具有相同第一參考標籤之類似組件之任一者，而無關於第二參考標籤。
本文中描述之資訊及信號可使用各種不同科技及技術之任一者來表示。例如，可貫穿上文描述引用之資料、指令、命令、資訊、信號、位元、符號及晶片可由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其等之任何組合表示。
可使用經設計以執行本文中描述之功能之一通用處理器、一數位信號處理器(DSP)、一特定應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或其等之任何組合來實施或執行結合本文中之揭示內容描述之各種闡釋性方塊及模組。一通用處理器可為一微處理器，但在替代方案中，處理器可為任何處理器、控制器、微控制器或狀態機。一處理器亦可實施為計 算裝置之一組合(例如DSP及微處理器之一組合、多個微處理器、結合DSP核心之一或多個微處理器或任何其他此組態)。
可在硬體、由一處理器執行之軟體、韌體或其任何組合中實施本文中描述之功能。若在由一處理器執行之軟體中實施，則可將功能作為一或多個指令或程式碼儲存於一電腦可讀媒體上或經由一電腦可讀媒體傳輸。其他實例及實施方案係在本發明及隨附發明申請專利範圍之範疇內。例如，歸因於軟體之性質，可使用由一處理器執行之軟體、硬體、韌體、硬接線或此等之任意者之組合來實施上文描述之功能。實施功能之特徵亦可實體上定位在各種位置處，包含經分佈使得在不同實體位置處實施功能之部分。而且，如本文中(包含在發明申請專利範圍中)使用，如一物項清單(例如，以諸如「至少一者」或「一或多者」之一片語開始之一物項清單)中使用之「或」指示一包含清單，使得例如A、B或C之至少一者之一清單意謂A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文中使用，片語「基於」不應被解釋為對一條件閉集之一參考。例如，在不脫離本發明之範疇的情況下，描述為「基於條件A」之一例示性步驟可基於條件A及條件B兩者。換言之，如本文中使用，片語「基於」應以相同於片語「至少部分基於」之方式來解釋。
電腦可讀媒體包含非暫時性電腦儲存媒體及通信媒體兩者，包含促進一電腦程式自一個位置傳送至另一位置之任何媒體。一非暫時性儲存媒體可為可藉由一通用或專用電腦存取之任何可用媒體。藉由實例但非限制，非暫時性電腦可讀媒體可包括RAM、ROM、電可抹除可程式化唯讀記憶體(EEPROM)、光碟(CD)ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存裝置或可用於攜載或儲存呈指令或資料結構形式之所 要程式碼構件且可藉由一通用或專用電腦或一通用或專用處理器存取之任何其他非暫時性媒體。再者，任何連接可被適當地稱為一電腦可讀媒體。例如，若使用一同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線科技自一網站、伺服器或其他遠端源傳輸軟體，則同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線科技包含於媒體之定義中。如本文中使用，磁碟及光碟包含CD、雷射光碟、光碟、數位多功能光碟(DVD)、軟磁碟及藍光光碟，其中磁碟通常磁性地重現資料，而光碟使用雷射光學地重現資料。上文之組合亦包含於電腦可讀媒體之範疇內。
提供本文中之描述以使熟習此項技術者能夠製成或使用本發明。熟習此項技術者將明白對本發明之各種修改，且在不脫離本發明之範疇的情況下，本文中定義之通用原理可應用於其他變動。因此，本發明不限於本文中描述之實例及設計，而應符合與本文中揭示之原則及新穎特徵一致之最廣範疇。
400:記憶體裝置
405:記憶體裝置
410:記憶體胞元陣列
415:第一部分
420:第二部分
425:通信線
430:感測電路
435:通信線
440:記憶體控制器
445:通信線

Claims (25)

  1. 一種用於儲存熔絲資料之設備，其包括：一記憶體胞元陣列，其包括：一第一記憶體胞元部分，其用於儲存熔絲資料；一第二記憶體胞元部分，其用於儲存使用者資料，該第一記憶體胞元部分中之該等記憶體胞元及該第二記憶體胞元部分中之該等記憶體胞元各包括一個硫屬化物元件；感測電路，其與該第一記憶體胞元部分耦合且經組態以識別儲存於該第一記憶體胞元部分中之熔絲資料之一值；及一控制器，其與該記憶體胞元陣列及該感測電路耦合且經組態以至少部分基於儲存於該第一記憶體胞元部分中之該熔絲資料而存取該第二記憶體胞元部分。
  2. 如請求項1之設備，其中該感測電路經組態以從該第一記憶體胞元部分接收指示儲存於該第一記憶體胞元部分中之該熔絲資料之該值之一差分信號，該差分信號包括來自該第一記憶體胞元部分之一第一組之一第一信號及來自該第一記憶體胞元部分之一第二組之一第二信號。
  3. 如請求項2之設備，其中該感測電路經組態以：比較該第一信號與該第二信號以識別該熔絲資料之該值；及至少部分基於該比較而輸出指示該熔絲資料之該值之一第二差分信號。
  4. 如請求項1之設備，其中該熔絲資料之該值被儲存於包含儲存與該值相關聯之一第一狀態之一第一記憶體胞元及儲存與該值相關聯之一第二狀態之一第二記憶體胞元之至少兩個記憶體胞元中。
  5. 如請求項4之設備，其中該第一狀態及該第二狀態包括表示該熔絲資料之該值之一對差分狀態。
  6. 如請求項1之設備，其中該感測電路經組態以：從該第一記憶體胞元部分接收指示該熔絲資料之該值之一信號；及比較該信號與一參考信號以識別該熔絲資料之該值。
  7. 如請求項1之設備，其進一步包括：一熔絲陣列，其用於儲存該熔絲資料。
  8. 如請求項7之設備，其中該熔絲資料之至少一部分被儲存於該熔絲陣列及該記憶體胞元陣列之該第一記憶體胞元部分兩者上。
  9. 如請求項1之設備，其中該熔絲資料之該值被儲存於該第一記憶體胞元部分之一單一記憶體胞元中。
  10. 如請求項1之設備，其中用於儲存該熔絲資料之該第一記憶體胞元部分可重新程式化。
  11. 如請求項1之設備，其中該控制器經組態以防止對該第一記憶體胞元部分之未授權存取。
  12. 如請求項1之設備，其中：該熔絲資料包括由一記憶體裝置使用以操作該記憶體裝置之資訊；及該使用者資料包括從一主機裝置接收且儲存於該記憶體裝置上之資訊。
  13. 一種用於儲存熔絲資料之方法，其包括：產生指示儲存於一記憶體裝置之一第一組記憶體胞元中之一第一狀態之一第一信號及指示儲存於該記憶體裝置之一第二組記憶體胞元中之一第二狀態之一第二信號，該第二狀態係該第一狀態之一補數；比較指示該第一狀態之該第一信號與指示該第二狀態之該第二信號；至少部分基於該比較該第一信號與該第二信號而識別該記憶體裝置之熔絲資料之一值；及至少部分基於該熔絲資料之該值操作該記憶體裝置。
  14. 如請求項13之方法，其中：該記憶體裝置包括用於儲存該熔絲資料及使用者資料之一記憶體胞元陣列，該記憶體胞元陣列包括該等記憶體胞元中之一個硫屬化物元件； 且該第一組記憶體胞元及該第二組記憶體胞元包括專用於儲存該記憶體胞元陣列之該熔絲資料之子陣列之一部分。
  15. 如請求項13之方法，其中儲存於該第一組記憶體胞元上之該第一狀態及儲存於該第二組記憶體胞元上之該第二狀態包括表示該熔絲資料之該值之一對差分狀態。
  16. 如請求項13之方法，其進一步包括：至少部分基於該熔絲資料之該值而識別待儲存於該第一組記憶體胞元中之該第一狀態及待儲存於該第二組記憶體胞元中之該第二狀態，該第一狀態及該第二狀態表示該熔絲資料之該值；及將該第一狀態儲存於該第一組記憶體胞元中且將該第二狀態儲存於該第二組記憶體胞元中。
  17. 如請求項13之方法，其進一步包括：將具有一第一極性之一第一讀取脈衝施加至該第一組記憶體胞元，其中產生該第一信號係至少部分基於將該第一讀取脈衝施加至該第一組記憶體胞元；及將具有該第一極性之一第二讀取脈衝施加至該第二組記憶體胞元，其中產生該第二信號係至少部分基於將該第二讀取脈衝施加至該第二組記憶體胞元。
  18. 如請求項13之方法，其進一步包括：將具有一第一極性之一第一讀取脈衝施加至該第一組記憶體胞元，其中產生該第一信號係至少部分基於將該第一讀取脈衝施加至該第一組記憶體胞元；及將具有一第二極性之一第二讀取脈衝施加至該第二組記憶體胞元，其中產生該第二信號係至少部分基於將該第二讀取脈衝施加至該第二組記憶體胞元。
  19. 如請求項13之方法，其進一步包括：輸出指示該熔絲資料之該值之一差分信號。
  20. 如請求項13之方法，其進一步包括：識別儲存於該第一組記憶體胞元中之該第一狀態，其中產生該第一信號係至少部分基於識別該第一狀態；及識別儲存於該第二組記憶體胞元中之該第二狀態，其中產生該第二信號係至少部分基於識別該第二狀態。
  21. 如請求項13之方法，其中該第一組記憶體胞元包括一單一記憶體胞元且該第二組記憶體胞元包括一單一記憶體胞元。
  22. 如請求項13之方法，其中該第一信號及該第二信號包括指示該熔絲資料之該值之一對差分信號。
  23. 一種用於儲存熔絲資料之設備，其包括：一第一類型之一第一記憶體胞元陣列，其經組態以儲存使用者資料；一第二類型之一第二記憶體胞元陣列，該第二陣列包括一個硫屬化物元件且經組態以儲存與操作該第一記憶體胞元陣列相關聯之熔絲資料；感測電路，其與該第二記憶體胞元陣列耦合且經組態以識別儲存於該第二陣列中之該熔絲資料之值；及一控制器，其與該第一陣列、該第二陣列及該感測電路耦合且經組態以至少部分基於該感測電路識別儲存於該第二陣列中之該熔絲資料之值而存取該第一陣列之記憶體胞元。
  24. 如請求項23之設備，其中該感測電路經組態以從該第二陣列接收包括來自一第一組記憶體胞元之一第一信號及來自一第二組記憶體胞元之一第二信號之一差分信號，該差分信號指示儲存於該第二陣列中之該熔絲資料之一值。
  25. 如請求項23之設備，其中該熔絲資料之一值被儲存於包含儲存一第一狀態之一第一記憶體胞元及儲存一第二狀態之一第二記憶體胞元之該第二陣列之至少兩個記憶體胞元中。
TW109122024A 2019-07-17 2020-06-30 在記憶體裝置中儲存熔絲資料之實施方案 TWI750715B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/514,431 US11037613B2 (en) 2019-07-17 2019-07-17 Implementations to store fuse data in memory devices
US16/514,431 2019-07-17

Publications (2)

Publication Number Publication Date
TW202123249A TW202123249A (zh) 2021-06-16
TWI750715B true TWI750715B (zh) 2021-12-21

Family

ID=74209903

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109122024A TWI750715B (zh) 2019-07-17 2020-06-30 在記憶體裝置中儲存熔絲資料之實施方案

Country Status (6)

Country Link
US (2) US11037613B2 (zh)
EP (1) EP4000067A4 (zh)
KR (1) KR20220031087A (zh)
CN (1) CN114127850A (zh)
TW (1) TWI750715B (zh)
WO (1) WO2021011311A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7188282B2 (en) * 2002-12-02 2007-03-06 Silverbrook Research Pty Ltd Tamper resistant shadow memory
US9177661B2 (en) * 2013-08-02 2015-11-03 Kabushiki Kaisha Toshiba Semiconductor memory device
US20170365353A1 (en) * 2012-07-06 2017-12-21 Micron Technology, Inc. Apparatuses and/or methods for operating a memory cell as an anti-fuse
US20180204843A1 (en) * 2017-01-17 2018-07-19 Samsung Electronics Co, Ltd. Semiconductor memory devices
US10304554B1 (en) * 2018-06-20 2019-05-28 Micron Technology, Inc. Differential fuse-readout circuits for electronic devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3281203B2 (ja) * 1994-12-07 2002-05-13 株式会社東芝 半導体記憶装置
US6590797B1 (en) 2002-01-09 2003-07-08 Tower Semiconductor Ltd. Multi-bit programmable memory cell having multiple anti-fuse elements
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
KR100791071B1 (ko) 2006-07-04 2008-01-02 삼성전자주식회사 일회 프로그래머블 소자, 이를 구비하는 전자시스템 및 그동작 방법
US9025357B2 (en) * 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
KR20150001133A (ko) * 2013-06-26 2015-01-06 삼성전자주식회사 반도체 메모리 장치 및 그것의 리페어 방법
KR20150018106A (ko) * 2013-08-09 2015-02-23 에스케이하이닉스 주식회사 리페어 회로를 포함한 반도체 메모리 장치
JP2015049920A (ja) 2013-09-03 2015-03-16 ルネサスエレクトロニクス株式会社 半導体装置
CN107408411B (zh) * 2015-03-10 2021-01-12 东芝存储器株式会社 存储器装置及其控制方法
KR102549173B1 (ko) * 2018-11-19 2023-07-03 삼성전자주식회사 메모리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7188282B2 (en) * 2002-12-02 2007-03-06 Silverbrook Research Pty Ltd Tamper resistant shadow memory
US20170365353A1 (en) * 2012-07-06 2017-12-21 Micron Technology, Inc. Apparatuses and/or methods for operating a memory cell as an anti-fuse
US9177661B2 (en) * 2013-08-02 2015-11-03 Kabushiki Kaisha Toshiba Semiconductor memory device
US20180204843A1 (en) * 2017-01-17 2018-07-19 Samsung Electronics Co, Ltd. Semiconductor memory devices
US10304554B1 (en) * 2018-06-20 2019-05-28 Micron Technology, Inc. Differential fuse-readout circuits for electronic devices

Also Published As

Publication number Publication date
CN114127850A (zh) 2022-03-01
KR20220031087A (ko) 2022-03-11
US11037613B2 (en) 2021-06-15
US20210272615A1 (en) 2021-09-02
US11837267B2 (en) 2023-12-05
US20210020218A1 (en) 2021-01-21
TW202123249A (zh) 2021-06-16
EP4000067A1 (en) 2022-05-25
EP4000067A4 (en) 2022-12-28
WO2021011311A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
US11817148B2 (en) Techniques for programming a memory cell
CN112219240B (zh) 用于对多电平自选择存储器单元进行编程的技术
TWI775484B (zh) 用於支援存取多位階記憶體單元之方法及設備，以及非暫時性電腦可讀媒體
TWI685844B (zh) 用於更新非揮發性記憶體中之一修整參數之技術
US11468930B2 (en) Vertical decoder
KR20220026594A (ko) 메모리 셀 선택
KR102811352B1 (ko) 메모리 어레이에서의 방전 전류 완화
TWI750715B (zh) 在記憶體裝置中儲存熔絲資料之實施方案
US11790987B2 (en) Decoding for a memory device
US11783897B2 (en) Memory cells for storing operational data