TWI750423B

TWI750423B - 半導體封裝以及製造半導體封裝的方法

Info

Publication number: TWI750423B
Application number: TW107139399A
Authority: TW
Inventors: 許佳桂; 游明志; 蔡柏豪; 林柏堯; 鄭心圃
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2018-04-11
Filing date: 2018-11-06
Publication date: 2021-12-21
Also published as: US12132021B2; US10854563B2; US10665559B2; US20230361070A1; US20200286843A1; TW201944558A; US20190319002A1; US11282803B2; CN110364508A; US20210082847A1; CN110364508B; US20220208707A1; US11784148B2

Abstract

本發明實施例涉及一種裝置，其包含第一介電層、接墊圖案以及第二介電層。接墊圖案設置在第一介電層上且包含接墊部分及週邊部分。接墊部分嵌入於第一介電層中，其中接墊部分的下部表面與第一介電層的下部表面實質上共面。週邊部分圍繞接墊部分。第二介電層設置在接墊圖案上且包含延伸穿過週邊部分的多個延伸部分。

Description

半導體封裝以及製造半導體封裝的方法

本發明實施例是有關於一種裝置、半導體封裝以及製造半導體封裝的方法。

一般來說，半導體晶粒可通過利用焊料凸塊的一類封裝來連接到在半導體晶粒外部的其它裝置。焊料凸塊可通過以下操作形成：初始地形成與半導體晶粒的導電部分相接觸的凸塊下金屬化層，且隨後將導電特徵及焊料放置到凸塊下金屬化物上。可隨後執行回焊操作以便將焊料塑形成所需形狀。可隨後將焊料放置成與外部裝置物理接觸，且可執行另一回焊操作以便使焊料與外部裝置接合。以這種方式，可在半導體晶粒與外部裝置之間形成物理連接及電性連接，所述外部裝置如印刷電路板、另一半導體晶粒或類似物。

用於形成半導體晶粒的不同材料(如介電材料、金屬化物材料、蝕刻終止層材料、阻擋層材料以及其它材料)可各自具有不同於另一材料的特有熱膨脹係數。當在稍後處理、測試或使用期間加熱半導體晶粒時，這一類型的熱膨脹係數失配導致材料中的每一種以不同方式膨脹。如此，在高溫下，存在熱膨脹係數失配，其導致在不同材料之間且從而在半導體晶粒的不同部分之間形成應力。這些應力會導致在各種材料層之間出現分層。這一分層會在製程期間或者在其既定使用期間損害半導體晶粒。

本發明提供一種裝置、半導體封裝以及製造半導體封裝的方法，其可以使在測試、製造以及操作過程的熱迴圈期間所造成的接墊圖案的側壁上的應力減小或使其較不集中，從而得到更大的良率以及更可靠的裝置。

在本發明的一實施例中，一種裝置包含第一介電層、接墊圖案以及第二介電層。接墊圖案設置在第一介電層上且包含接墊部分及週邊部分。接墊部分嵌入於第一介電層中，其中接墊部分的下部表面與第一介電層的下部表面實質上共面。週邊部分圍繞接墊部分。第二介電層設置在接墊圖案上且包含延伸穿過週邊部分的多個延伸部分。

在本發明的一實施例中，半導體封裝包含經包封半導體裝置及重佈線結構。經包封半導體裝置包含由包封材料包封的半導體裝置。重佈線結構在經包封半導體裝置上方延伸且電性連接到半導體裝置。重佈線結構包含介電層、接墊圖案以及多個介電插塞。接墊圖案設置在介電層上，其中接墊圖案包含嵌入於介電層中的至少一個接墊部分，且接墊圖案的下部表面與遠離經包封半導體裝置的介電層的下部表面實質上共面。多個介電插塞延伸穿過接墊圖案並圍繞接墊部分。

在本發明的一實施例中，製造半導體封裝的方法包含以下步驟。在載體上形成重佈線結構，其中在載體上形成重佈線結構包含以下步驟：在載體上形成第一介電層，其中第一介電層包括接墊開口；在第一介電層上形成接墊圖案，其中接墊圖案延伸到接墊開口中且包括多個孔；以及在接墊圖案上形成第二介電層，其中第二介電層填充所述孔。在重佈線結構上形成經包封半導體裝置。移除載體以顯露接墊圖案的下部表面。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100、100a、100b、100c、100d:半導體封裝

110、110a、110b、110c、110d:重佈線結構

112、112b、112c:第一介電層

114、114a、114b、114c、114d:接墊圖案

116:第二介電層

120、120':半導體裝置

121、140:基板

122:接觸接墊

123:電性端子

124、170:底部填充膠

125、125':經包封半導體裝置

126、162:焊接材料

130、130':包封材料

142:導電接合件

150:電性連接器

160:被動裝置

200、300:載體

210:黏著層

1121、1121b、1121c、1121d:接墊開口

1141、1141a、1141b、1141c、1141d:接墊部分

1142、1142a、1142c、1142d:週邊部分

1143、1143a、1143b、1143c、1143d:孔

1144、1144b:連接部分

1145c、1145d:切口

1146d:接墊凹口

1161:介電插塞

S1:側壁

結合附圖閱讀以下詳細說明，會最好地理解本發明實施例的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1到圖10說明根據本揭露的一些示例性實施例的在半導體封裝結構的製造中的中間階段的剖面圖。

圖11說明根據本揭露的一些示例性實施例的半導體封裝的接墊圖案的俯視圖。

圖12說明根據本揭露的一些示例性實施例的半導體封裝的重佈線結構的一部分的剖面圖。

圖13說明根據本揭露的一些示例性實施例的半導體封裝的剖面圖。

圖14說明圖13中的半導體封裝的接墊圖案的俯視圖。

圖15說明根據本揭露的一些示例性實施例的半導體封裝的剖面圖。

圖16說明圖15中的半導體封裝的接墊圖案的俯視圖。

圖17說明根據本揭露的一些示例性實施例的半導體封裝的剖面圖。

圖18說明圖17中的半導體封裝的接墊圖案的俯視圖。

圖19說明根據本揭露的一些示例性實施例的半導體封裝的剖面圖。

圖20說明圖19中的半導體封裝的接墊圖案的俯視圖。

以下揭露內容提供用於實作所提供主題的不同特徵的許多不同的實施例或實例。以下闡述元件及配置的具體實例以簡化本發明實施例。當然，這些僅為實例且不旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵「之上」或第二特徵「上」可包括其中第一特徵及第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本揭露內容可能在各種實例中重複使用參考編號及/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)”、「上部的(upper)」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外更囊括裝置在使用或操作中的不同取向。設備可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對性描述語可同樣相應地進行解釋。

另外，為易於說明，本文中可能使用例如“第一(first)”、“第二(second)”、“第三(third)”、“第四(fourth)”等用語來闡述與圖中所示者相似或不同的一個或多個元件或特徵，且可依據呈現次序或本說明的上下文來可互換地使用所述用語。

應注意，將在特定語境中參照一些實施例來描述本揭露，即集成扇出封裝結構及其製造方法。然而，更可將本揭露中的概念應用於其它半導體封裝或電路。根據各種實施例，提供一種可應用於半導體封裝的裝置(例如重佈線結構)、一種半導體封裝結構以及形成半導體封裝的方法。根據一些實施例說明形成半導體封裝的中間階段，並論述一些實施例的變形。貫穿各種視圖以及說明性實施例，相似附圖標號用以表示相似元件。

在一些實施例中，形成半導體封裝(例如繪示於圖10中的半導體封裝100)的中間階段描述如下。參考圖1，提供載體200，且黏著層210可設置在載體200上。在一些實施例中，載體200可包含例如玻璃、陶瓷或氧化矽等矽基材料或是如氧化鋁等其它材料、這些材料中的任一種的組合或類似物。載體200是平面的，以便適應如半導體裝置120(未繪示於圖1中但在下文參照圖5B及圖7說明並論述)的半導體裝置的貼附。可將黏著層210放置於載體200上，以便輔助上覆(overlying)結構(例如重佈線結構110)的黏附。在一實施例中，黏著層210可包含紫外膠，所述紫外膠在暴露於紫外光下時降低或失去其黏著特性。然而，更可使用其它類型的黏著劑，如壓敏黏著劑、輻射可固化黏著劑、光熱轉換釋放塗層(light to heat conversion release coating；LTHC)、環氧樹脂、這些黏著劑的組合或類似物。黏著層210可以在壓力下可易於變形的半液體或凝膠形式放置於載體200上。

在一些實施例中，重佈線結構(例如繪示於圖5中的重佈線結構110)可形成於載體200上或形成於黏著層210(如果存在)上。重佈線結構110的形成包含以下步驟。現參考圖1，可通過在載體200上或在黏著層210(如果存在)上初始地形成第一介電層112來形成重佈線結構110。在一實施例中，第一介電層112可以是聚苯並惡唑(polybenzoxazole；PBO)，但可替代地利用任何合適的材料，如聚醯亞胺(polyimide)或聚醯亞胺衍生物。可使用例如旋塗製程來放置第一介電層112，但可替代地使用任何合適的方法及厚度。在一些實施例中，第一介電層112包含接墊開口1121。接墊開口1121可通過以下步驟而由第一介電層112形成：移除第一介電層112的部分以暴露下覆(underlying)的載體200或黏著層210(如果存在)的至少一部分。在一些實施例中，可使用合適的光阻罩幕及蝕刻製程來形成接墊開口1121，但可使用任何合適的製程。

參考圖2，接墊圖案114形成於第一介電層112上。在一些實施例中，接墊圖案114嵌入於第一介電層112的接墊開口1121中。換句話說，接墊圖案114延伸到接墊開口1121中且包含延伸穿過接墊圖案114的多個孔1143。在一些實施例中，孔1143可以網(mesh)的形式(例如網孔(mesh hole))來配置。在一些實施例中，接墊圖案114可以是形成於第一介電層112上的重佈線電路層的圖案中的一種，且重佈線電路層可包含多於一種接墊圖案114。在使用晶種層、圖案化光阻層以及鍍覆(plating)製程形成重佈線電路層的一實施例中，可簡單通過不移除需要孔1143的那些區域中的光阻層來形成孔1143。以此方式，接墊圖案114內的孔1143連同重佈線電路層的其餘部分一起形成，且不使用額外製程步驟。

舉例來說，可通過由合適的形成製程(如CVD或濺鍍)初始地形成晶種層(未繪示)來形成接墊圖案114。在一些實施例中，晶種層可包含Cu、Ti/Cu、TiW/Cu、Ti、CrCu、Ni、Pd或類似物，且可通過例如濺鍍來沉積於第一介電層112上方。可形成光阻層(也未繪示)以覆蓋金屬層114的一部分，且可隨後使光阻層圖案化以暴露金屬層114中需要定位至少一個接墊部分1141及週邊部分1142的那些部分。一旦光阻層已形成並圖案化，那麼便可通過如鍍覆的沉積製程在晶種層上形成如銅的導電材料。然而，當所論述的材料及方法適合於形成導電材料時，這些材料僅為示例性的。任何其它合適的材料(如AlCu或Au)以及任何其它合適的形成製程(如CVD或PVD)都可替代地用以形成接墊圖案114。一旦導電材料已形成，那麼便可通過合適的移除製程(如灰化(ashing))移除圖案化光阻層。另外，在移除圖案化光阻層之後，可使用導電材料作為罩幕通過例如合適的蝕刻製程來移除晶種層的由圖案化光阻層所覆蓋的那些部分。然而，上文所描述的製程僅用於說明。可使用用以形成接墊圖案114的任何合適的製程。

在另一實施例中，第一介電層112上的接墊圖案114可形成為固體材料，且可在接墊圖案114的剩餘部分的形成之後形成孔1143。在這個實施例中，可使用光阻層罩幕及蝕刻製程，其中在已形成接墊圖案114之後，將光阻層放置於接墊圖案114上方並使之圖案化，且使用一或多種蝕刻製程以移除接墊圖案114 中需要孔1143的那些部分。可使用任何合適的製程以形成孔1143。

圖11說明根據本揭露的一些示例性實施例的半導體封裝的接墊圖案的俯視圖。圖12說明根據本揭露的一些示例性實施例的半導體封裝的重佈線結構的一部分的剖面圖。現在鑒於圖11及圖12而參考圖2，在一些實施例中，孔1143圍繞(例如環繞)接墊開口1121(繪示於圖1中)以定義出接墊部分1141及週邊部分1142。接墊部分1141延伸到接墊開口1121中，且週邊部分1142圍繞接墊部分1141。在一些實施例中，孔1143設置於週邊部分1142上且延伸穿過週邊部分1142，如圖11及圖12中所繪示。因此，接墊部分1141定位於接墊開口1121處，且因為接墊部分1141及第一介電層112都形成於具有平面頂部表面的載體200上或黏著層210(如果存在)上，所以接墊部分1141的下部表面與第一介電層112的下部表面實質上共面。

參考圖3，第二介電層116形成於接墊圖案114上，且第二介電層116填充孔1143以形成延伸穿過接墊圖案114的多個介電插塞1161。即，第二介電層116包含延伸穿過週邊部分1142的多個延伸部分1161(即介電插塞1161)。換句話說，用第二介電層116的介電材料來填充孔1143。在一些實施例中，介電插塞1161圍繞接墊開口1121並延伸穿過週邊部分1142。在一些實施例中，週邊部分1142設置於第一介電層112的上部表面上。接墊部分1141連接到週邊部分1142，且從第一介電層112的上部表面延伸到第一介電層112的下部表面。在一些實施例中，接墊部分1141 與週邊部分1142為一體成形。即，接墊部分1141直接連接到週邊部分1142且兩者間無交界(borderline)。

利用這種佈置，將接墊圖案114製造成具有穿過週邊部分1142的孔1143，以便減小可能在熱迴圈測試、進一步處理或操作期間沿接墊圖案114的側壁(例如繪示於圖12中的側壁S1)積聚的高側壁剝離應力以及裂痕。換句話說，通過形成具有孔1143(即介電插塞1161/延伸部分)的接墊部分114，接墊部分114能夠更好地耐受涉及半導體製造、測試以及操作過程的應力。另外，孔1143可用以減弱或消除可能沿接墊部分114的側壁出現的分層(delamination)或剝離(peeling)。對分層及剝離的這類減弱或預防將有助於防止瑕疵(defects)並增加半導體封裝(例如半導體封裝100)的製程的總體良率。應注意，具有孔1143的接墊圖案114的佈置更可應用於重佈線結構110的任何其它層。

在一些實施例中，孔1143的佈局面積的和可以是接墊部分1141與週邊部分1142的佈局面積的和的實質上約3%到約60%。本文中，「佈局面積」的用語是指從俯視圖(例如圖11、圖14、圖16以及圖20所示的俯視圖)來看，被所關注結構(例如孔1143、接墊部分1141及/或週邊部分1142)所佔據的面積。對於孔1143來說，「佈局面積」的用語可以是孔1143的橫截面積。在一些實施例中，因為孔1143與接墊圖案114的厚度實質上相同或至少類似，所以孔1143的體積的和實質上是接墊部分1141與週邊部分1142的體積的和的3%到60%。在這種比例下，孔1143 能夠減小接墊圖案114的高側壁剝離應力，且增加接墊圖案114與介電層112、介電層114之間的接觸面積，這降低了接墊圖案114分層的風險。在一些實施例中，孔1143(即介電插塞1161/延伸部分)中的每一個可呈正方形、矩形、圓形、橢圓形、三角形或不規則形狀。可使用任何合適的形狀以減小接墊圖案114的側壁剝離應力。

在一個實施例中，接墊開口1121呈圓形形狀。在此類實施例中，可將孔1143佈置為鄰近於接墊圖案114的外圓周(例如週邊部分1142)並以非連續圓的一部分的方式配置。另外，為了確保週邊部分1142保持以物理及電性連接到接墊部分1141，週邊部分1142的連接部分1144使孔1143彼此分離。

現參考圖4，在第二介電層116形成之後，可在載體200上交替地形成一或多個重佈線電路層以及一或多個介電層，以使重佈線結構110形成於載體200上。在一些實施例中，重佈線結構110可通過以下操作來形成：連續沉積導電層；使導電層圖案化以形成重佈線電路；部分地覆蓋重佈線電路；以及用介電層填充重佈線電路之間的間隙等。重佈線電路(包含接墊圖案114)的材料可包含金屬或金屬合金，包含鋁、銅、鎢及/或其合金。介電層(包含介電層112、介電層116)可由介電材料形成，如氧化物、氮化物、碳化物、碳氮化物、其組合及/或其多個層。然而，介電層的數目及重佈線電路層的數目在本揭露中不受限制。

在一些實施例中，可在載體200上形成經包封半導體裝置(例如繪示於圖5B中的經包封半導體裝置125'或繪示於圖7中的經包封半導體裝置125)。在一些實施例中，經包封半導體裝置125'/經包封半導體裝置125可以是包含由包封材料130包封的多個半導體裝置120的重構晶圓。利用這種佈置，可同時形成多個半導體封裝以用於成批生產。出於簡潔及清楚起見，在圖1到圖10中說明半導體封裝中的一個(例如半導體封裝100)的製造製程。舉例來說，在圖5中說明設置於重佈線結構110上的半導體裝置120中的一個。經包封半導體裝置125'/經包封半導體裝置125的形成可描述如下。

任選地，可在載體200上設置多個通孔(未繪示)，且通孔可圍繞待設置半導體裝置120/半導體裝置120'的至少一個裝置區域。在本實施例中，通孔形成於定位於載體200上的重佈線結構110上且電性連接到所述重佈線結構，但本揭露不限於此。在其它實施例中，通孔可預先形成，且隨後放置於載體200上。

現參考圖5，在一些實施例中，可在載體200上以及通孔(如果存在)內或通孔之間設置至少一個半導體裝置120'(說明一個半導體裝置120'，但不限於此)。在一實施例中，如圖5中所繪示，半導體封裝100可包含一個半導體裝置120'。在其它實施例中，半導體封裝100可包含多於一個半導體裝置作為一組，且通孔可圍繞所述一組半導體裝置。在一些實施例中，半導體裝置120'電性連接到重佈線結構110。在一實施例中，可通過如導電凸塊的多種電性端子123以及多種焊接材料126來利用例如表面安裝技術將半導體裝置120'安裝在重佈線結構110上，但可替代地使用任何合適的安裝方法。

在一些實施例中，半導體裝置120'可以是其中包含邏輯電路的邏輯裝置晶粒。在一些示例性實施例中，半導體裝置120'是設計成用於移動裝置應用(mobile applications)的晶粒，且可包含例如電源管理積體電路(Power Management Integrated Circuit；PMIC)晶粒及收發器(Transceiver；TRX)晶粒。應注意，更多或更少半導體裝置120'可放置於重佈線結構110上方且彼此齊平。

在一些示例性實施例中，半導體裝置120'中的每一個可包含基板121、多個主動裝置(未繪示)以及多個接觸接墊122。接觸接墊122(如銅接墊)可形成於半導體裝置120'的主動表面(例如下部表面)上且電性耦合到基板121上的接觸接墊122。基板121可包含摻雜或未摻雜的塊狀矽(bulk silicon)或絕緣體上矽(silicon-on-insulator；SOI)基板的主動層。一般來說，SOI基板包含半導體材料層，如矽、鍺(germanium)、矽鍺、SOI、絕緣體上矽鍺(silicon germanium on insulator；SGOI)或其組合。可使用的其它基板包含多層基板、梯度基板或混合取向(hybrid orientation)基板。在一些實施例中，半導體裝置120'可以是晶粒，所述晶粒可含有多個電晶體以及執行多種電性功能的其它主動裝置及被動裝置。可使用任何合適的方法在基板121內或者在所述基板上形成主動裝置。

在一些實施例中，隨後將如聚合物的材料塗覆在半導體裝置120'與重佈線結構110之間作為底部填充膠124。底部填充膠124典型地為聚合物，例如環氧樹脂。隨著向半導體裝置120'及/或重佈線結構110施加熱，可使用毛細作用使底部填充膠124在半導體裝置120'與重佈線結構110之間流動。當由如聚合物環氧樹脂的材料形成時，底部填充膠124隨後典型地固化，從而硬化聚合物。經固化底部填充膠124圍繞電性端子123且用以保護電性端子123及半導體裝置120'與重佈線結構110之間的連接，以及使半導體裝置120'支撐於重佈線結構110上。

現參考圖5A，在一些實施例中，重佈線結構110上的半導體裝置120'及通孔(如果存在)由包封材料130'包封。換句話說，包封材料130'形成於重佈線結構110上以包封半導體裝置120'及通孔(如果存在)。在一些實施例中，包封材料130'與重佈線結構110接觸。包封材料130'可包含模製化合物樹脂，如聚醯亞胺、PPS、PEEK、PES、耐熱性晶體樹脂、這些樹脂的組合或類似物。可在模製裝置(未繪示)中執行對半導體裝置120'及通孔(如果存在)的包封。包封材料130'可放置於模製裝置的模腔內，或者可通過注入埠注入到模腔中。

一旦包封材料130'放置到模腔中以使得包封材料130'包封半導體裝置120'及通孔(如果存在)，便可固化包封材料130'以便硬化包封材料130'以用於最優保護。另外，引發劑及/或催化劑可包含於包封材料130'內從而更好地控制固化製程。在一些實施例中，包封材料130'的頂部表面可高於半導體裝置120'的背部表面。即，包封材料130'覆蓋半導體裝置120'的背部表面。

現參考圖5B，可對包封材料130'執行薄化製程以顯露或薄化半導體裝置120'的背部表面。薄化製程可以是例如機械研磨或CMP製程，其中化學蝕刻劑及研磨劑用以使包封材料130'與半導體裝置120'反應且研磨掉所述包封材料及所述半導體裝置。所得結構繪示於圖5B中。在執行薄化製程之後，如圖5B中所示，半導體裝置120的背部表面與包封材料130的上部表面實質上齊平。然而，雖然上文所描述的CMP製程作為一個說明性實施例來呈現，但其並不意圖為限制性的。可替代地使用任何其它合適的移除製程以薄化包封材料130及半導體裝置120。舉例來說，可替代地使用一系列化學蝕刻。可替代地使用這種製程及任何其它合適的製程以薄化包封材料130及半導體裝置120，且所有這類製程完全包含在實施例的範圍內。

因此，將包含如圖5B中所示的半導體裝置120、通孔(如果存在)以及包封材料130的所得結構稱作經包封半導體裝置125'，所述經包封半導體裝置在製程中可具有晶圓形式。因此，在經包封半導體裝置125'中，半導體裝置120設置在重佈線結構110的晶粒區域上，通孔(如果存在)延伸穿過晶粒區域外部的經包封半導體裝置125'，且包封材料130包封半導體裝置120及通孔(如果存在)。換句話說，包封材料130包封其中的半導體裝置120，且通孔(如果存在)延伸穿過包封材料130。

現參考圖6，可替代地，在包封材料130形成於重佈線結構110上之前，通過設置在半導體裝置120周圍的多個導電接合件142將基板140安裝在半導體裝置120上方。換句話說，在一替代實施例中，在圖5所示的步驟之後，依序執行圖6所示的步驟而非執行圖5A及圖5B所示的步驟。可通過表面安裝技術將基板140安裝在重佈線結構110上。在一些實施例中，基板140可以是例如摻雜或未摻雜的矽基板，或絕緣體上矽(SOI)基板的主動層，且可充當用作中間基板的插入件。然而，基板140可替代地是玻璃基板、陶瓷基板、聚合物基板或可提供合適的保護及/或互連功能的任何其它基板。可替代地將這些材料及任何其它合適的材料用於基板140。在其它實施例中，基板140可以是半導體裝置、半導體封裝、散熱片或其任何組合。連接到重佈線結構110的導電接合件142可以是例如通過回焊形成的焊球。然而，銅柱或金柱也可通過用焊接材料進行回焊而用作導電接合件142。

現參考圖7，在本發明實施例中，包封材料130包封半導體裝置120及導電接合件142，並填充半導體裝置120與基板140之間的間隙。包封材料130可包含模製化合物樹脂，如聚醯亞胺、PPS、PEEK、PES、耐熱性晶體樹脂、這些樹脂的組合或類似物。在一些實施例中，包封材料130可以是底部填充膠，其典型地為聚合物，例如環氧樹脂。

貫穿整個描述，將包含如圖7中所示的半導體裝置120、基板140、導電接合件142以及包封材料130的所得結構稱作經包封半導體裝置125，所述經包封半導體裝置在製程中可具有晶圓形式。因此，在經包封半導體裝置125中，半導體裝置120安裝在重佈線結構110上，基板140通過導電接合件142來安裝在半導體裝置120上方。包封材料130包封半導體裝置120及導電接合件142，並填充半導體裝置120與基板140之間的間隙。重佈線結構110設置在經包封半導體裝置125上方且電性連接到半導體裝置120。貫穿整個描述，將包含如圖7中所示的經包封半導體裝置125及重佈線結構110的所得結構稱作重構晶圓。

在一些實施例中，在經包封半導體裝置125形成於重佈線結構110上之後，可將另一載體300設置在基板140上。換句話說，載體300及載體200分別設置在重構晶圓的兩個相對側上。在一些實施例中，具有載體200的重構晶圓可翻轉並通過使基板140附接到載體300而設置在載體300上。承載具有載體200的重構晶圓的載體300可進一步包含框架結構(未繪示)，所述框架結構可以是意圖在依序剝離製程期間以及之後為結構提供支撐及穩定性的金屬環。在一些實施例中，使用例如紫外膠帶將具有載體200的重構晶圓附接到框架結構，但可替代地使用任何其它合適的黏著劑或附接件。

現參考圖8，從載體300上的重構晶圓移除(例如剝離)載體200。可使用例如熱製程來剝離載體200以改變黏著層210的黏著特性。在一實施例中，使用如紫外(ultraviolet；UV)鐳射、二氧化碳(carbon dioxide；CO2)鐳射或紅外(infrared；IR)鐳射的能量源來輻照並加熱黏著層210，直到黏著層210失去其至少一些黏著特性。一旦執行，那麼如圖8中所示，便可將載體200與黏著層210以物理方式分離並從重構晶圓的重佈線結構110移除。

在移除載體200之後，顯露接墊圖案114的下部表面以用於後續的電性連接。在一些實施例中，接墊圖案114的下部表面與介電層112的下部表面實質上共面。在這種實施例中，接墊圖案114的下部表面是接墊部分1141的下部表面，且介電層112的下部表面是遠離經包封半導體裝置125的表面。

現參考圖9，如圖9中所示，可隨後翻轉在移除載體200之後的所得結構。隨後，可將至少一個電子元件(例如多個電性連接器150及/或至少一個被動裝置160)安裝在接墊部分1141(現在圖9中朝上)的下部表面上。在一些實施例中，電性連接器150包含焊料凸塊。在一些實施例中，電性連接器150可進一步包含金屬柱。被動裝置160可以是集成被動裝置(integrated passive device；IPD)。在本發明實施例中，重佈線結構110包含多個接墊圖案114。接墊圖案114的接墊部分1141中的一些安裝有電性連接器150，且接墊圖案114的接墊部分1141中的至少一個安裝有被動裝置160。利用這種佈置，接墊部分1141可充當凸塊下金屬(under bump metallurgy；UBM)層，因此可省去額外的UBM層。在一些實施例中，電性連接器150的形成可包含在接墊部分1141上放置焊球，且隨後回焊所述焊球。在替代實施例中，電性連接器150的形成可包含執行鍍覆製程從而在接墊部分1141上形成焊接材料，且隨後回焊已鍍覆焊接材料。舉例來說，電性連接器150可以是接觸凸塊，如微凸塊或可控塌陷晶片連接(controlled collapse chip connection；C4)凸塊，且可包含如錫的材料或如銀或銅的其它適合材料。在其中電性連接器150是錫焊料凸塊的一實施例中，可通過由任何合適的方法初始地形成錫層來形成電性連接器150，所述方法如蒸鍍、電鍍、印刷、焊料轉移、植球等。一旦錫層已形成於所述結構上，便可執行回焊以便使材料形成為所需凸塊形狀。在一些實施例中，電性連接器150可以是金屬柱，且金屬柱的形成可包含使用光阻層來進行鍍覆。可使用如薄膜處理及微影處理的標準晶圓製造技術來製造被動裝置160，且可通過例如覆晶接合等來安裝在另一接墊部分1141上。

貫穿整個描述，將包含如圖9中所示的重佈線結構110、經包封半導體裝置125、基板140(如果存在)以及電子元件150/電子元件160的所得結構稱作半導體封裝，所述半導體封裝在製程中可具有晶圓形式。

現參考圖10，從半導體封裝的基板140剝離載體300。在一實施例中，通過例如用紫外輻射輻照載體300上的紫外黏著劑來從基板140剝離載體300，一旦紫外黏著劑已失去或降低其黏著性，那麼基板140便可以物理方式與載體300分離。

在一些實施例中，半導體封裝在製程中是晶圓形式。因此，一旦剝離載體300，那麼便對呈晶圓形式的半導體封裝執行單體化製程以形成多個半導體封裝100。在一實施例中，可通過以下操作執行單體化製程：使用鋸片(未繪示)切穿呈晶圓形式的半導體封裝，進而使一個部分(例如包含一個半導體裝置120及一個基板140)與另一部分分離以形成如圖10中所示的半導體封裝100。然而，如本領域的普通技術人員將認識到，使用鋸片來使半導體封裝100單體化僅僅是一個說明性實施例且並不意圖為限制性的。可替代地使用用於使半導體封裝100單體化的替代方法，如使用一或多種蝕刻來分離半導體封裝100。這些方法及任何其它合適的方法可替代地用以使半導體封裝100單體化。在本實施例中，半導體封裝100中的每一個可以是集成扇出封裝。

因此，通過使半導體封裝100的重佈線結構110的接墊圖案114形成為具有如本文中所描述的孔1143，可獲得更可靠的裝置。具體地說，通過形成如本文中的實施例中的任一個中所描述的孔1143，可以使在測試、製造以及操作過程的熱迴圈期間所造成的接墊圖案114的側壁上的應力減小或使其較不集中。如此，可減弱或消除可能由這些應力以其它方式所導致的分層、剝離以及開裂，從而得到更大的良率以及更可靠的裝置。

圖13說明根據本揭露的一些示例性實施例的半導體封裝的剖面圖。圖14說明圖13中的半導體封裝的接墊圖案的俯視圖。應注意，繪示於圖13及圖14中的半導體封裝100a的接墊圖案114a含有與先前參考圖2、圖11以及圖12所揭露的半導體封裝100的接墊圖案114相同或類似的許多特徵。出於清楚及簡單的目的，可省去對相同或類似特徵的細節描述，且相同或類似附圖標號指代相同或相似組件。繪示於圖13及圖14中的半導體封裝100a的接墊圖案114a與繪示於圖2、圖11以及圖12中的半導體封裝100的接墊圖案114之間的主要差異描述如下。

在一些實施例中，接墊圖案114a呈矩形形狀。舉例來說，接墊圖案114a的接墊部分1141a及週邊部分1142a都呈矩形形狀。另外，孔1143a中的每一個可以是如圖14中所示的矩形。在一些替代實施例中，孔1143a可以呈不同形狀。因此，接墊開口1121是矩形開口，且矩形接墊部分1141a延伸到待與介電層112的下部表面共面的矩形接墊開口1121中。孔1143a圍繞矩形接墊部分1141a且定位在週邊部分1142a內。在這種實施例中，被動裝置160可通過焊接材料162直接安裝在矩形接墊部分1141a上。應注意，在本實施例中，接墊部分1141a及週邊部分1142a都呈矩形形狀。然而，在其它實施例中，接墊部分1141a及週邊部分1142a更可呈正方形、矩形、圓形、橢圓形、三角形或不規則形狀。本揭露不限於此。在一些實施例中，半導體封裝100a可進一步包含底部填充膠170，所述底部填充膠可圍繞焊接材料162並填充被動裝置160與重佈線結構110a之間的間隙，從而增強接合強度、重布熱失配負荷且保護焊料連接件。

圖15說明根據本揭露的一些示例性實施例的半導體封裝的剖面圖。圖16說明圖15中的半導體封裝的接墊圖案的俯視圖。應注意，繪示於圖15及圖16中的半導體封裝100b的接墊圖案114b 含有與先前結合圖13及圖14所揭露的半導體封裝100a的接墊圖案114a相同或類似的許多特徵。出於清楚及簡單的目的，可省去對相同或類似特徵的細節描述，且相同或類似附圖標號指代相同或相似組件。繪示於圖15及圖16中的半導體封裝100b的接墊圖案114b與繪示於圖13及圖14中的半導體封裝100a的接墊圖案114a之間的主要差異描述如下。

在一些實施例中，上述的至少一個接墊部分可包含嵌入於第一介電層112b中的多個接墊部分1141b。即，接墊圖案114b包含多個(矩形)接墊部分1141b，且介電層112b包含多個(矩形)接墊開口1121b。接墊部分1141b分別延伸到接墊開口1121b中，且(矩形)孔1143b(即介電插塞/延伸部分)圍繞接墊部分1141b的週邊。在本實施例中，在兩個相鄰接墊部分1141b之間並未設置有分離接墊部分1141b的孔1143b。換句話說，接墊圖案114b進一步包含設置在介電層112b的上部表面上的至少一個連接部分1144b。連接部分1144b使延伸到接墊部分1141b的接墊開口1121b中的任何兩個相鄰接墊部分1141b相連接。如此，接墊部分1141b通過連接部分1144b彼此連接並形成連續金屬塊。在這種實施例中，可通過焊接材料162將被動裝置160安裝在接墊部分1141b上。在一些實施例中，半導體封裝100b可進一步包含底部填充膠170，所述底部填充膠可圍繞焊接材料162並填充被動裝置160與重佈線結構110b之間的間隙，從而增強接合強度、重新分佈熱失配負荷(thermal mismatch loading)並保護焊料連接件。

圖17說明根據本揭露的一些示例性實施例的半導體封裝的剖面圖。圖18說明圖17中的半導體封裝的接墊圖案的俯視圖。應注意，繪示於圖17及圖18中的半導體封裝100c的接墊圖案114c含有與先前結合圖13及圖14所揭露的半導體封裝100a的接墊圖案114a相同或類似的許多特徵。出於清楚及簡單的目的，可省去對相同或類似特徵的細節描述，且相同或類似附圖標號指代相同或相似組件。繪示於圖17及圖18中的半導體封裝100c的接墊圖案114c與繪示於圖13及圖14中的半導體封裝100a的接墊圖案114a之間的主要差異描述如下。

在一些實施例中，上述的至少一個接墊部分可包含嵌入於第一介電層112c中的多個接墊部分1141c。即，接墊圖案114c包含多個(矩形)接墊部分1141c(繪示為三個但不限於此)，且介電層112c包含多個(矩形)接墊開口1121c(繪示為三個但不限於此)。接墊部分1141c分別延伸到接墊開口1121c中，且(矩形)孔1143c(即介電插塞/延伸部分)圍繞接墊部分1141c中的每一個。在本實施例中，孔1143c中的一些設置在兩個相鄰接墊部分1141c之間以使接墊部分1141c彼此分離。換句話說，週邊部分1142c圍繞接墊部分1141c中的每一個，以使得延伸穿過週邊部分1142c的孔1143c相應地圍繞接墊部分1141c中的每一個。另外，週邊部分1142c可進一步包含沿週邊部分1142c的邊緣設置且定位在任何兩個相鄰接墊部分1141c之間的多個切口1145c。在這種實施例中，可通過焊接材料162將被動裝置160安裝在接墊部分1141c上。在一些實施例中，半導體封裝100c可進一步包含底部填充膠170，所述底部填充膠可圍繞焊接材料162並填充被動裝置160與重佈線結構110c之間的間隙，從而增強接合強度、重新分佈熱失配負荷且保護焊料連接件。

圖19說明根據本揭露的一些示例性實施例的半導體封裝的剖面圖。圖20說明圖19中的半導體封裝的接墊圖案的俯視圖。應注意，繪示於圖19及圖20中的半導體封裝100d的接墊圖案114d含有與先前結合圖13及圖14所揭露的半導體封裝100a的接墊圖案114a相同或類似的許多特徵。出於清楚及簡單的目的，可省去對相同或類似特徵的細節描述，且相同或類似附圖標號指代相同或相似組件。繪示於圖19及圖20中的半導體封裝100d的接墊圖案114d與繪示於圖13及圖14中的半導體封裝100a的接墊圖案114a之間的主要差異描述如下。

在一些實施例中，(矩形)接墊部分1141d進一步包含延伸穿過接墊部分1141d且設置在(矩形)接墊開口1121d中的多個接墊凹口1146d(繪示為三個，但不限於此)。孔1143d圍繞接墊部分1141d的週邊。接墊部分1141d延伸到接墊開口1121d中且由接墊凹口1146d分成多個連接部分。在本實施例中，(矩形)孔1143c圍繞接墊部分1141d的週邊。另外，週邊部分1142d可進一步包含沿週邊部分1142d的邊緣設置且對應於接墊凹口1146d設置的多個切口(cut-outs)1145d。在這種實施例中，被動裝置160可安裝在由接墊凹口1146d所定義出的接墊部分1141c的連接部分上。在一些實施例中，半導體封裝100d可進一步包含底部填充膠170，所述底部填充膠可圍繞焊接材料162並填充被動裝置160與重佈線結構110d之間的間隙，從而增強接合強度、重新分佈熱失配負荷且保護焊料連接件。

通過以如本文中所描述但不限於此的不同佈置形成具有孔的接墊圖案，可根據產品的實際需求來設計或修改孔的體積與接墊圖案的體積的各種比例。進而，可獲得更可靠的裝置。具體地說，通過形成如本文中的實施例中的任一個中所描述的孔，可以使在測試、製造以及操作過程的熱迴圈期間所造成的接墊圖案的側壁上的應力減小或使其較不集中。如此，可減弱或消除可能由這些應力以其它方式所導致的分層、剝離以及開裂，從而得到更大的良率以及更可靠的裝置。另外，可在不形成任何UBM層的情況下將電子裝置安裝在接墊部分上。

基於以上論述，可見本揭露提供各種優勢。然而，應理解，並非所有優勢都必須在本文中論述，其它實施例可提供不同優勢，且對於所有實施例並不需要特定優勢。

根據本揭露的一些實施例，裝置包含第一介電層、接墊圖案以及第二介電層。接墊圖案設置在第一介電層上且包含接墊部分及週邊部分。接墊部分嵌入於第一介電層中，其中接墊部分的下部表面與第一介電層的下部表面實質上共面。週邊部分圍繞接墊部分。第二介電層設置在接墊圖案上且包含延伸穿過週邊部分的多個延伸部分。

根據本揭露的一些實施例，所述週邊部分設置在所述第一介電層的上部表面上，且所述至少一個接墊部分連接到所述週邊部分，並從所述第一介電層的所述上部表面延伸到所述下部表面。

根據本揭露的一些實施例，所述至少一個接墊部分與所述週邊部分為一體成形。

根據本揭露的一些實施例，所述多個延伸部分的佈局面積的和實質上為所述至少一個接墊部分與所述週邊部分的佈局面積的和的3%到60%。

根據本揭露的一些實施例，所述多個延伸部分圍繞所述至少一個接墊部分的週邊。

根據本揭露的一些實施例，所述至少一個接墊部分包括嵌入於所述第一介電層中的多個接墊部分，所述週邊部分圍繞所述多個接墊部分，且所述多個延伸部分圍繞所述多個接墊部分中的每一個。

根據本揭露的一些實施例，所述接墊部分包括延伸穿過所述至少一個接墊部分的多個接墊凹口，且所述多個延伸部分圍繞所述至少一個接墊部分的週邊。

根據本揭露的一些實施例，半導體封裝包含經包封半導體裝置及重佈線結構。經包封半導體裝置包含由包封材料包封的半導體裝置。重佈線結構在經包封半導體裝置上方延伸且電性連接到半導體裝置。重佈線結構包含介電層、接墊圖案以及多個介電插塞。接墊圖案設置在介電層上，其中接墊圖案包含嵌入於介電層中的至少一個接墊部分，且接墊圖案的下部表面與遠離經包封半導體裝置的介電層的下部表面實質上共面。多個介電插塞延伸穿過接墊圖案並圍繞接墊部分。

根據本揭露的一些實施例，所述接墊圖案更包括圍繞所述至少一個接墊部分的週邊部分，以及所述多個介電插塞延伸穿過所述週邊部分。

根據本揭露的一些實施例，所述週邊部分設置在所述介電層的上部表面上，所述至少一個接墊部分從所述介電層的所述上部表面延伸到所述下部表面，以及所述至少一個接墊部分的下部表面與所述介電層的所述下部表面實質上共面。

根據本揭露的一些實施例，所述至少一個接墊部分包括嵌入於所述介電層中的多個接墊部分，且所述多個介電插塞圍繞所述多個接墊部分的週邊。

根據本揭露的一些實施例，所述至少一個接墊部分包括多個接墊部分，以及所述多個介電插塞圍繞所述多個接墊部分中的每一個。

根據本揭露的一些實施例，所述接墊部分包括延伸穿過所述至少一個接墊部分的多個接墊凹口，以及所述多個介電插塞圍繞所述至少一個接墊部分的週邊。

根據本揭露的一些實施例，所述的半導體封裝更包括安裝在所述接墊圖案的所述下部表面上的電子元件。

根據本揭露的一些實施例，所述電子元件包括電性連接器凸塊或被動裝置。

根據本揭露的一些實施例，所述經包封半導體裝置更包括：多個導電接合件，設置在所述半導體裝置周圍；以及基板，通過所述導電接合件設置在所述半導體裝置上方，其中所述包封材料包封所述導電接合件。

根據本揭露的一些實施例，製造半導體封裝的方法包含以下步驟。在載體上形成重佈線結構，其中在載體上形成重佈線結構包含以下步驟：在載體上形成第一介電層，其中第一介電層包括接墊開口；在第一介電層上形成接墊圖案，其中接墊圖案延伸到接墊開口中且包括多個孔；以及在接墊圖案上形成第二介電層，其中第二介電層填充所述孔。在重佈線結構上形成經包封半導體裝置。移除載體以顯露接墊圖案的下部表面。

根據本揭露的一些實施例，所述的製造半導體封裝的方法更包括：在所述接墊圖案的所述下部表面上安裝電子元件。

根據本揭露的一些實施例，在所述重佈線結構上形成所述經包封半導體裝置包括：在所述重佈線結構上設置半導體裝置；以及在所述重佈線結構上形成包封材料以包封所述半導體裝置。

根據本揭露的一些實施例，在所述重佈線結構上形成所述經包封半導體裝置包括：在所述包封材料形成於所述重佈線結構上之前，通過多個導電接合件安裝基板於所述半導體裝置上方，其中所述包封材料包封所述導電接合件。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

112:第一介電層

114:接墊圖案

1141:接墊部分

1142:週邊部分

1143:孔

200:載體

210:黏著層

Claims

一種半導體封裝，包括：第一介電層；接墊圖案，設置在所述第一介電層上，並包括：至少一個接墊部分，嵌入於所述第一介電層中，其中所述至少一個接墊部分的一下部表面與所述第一介電層的下部表面實質上共面；以及週邊部分，圍繞所述至少一個接墊部分；第二介電層，設置在所述接墊圖案上並包括延伸穿過所述週邊部分的多個延伸部分；以及焊料凸塊，安裝在所述至少一個接墊部分的所述下部表面並與所述下部表面接觸。
如請求項1所述的半導體封裝，其中所述週邊部分設置在所述第一介電層的上部表面上，且所述至少一個接墊部分連接到所述週邊部分，並從所述第一介電層的所述上部表面延伸到所述下部表面。
一種半導體封裝，包括：經包封半導體裝置，包括由包封材料所包封的半導體裝置；以及重佈線結構，在所述經包封半導體裝置上方延伸以及電連接到所述半導體裝置，其中所述重佈線結構包括：介電層；接墊圖案，設置在所述介電層上，其中接墊圖案包括嵌入於所述介電層中的至少一個接墊部分，以及所述接墊圖案的下部表面與遠離所述經包封半導體裝置的所述介電層的下部表面實質上共平面；多個介電插塞，延伸穿過所述接墊圖案以及圍繞所述至少一個接墊部分；以及焊料凸塊，安裝在所述至少一個接墊部分的所述下部表面並與所述下部表面接觸。
如請求項3所述的半導體封裝，其中所述接墊圖案還包括圍繞所述至少一個接墊部分的週邊部分，以及所述多個介電插塞延伸穿過所述週邊部分。
一種製造半導體封裝的方法，包括：在載體上形成重佈線結構，其中在所述載體上形成所述重佈線結構包括：在所述載體上形成第一介電層，其中所述第一介電層包括一接墊開口；在所述第一介電層上形成接墊圖案，其中所述接墊圖案延伸到所述接墊開口中以及包括圍繞所述接墊開口的多個孔；以及在所述接墊圖案上形成第二介電層，其中所述第二介電層填充所述多個孔；在所述重佈線結構上形成經包封半導體裝置；以及移除所述載體以顯露出所述接墊圖案的下部表面。
一種半導體封裝，包括：第一介電層；接墊圖案，設置在所述第一介電層上，並包括多個孔，且所述多個孔分佈在所述接墊圖案的週邊部份；第二介電層，覆蓋所述接墊圖案的所述週邊部份，其中所述多個孔被所述第二介電層的部份所填充，其中所述接墊圖案的下部表面與所述第一介電層的下部表面共面；以及焊料凸塊，安裝在所述接墊圖案的所述下部表面並與所述下部表面接觸。
一種半導體封裝，包括：第一介電層，包括接墊開口；接墊圖案，設置在所述第一介電層上並延伸進入所述第一介電層的所述接墊開口，其中所述接墊圖案的下部表面與所述第一介電層的下部表面共面，且所述接墊圖案包括延伸通過所述接墊圖案的多個孔；第二介電層，設置在所述接墊圖案上以及包括填充所述接墊圖案的所述多個孔的多個延伸部分；以及焊料凸塊，在所述接墊圖案的所述下部表面上。
如請求項7所述的半導體封裝，其中所述接墊圖案部份覆蓋所述第一介電層的上部表面的部份並延伸進入所述第一介電層所界定的接墊開口內。
一種半導體封裝，包括：重佈線結構，包括：第一介電層；接墊圖案，包括埋設在所述第一介電層內的第一部份以及連接所述第一部份的第二部份，其中所述第一部份的下部表面與第一介電層的下部表面共面；以及多個介電插塞，延伸穿過所述接墊圖案的所述第一部份以及所述第二部份；焊料凸塊，在所述第一部份的下部表面上。
一種半導體封裝，包括：重佈線結構，包括：第一介電層，包括接墊開口；接墊圖案，設置在所述第一介電層上，其中所述接墊圖案延伸進入所述接墊開口且包括延伸穿過所述接墊圖案的多個孔；以及第二介電層，在所述接墊圖案上，其中所述第二介電層填充所述多個孔；經包封半導體裝置，在所述重佈線結構上；以及電子元件，設置在遠離所述經包封半導體裝置的所述接墊圖案的下部表面上。