[go: up one dir, main page]

TWI749819B - 電荷幫浦裝置 - Google Patents

電荷幫浦裝置 Download PDF

Info

Publication number
TWI749819B
TWI749819B TW109136673A TW109136673A TWI749819B TW I749819 B TWI749819 B TW I749819B TW 109136673 A TW109136673 A TW 109136673A TW 109136673 A TW109136673 A TW 109136673A TW I749819 B TWI749819 B TW I749819B
Authority
TW
Taiwan
Prior art keywords
transistor
switch
current source
voltage
source circuit
Prior art date
Application number
TW109136673A
Other languages
English (en)
Other versions
TW202211606A (zh
Inventor
楊軍
婁佳寧
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Application granted granted Critical
Publication of TWI749819B publication Critical patent/TWI749819B/zh
Publication of TW202211606A publication Critical patent/TW202211606A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

電荷幫浦裝置包含第一至第三電流源電路、第一開關與第二開關。第一電流源電路由第一種電晶體實施，並對輸出節點提供第一電流。第一開關根據第一控制訊號選擇性地導通。當第一開關導通時，第二電流源電路自輸出節點汲取第二電流。第二開關根據第二控制訊號選擇性地導通。第一開關與第二開關中每一者由第二種電晶體實施，且第一種電晶體的耐壓高於第二種電晶體的耐壓。當第二開關導通時，第三電流源電路自輸出節點汲取第三電流。

Description

電荷幫浦裝置
本案是關於電荷幫浦裝置，尤其是關於具有高輸出電壓範圍與適用於高速應用的電荷幫浦裝置。
電荷幫浦裝置可作為控制時脈產生電路中的一電路，其用以依據偵測電路的輸出訊號產生對應的電流。為了支持壓控振盪器電路的調整範圍，電荷幫浦裝置產生的電流需具較廣的輸出範圍。另一方面，為了能適用在高速時脈電路，電荷幫浦裝置需具有較快的操作速度。然而，在現有技術中，輸出範圍與操作速度在設計上需要互相取捨。換言之，若電荷幫浦裝置具有較廣的輸出範圍，該電荷幫浦裝置的操作速度就較慢，而不適用於高速應用。反之，若電荷幫浦裝置具有較快的操作速度，該電荷幫浦裝置的輸出範圍就較小，而無法匹配於壓控振盪器電路的調整範圍。
於一些實施例中，電荷幫浦裝置包含複數個電流源電路、第一開關與第二開關。該些電流源電路包含第一電流源電路、第二電流源電路與第三電流源電路。第一電流源電路用以對輸出節點提供第一電流，並由第一種電 晶體實施。第一開關用以根據第一控制訊號選擇性地導通。當第一開關導通時，第二電流源電路用以自輸出節點汲取第二電流。第二開關用以根據第二控制訊號選擇性地導通。第一開關與第二開關中每一者由第二種電晶體實施，且第一種電晶體的耐壓高於第二種電晶體的耐壓。當第二開關導通時，第三電流源電路用以自輸出節點汲取第三電流。
有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
100,500,600:電荷幫浦裝置
110,120,130:電流源電路
250:偏壓電路
252:電流源電路
300:鎖相迴路裝置
310,410:偵測電路
320,330,420,430:電荷幫浦裝置
340,440:壓控振盪器電路
350,450:除頻電路
400:時脈資料回復裝置
610:放大器電路
C,Co:電容
CKREF,CKFB:時脈訊號
DATA:資料訊號
DN,DNB,UP,UPB:控制訊號
GND:地
IN1,IN2,IO,IO1,IO2,IP:電流
N1,N2:節點
NM1,NM2,NM13,NM14:開關
NM3~NM12,PM1~PM2:電晶體
NO:輸出節點
R,Ro:電阻
S1:參考訊號
SV:電壓訊號
V1~V4,VB:電壓
VBN,VBP,VIO:偏壓電壓
VC1,VC2:輸出訊號
VDD:電源
〔圖1〕為根據本案一些實施例繪製一種電荷幫浦裝置的示意圖；〔圖2〕為根據本案一些實施例繪製圖1的電荷幫浦裝置的電路示意圖；〔圖3〕為根據本案一些實施例繪製一種鎖相迴路裝置的示意圖；〔圖4〕為根據本案一些實施例繪製一種時脈資料回復裝置的示意圖；〔圖5〕為根據本案一些實施例繪製一種電荷幫浦裝置的示意圖；以及〔圖6〕為根據本案一些實施例繪製一種電荷幫浦裝置的示意圖。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本案的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本案之範圍與意涵。同樣地，本案亦不僅以於此說明書所示出的各種實施例為限。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。如本文所用，用語『電路系統(circuitry)』可為由至少一電路(circuit)所形成的單一系統，且用語『電路』可為由至少一個電晶體與/或至少一個主被動元件按一定方式連接以處理訊號的裝置。
如本文所用，用語『與/或』包含了列出的關聯項目中的一個或多個的任何組合。在本文中，使用第一、第二與第三等等之詞彙，是用於描述並辨別各個元件。因此，在本文中的第一元件也可被稱為第二元件，而不脫離本案的本意。為易於理解，於各圖式中的類似元件將被指定為相同標號。
圖1為根據本案一些實施例繪製一種電荷幫浦(charge pump)裝置100的示意圖。於一些實施例中，如後圖3所示，電荷幫浦裝置100可應用於鎖相迴路(phase locked loop)裝置。於一些實施例中，如後圖4所示，電荷幫浦裝置100可應用於時脈資料回復(clock and data recovery)裝置。
電荷幫浦裝置100包含電流源電路110、電流源電路120、電流源電路130、開關NM1以及開關NM2。電流源電路110的一端用以接收電源電壓VDD，且電流源電路110的另一端耦接至輸出節點NO。電流源電路110用以對輸出節點NO提供電流IP。
於此例中，電流源電路120與電流源電路130並聯耦接於輸出節點NO與地GND之間。詳細而言，電流源電路120經由開關NM1耦接至地GND，且電流源電路130由開關NM2耦接至地GND。開關NM1用以根據控制訊號UPB選擇性地導通，且開關NM2用以根據控制訊號DN選擇性地導通。當開關NM1 導通時，電流源電路120用以自輸出節點NO汲取電流IN1。當開關NM2導通時，電流源電路130用以自輸出節點NO汲取電流IN2。
於一些實施例中，控制訊號UPB與控制訊號DN關聯於一相位偵測器電路(例如為圖3的偵測電路320或圖4的偵測電路420)的多個輸出訊號。舉例來說，相位偵測器電路的一輸出訊號(例如為圖3或圖4的控制訊號UP)用於指示欲偵測的訊號(例如為圖3的時脈訊號CKREF或是圖4的資料訊號DATA)為相位領先(phase lead)，且相位偵測器電路的另一輸出訊號(例如為圖3或圖4的控制訊號DN)用於指示欲偵測的訊號為相位落後(phase lag)。於一些實施例中，控制訊號UPB相反於控制訊號UP。亦即，若控制訊號UP具有低位準(例如為邏輯值0)，控制訊號UPB具有高位準(例如為邏輯值1)。若控制訊號UP具有高位準，控制訊號UPB具有低位準。於一些實施例中，電荷幫浦裝置100可更包含一反相器電路(未示出)，其用以根據控制訊號UP產生控制訊號UPB。
於一些實施例中，輸出節點NO用以輸出電流IO。電流IO可經由其他元件(例如為圖3~4中的電阻R與/或電容C或圖6中的電阻Ro與/或電容Co)轉換為電壓訊號，以控制壓控振盪器電路。於一些實施例中，電流IO、電流IP、電流IN1、電流IN2、控制訊號UP(或控制訊號UPB)以及控制訊號DN之間的關係可整理如下表：
Figure 109136673-A0305-02-0006-1
Figure 109136673-A0305-02-0007-2
當控制訊號UP與控制訊號DN皆具有邏輯值0時，開關NM1導通，且開關NM2不導通。於此條件下，電流IO為電流IP減去電流IN1(即IO=IP-IN1)。當控制訊號UP具有邏輯值0且控制訊號DN具有邏輯值1時，開關NM1與開關NM2皆導通。於此條件下，電流IO為電流IP減去電流IN1與電流IN2之一總和(即IO=IP-IN1-IN2)。當控制訊號UP具有邏輯值1且控制訊號DN具有邏輯值0時，開關NM1與開關NM2皆不導通。於此條件下，電流IO為電流IP。當控制訊號UP與控制訊號DN皆具有邏輯值1時，開關NM1不導通，且開關NM2導通。於此條件下，電流IO為電流IP減去電流IN2(即IO=IP-IN2)。
於一些實施例中，電流源電路110、電流源電路120以及電流源電路130中每一者由第一種電晶體實施，且開關NM1與開關NM2中每一者由第二種電晶體實施，其中第一種電晶體的耐壓高於第二種電晶體的耐壓。例如，第一種電晶體可為輸入輸出(I/O)電晶體，且第二種電晶體可為核心(core)電晶體。一般來說，輸入輸出電晶體具有較高的耐壓，並通常用於實施輸入輸出介面電路。核心電晶體具有較低的臨界電壓，故可具有較快的操作速度，並通常用於實施晶片中的主要電路。
藉由上述設置方式，電源電壓VDD可設定為對應於第一種電晶體(例如為輸入輸出電晶體)可承受的高電源電壓。如此，電流IO可具有較大的輸出範圍，使得前述的電壓訊號可具有較大的電壓範圍。再者，由於開關NM1與開關NM2由第二種電晶體(例如為核心電晶體)實施，控制訊號UPB以及控制訊號DN之位準可以設定為低電壓域下的位準。因此，開關NM1與開關 NM2可具有較快的切換速度。據此，電荷幫浦裝置100可以產生具有大輸出範圍的訊號以及適合使用在高速應用。另外，電流源電路120以及電流源電路130可分別替開關NM1以及開關NM2承受來自電源電壓VDD的電壓降，故可增加開關NM1與開關NM2的可靠度。關於此處將於後參照圖2說明。上述關於第一種電晶體與第二種電晶體的種類用於示例，且本案並不以此為限。
圖2為根據本案一些實施例繪製圖1的電荷幫浦裝置100的電路示意圖。於此例中，電流源電路110包含電晶體PM1，電流源電路120包含電晶體NM3，且電流源電路130包含電晶體NM4。電晶體PM1的第一端(例如為源極)用以接收電源電壓VDD，電晶體PM1的第二端(例如為汲極)耦接至輸出節點NO並用以輸出電流IP，且電晶體PM1的控制端(例如為閘極)用以接收偏壓電壓VBP。電晶體PM1用以根據偏壓電壓VBP產生電流IP。電晶體NM3與電晶體NM4的多個第一端(例如為汲極)耦接至輸出節點NO以分別汲取電流IN1與電流IN2。電晶體NM3與電晶體NM4的多個第二端(例如為源極)分別耦接至開關NM1與開關NM2的多個第一端，且電晶體NM3與電晶體NM4的多個控制端(例如為閘極)用以接收偏壓電壓VBN。電晶體NM3與電晶體NM4用以根據偏壓電壓VBN分別產生電流IN1與電流IN2。開關NM1與開關NM2的多個第二端耦接至地GND，且開關NM1與開關NM2的多個控制端分別接收控制訊號UPB與控制訊號DN。
於此例中，電荷幫浦裝置100更包含偏壓電路250。偏壓電路250用以產生偏壓電壓VBP以偏壓電流源電路110，並用以產生偏壓電壓VBN以偏壓電流源電路120以及電流源電路130。於一些實施例中，偏壓電路250用以模擬電流源電路110、電流源電路120、電流源電路130、開關NM1與開關NM2之間的 連接方式，以產生偏壓電壓VBP與偏壓電壓VBN。舉例而言，偏壓電路250包含電流源電路252以及多個電晶體PM2與NM5~NM8，其中電流源電路252、電晶體PM2、電晶體NM5與電晶體NM6中每一者由第一種電晶體實施，且電晶體NM7與電晶體NM8中每一者由第二種電晶體實施。電流源電路252的第一端用以接收電源電壓VDD。電晶體NM5的第一端與控制端耦接至電流源電路252的第二端以產生偏壓電壓VBN。電晶體NM7的第一端耦接至電晶體NM5的第二端，電晶體NM7的第二端耦接至地GND，且電晶體NM7的控制端接收電壓VB。電晶體PM2的第一端用以接收電源電壓VDD，且電晶體PM2的第二端與控制端耦接至電晶體NM6的第一端以產生偏壓電壓VBP。電晶體NM6的第二端耦接至電晶體NM8的第一端，且電晶體NM6的控制端用以接收偏壓電壓VBN。電晶體NM8的第二端耦接至地GND，且電晶體NM8的控制端用以接收電壓VB。
如圖2所示，電晶體PM2、電晶體NM6以及電晶體NM8(或電流源電路252、電晶體NM5與電晶體NM7)之間的連接方式類似於電晶體PM1、電晶體NM3與開關NM1之間的連接方式，並類似於電晶體PM1、電晶體NM4與開關NM2之間的連接方式。於一些實施例中，電晶體PM2的尺寸與電晶體PM1的尺寸之間可設置以具有一定比例，電晶體NM6的尺寸與電晶體NM3(與/或電晶體NM4)的尺寸之間可設置以具有一定比例，且電晶體NM8的尺寸與開關NM1(與/或開關NM2)的尺寸之間可設置以具有一定比例。如此，電晶體PM2、電晶體NM6與電晶體NM8可模擬電晶體PM1、電晶體NM3~NM4與開關NM1~NM2的操作條件，以產生更為準確的偏壓電壓VBP與偏壓電壓VBN。
於一些實施例中，偏壓電壓VBN設置以限制電晶體NM7、電晶體NM8、開關NM1以及開關NM2的多個第一端之電壓不超過第二種電晶體所能 承受的耐壓。舉例而言，若第二種電晶體所能承受的耐壓為第一電壓，藉由調整電晶體NM3~電晶體NM6的尺寸，偏壓電壓VBN可設置為等於(或小於)該第一電壓。如此，電晶體NM7、電晶體NM8、開關NM1以及開關NM2的多個第一端之電壓將小於或等於該第一電壓。等效來說，電晶體NM3、電晶體NM4、電晶體NM5與電晶體NM6分別替開關NM1、開關NM2、電晶體NM7以及電晶體NM8承受來自電源電壓VDD的電壓降。如此一來，可避免由第二種電晶體實施的電晶體NM7、電晶體NM8、開關NM1以及開關NM2損壞。
上述關於偏壓電壓VBN與第二種電晶體所能承受的耐壓(即前述的第一電壓)之間的設置方式用於示例，且本案並不以此為限。上述關於電流源電路110、電流源電路120以及電流源電路130的設置方式用於示例，且本案並不以此為限。於其他實施例中，電流源電路110、電流源電路120以及電流源電路130中每一者可包含多個堆疊電晶體。
於一些實施例中，電流IN1可相同於電流IN2。於不同實施例中，電流IP可大於或等於電流IN1與電流IN2中之至少一者。上述關於電流IN1、電流IN2與電流IP的設置方式可視實際應用需求進行調整。
圖3為根據本案一些實施例繪製一種鎖相迴路裝置300的示意圖。鎖相迴路裝置300包含偵測電路310、電荷幫浦裝置320、電荷幫浦裝置330、壓控振盪器電路340、除頻電路350、電阻R與電容C。於一些實施例中，偵測電路310可為相位偵測器電路、頻率偵測器電路與/或相位頻率偵測器電路，其用於比較時脈訊號CKREF與來自除頻電路350的時脈訊號CKFB，以產生控制訊號UP與控制訊號DN。電荷幫浦裝置320根據控制訊號UP與控制訊號DN產生電流IO1至電阻R，以產生用於控制壓控振盪器電路340的一訊號。電荷幫 浦裝置330根據控制訊號UP與控制訊號DN產生電流IO2至電容C，以產生用於控制壓控振盪器電路340的另一訊號。於此例中，電荷幫浦裝置320與電荷幫浦裝置330中每一者可由圖1或圖2的電荷幫浦裝置100實施。在電荷幫浦裝置320中，電流IP1可設置為(但不限於)大於電流IN1與電流IN2。如此，可避免電荷幫浦裝置320輸出的電流IO1為負電流。在電荷幫浦裝置330中，電流IP1可設置為(但不限於)相同於電流IN1與電流IN2。
圖4為根據本案一些實施例繪製一種時脈資料回復裝置400的示意圖。時脈資料回復裝置400包含偵測電路410、電荷幫浦裝置420、電荷幫浦裝置430、壓控振盪器電路440、除頻電路450、電阻R與電容C。於一些實施例中，偵測電路410可為相位偵測器電路、頻率偵測器電路與/或相位頻率偵測器電路，其用於比較資料訊號DATA與來自除頻電路450的時脈訊號CKFB，以產生控制訊號UP與控制訊號DN。電荷幫浦裝置420根據控制訊號UP與控制訊號DN產生電流IO1至電阻R，以做為控制壓控振盪器電路440的一訊號。電荷幫浦裝置430根據控制訊號UP與控制訊號DN產生電流IO2至電容C，以做為控制壓控振盪器電路440的另一訊號。於此例中，電荷幫浦裝置420與電荷幫浦裝置430中每一者可由圖1或圖2的電荷幫浦裝置100實施。類似於圖3的例子，在電荷幫浦裝置420中，電流IP1可設置為(但不限於)大於電流IN1與電流IN2，以避免電流IO1為負電流。在電荷幫浦裝置430中，電流IP1可設置為(但不限於)相同於電流IN1與電流IN2。
圖5為根據本案一些實施例繪製的一種電荷幫浦裝置500的示意圖。相較於圖1或圖2的電荷幫浦裝置100，電荷幫浦裝置500更包含電晶體NM9與電晶體NM10，且開關NM1與開關NM2分別經由電流源電路120與電流源電路 130耦接至地GND。電晶體NM9耦接於輸出節點NO與開關NM1之間。電晶體NM10耦接於輸出節點NO與開關NM2之間。電晶體NM9與電晶體NM10可由第一種電晶體實施。於一些實施例中，圖5的電流源電路120與電流源電路130可由第一種電晶體實施。於另一些實施例中，圖5的電流源電路120與電流源電路130可由第二種電晶體實施。
詳細而言，電晶體NM9的第一端耦接至輸出節點NO，電晶體NM9的第二端耦接至開關NM1的第一端，且電晶體NM9的控制端用以接收偏壓電壓VIO。電晶體NM10的第一端耦接至輸出節點NO，電晶體NM10的第二端耦接至開關NM2的第一端，且電晶體NM10的控制端用以接收偏壓電壓VIO。開關NM1的第二端經由電流源電路120耦接至地GND，且開關NM2的第二端經由電流源電路130耦接至地GND。如前所述，電晶體NM9與電晶體NM10接收偏壓電壓VIO。類似於圖2的偏壓電壓VBN，偏壓電壓VIO可設置以限制開關NM1以及開關NM2的多個第一端之電壓不超過第二種電晶體所能承受的耐壓。舉例而言，若第二種電晶體所能承受的耐壓為第一電壓，偏壓電壓VIO可調整為等於(或小於)該第一電壓，但本案並不以此為限。
圖6為根據本案一些實施例繪製的一種電荷幫浦裝置600的示意圖。相較於圖5的電荷幫浦裝置500，電荷幫浦裝置600更包含電晶體NM11、電晶體NM12、開關NM13、開關NM14、放大器電路610、電阻Ro以及電容Co。於此例中，電流源電路110與多個電晶體NM9~NM12可由第一種電晶體實施，多個開關NM1~NM2以及多個開關NM13~NM14可由第二種電晶體實施，且電流源電路120與電流源電路130可由第一種電晶體或第二種電晶體實施。
電晶體NM11用以根據電壓訊號SV以及偏壓電壓VIO產生電壓V1。電晶體NM12用以根據電壓訊號SV以及偏壓電壓VIO產生電壓V2。開關NM13用以根據控制訊號UP選擇性地導通以根據電壓V1產生電壓V3，並傳輸電壓V3至節點N1，其中節點N1耦接於開關NM1的第二端與電流源電路120之間。開關NM14用以根據控制訊號DNB選擇性地導通以根據電壓V2產生電壓V4，並傳輸電壓V4至節點N2，其中節點N2耦接於開關NM2的第二端與電流源電路130之間。於一些實施例中，控制訊號DNB相反於控制訊號DN。亦即，若控制訊號DN具有低位準，控制訊號DNB具有高位準。若控制訊號DN具有高位準，控制訊號DNB具有低位準。
詳細而言，電晶體NM11與電晶體NM12的多個第一端耦接至放大器電路610的輸出端以接收電壓訊號SV。電晶體NM11與電晶體NM12的多個控制端接收偏壓電壓VIO。電晶體NM11的第二端耦接至開關NM13的第一端以產生電壓V1。電晶體NM12的第二端耦接至開關NM14的第一端以產生電壓V2。開關NM13的控制端用以接收控制訊號UP，且開關NM13的第二端耦接至節點N1並用以產生電壓V3。開關NM14的控制端用以接收控制訊號DNB，且開關NM14的第二端耦接至節點N2並用以產生電壓V4。於一些實施例中，多個電晶體NM9~NM14中每一者的尺寸可為(但不限於)彼此相同。電阻Ro耦接至輸出節點NO以產生輸出訊號VC1。電容Co耦接於電阻Ro與地GND之間，並用以產生輸出訊號VC2。放大器電路610的正輸入端接收參考訊號S1，放大器電路610的負輸入端耦接至放大器電路610的輸出端，且放大器電路610的輸出端用以輸出電壓訊號SV。藉由此設置方式，放大器電路610可操作為單增益緩衝器(unit gain buffer)電路，以將參考訊號S1輸出為電壓訊號SV。
於一些實施例中，參考訊號S1可為輸出訊號VC1或是輸出訊號VC2，但本案並不以此為限。於一些實施例中，參考訊號S1可為額外的一參考電壓。藉由上述設置方式，當開關NM1導通時，節點N1在開關NM1導通時的位準可接近於(或相同於)電壓V3在開關NM13導通時之位準。類似地，節點N2在開關NM2導通時的位準可接近於(或相同於)電壓V4在開關NM14導通時之位準。如此一來，當開關NM1關斷時，開關NM13導通以輸出電壓V3至節點N1，以保持節點N1的位準。同理，當開關NM2關斷時，開關NM14導通以輸出電壓V4至節點N2，以保持節點N2的位準。
應當理解，於一些實施例中，圖3的電荷幫浦裝置320與電荷幫浦裝置330中之每一者亦可由圖5的電荷幫浦裝置500或圖6的電荷幫浦裝置600實施。同理，於一些實施例中，圖4的電荷幫浦裝置420與電荷幫浦裝置430中之每一者亦可由圖5的電荷幫浦裝置500或圖6的電荷幫浦裝置600實施。
於前述的一或多個實施例中，部分電晶體為N型電晶體，且部分電晶體為P型電晶體。上述各個電晶體可由金屬氧化物場效電晶體(MOSFET)實施，但本案並不以此為限。可實施類似操作的各種類型或導電型式之電晶體皆為本案所涵蓋的範圍。
綜上所述，本案一些實施例中的電荷幫浦裝置可利用高速電晶體與可承受高耐壓的電晶體以具有高輸出範圍並可適用於高速應用。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:電荷幫浦裝置
110,120,130:電流源電路
DN,UPB:控制訊號
GND:地
NM1,NM2:開關
NO:輸出節點
IN1,IN2,IO,IP:電流
VDD:電源電壓

Claims (10)

  1. 一種電荷幫浦裝置，包含：複數個電流源電路，包含一第一電流源電路、一第二電流源電路與一第三電流源電路，其中該第一電流源電路用以對一輸出節點提供一第一電流，並由一第一種電晶體實施；一第一開關，用以根據一第一控制訊號選擇性地導通，其中當該第一開關導通時，該第二電流源電路用以自該輸出節點汲取一第二電流，該第一控制訊號相反於一相位偵測器電路的一第一輸出訊號，且該第一輸出訊號用於指示一相位領先；以及一第二開關，用以根據一第二控制訊號選擇性地導通，其中該第一開關與該第二開關中每一者由一第二種電晶體實施，該第一種電晶體的一耐壓高於該第二種電晶體的一耐壓，且當該第二開關導通時，該第三電流源電路用以自該輸出節點汲取一第三電流。
  2. 如請求項1之電荷幫浦裝置，其中該第一種電晶體為一輸入輸出電晶體，且其中該第二種電晶體為一核心(core)電晶體。
  3. 如請求項1之電荷幫浦裝置，其中該第二電流源電路與該第三電流源電路分別經由該第一開關與該第二開關耦接至地。
  4. 如請求項3之電荷幫浦裝置，其中該第二電流源電路與該第三電流源電路中每一者由該第一種電晶體實施。
  5. 如請求項1之電荷幫浦裝置，其中該第二控制訊號為該相位偵測器電路中用於指示一相位落後的一第二輸出訊號。
  6. 如請求項1之電荷幫浦裝置，更包含： 一偏壓電路，用以產生一第一偏壓電壓以偏壓該第一電流源電路，並用以產生一第二偏壓電壓以偏壓該第二電流源電路與該第三電流源電路。
  7. 如請求項6之電荷幫浦裝置，其中該偏壓電路用於模擬該些電流源電路、該第一開關與該第二開關之間的一連接方式，以產生該第一偏壓電壓與該第二偏壓電壓。
  8. 如請求項1之電荷幫浦裝置，更包含：一第一電晶體，用以接收一偏壓電壓，並耦接於該輸出節點與該第一開關之間；以及一第二電晶體，用以接收該偏壓電壓，並耦接於該輸出節點與該第二開關之間，其中該第二電流源電路耦接於該第一開關與地之間，且該第三電流源電路耦接於該第二開關與地之間。
  9. 如請求項8之電荷幫浦裝置，其中該第一電晶體與該第二電晶體中每一者由該第一種電晶體實施，且該第二電流源電路與該第三電流源電路中每一者由該第一種電晶體或該第二種電晶體實施。
  10. 如請求項8之電荷幫浦裝置，更包含：一第三電晶體，用以根據一電壓訊號與該偏壓電壓產生一第一電壓；一第四電晶體，用以根據該電壓訊號與該偏壓電壓產生一第二電壓；一第三開關，用以根據一第三控制訊號選擇性地導通，以根據該第一電壓輸出一第三電壓至耦接於該第一開關與該第二電流源電路之間的一第一節點，其中該第三控制訊號相反於該第一控制訊號； 一第四開關，用以根據一第四控制訊號選擇性地導通，以根據該第二電壓輸出一第四電壓至耦接於該第二開關與該第三電流源電路之間的一第二節點，其中該第四控制訊號相反於該第二控制訊號；一放大器電路，用以根據一參考訊號產生該電壓訊號；一電阻，耦接至該輸出節點，並用以產生一輸出訊號；以及一電容，耦接於該電阻與地之間。
TW109136673A 2020-09-10 2020-10-22 電荷幫浦裝置 TWI749819B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010949721.2 2020-09-10
CN202010949721.2A CN114172363B (zh) 2020-09-10 2020-09-10 电荷泵装置

Publications (2)

Publication Number Publication Date
TWI749819B true TWI749819B (zh) 2021-12-11
TW202211606A TW202211606A (zh) 2022-03-16

Family

ID=80470885

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109136673A TWI749819B (zh) 2020-09-10 2020-10-22 電荷幫浦裝置

Country Status (3)

Country Link
US (1) US11581807B2 (zh)
CN (1) CN114172363B (zh)
TW (1) TWI749819B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200737660A (en) * 2006-03-31 2007-10-01 Realtek Semiconductor Corp Charge pump circuit, clock generator, and related method thereof
TW200919978A (en) * 2007-10-24 2009-05-01 Ind Tech Res Inst Frequency synthesizer and calibration device thereof
TW201412022A (zh) * 2012-09-05 2014-03-16 Realtek Semiconductor Corp 鎖相迴路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193347A (ja) * 2007-02-02 2008-08-21 Matsushita Electric Ind Co Ltd 電流ミラー回路、およびチャージポンプ回路
US7715262B2 (en) * 2007-04-24 2010-05-11 Novelics, Llc Hybrid DRAM
CN101335521B (zh) 2007-06-29 2012-06-13 北京朗波芯微技术有限公司 用于锁相环的电荷泵
JP5325591B2 (ja) * 2009-01-28 2013-10-23 ラピスセミコンダクタ株式会社 発振回路
US8581647B2 (en) * 2011-11-10 2013-11-12 Qualcomm Incorporated System and method of stabilizing charge pump node voltage levels
CN103389771B (zh) * 2013-07-26 2016-08-10 上海华虹宏力半导体制造有限公司 低功耗电压调节电路
US9331569B1 (en) * 2015-01-14 2016-05-03 Mediatek Inc. Current generating circuit, current generating method, charge pumping circuit and charge pumping method
US9948312B2 (en) * 2016-02-29 2018-04-17 Texas Instruments Incorporated Phase lock loop with a digital charge pump
US9929643B2 (en) * 2016-03-31 2018-03-27 Nxp B.V. Charge pump circuit and method for operating a charge pump circuit
CN108471225B (zh) * 2018-04-26 2019-12-10 电子科技大学 一种用于旁路开关的电压检测控制电路
CN111181383B (zh) * 2018-11-09 2021-01-26 茂达电子股份有限公司 电源开关电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200737660A (en) * 2006-03-31 2007-10-01 Realtek Semiconductor Corp Charge pump circuit, clock generator, and related method thereof
TW200919978A (en) * 2007-10-24 2009-05-01 Ind Tech Res Inst Frequency synthesizer and calibration device thereof
TW201412022A (zh) * 2012-09-05 2014-03-16 Realtek Semiconductor Corp 鎖相迴路

Also Published As

Publication number Publication date
US11581807B2 (en) 2023-02-14
CN114172363A (zh) 2022-03-11
TW202211606A (zh) 2022-03-16
US20220077774A1 (en) 2022-03-10
CN114172363B (zh) 2023-11-03

Similar Documents

Publication Publication Date Title
JP5960228B2 (ja) ダイナミックバイアスを有するｒｆバッファ回路
US7969191B2 (en) Low-swing CMOS input circuit
US7825720B2 (en) Circuit for a low power mode
US11677400B2 (en) Level shifter circuit and method of operating the same
CN102484417B (zh) 适用于选择性地直流或交流耦合的集成电路
CN103346784B (zh) 一种用于锁相环的匹配型电荷泵电路
US20150137881A1 (en) High-Voltage-Tolerant Pull-Up Resistor Circuit
TWI789186B (zh) 雙模電路及其操作方法
CN112715005A (zh) 具有n型上拉晶体管和低电压输出摆幅的发送器电路
US8558581B2 (en) Analog rail-to-rail comparator with hysteresis
US11695339B2 (en) Dual mode supply circuit and method
TWI749819B (zh) 電荷幫浦裝置
CN101567690B (zh) 用低电压输入驱动的快速响应锁相回路充电泵
CN104734493A (zh) 电荷泵
CN119853396A (zh) 偏置启动控制模块、滤波模块、电路、系统、设备和车辆
US20060145749A1 (en) Bias circuit having reduced power-up delay
US12026028B2 (en) Preventing reverse-current flow when an integrated circuit operates using power supplies of different magnitudes
TW201444275A (zh) 差分信號驅動器
US8344779B2 (en) Comparator circuit with hysteresis, test circuit, and method for testing
TWI840749B (zh) 具有多位準輸出的輸出電路與其比較電路
JP2016019284A (ja) 信号調整回路及び方法
JP5694850B2 (ja) スタートアップ回路
US10915125B2 (en) Electronic device and power transmission circuit of same
CN106849646B (zh) 一种具有抗辐照特性的低抖动电荷泵
EP3716481A1 (en) Tuning cell for capacitively tuning digitally-controlled oscillator core