[go: up one dir, main page]

TWI748481B - 半導體元件及其形成方法 - Google Patents

半導體元件及其形成方法 Download PDF

Info

Publication number
TWI748481B
TWI748481B TW109117798A TW109117798A TWI748481B TW I748481 B TWI748481 B TW I748481B TW 109117798 A TW109117798 A TW 109117798A TW 109117798 A TW109117798 A TW 109117798A TW I748481 B TWI748481 B TW I748481B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
vertical
transfer gate
front side
trench isolation
Prior art date
Application number
TW109117798A
Other languages
English (en)
Other versions
TW202127644A (zh
Inventor
洪豐基
楊敦年
劉人誠
吳尉壯
陳彥瑜
余治寬
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202127644A publication Critical patent/TW202127644A/zh
Application granted granted Critical
Publication of TWI748481B publication Critical patent/TWI748481B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種影像感測器元件。光偵測器設置於半導體基底中， 且轉移電晶體設置於光偵測器上方。轉移電晶體包含具有橫向部分及垂直部分的轉移閘極，橫向部分在半導體基底的前側上方延伸，垂直部分延伸至半導體基底的前側下方的第一深度。閘極介電質將橫向部分及垂直部分與半導體基底分隔開。背側溝渠隔離結構自半導體基底的背側延伸至半導體基底的前側下方的第二深度。背側溝渠隔離結構橫向地包圍光偵測器，且第二深度小於第一深度，使得轉移電晶體的垂直部分的最下部部分具有與背側溝渠隔離結構的最上部部分的垂直重疊部分。

Description

半導體元件及其形成方法
本發明實施例是有關於一種半導體元件及其形成方法。
互補金屬氧化物半導體(Complementary metal-oxide semiconductor；CMOS)影像感測器用於諸如(例如)相機、平板電腦、智慧型電話等等的各種現代電子元件中。CMOS影像感測器可為前側照明(front-side illuminated；FSI)或背側照明(back-side illuminated；BSI)的。相較於FSI CMOS影像感測器，BSI CMOS影像感測器具有更佳靈敏度、更佳角度響應以及更大金屬佈線靈活性。
根據本揭露的實施例，一種半導體元件，包括半導體基底、光偵測器、轉移閘極、閘極介電質以及背側溝渠隔離結構。半導體基底包含前側及背側。光偵測器設置於所述半導體基底中。轉移閘極設置於所述光偵測器上方，所述轉移閘極具有橫向部分且具有垂直部分，所述橫向部分在所述半導體基底的所述前 側上方延伸，所述垂直部分自所述橫向部分延伸至所述半導體基底的所述前側下方的第一深度。閘極介電質將所述轉移閘極的所述橫向部分及所述垂直部分與所述半導體基底分隔開。背側溝渠隔離結構自所述半導體基底的所述背側延伸至所述半導體基底的所述前側下方的第二深度，所述背側溝渠隔離結構橫向地包圍所述光偵測器及所述轉移閘極，且所述第二深度小於所述第一深度，使得所述背側溝渠隔離結構的最上部部分具有與所述轉移閘極的所述垂直部分的最下部部分的垂直重疊部分。
根據本揭露的實施例，一種半導體元件的形成方法，包括：在半導體基底中形成分別對應於多個畫素的多個光偵測器；形成摻雜區，所述摻雜區橫向地包圍畫素且將所述畫素的光偵測器與多個相鄰畫素的多個光偵測器分隔開；在多個對應畫素上方形成多個轉移閘極電極，其中所述畫素的轉移閘極電極包含橫向部分及垂直部分，所述橫向部分在所述半導體基底的前側上方延伸，所述垂直部分自所述橫向部分延伸至所述半導體基底的所述前側下方的第一深度；形成背側溝渠結構，所述背側溝渠結構延伸至所述半導體基底的背側中且橫向地包圍所述畫素，所述背側溝渠結構實質上對準至所述摻雜區且接觸所述摻雜區，且小於整個延伸穿過所述半導體基底；以及藉由介電質來填充所述背側溝渠結構以形成背側溝渠隔離結構，所述背側溝渠隔離結構的最上部部分具有與所述轉移閘極電極的所述垂直部分的最下部部分的垂直重疊部分。
根據本揭露的實施例，一種半導體元件，包括半導體基底、摻雜區、轉移閘極、光偵測器、浮置擴散區以及背側溝渠隔 離結構。半導體基底包含前側及背側。摻雜區設置於所述半導體基底中且橫向地包圍所述半導體基底的畫素區，所述摻雜區自所述半導體基底的所述前側延伸至所述半導體基底的所述前側之下的第一深度。轉移閘極設置於所述半導體基底的所述畫素區上方，所述轉移閘極具有橫向部分且具有垂直部分，所述橫向部分在所述半導體基底的所述前側上方延伸，所述垂直部分延伸至所述半導體基底的所述前側下方的第二深度，其中閘極介電質將所述轉移閘極的所述橫向部分及所述垂直部分與所述半導體基底分隔開。光偵測器設置於所述畫素區中且設置於所述半導體基底中，所述光偵測器包含集極區，所述集極區具有在所述轉移閘極的所述橫向部分下方延伸的第一摻雜類型且設置至所述轉移閘極的所述垂直部分的第一側。浮置擴散區設置於所述畫素區中且設置於所述半導體基底中，所述浮置擴散區具有所述第一摻雜類型且設置至所述轉移閘極的所述垂直部分的第二側，所述浮置擴散區藉由通道區與所述集極區間隔開，所述通道區沿著所述轉移閘極的所述垂直部分的所述第二側延伸。背側溝渠隔離結構自所述半導體基底的所述背側延伸至所述半導體基底的所述前側下方的第三深度，所述背側溝渠隔離結構橫向地包圍所述光偵測器，且所述第三深度小於所述第一深度，使得所述轉移閘極的所述垂直部分的最下部部分具有與所述背側溝渠隔離結構的最上部部分的垂直重疊部分。
100、200、300、400、600:影像感測器
102:畫素
102a:第一畫素
102b:第二畫素
102c:第三畫素
102d:第四畫素
104、1406:半導體基底
104b:背側
104f:前側
106:光偵測器
106a:第一光偵測器
106b:第二光偵測器
106c:第三光偵測器
106d:第四光偵測器
107:塊狀區
107a:第一塊狀區
107b:第二塊狀區
107c:第三塊狀區
107d:第四塊狀區
110:集極區
110a:第一集極區
110b:第二集極區
110c:第三集極區
110d:第四集極區
112:轉移電晶體
112a:第一轉移電晶體
112b:第二轉移電晶體
112c:第三轉移電晶體
112d:第四轉移電晶體
113:轉移閘極介電層
114a:第一橫向部分
114b:第二橫向部分
114c:第三橫向部分
114d:第四橫向部分
116:垂直部分
116a:第一垂直部分
116b:第二垂直部分
116c:第三垂直部分
116d:第四垂直部分
120:浮置節點
120a:第一浮置節點
121a:第一通道區
122:背側溝渠隔離結構
122a:第二軸線或平面
122as:成角度及/或漸縮側壁
122h:水平部分
122v、202v、302v:垂直區段
122vs:垂直側壁
124:內連線結構
126、1404:電線
128:接點
130:通孔
132:金屬間介電層
134:濾色器
134a:第一濾色器
134b:第二濾色器
136:微透鏡
136a:第一微透鏡
136b:第二微透鏡
138:入射光
202:摻雜區
202a:第一軸線或平面
204:階梯狀特徵
302:背側介電質襯裡
304:背側介電層
306:屏蔽件
308:蝕刻終止層
312:側壁間隔件
500、800:電路圖
502:重設電晶體
504:電源
506:源極隨耦器電晶體
508:輸出
510:列選擇電晶體
900、1000、1100、1200、1300、1400、1500、1600、1700:橫截面視圖
1002:溝渠硬罩幕
1004:溝渠
1102:轉移閘極層
1402:積體電路晶片
1502:罩幕
1504:背側溝渠結構
1800:方塊圖
1802、1804、1806、1808、1810、1812、1814、1816:動作
d1:第一深度
d2:第二深度
d3:第三深度
do:垂直重疊距離
h1:高度
ts:整個厚度
A-A':截面線
DT:深度
WT:寬度
結合隨附圖式閱讀以下實施方式時會最佳地理解本揭露 內容的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，為論述清楚起見，可任意增大或減小各種特徵的尺寸。
圖1A示出絕緣體上半導體(semiconductor-on-insulator)影像感測器的一些實施例的橫截面視圖。
圖1B示出圖1A的影像感測器的一些實施例的簡化頂部佈局，其中每一畫素包含具有單一垂直閘極電極部分的轉移電晶體。
圖1C示出圖1A的影像感測器的一些其他實施例的簡化頂部佈局，其中每一畫素包含具有多個垂直閘極電極部分的轉移電晶體。
圖2A示出影像感測器的一些更詳細實施例的橫截面視圖。
圖2B示出圖2A的影像感測器的一些實施例的簡化頂部佈局，其中每一畫素包含具有單一垂直閘極電極部分的轉移電晶體。
圖3A示出影像感測器的一些更詳細實施例的橫截面視圖。
圖3B示出圖3A的影像感測器的一些實施例的簡化頂部佈局。
圖4A示出包含在零閘極-源極電壓下正常導通(normally ON)的空乏模式垂直轉移閘極電晶體的影像感測器的一些更詳細實施例的橫截面視圖。
圖4B及圖4C示出圖4A的影像感測器的一些實施例的簡化頂部佈局。
圖5示出影像感測器的一些實施例的電路圖。
圖6示出影像感測器的一些更詳細實施例的橫截面視圖。
圖7示出對應於圖6的影像感測器的一些實施例的簡化頂部 佈局。
圖8提供根據與圖6至圖7一致的一些實施例的影像感測器的電路圖。
圖9至圖17示出用於形成影像感測器的方法的一些實施例的一系列橫截面視圖。
圖18示出圖9至圖17的方法的一些實施例的方塊圖。
本揭露內容提供用於實施本揭露內容的不同特徵的許多不同實施例或實例。下文描述組件及配置的具體實例以簡化本揭露內容。當然，此等具體實例僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或第二特徵上形成可包含第一特徵與第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成以使得第一特徵與第二特徵可能不直接接觸的實施例。此外，本揭露內容可在各種實例中重複附圖標號及/或字母。此重複是出於簡單及清楚的目的，且本身並不規定所論述的各種實施例及/或組態之間的關係。
另外，為易於描述，本文中可使用諸如「在......之下(beneath)」、「在......下方(below)」、「下部(lower)」、「在......之上(above)」、「上部(upper)」以及類似者的空間相對術語來描述如圖式中所示出的一個部件或特徵與另一部件或特徵的關係。除圖式中所描繪的定向之外，空間相對術語意欲涵蓋元件在使用或操作中的不同定向。設備可以其他方式定向(旋轉90度或處於其 他定向)且本文中所使用的空間相對描述詞可同樣相應地進行解譯。
CMOS影像感測器用於諸如(例如)相機、平板電腦、智慧型電話等等的各種現代電子元件中。CMOS影像感測器包含以列及行配置於半導體基底上的畫素陣列。當入射光打在畫素上時，光的強度及/或色彩產生各別畫素的各別電訊號，且此等電訊號用來構建數位影像。理想情況下，來自每一畫素的電訊號將精確地僅對應於入射於所述畫素上的光，然而，來自一個畫素的光中的一些可能經由反射或折射「洩漏(leak)」至其他畫素，及/或在一個畫素處產生的電載子可能經由基底「洩漏」至另一畫素。此等及其他問題可能以各種方式體現，且可在一些情境中稱為串擾(cross-talk)、光暈(blooming)等。
為限制此等效應，影像感測器包含相鄰畫素之間的背側隔離結構。一些背側隔離結構可自半導體基底的背側延伸穿過基底的整個厚度。儘管此類隔離結構提供良好隔離，然而已瞭解，此類結構使所得影像感測器易遭受開裂(crack)。因此，在本揭露內容的一些態樣中，背側隔離結構在未完全穿過基底延伸(例如，背側隔離結構僅部分地延伸至半導體基底中)的情況下自基底的背側朝向基底的前側延伸。另外，在此等實施例中，畫素的多個電晶體中的一或多者包含閘極電極，閘極電極具有向下延伸至基底的前側中的垂直部分。背側隔離結構具有與閘極電極的垂直部分的垂直重疊部分。此垂直重疊部分提供相鄰畫素之間的相當良好的隔離且降低開裂的風險，使得影像感測器可具有光偵測器之間的較高光學隔離及電隔離且可以高良率來製造。
圖1A及圖1B(現在同時參看所述圖1A及所述圖1B)描繪影像感測器100的一些實施例。更特定而言，圖1A示出影像感測器100的橫截面視圖，且圖1B示出影像感測器100的對應頂視圖，如由截面線A-A'所指示。應瞭解，圖1A及圖1B為簡化圖式，且其他未示出特徵通常存在於實際實施方案中。另外，儘管圖1B繪示徑向設置於中心點周圍的四個畫素，但在其他實施例中，可使用其他配置--例如可在中心點周圍配置三個畫素、五個畫素等；或在其他實施例中畫素可不具有中心點。
影像感測器100包含配置於半導體基底104中或上方的多個畫素。在所示出實例中，畫素102包含以柵格狀方式配置的第一畫素102a、第二畫素102b、第三畫素102c以及第四畫素102d，但總體而言可存在任何數目個畫素。由於多個畫素102通常具有彼此相同的特徵，故以下描述將在理解第一畫素102a的每一所描述特徵適用於其他個別畫素中的每一者的情況下來談論第一畫素102a，而非分別提出每一個別畫素的每一特徵。另外，應瞭解，雖然多個畫素102中的每一者通常具有彼此相同的特徵，但多個畫素(例如，第一畫素102a)中的一或多者可具有可相對於其他畫素(例如，第二畫素102b、第三畫素102c以及第四畫素102d)的佈局而略微旋轉及/或更改的佈局，例如以便將多個畫素102以柵格狀方式「平鋪(tile)」在一起。
第一畫素102a包含第一光偵測器106a。第一光偵測器106a由光接面(photojunction)定義，其中基底104的第一塊狀區107a與第一集極(collector)區110a接觸。第一塊狀區107a與第一集極區110a具有相反摻雜類型，使得光接面可例如為PN 接面或其他合適的光接面。舉例而言，第一塊狀區107a可為p型且第一集極區110a可為n型。第二畫素102b、第三畫素102c以及第四畫素102d分別包含第二光偵測器106b、第三光偵測器106c以及第四光偵測器106d；所述第二光偵測器106b、所述第三光偵測器106c以及所述第四光偵測器106d分別包含第二塊狀區107b、第三塊狀區107c以及第四塊狀區107d；以及第二集極區110b、第三集極區110c以及第四集極區110d。
第一畫素102a更包含設置於第一光偵測器106a上方的第一轉移電晶體112a。第一轉移電晶體112a包括轉移閘極電極，所述轉移閘極電極包含在半導體基底104的前側104f上方延伸的第一橫向部分114a，及延伸至半導體基底104的前側104f下方的第一深度d1的第一垂直部分116a。第一垂直部分116a突出至第一集極區110a中，但藉由轉移閘極介電層113與第一集極區110a分隔開。轉移閘極介電層113可為或包括例如二氧化矽、高介電常數(k)介電質及/或一些其他合適的介電質。第一浮置節點120a具有與第一集極區110a相同的摻雜類型及與第一塊狀區107a相反的摻雜類型，使得第一通道區121a在第一塊狀區107a中與第一轉移閘極電極的第一垂直部分116a並排地延伸。第一轉移閘極電極可為或包括例如摻雜多晶矽及/或一些其他合適的導電材料，諸如金屬，包括銅、鎢、鋁或其他金屬。所示出實施例亦分別示出第二轉移電晶體112b、第三轉移電晶體112c以及第四轉移電晶體112d；所述第二轉移電晶體112b、所述第三轉移電晶體112c以及所述第四轉移電晶體112d分別具有第二橫向部分114b及第二垂直部分116b；第三橫向部分114c及第三垂直部分116c；以及 第四橫向部分114d及第四垂直部分116d。
背側溝渠隔離結構122自半導體基底104的背側104b延伸至半導體基底104的前側104f下方的第二深度d2，且橫向地包圍個別畫素的個別塊狀區以將多個光偵測器彼此電隔離且光學隔離。因此，背側溝渠隔離結構122自基底104的背側104b部分地朝向基底104的前側104f延伸，但不穿過基底104的整個厚度ts。背側溝渠隔離結構122可例如為或包括二氧化矽及/或一些其他合適的介電質。背側溝渠隔離結構包含若干環形結構，其中每一環形結構橫向地包圍對應畫素的塊狀區，且多個環形結構彼此拼接以提供柵格狀幾何形狀給背側溝渠隔離結構。
第二深度d2小於第一深度d1，使得第一轉移電晶體電極的第一垂直部分116a的最下部部分與背側溝渠隔離結構122的最上部部分具有垂直重疊距離do。在一些實施例中，第一深度d1與第二深度d2的比例在大約1.05至2.0範圍內，及/或垂直重疊距離do在第一深度d1的5%至50%範圍內，及/或垂直重疊距離do在第二深度d2的5%至50%範圍內。在一些實施例中，第一深度d1在525奈米至1200奈米範圍內(且在一些實施例中為大約600奈米)，第二深度d2在500奈米至1000奈米範圍內(且在一些實施例中為大約500奈米)，且垂直重疊距離do在25奈米至700奈米範圍內(且在一些實施例中為大約100奈米)。另外，在一些實施例中，背側溝渠隔離結構122的高度h1在基底104的整個厚度ts的大約25%至基底104的整個厚度ts的大約95%範圍內，且在一些實施例中，垂直重疊距離do可在h1的大約5%至h1的大約50%範圍內。
內連線結構124設置於基底104的前側104f上方。內連線結構124包含堆疊於轉移電晶體上方的多個電線126、多個接點128以及多個通孔130。電線126及/或通孔130可為或包括相同材料、鋁銅、鋁、銅、一些其他合適的導電材料，或前述的任何組合。接點128可為或包括例如鎢、銅、鋁銅、一些其他合適的導電材料，或前述的任何組合。金屬間介電層132包圍電線126、接點128、通孔130以及基底104的前側上的其他結構。金屬間介電層132可為或包括例如二氧化矽、低k介電質、碳化矽、氮化矽、一些其他合適的介電質，或前述的任何組合。
在一些實施例中，舉例而言，多個畫素102被配置為偵測不同波長的入射光，諸如紅光、綠光以及藍光。為有助於此偵測，畫素包含濾色器134(例如，第一畫素102a上方的第一濾色器134a、第二畫素102b上方的第二濾色器134b)及各別微透鏡136(第一畫素102a上方的第一微透鏡136a、第二畫素102b上方的第二微透鏡136b)。各種濾色器134例如根據拜耳濾波器(Bayer-filter)圖案來對不同波長的光進行濾波，使得多個畫素102偵測不同波長的光。因此，例如在操作期間，入射光138打在第一微透鏡136a上、經導引穿過對入射光138進行濾波的第一濾色器134a，且接著經濾波的光朝向第一畫素102a的第一光偵測器106a行進。經濾波的光接著與第一光偵測器106a相互作用以變換成電訊號，所述電訊號藉由畫素的電路(包含第一轉移電晶體112a及內連線結構124)來處理。因此，多個畫素102可經由此等電訊號共同產生數位影像資料。
由於背側溝渠隔離結構122具有與第一轉移閘極電極的 第一垂直部分116a的垂直重疊(垂直重疊距離do)，故影像感測器100可具有第一光偵測器106a、第二光偵測器106b、第三光偵測器106c以及第四光偵測器106d之間的高光學隔離及高電隔離。高光學隔離可得到第一光偵測器106a、第二光偵測器106b、第三光偵測器106c以及第四光偵測器106d之間的低串擾及高調變轉移函數(modulation transfer function)。高電隔離可得到高滿井容量(full well capacity)且因此可得到高抗光暈，同時亦高效地製造。另外，儘管背側溝渠隔離結構122可原則上整個穿過基底104，但限制背側溝渠隔離結構的範圍限制了基底104開裂的風險，使得所示出的實施方案可提供比一些其他途徑更高的良率。
儘管圖1B示出其中每一畫素包含具有單一垂直閘極電極部分的轉移電晶體的實例，但轉移電晶體亦可包含多個垂直閘極電極部分。因此，圖1C示出其中每一畫素包含具有兩個垂直閘極電極部分的轉移電晶體的另一實例。舉例而言，第一畫素包含第一轉移電晶體，所述第一轉移電晶體包含具有兩個第一垂直部分116a的閘極電極，所述兩個第一垂直部分116a在第一閘極電極的第一橫向部分114a下方間隔開。額外垂直閘極電極部分的存在可有助於使得電荷能夠更快地自光偵測器轉移至浮置節點。然而，如先前在圖1B中所示出的具有單一垂直閘極電極部分的實施例可在一些情況下提供具有更小佔據面積的畫素。
參看圖2A，提供影像感測器200的一些更詳細實施例的橫截面視圖。圖2B提供與圖2A一致的頂視圖的實例。影像感測器200可包括圖1A至圖1C中的影像感測器100的一些態樣(且反之亦然)；且因此，上文關於圖1A至圖1C所解釋的特徵亦適用 於圖2A至圖2B中的影像感測器200。
如圖2A至圖2B中所示出，在一些實施例中，背側溝渠隔離結構122可具有成角度(angled)及/或漸縮(tapered)側壁122as，而非具有垂直側壁122vs的背側溝渠隔離結構122(亦參見圖1A)，所述成角度及/或漸縮側壁122as愈靠近基底的前側104f則愈窄且愈靠近基底的背側104b則愈寬。另外，第一轉移閘極電極的第一垂直部分116a亦可為成角度的或漸縮的，使得第一垂直部分116a的最底部部分具有較窄側壁，而第一垂直部分116a的上部部分具有較寬側壁。另外，在一些實施例中，背側溝渠隔離結構122可具有水平部分122h，而第一塊狀區107a並非直接接觸第一濾色器134a(如先前在圖1A中所示出)，所述水平部分122h覆蓋基底的背側104b以將基底104的第一塊狀區107a與第一濾色器134a分隔開。因此，在圖2A中，背側溝渠隔離結構122包括建立柵格狀結構以將多個畫素102彼此分隔開的多個垂直區段122v，以及覆蓋基底的背側104b的水平部分122h。
除上文關於圖1A至圖1C所解釋的特徵之外，圖2A至圖2B的影像感測器200更包括摻雜區202，所述摻雜區202包含自基底的前側104f延伸至第三深度d3的多個垂直區段202v。摻雜區202設置於背側溝渠隔離結構122上方且橫向地包圍塊狀區107以形成類似於背側溝渠隔離結構122的柵格狀結構，藉此有助於進一步將畫素的第一光偵測器106a、第二光偵測器106b、第三光偵測器106c以及第四光偵測器106d彼此隔離。在一些實施例中，第三深度d3等於第二深度d2，因此摻雜區與背側溝渠隔離結構122的垂直區段122v的最上部部分接觸。因此，在一些實施例 中，摻雜區202及背側溝渠隔離結構122共同跨越基底104的整個厚度ts。摻雜區202具有與塊狀區107相同且與浮置節點120及集極區110相反的摻雜類型。舉例而言，在一些實施例中，浮置節點120及集極區110可各自為n型半導體材料，且塊狀區107及摻雜區202為p型半導體材料。在一些實施例中，摻雜區202可具有大於塊狀區107的摻雜濃度--例如，摻雜區202可具有在1e16每立方公分至1e18每立方公分範圍內的第一摻雜濃度，且塊狀區107可具有在1e16每立方公分至1e18每立方公分範圍內的第二摻雜濃度。
在一些實施例中，背側溝渠隔離結構122的多個垂直區段122v各自具有第一寬度，且摻雜區202的垂直區段202v各自具有與第一寬度相等的第二寬度，但第二寬度亦可小於或大於第一寬度。另外，歸因於摻雜區202及背側溝渠隔離結構122所形成的方式，摻雜區202可延伸，因此柵格狀結構的多個垂直區段202v具有對應於第一軸線或平面202a的中心軸線，且背側溝渠隔離結構122可延伸，因此柵格狀結構的垂直區段122v具有對應於第二軸線或平面122a的中心軸線，所述第二軸線或平面122a自第一軸線或平面202a略微偏移。此偏移可產生於在用以製造此等結構的微影製程期間出現的較小未對準，從而導致背側溝渠隔離結構122的側壁及/或中心軸線與摻雜區202的側壁及/或中心軸線未對準/偏移。另外，歸因於摻雜區202及背側溝渠隔離結構122所形成的方式，摻雜區202可具有向下延伸超過背側溝渠隔離結構122的最上部表面的最底部表面，使得第三深度d3略微大於第二深度d2，從而在摻雜區202的下部部分中產生階梯狀特徵204。
同樣，背側溝渠隔離結構122與轉移閘極電極的垂直部分116之間的垂直重疊(垂直重疊距離do)提供了具有光偵測器106之間的高光學隔離及高電隔離的影像感測器200。高光學隔離可得到第一光偵測器106a、第二光偵測器106b、第三光偵測器106c以及第四光偵測器106d之間的低串擾及高調變轉移函數。高電隔離可得到高滿井容量且因此可得到高抗光暈，同時亦高效地製造。
參看圖3A，提供影像感測器300的一些更詳細實施例的橫截面視圖，而圖3B提供與圖3A一致的頂視圖。影像感測器300可包括圖1A至圖1C中的影像感測器100的一些態樣(且反之亦然)，及/或圖2A至圖2B中的影像感測器200的一些態樣(且反之亦然)；且因此，上文關於圖1A至圖1C及/或圖2A至圖2B所解釋的特徵亦適用於圖3A至圖3B中的影像感測器300。
除先前所論述的特徵之外，圖3A至圖3B中的轉移電晶體亦包含設置於轉移閘極電極的側壁上的側壁間隔件312。側壁間隔件312可為或包括例如二氧化矽、氮化矽、一些其他合適的介電質，或前述的任何組合。
另外，影像感測器300的背側溝渠隔離結構122由背側介電質襯裡302及背側介電層304定義。背側介電質襯裡302鑲襯基底104的背側且將背側溝渠隔離結構的背側介電層304與基底104的塊狀區107分隔開。背側介電質襯裡302可例如為或包括高k介電層及/或一些其他合適的介電質。背側介電層304可例如為或包括二氧化矽及/或一些其他合適的介電質。背側介電層304覆蓋基底104的背側上的背側介電質襯裡302且容納屏蔽件306。
屏蔽件306防止自基底104的背側接收到的輻射照射於背側溝渠隔離結構122上。另外，屏蔽件306的側壁將自基底104的背側接收到的輻射朝向第一光偵測器106a、第二光偵測器106b、第三光偵測器106c以及第四光偵測器106d反射以減小串擾且增強影像感測器的量子效率。屏蔽件306包含多個區段，所述屏蔽件306的多個區段獨立於背側溝渠隔離結構122的多個區段且分別位於背側溝渠隔離結構122的多個區段之下。屏蔽件306可例如為或包括金屬及/或一些其他合適的反射性材料。
內連線結構124包含設置於金屬間介電(inter-metal dielectric；IMD)層132內的多個電線126、多個接點128、多個通孔130，所述IMD層132堆疊於基底104的前側上且藉由多個蝕刻終止層308彼此分隔開。IMD層132及蝕刻終止層308共同定義基底104的前側上的前側介電層。IMD層132可為或包括例如二氧化矽、低k介電質、一些其他合適的介電質，或前述的任何組合。蝕刻終止層308可為或包括例如氮化矽、碳化矽、一些其他合適的蝕刻終止材料，或前述的任何組合。
參看圖4A，提供影像感測器400的一些更詳細實施例的橫截面視圖，而圖4B提供與圖4A一致的頂視圖。影像感測器400可包括圖1A至圖1C中的影像感測器100的一些態樣(且反之亦然)，及/或圖2A至圖2B中的影像感測器200的一些態樣(且反之亦然)，及/或圖3A至圖3B中的影像感測器300的一些態樣(且反之亦然)；且因此，上文關於圖1A至圖1C及/或圖2A至圖2B及/或圖3A至圖3B所解釋的特徵亦適用於圖4A至圖4B中的影像感測器400。
圖4A至圖4C共同描繪其中垂直轉移電晶體為空乏模式(depletion mode)電晶體的實例。因此，如圖4C中所繪示，在閘極電極的一些部分下方，集極區110a可為n型且可在第一浮置節點120a與第一集極110a之間持續延伸。因此，在不存在正閘極-源極電壓的情況下，轉移電晶體為「導通」(導電)的，且為了使電晶體截止，施加閘極-源極電壓以使來自閘極電極下方的集極區110a的載子空乏，藉此夾止(pinch off)電晶體且將第一浮置節點120a與第一集極區110a隔離。
參看圖5，提供包含圖1A至圖1B的影像感測器的一些實施例的電路圖500。
如所繪示，圖5的影像感測器包含一或多個畫素102，所述一或多個畫素102具有藉助於轉移電晶體112而電性連接的一或多個對應的光偵測器106。光偵測器106累積來自入射於光偵測器106上的光子的電荷(例如，電子)。轉移電晶體112選擇性地將電荷自光偵測器106轉移至影像感測器。重設電晶體502電連接於電源504與浮置節點之間以選擇性地清除浮置節點處的電荷。源極隨耦器(source follower)電晶體506電連接於電源504與輸出508之間，且藉由浮置節點120閘控，以允許在不移除電荷的情況下觀測到浮置節點120處的電荷。列選擇電晶體510電連接於源極隨耦器電晶體506與輸出508之間以選擇性地輸出與浮置節點120處的電壓成比例的電壓。
在圖5的影像感測器的使用期間，畫素102經暴露於光學影像持續預定積分時段。在此時間段內，畫素102藉由累積與光偵測器106的集極區(未繪示)中的光強度成比例的電荷來記 錄入射於光偵測器106上的光的強度。在預定積分時段之後，針對光偵測器106中的每一者讀取所累積電荷的量。在一些實施例中，藉由瞬時激活重設電晶體502以清除儲存於浮置節點120處的電荷來讀取光偵測器106的所累積電荷的量。此後，激活列選擇電晶體510，且藉由激活轉移電晶體112持續預定轉移時段來將光偵測器106的所累積電荷轉移至浮置節點120。在預定轉移時段期間，監測輸出508處的電壓。在預定轉移時段之後，在輸出508處觀測到的電壓的改變與在光偵測器106處所記錄的光的強度成比例。
圖6及圖7(現在同時參看所述圖6及所述圖7)描繪影像感測器600的一些實施例。更特定而言，圖6示出影像感測器600的橫截面視圖，且圖7示出影像感測器600的對應頂視圖，如由截面線A-A'所指示。圖6及圖7類似於圖1A至圖1B，不同之處在於圖1A至圖1B示出其中每一畫素具有單獨浮置擴散節點的情況，而圖6至圖7示出其中單一浮置節點120被多個畫素中的每一者共用的情況。在圖6至圖7中，單一浮置擴散節點120具有下部表面，所述下部表面與位於單一浮置節點120正下方的垂直區段302v的最上部表面形成接面。
圖8提供根據與圖6至圖7一致的一些實施例的影像感測器600的電路圖800。如所繪示，影像感測器600包含一或多個光偵測器(光偵測器106a至光偵測器106d)，所述一或多個光偵測器分別藉助於對應轉移電晶體(轉移電晶體112a至轉移電晶體112d)而電性連接至浮置節點120。光偵測器106a至光偵測器106d累積來自入射於光偵測器106a至光偵測器106d上的光子的電荷 (例如，電子)。轉移電晶體112a至轉移電晶體112d分別選擇性地將電荷自光偵測器106a至光偵測器106d轉移至浮置節點120。重設電晶體502電連接於電源504與浮置節點120之間以選擇性地清除浮置節點120處的電荷。源極隨耦器電晶體506電連接於電源504與輸出508之間，且藉由浮置節點120閘控，以允許在不移除電荷的情況下觀測到浮置節點120處的電荷。列選擇電晶體510電連接於源極隨耦器電晶體506與輸出508之間以選擇性地輸出與浮置節點120處的電壓成比例的電壓。
在影像感測器600的使用期間，影像感測器600經暴露於光學影像持續預定積分時段。在此時間段內，影像感測器600藉由累積與光偵測器106a至光偵測器106d的集極區(未繪示)中的光強度成比例的電荷來記錄入射於光偵測器106a至光偵測器106d上的光的強度。在預定積分時段之後，針對光偵測器106a至光偵測器106d中的每一者讀取所累積電荷的量。在一些實施例中，藉由瞬時激活重設電晶體502以清除儲存於浮置節點120處的電荷來讀取光偵測器的所累積電荷的量。此後，激活列選擇電晶體510，且藉由激活對應光偵測器(例如，第一光偵測器106a)的轉移電晶體(例如，第一轉移電晶體112a)持續預定轉移時段來將光偵測器(例如，第一光偵測器106a)的所累積電荷轉移至浮置節點120。在預定轉移時段期間，監測輸出508處的電壓。隨著電荷轉移，輸出508處的電壓改變。在預定轉移時段之後，在輸出508處觀測到的電壓的改變與在光偵測器處所記錄的光的強度成比例。接著可類似地量測入射於其他光偵測器(例如，光偵測器106b至光偵測器106d)上的光。
參看圖9至圖17，提供用於形成影像感測器的方法的一些實施例的一系列橫截面視圖900至橫截面視圖1700。
如藉由圖9的橫截面視圖900所示出，在基底104中進行一系列選擇性摻雜製程以形成集極區110a、集極區110b以及摻雜區202。基底104包含前側104f及背側104b，且可例如為塊狀單晶矽基底、絕緣體上半導體(semiconductor or insulator；SOI)基底，或一些其他合適的半導體基底。
集極區110a、集極區110b獨立於畫素，且共用共同摻雜類型，所述共同摻雜類型與塊狀區107及摻雜區202的摻雜類型相反。舉例而言，塊狀區107及摻雜區202可具有p型摻雜，且集極區110a、集極區110b可具有n型摻雜。舉例而言，摻雜區202可具有在1e16每立方公分至1e18每立方公分範圍內的摻雜濃度，塊狀區107可具有在1e16每立方公分至1e18每立方公分範圍內的摻雜濃度，且集極區110a、集極區110b可具有在1e16每立方公分至1e18每立方公分範圍內的摻雜濃度。
在一些實施例中，選擇性摻雜製程藉由選擇性離子植入或一些其他合適的選擇性摻雜製程來進行。舉例而言，可進行第一選擇性離子植入以形成集極區110a、集極區110b，且可隨後進行第二選擇性離子植入以形成摻雜區202。選擇性離子植入可例如包括藉由微影形成光阻罩幕、利用適當位置上的光阻罩幕在基底104中進行離子植入，以及移除光阻罩幕。
如藉由圖10的橫截面視圖1000所示出，溝渠硬罩幕1002形成於半導體基底104的前側104f上。溝渠硬罩幕1002具有所形成的轉移閘極電極的溝渠的佈局。溝渠硬罩幕1002可例如藉由 沈積硬罩幕層且隨後使所述硬罩幕層圖案化成溝渠硬罩幕1002來形成。溝渠硬罩幕1002可為或包括例如氮化矽及/或一些其他合適的硬罩幕材料。
亦藉由圖10的橫截面視圖1000所示出，在半導體基底104的前側104f中進行蝕刻。利用就位的溝渠硬罩幕1002進行蝕刻，且形成獨立於畫素102且分別位於畫素102處的多個溝渠1004。在一些實施例中，第一蝕刻形成具有約250奈米(nm)至450奈米、約250奈米至350奈米、約350奈米至450奈米或一些其他合適的值的深度DT的溝渠1004。另外，在一些實施例中，第一蝕刻形成具有約80奈米至150奈米、約80奈米至105奈米、約105奈米至150奈米或一些其他合適的值的寬度WT的溝渠1004。
如藉由圖11的橫截面視圖1100所示出，轉移閘極介電層113形成於基底104上。轉移閘極介電層113可為或包括例如二氧化矽及/或一些其他合適的介電質。另外，轉移閘極介電層113可例如藉由臨場蒸汽產生(in situ steam generation；ISSG)、氣相沈積或一些其他合適的生長及/或沈積製程來形成。
亦藉由圖11的橫截面視圖1100所示出，轉移閘極層1102形成於轉移閘極介電層113上方。轉移閘極層1102可例如為或包括摻雜多晶矽及/或一些其他合適的導電材料。轉移閘極層1102可例如藉由氣相沈積及/或一些其他合適的沈積製程來形成。
如藉由圖12的橫截面視圖1200所示出，使轉移閘極層1102(參見圖11)圖案化以形成獨立於畫素102a、畫素102b且分別位於畫素102a、畫素102b處的多個轉移閘極電極。轉移閘極 電極可例如具有如圖1B及/或圖2B及/或圖3B及/或圖4A中所繪示的頂部佈局。在一些實施例中，用於使轉移閘極層1102圖案化的製程包括：1)沈積抗反射塗層(antireflective coating；ARC)；2)藉由微影/蝕刻製程使ARC及轉移閘極層1102圖案化；以及3)移除ARC。然而，其他製程亦可適用。
亦藉由圖12的橫截面視圖1200所示出，多個浮置節點120形成於塊狀區107中。多個浮置節點120可獨立於畫素102a、畫素102b且分別位於畫素102a、畫素102b處。浮置節點120可例如具有如圖1B及/或圖2B及/或圖3B及/或圖4A中所繪示的頂部佈局。浮置節點120可例如藉由選擇性離子植入及/或一些其他合適的選擇性摻雜製程來形成。選擇性離子植入可例如包括藉由微影形成光阻罩幕、利用就位的光阻罩幕進行離子植入，以及移除光阻罩幕。
如藉由圖13的橫截面視圖1300所示出，金屬間介電層132形成於轉移閘極電極上方。金屬間介電層132可例如為或包括二氧化矽、低k介電質及/或一些其他合適的介電質。在一些實施例中，用於形成金屬間介電層132的製程包括：1)沈積金屬間介電層132；以及2)在金屬間介電層132的頂部表面中進行平坦化。如藉由圖13的橫截面視圖1300所進一步示出，內連線結構124形成於金屬間介電層132中及/或金屬間介電層132上方。內連線結構124包括多個電線126、多個接點128以及多個通孔130。
如藉由圖14的橫截面視圖1400所示出，將圖13的結構垂直地翻轉且接合至積體電路(integrated circuit；IC)晶片1402。所述接合可例如為或包括混合接合或一些其他合適的接合。IC晶 片1402僅經部分地繪示，但包括半導體基底1406以及沿著頂部表面的多個電線1404。IC晶片1402的電線1404與內連線結構124的電線126相配，且提供內連線結構124與IC晶片1402之間的電耦接。
如藉由圖15的橫截面視圖1500所示出，罩幕1502形成於基底的背側上，且利用就位的罩幕進行蝕刻以形成背側溝渠結構1504。在一些實施例中，蝕刻為提供具有實質上垂直側壁的背側溝渠結構的乾式蝕刻，而在其他實施例中，蝕刻具有賦予側壁漸縮輪廓(例如，接近基底的背側更寬，且愈靠近基底的前側愈窄)的水平分量。
如藉由圖16的橫截面視圖1600所示出，形成介電質以填充背側溝渠結構1504，藉此形成背側溝渠隔離結構122。在一些實施例中，例如經由化學氣相沈積(chemical vapor deposition；CVD)製程、電漿氣相沈積製程(plasma vapor deposition process；PVD)或旋塗製程來形成介電質。介電質與摻雜區202接觸以提供相鄰畫素之間的電隔離及光學隔離。當形成時，介電質的最上部部分具有與閘極電極的垂直部分的最下部部分的垂直重疊部分。此配置有助於限制在基底104中形成不合需求的開裂的風險，且提供相鄰畫素之間的良好電隔離及光學隔離。
如藉由圖17的橫截面視圖1700所示出，濾色器134a、濾色器134b以及微透鏡136a、微透鏡136b接著形成於基底的背側上。
儘管參看一方法來描述圖9至圖17，但應瞭解，圖9至圖17中所繪示的結構不限於所述方法，而是可與所述方法獨立分 開。另外，儘管圖9至圖17經描述為一系列動作，但應瞭解，此等動作並非限制性的，而在其他實施例中，可改變動作的次序，且所揭露的方法亦適用於其他結構。在一些實施例中，可整個或部分地省略所示出及/或描述的一些動作。
參看圖18，提供圖9至圖17的方法的一些實施例的方塊圖1800。
在動作1802處，形成對應於半導體基底中的畫素的光偵測器，且形成橫向地包圍光偵測器及將相鄰光偵測器彼此分隔開的摻雜區。參見例如圖9。
在動作1804處，在基底的前側中形成溝渠。所述溝渠延伸至光偵測器中。參見例如圖10。
在動作1806處，形成閘極介電質及閘極電極材料以填充溝渠。使閘極電極材料圖案化以在對應畫素上方形成轉移閘極電極。參見例如圖11至圖12。
在動作1808處，內連線結構形成於半導體基底的前側上方。參見例如圖13。
在動作1810處，將積體晶片接合至內連線結構的上部表面。參見例如圖14。
在動作1812處，形成延伸至半導體基底的背側中的背側溝渠結構。背側溝渠結構實質上對準至摻雜區且接觸所述摻雜區，且不完全延伸穿過基底。參見例如圖15。
在動作1814處，背側溝渠結構填充有介電質以形成背側溝渠隔離結構。背側溝渠隔離結構的最上部部分具有與摻雜區的最下部部分的垂直重疊部分。參見例如圖16。
在動作1816處，濾色器及微透鏡形成於半導體基底的背側上。參見例如圖17。
儘管在本文中將圖18的方塊圖1800示出及描述為一系列動作或事件，但應瞭解，不應以限制性意義來解譯此類動作或事件的所示出排序。舉例而言，除本文中所示出及/或描述的動作或事件之外，一些動作可與其他動作或事件以不同次序及/或同時發生。另外，並非可要求所有所示出的動作以實施本文中描述的一或多個態樣或實施例，且本文中所描繪的動作中的一或多者可在一或多個單獨動作及/或階段中進行。
在一些實施例中，本申請案是關於一種影像感測器元件。光偵測器設置於半導體基底中，且轉移電晶體設置於光偵測器上方。所述轉移電晶體包含具有橫向部分及垂直部分的轉移閘極，所述橫向部分在所述半導體基底的前側上方延伸，所述垂直部分延伸至所述半導體基底的所述前側下方的第一深度。閘極介電質將所述橫向部分及所述垂直部分與所述半導體基底分隔開。背側溝渠隔離結構自所述半導體基底的背側延伸至所述半導體基底的所述前側下方的第二深度。所述背側溝渠隔離結構橫向地包圍所述光偵測器，且所述第二深度小於所述第一深度，使得所述轉移電晶體的所述垂直部分的最下部部分具有與所述背側溝渠隔離結構的最上部部分的垂直重疊部分。在實施例中，所述第一深度與所述第二深度的比例在大約1.05至2範圍內。在實施例中，所述第一深度在525奈米與1200奈米之間，且所述第二深度在500奈米與1000奈米之間。在實施例中，半導體元件更包括摻雜區，自所述半導體基底的所述前側延伸至所述第二深度以接觸所述背 側溝渠隔離結構的所述最上部部分。在實施例中，所述背側溝渠隔離結構包含垂直隔離區段，所述垂直隔離區段沿所述垂直隔離區段的中心軸具有第一寬度，且所述摻雜區具有垂直摻雜區段，所述垂直摻雜區段沿所述垂直摻雜區段的中心軸具有第二寬度，其中所述垂直隔離區段的所述中心軸自所述垂直摻雜區段的所述中心軸偏移。在實施例中，所述摻雜區具有最底部表面，所述最底部表面向下延伸至所述半導體基底的所述前側下方的第三深度，所述摻雜區延伸超過所述背側溝渠隔離結構的最上部表面，使得所述第三深度略微大於所述第二深度，從而在所述摻雜區的下部部分中產生階梯狀特徵。在實施例中，所述背側溝渠隔離結構包含介電材料的環形結構，所述介電材料的所述環形結構直接接觸所述半導體基底。在實施例中，所述轉移閘極包含兩個垂直部分，所述兩個垂直部分自所述橫向部分延伸至所述半導體基底的所述前側下方的所述第一深度，其中所述兩個垂直部分由所述介電材料的所述環形結構橫向地包圍且彼此橫向地間隔開。在實施例中，所述背側溝渠隔離結構包含介電材料的環形結構，所述元件更包括襯裡，將所述介電材料的所述環形結構與所述半導體基底分隔開。在實施例中，半導體元件更包括摻雜區，所述摻雜區自所述半導體基底的所述前側延伸至所述第二深度以接觸所述襯裡的最上部部分。在實施例中，所述襯裡具有第一寬度，且所述摻雜區具有與所述第一寬度相等的第二寬度。在實施例中，所述背側溝渠隔離結構包含垂直隔離區段，所述垂直隔離區段沿所述垂直隔離區段的中心軸具有第一寬度，且所述摻雜區具有垂直摻雜區段，所述垂直摻雜區段沿所述垂直摻雜區段的中心軸具有 第二寬度，其中所述垂直隔離區段的所述中心軸自所述垂直摻雜區段的所述中心軸偏移。
在一些實施例中，本申請案提供一種方法。在所述方法中，分別對應於多個畫素的多個光偵測器形成於半導體基底中。形成橫向地包圍且將相鄰光偵測器彼此分隔開的摻雜區。轉移閘極電極形成於對應畫素上方，其中轉移閘極電極包含橫向部分及垂直部分，所述橫向部分在所述半導體基底的前側上方延伸，所述垂直部分延伸至所述半導體基底的所述前側下方的第一深度。形成延伸至所述半導體基底的背側中的背側溝渠結構，所述背側溝渠結構實質上對準至所述摻雜區且接觸所述摻雜區，且小於整個延伸穿過所述半導體基底。所述背側溝渠結構填充有介電質以形成背側溝渠隔離結構，所述背側溝渠隔離結構的最上部部分具有與所述轉移閘極電極的所述垂直部分的最下部部分的垂直重疊部分。在實施例中，形成所述多個轉移閘極電極包括：形成進入所述半導體基底的前側的多個溝渠，所述多個溝渠延伸至所述多個光偵測器中；形成鑲襯所述多個溝渠的閘極介電質；在所述閘極介電質上方形成閘極電極材料以填充所述多個溝渠；以及使所述閘極電極材料圖案化以形成所述多個轉移閘極電極。在實施例中，方法更包括：在所述半導體基底的所述前側上方及所述多個轉移閘極電極上方形成內連線結構。在實施例中，方法更包括：在所述形成所述背側溝渠結構之前將積體晶片接合至所述內連線結構的上部表面。在實施例中，方法更包括：在形成所述背側溝渠隔離結構之後，在所述半導體基底的所述背側上形成濾色器；在所述半導體基底的所述背側的對面形成微透鏡在所述濾色器 上。
在一些實施例中，本申請案進一步提供一種元件。所述元件包含半導體基底，所述半導體基底包含前側及背側。摻雜區設置於所述半導體基底中且橫向地包圍所述半導體基底的畫素區。所述摻雜區自所述半導體基底的所述前側延伸至所述半導體基底的所述前側之下的第一深度。轉移閘極設置於所述半導體基底的所述畫素區上方。所述轉移閘極具有在所述半導體基底的所述前側上方延伸的橫向部分，且具有延伸至所述半導體基底的所述前側下方的第二深度的垂直部分。閘極介電質將所述轉移閘極的所述橫向部分及所述垂直部分與所述半導體基底分隔開。光偵測器設置於所述畫素區中且設置於所述半導體基底中。所述光偵測器包含集極區，所述集極區具有在所述轉移閘極的所述橫向部分下方延伸的第一摻雜類型且設置至所述轉移閘極的所述垂直部分的第一側。浮置擴散區設置於所述畫素區中且設置於所述半導體基底中。所述浮置擴散區具有所述第一摻雜類型且設置至所述轉移閘極的所述垂直部分的第二側。所述浮置擴散區藉由通道區與所述集極區間隔開，所述通道區沿著所述轉移閘極的所述垂直部分的所述第二側延伸。背側溝渠隔離結構自所述半導體基底的所述背側延伸至所述半導體基底的所述前側下方的第三深度。所述背側溝渠隔離結構橫向地包圍所述光偵測器，且所述第三深度小於所述第一深度，使得所述轉移閘極的所述垂直部分的最下部部分具有與所述背側溝渠隔離結構的最上部部分的垂直重疊部分。在實施例中，所述背側溝渠隔離結構為介電材料的環形結構，且襯裡將所述介電材料的環形結構與所述半導體基底分隔開。在 實施例中，所述背側溝渠隔離結構包含垂直隔離區段，所述垂直隔離區段沿所述垂直隔離區段的中心軸具有第一寬度，且所述摻雜區具有垂直摻雜區段，所述垂直摻雜區段沿所述垂直摻雜區段的中心軸具有第二寬度，其中所述垂直隔離區段的所述中心軸自所述垂直摻雜區段的所述中心軸偏移。
前文概述若干實施例的特徵，使得所屬技術領域中具有通常知識者可更好地理解本揭露內容的態樣。所屬技術領域中具有通常知識者應瞭解，其可易於使用本揭露內容作為設計或修改用於實施本文中所引入的實施例的相同目的且/或達成相同優點的其他製程及結構的基礎。所屬技術領域中具有通常知識者亦應認識到，此類等效構造並不脫離本揭露內容的精神及範圍，且所屬技術領域中具有通常知識者可在不脫離本揭露內容的精神及範圍的情況下在本文中作出各種改變、替代以及更改。
100:影像感測器
102:畫素
102a:第一畫素
102b:第二畫素
104:半導體基底
104b:背側
104f:前側
106a:第一光偵測器
106b:第二光偵測器
107a:第一塊狀區
107b:第二塊狀區
110a:第一集極區
110b:第二集極區
112a:第一轉移電晶體
112b:第二轉移電晶體
113:轉移閘極介電層
114a:第一橫向部分
114b:第二橫向部分
116a:第一垂直部分
116b:第二垂直部分
120a:第一浮置節點
121a:第一通道區
122:背側溝渠隔離結構
122vs:垂直側壁
124:內連線結構
126:電線
128:接點
130:通孔
132:金屬間介電層
134:濾色器
134a:第一濾色器
134b:第二濾色器
136:微透鏡
136a:第一微透鏡
136b:第二微透鏡
138:入射光
d1:第一深度
d2:第二深度
do:垂直重疊距離
h1:高度
ts:整個厚度
A-A':截面線

Claims (10)

  1. 一種半導體元件，包括：半導體基底，包含前側及背側；光偵測器，設置於所述半導體基底中；轉移閘極，設置於所述光偵測器上方，所述轉移閘極具有橫向部分且具有垂直部分，所述橫向部分在所述半導體基底的所述前側上方延伸，所述垂直部分自所述橫向部分延伸至所述半導體基底的所述前側下方的第一深度；閘極介電質，將所述轉移閘極的所述橫向部分及所述垂直部分與所述半導體基底分隔開；以及背側溝渠隔離結構，自所述半導體基底的所述背側延伸至所述半導體基底的所述前側下方的第二深度，所述背側溝渠隔離結構橫向地包圍所述光偵測器及所述轉移閘極，且所述第二深度小於所述第一深度，使得所述背側溝渠隔離結構的最上部部分具有與所述轉移閘極的所述垂直部分的最下部部分的垂直重疊部分。
  2. 如請求項1所述的半導體元件，更包括：摻雜區，自所述半導體基底的所述前側延伸至所述第二深度以接觸所述背側溝渠隔離結構的所述最上部部分。
  3. 如請求項2所述的半導體元件，其中所述背側溝渠隔離結構包含垂直隔離區段，所述垂直隔離區段沿所述垂直隔離區段的中心軸具有第一寬度，且所述摻雜區具有垂直摻雜區段，所述垂直摻雜區段沿所述垂直摻雜區段的中心軸具有第二寬度，其中所述垂直隔離區段的所述中心軸自所述垂直摻雜區段的所述中心軸偏移。
  4. 如請求項3所述的半導體元件，其中所述摻雜區具有最底部表面，所述最底部表面向下延伸至所述半導體基底的所述前側下方的第三深度，所述摻雜區延伸超過所述背側溝渠隔離結構的最上部表面，使得所述第三深度略微大於所述第二深度，從而在所述摻雜區的下部部分中產生階梯狀特徵。
  5. 如請求項1所述的半導體元件，其中所述背側溝渠隔離結構包含環形結構，所述環形結構直接接觸所述半導體基底。
  6. 如請求項5所述的半導體元件，其中所述轉移閘極包含兩個垂直部分，所述兩個垂直部分自所述橫向部分延伸至所述半導體基底的所述前側下方的所述第一深度，其中所述兩個垂直部分由所述環形結構橫向地包圍且所述兩個垂直部分彼此橫向地間隔開。
  7. 如請求項1所述的半導體元件，其中所述背側溝渠隔離結構包含環形結構，所述半導體元件更包括：襯裡，將所述環形結構與所述半導體基底分隔開。
  8. 一種半導體元件的形成方法，包括：在半導體基底中形成分別對應於多個畫素的多個光偵測器；形成摻雜區，所述摻雜區橫向地包圍畫素且將所述畫素的光偵測器與多個相鄰畫素的多個光偵測器分隔開；在多個對應畫素上方形成多個轉移閘極電極，其中所述畫素的轉移閘極電極包含橫向部分及垂直部分，所述橫向部分在所述半導體基底的前側上方延伸，所述垂直部分自所述橫向部分延伸至所述半導體基底的所述前側下方的第一深度；形成背側溝渠結構，所述背側溝渠結構延伸至所述半導體基 底的背側中且橫向地包圍所述畫素，所述背側溝渠結構實質上對準至所述摻雜區且接觸所述摻雜區，且小於整個延伸穿過所述半導體基底；以及藉由介電質來填充所述背側溝渠結構以形成背側溝渠隔離結構，所述背側溝渠隔離結構的最上部部分具有與所述轉移閘極電極的所述垂直部分的最下部部分的垂直重疊部分。
  9. 如請求項8所述的方法，其中形成所述多個轉移閘極電極包括：形成進入所述半導體基底的前側的多個溝渠，所述多個溝渠延伸至所述多個光偵測器中；形成鑲襯所述多個溝渠的閘極介電質；在所述閘極介電質上方形成閘極電極材料以填充所述多個溝渠；以及使所述閘極電極材料圖案化以形成所述多個轉移閘極電極。
  10. 一種半導體元件，包括：半導體基底，包含前側及背側；摻雜區，設置於所述半導體基底中且橫向地包圍所述半導體基底的畫素區，所述摻雜區自所述半導體基底的所述前側延伸至所述半導體基底的所述前側之下的第一深度；轉移閘極，設置於所述半導體基底的所述畫素區上方，所述轉移閘極具有橫向部分且具有垂直部分，所述橫向部分在所述半導體基底的所述前側上方延伸，所述垂直部分延伸至所述半導體基底的所述前側下方的第二深度，其中閘極介電質將所述轉移閘極的所述橫向部分及所述垂直部分與所述半導體基底分隔開； 光偵測器，設置於所述畫素區中且設置於所述半導體基底中，所述光偵測器包含集極區，所述集極區具有在所述轉移閘極的所述橫向部分下方延伸的第一摻雜類型且設置至所述轉移閘極的所述垂直部分的第一側；浮置擴散區，設置於所述畫素區中且設置於所述半導體基底中，所述浮置擴散區具有所述第一摻雜類型且設置至所述轉移閘極的所述垂直部分的第二側，所述浮置擴散區藉由通道區與所述集極區間隔開，所述通道區沿著所述轉移閘極的所述垂直部分的所述第二側延伸；以及背側溝渠隔離結構，自所述半導體基底的所述背側延伸至所述半導體基底的所述前側下方的第三深度，所述背側溝渠隔離結構橫向地包圍所述光偵測器，且所述第三深度小於所述第一深度，使得所述轉移閘極的所述垂直部分的最下部部分具有與所述背側溝渠隔離結構的最上部部分的垂直重疊部分。
TW109117798A 2020-01-03 2020-05-28 半導體元件及其形成方法 TWI748481B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/733,433 2020-01-03
US16/733,433 US11437420B2 (en) 2020-01-03 2020-01-03 Image sensor with overlap of backside trench isolation structure and vertical transfer gate

Publications (2)

Publication Number Publication Date
TW202127644A TW202127644A (zh) 2021-07-16
TWI748481B true TWI748481B (zh) 2021-12-01

Family

ID=76432336

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109117798A TWI748481B (zh) 2020-01-03 2020-05-28 半導體元件及其形成方法

Country Status (5)

Country Link
US (4) US11437420B2 (zh)
KR (1) KR102405486B1 (zh)
CN (1) CN113078175B (zh)
DE (1) DE102020100097B4 (zh)
TW (1) TWI748481B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020013817A (ja) * 2018-07-13 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
TWI890682B (zh) * 2019-06-26 2025-07-21 日商索尼半導體解決方案公司 半導體裝置及其製造方法
US11355537B2 (en) * 2019-10-16 2022-06-07 Omnivision Technologies, Inc. Vertical gate structure and layout in a CMOS image sensor
US11437420B2 (en) * 2020-01-03 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with overlap of backside trench isolation structure and vertical transfer gate
KR102791695B1 (ko) * 2020-04-29 2025-04-07 에스케이하이닉스 주식회사 이미지 센서
KR20220063830A (ko) * 2020-11-10 2022-05-18 삼성전자주식회사 이미지 센서
FR3125918A1 (fr) * 2021-07-28 2023-02-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Capteur d’images
JP7510396B2 (ja) * 2021-08-17 2024-07-03 キヤノン株式会社 光電変換装置、その製造方法及び機器
US20230299106A1 (en) * 2022-03-16 2023-09-21 Taiwan Semiconductor Manufacturing Company Ltd. Image sensor integrated circuit with isolation structure and method
KR20250026251A (ko) * 2022-06-24 2025-02-25 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자 및 촬상 장치
CN115274722B (zh) 2022-06-30 2025-02-07 豪威科技(上海)有限公司 图像传感器及其制作方法
US20240021641A1 (en) * 2022-07-14 2024-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric structure for small pixel designs
US12532560B2 (en) 2022-07-25 2026-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure with multiple components to increase image sensor performance
US20240072090A1 (en) * 2022-08-26 2024-02-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked cmos image sensor
US20250120209A1 (en) * 2023-10-04 2025-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor device and method of manufacturing the same
US20250261467A1 (en) * 2024-02-12 2025-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Dual deep trench isolation structure for image sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160086984A1 (en) * 2014-09-19 2016-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Approach for Reducing Pixel Pitch using Vertical Transfer Gates and Implant Isolation Regions
US9425343B2 (en) * 2013-09-03 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image sensor device
CN106169488A (zh) * 2015-05-22 2016-11-30 台湾积体电路制造股份有限公司 用于使用全局快门捕获的背侧照明（bsi）互补金属氧化物半导体（cmos）图像传感器的垂直转移栅极结构
US9812482B2 (en) * 2015-12-28 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Frontside illuminated (FSI) image sensor with a reflector

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080185596A1 (en) * 2007-02-02 2008-08-07 Tpo Displays Corp. System for displaying images
JP5286691B2 (ja) * 2007-05-14 2013-09-11 三菱電機株式会社 フォトセンサー
KR101867488B1 (ko) * 2012-01-10 2018-06-14 삼성전자주식회사 이미지 센서
KR101931658B1 (ko) 2012-02-27 2018-12-21 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
KR101989567B1 (ko) * 2012-05-31 2019-06-14 삼성전자주식회사 이미지 센서
US9356061B2 (en) * 2013-08-05 2016-05-31 Apple Inc. Image sensor with buried light shield and vertical gate
KR102209097B1 (ko) * 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102252647B1 (ko) * 2014-07-11 2021-05-17 삼성전자주식회사 이미지 센서의 픽셀 및 이미지 센서
JP2016025255A (ja) * 2014-07-22 2016-02-08 株式会社東芝 半導体装置とその製造方法
KR102435057B1 (ko) 2014-08-06 2022-08-23 삼성전자주식회사 픽셀, 이를 포함하는 이미지 센서, 및 상기 이미지 센서를 포함하는 휴대용 전자 장치
KR102212138B1 (ko) * 2014-08-19 2021-02-04 삼성전자주식회사 이미지 센서의 단위 픽셀과 이를 포함하는 픽셀 어레이
JP6924703B2 (ja) * 2015-03-05 2021-08-25 ダートマス カレッジ イメージセンサ画素のゲートレスリセット
US9812488B2 (en) 2015-05-19 2017-11-07 Taiwan Semiconductor Manufacturing Company Ltd. Backside illuminated image sensor and method of manufacturing the same
US9859325B2 (en) * 2015-11-13 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Complementary metal-oxide-semiconductor (CMOS) image sensor with silicon and silicon germanium
US10109666B2 (en) * 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
US10566380B2 (en) * 2017-10-18 2020-02-18 Omnivision Technologies, Inc. Image sensor with dual trench isolation structures at different isolation structure depths
US10797091B2 (en) * 2018-05-31 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor imaging device having improved dark current performance
US10790322B1 (en) * 2019-08-19 2020-09-29 Omnivision Technologies, Inc. Image sensor for infrared sensing and fabrication method thereof
US11437420B2 (en) * 2020-01-03 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with overlap of backside trench isolation structure and vertical transfer gate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425343B2 (en) * 2013-09-03 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image sensor device
US20160086984A1 (en) * 2014-09-19 2016-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Approach for Reducing Pixel Pitch using Vertical Transfer Gates and Implant Isolation Regions
CN106169488A (zh) * 2015-05-22 2016-11-30 台湾积体电路制造股份有限公司 用于使用全局快门捕获的背侧照明（bsi）互补金属氧化物半导体（cmos）图像传感器的垂直转移栅极结构
US9812482B2 (en) * 2015-12-28 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Frontside illuminated (FSI) image sensor with a reflector

Also Published As

Publication number Publication date
US20250185400A1 (en) 2025-06-05
US20210210532A1 (en) 2021-07-08
US11791361B2 (en) 2023-10-17
CN113078175B (zh) 2024-03-22
US20220367537A1 (en) 2022-11-17
KR20210088394A (ko) 2021-07-14
TW202127644A (zh) 2021-07-16
US20230361143A1 (en) 2023-11-09
DE102020100097B4 (de) 2023-07-06
US12255219B2 (en) 2025-03-18
DE102020100097A1 (de) 2021-07-08
CN113078175A (zh) 2021-07-06
US11437420B2 (en) 2022-09-06
KR102405486B1 (ko) 2022-06-08

Similar Documents

Publication Publication Date Title
TWI748481B (zh) 半導體元件及其形成方法
US11581352B2 (en) Increased optical path for long wavelength light by grating structure
TWI675466B (zh) 互補式金屬－氧化物－半導體影像感測器及影像感測器的形成方法
US11158664B2 (en) Band-pass filter for stacked sensor
JP7595037B2 (ja) イメージセンサ及びその形成方法
US20230207582A1 (en) Photo diode with dual backside deep trench isolation depth
CN107275352B (zh) 光电转换装置以及照相机
TWI742013B (zh) 影像感測器結構及其形成方法
TWI691066B (zh) 像素感測器、其形成方法及影像感測器
CN106972036A (zh) 集成电路及其形成方法
US12170302B2 (en) Increased optical path for long wavelength light by grating structure
CN102651381A (zh) 半导体器件
US12278254B2 (en) Band-pass filter for stacked sensor
KR20230141394A (ko) 이미지 센서 성능을 증가시키기 위한 격리 구조체
TWI717795B (zh) 影像感測器及其形成方法
TWI710126B (zh) 影像感測器、用於影像感測器的半導體結構及其製造方法
CN114335034A (zh) 具有复合深沟槽隔离结构的集成芯片及其形成方法
CN118299387A (zh) 半导体装置、图像传感器
TW202404059A (zh) 背面照射影像裝置結構及其方法
TW202230766A (zh) 影像感測器及其形成方法
KR20240114617A (ko) 이미지 센서
TW202320348A (zh) 積體電路、ｃｍｏｓ影像感測器及其製造方法