[go: up one dir, main page]

TWI748189B - 系統模組封裝結構及系統模組封裝方法 - Google Patents

系統模組封裝結構及系統模組封裝方法 Download PDF

Info

Publication number
TWI748189B
TWI748189B TW108118159A TW108118159A TWI748189B TW I748189 B TWI748189 B TW I748189B TW 108118159 A TW108118159 A TW 108118159A TW 108118159 A TW108118159 A TW 108118159A TW I748189 B TWI748189 B TW I748189B
Authority
TW
Taiwan
Prior art keywords
upper substrate
substrate
lower substrate
cavity
system module
Prior art date
Application number
TW108118159A
Other languages
English (en)
Other versions
TW202044435A (zh
Inventor
肖俊義
Original Assignee
大陸商訊芯電子科技(中山)有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商訊芯電子科技(中山)有限公司 filed Critical 大陸商訊芯電子科技(中山)有限公司
Publication of TW202044435A publication Critical patent/TW202044435A/zh
Application granted granted Critical
Publication of TWI748189B publication Critical patent/TWI748189B/zh

Links

Images

Classifications

    • H10W74/111
    • H10W70/611
    • H10W74/01
    • H10W74/016
    • H10W74/114
    • H10W90/00
    • H10W90/401
    • H10W70/60
    • H10W72/0198
    • H10W90/22
    • H10W90/701
    • H10W90/722
    • H10W90/724

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一種系統模組封裝結構,包括一上基板、一下基板、一第一元件、至少一中介層及第一封膠體。所述上基板具有第一側。所述下基板具有面對所述上基板之所述第一側之一第二側。所述第一元件設置於所述上基板之所述第一側或所述下基板之所述第二側。至少一中介層與所述上基板之所述第一側及所述下基板之所述第二側連接,並圍繞所述第一元件,以於所述上基板及所述下基板之間形成一第一腔體。所述第一封膠體填充於所述第一腔體中,以包覆所述第一元件。

Description

系統模組封裝結構及系統模組封裝方法
本發明係有關於一種封裝結構及封裝方法,特別係有關於一種適用於系統模組的封裝結構及系統模組封裝方法。
隨著科技的進步,半導體元件大量地使用於例如個人電腦、行動電話、數位相機和其他電子設備的各種電子應用中。半導體工業通過減小最小部件的尺寸來改進各種電子部件(例如電晶體、二極體、電阻器、電容器等)的集成密度,這使得更多的部件被集成到給定面積中。然而,在現有的封裝技術中,PoP堆疊封裝(Package on Package)及SMT堆疊封裝(Surface-mount technology)焊點相對脆弱,當跌落測試時,有錫球斷裂的風險。此外,實際應用時常需要點膠在堆疊之間的縫隙,進而增加成本。因此,如何增加封裝的可靠度及利用率為目前所需解決的問題。
有鑑於此,需要一種適用於系統模組的封裝結構及封裝方法來提升封裝的可靠度。
本發明提供一種系統模組封裝結構,包括一上基板、一下基板、一第一元件、至少一中介層及第一封膠體。所述上基板具有第一側。所述下基板具有面對所述上基板之所述第一側之一第二側。所述第一元件設置於所述上基板之所述第一側或所述下基板之所述第二側。至少一中介層與所述上基板之所述第一側及所述下基板之所述第二側連接,並圍繞所述第一元件,以於所述 上基板及所述下基板之間形成第一腔體。所述第一封膠體填充於所述第一腔體中,以包覆所述第一元件。
本發明更提供一種系統模組封裝方法,步驟包括:設置一第一元件於一上基板之一第一側或一下基板之一第二側,其中所述上基板之所述第一側面對所述下基板之所述第二側;形成至少一中介層於所述下基板之所述第二側上,其中所述至少一中介層圍繞所述第一元件;連接所述至少一中介層及所述上基板之所述第一側,以於所述上基板及所述下基板之間形成第一腔體;及填充第一封膠體於所述第一腔體中,以包覆所述第一元件。
根據本發明一實施例,步驟更包括:形成至少一開口於所述中介層、所述上基板及所述下基板之間,其中所述開口與所述第一腔體連通,一注射裝置將所述第一封膠體經由所述開口填充於所述第一腔體中。
根據本發明一實施例,步驟更包括:設置一第二元件於所述上基板之一第三側,並覆蓋第二封膠體於所述第二元件上,其中所述上基板之所述第三側位於所述上基板相對於所述第一側之另一側。
根據本發明一實施例,步驟更包括:形成第二腔體於所述上基板之所述第三側與模具之間,注射裝置將所述第二封膠體填充於所述第二腔體中以覆蓋所述第二元件,其中所述第一封膠體及所述第二封膠體為環氧樹脂。
根據本發明一實施例,步驟更包括:透過焊錫設置所述第一元件於所述上基板之所述第一側或所述下基板之所述第二側,及透過所述焊錫連接所述至少一中介層與所述上基板之所述第一側及所述下基板之所述第二側,使得所述上基板與所述下基板透過所述至少一中介層電性連接。
以下結合附圖及具體實施例對本發明進行詳細描述,但不作為對本發明的限定。
100、300、500:系統模組封裝結構
110、310、510:上基板
111、311、511:第一側
112、312、512:第三側
120、320、520:下基板
121、321、521:第二側
130、331~335、531~540:第一元件
140、341、342、541~544:中介層
141:錫膏
150、351、551:第一封膠體
210:開口
361、362:第二元件
352、552:第二封膠體
S401~S403:步驟流程
第1圖為根據本發明一實施例所述之系統模組封裝結構之示意圖。
第2A、2B圖為根據本發明一些實施例所述之系統模組封裝結構中中介層之配置示意圖。
第3圖為根據本發明另一實施例所述之系統模組封裝結構之示意圖。
第4圖為根據本發明一實施例所述之系統模組封裝方法之流程圖。
第5A~5D圖為根據本發明一實施例所述之系統模組封裝方法之剖面圖。
有關本發明之系統及方法適用的其他範圍將於接下來所提供的詳述中清楚易見。必須瞭解的是,當提出有關系統模組封裝結構及系統模組封裝方法之示範實施例時,僅作為描述的目的以及並非用以限制本發明之範圍。
第1圖為根據本發明一實施例所述之系統模組封裝結構之示意圖。系統模組封裝結構100由至少一上基板110、一下基板120、一第一元件130、一中介層140及第一封膠體150。上基板110具有一第一側111及相對於第一側111之一第三側112。下基板120具有一第二側121。其中,上基板110之第一側111面對下基板120之第二側121。元件130可為晶片、被動元件、電容、電阻、天線或連接器等元件,其透過表面黏著技術(SMT)設置於上基板110之第一側111或下基板120之第二側121上,以實現其與上基板110或下基板120的電連接。中介層140由導電材料所構成(例如以絕緣材料包覆銅線),其圍繞第一元件130且其高度高於第一元件130,並透過表面黏著技術與上基板110及下基板120連接,使得上基板110可透過中介層140與所述下基板120電連接。舉例來說,如第1圖所示,中介層140透過錫膏141焊接於下基板120之第二側121及上基板110之第一側111。其中,上基板110、下基板120及中介層140所構成之第一腔體具有至少一開口(如圖2A、2B所示),使得注射裝置可將第一封膠體150經由開口填充至第一腔體中。第一封膠體150可為環氧成型模料(Epoxy Mold compound),可用以覆蓋第一元件130及上基板110與下基板120上未被第一元件130所遮住之區域,並包覆中介層140之四周,以達到保護電路板及元件的目的。
第2A、2B圖為根據本發明一些實施例所述之系統模組封裝結構中中介層之配置示意圖。如第2A圖所示,開口即為未被中介層140所遮蔽之缺口 (如圖中標號”210”所示),使得注射裝置可經由缺口210將第一封膠體150充滿上基板110、下基板120及中介層140之間。此外,根據本發明另一實施例,如第2B圖所示,設置於上基板110與下基板120之間之中介層140之數量為7個,而由於每2個中介層140之間會形成1個缺口,即第2B圖所示之中介層配置具有7個開口。值得注意的是,第2A、2B圖所示之中介層140之配置僅為本發明之2個實施例,中介層140亦可配置為緊鄰第一元件130,或沿著上基板110及下基板120之邊緣設置等,並不以此為限。
第3圖為根據本發明另一實施例所述之系統模組封裝結構之示意圖。如圖中所示,元件311~333透過表面黏著技術設置於下基板320之第二側321,及元件334、335透過表面黏著技術設置於上基板之第一側311。同樣地,中介層341亦透過表面黏著技術與上基板310之第一側311及下基板320之第二側321電連接。於此一實施例中,系統模組封裝結構300更包括設置於上基板310之第三側312上之第二元件361、362及中介層342。如圖中所示,第二元件361為透過表面黏著技術與上基板310之第三側312電連接的晶片,且被第二封膠體352所覆蓋。中介層342的下側亦透過表面黏著技術與上基板310的第三側312電連接,而側邊被第二封膠體352所包圍,但其上側並未被第二封膠體352所覆蓋,使得外部元件或外部裝置可透過位於中介層342上側的錫球與上基板310之第三側312電連接。此外,第二元件362為連接器,用以與外部裝置連接,故並未被第二封膠體352所覆蓋。換言之,第二封膠體352可視使用者的需求整個覆蓋上基板310之第三側312,或者僅覆蓋一部份之區域。其中,在形成第二封膠體352時,首先將模具與上基板310之第三側312接合以形成具有至少一開口之第二腔體,接著注射裝置經由開口將第二封膠體352填充於第二腔體中,最後經過冷卻階段後再將模具與上基板310分離。
第4圖為根據本發明一實施例所述之系統模組封裝方法之流程圖。第5A~5D圖為根據本發明一實施例所述之系統模組封裝方法之剖面圖。首先,於步驟S401(配合參閱第5A圖),第一元件531-536及中介層541、542透過表面黏著技術設置於下基板520之第二側521,第一元件537~540透過表面黏著技術設置於上基板510之第一側511,及第二元件561、562與中介層543、544透過表面黏著技術設置於上基板510之第三側512上。於步驟S402(配合參閱 第5B圖),透過表面黏著技術連接上基板510與已設置於下基板520之第二側521上之中介層541、542,使得上基板510可透過中介層541、542與下基板520電連接,並於上基板510與下基板520之間形成第一腔體。於步驟S403(配合參閱第5C圖),填充第一封膠體551於介於上基板510與下基板520之間之第一腔體中,以包覆位於上基板110及下基板120之間之第一元件531~540。此外,針對設置於上基板510之第三側512之第二元件561及中介層543,在填充第二封膠體前,首先先將模具(未顯示)與上基板510之第三側512接合以形成具有至少一開口的第二腔體,接著注射裝置經由開口將第二封膠體552填充於第二腔體中,最後經過冷卻階段後再將模具與上基板510分離,以使得第二封膠體552覆蓋位於上基板510之第三側512上之第二元件561、562,並圍繞中介層543。其中,由於第5A~5C圖之實施例中,完成品中包含2個封裝,因此於完成前述之步驟後,更將完成品切割為一半以形成如第5D圖所示之單個封裝。
值得注意的是,儘管上述方法已在使用一系列步驟或方框的流程圖的基礎上描述,但本發明不局限於這些步驟的順序,並且一些步驟可以不同於其餘步驟的順序執行或其餘步驟可同時進行。此外,本領域技術人員將可理解在流程圖中所示的步驟並非唯一的,其可包括流程圖的其它步驟,或者一或多個步驟可被刪除而不會影響本發明的範圍。
綜上所述,根據本發明一些實施例所提出的系統模組封裝結構及系統模組封裝方法,藉由將封膠體填充於上基板及下基板之間,或將封膠體覆蓋於基板上具有元件的區域上,以達到提升可靠度、封裝密封性、防水性能與封裝利用率的目的。
值得注意的是,以上實施例僅用以說明本發明的技術方案而非限制,儘管參照較佳實施例對本發明進行了詳細說明,本領域的普通技術人員應當理解,可以對本發明的技術方案進行修改或等同替換,而不脫離本發明技術方案的精神和範圍。
100:系統模組封裝結構
110:上基板
111:第一側
112:第三側
120:下基板
121:第二側
130:第一元件
140:中介層
141:錫膏
150:第一封膠體

Claims (8)

  1. 一種系統模組封裝結構,包括:一上基板,具有一第一側;一下基板,具有面對所述上基板之所述第一側之一第二側;一第一元件,設置於所述上基板之所述第一側或所述下基板之所述第二側;至少一中介層,與所述上基板之所述第一側及所述下基板之所述第二側連接,並圍繞所述第一元件,以於所述上基板及所述下基板之間形成一第一腔體;一第一封膠體,填充於所述第一腔體中,以包覆所述第一元件;及一第二元件,設置於所述上基板之一第三側,並被第二封膠體所覆蓋,其中所述上基板之所述第三側位於所述上基板相對於所述第一側之另一側。
  2. 如請求項1所述之系統模組封裝結構,其中所述中介層、所述上基板及所述下基板之間具有至少一開口,所述開口與所述第一腔體連通,使得所述第一封膠體透過一注射裝置經由所述開口填充於所述第一腔體中。
  3. 如請求項1所述之系統模組封裝結構,其中所述第一元件透過一表面黏著技術設置於所述上基板之所述第一側或所述下基板之所述第二側,及所述至少一中介層透過所述表面黏著技術連接所述上基板之所述第一側及所述下基板之所述第二側,使得所述上基板與所述下基板透過所述至少一中介層電連接。
  4. 如請求項1所述之系統模組封裝結構,其中所述第一封膠體及所述第二封膠體為環氧樹脂。
  5. 一種系統模組封裝方法,步驟包括: 設置一第一元件於一上基板之一第一側或一下基板之一第二側,其中所述上基板之所述第一側面對所述下基板之所述第二側;形成至少一中介層於所述下基板之所述第二側上,其中所述至少一中介層圍繞所述第一元件;連接所述至少一中介層及所述上基板之所述第一側,以於所述上基板及所述下基板之間形成一第一腔體;填充第一封膠體於所述第一腔體中,以包覆所述第一元件;及設置一第二元件於所述上基板之一第三側,並覆蓋第二封膠體於所述第二元件上,其中所述上基板之所述第三側位於所述上基板相對於所述第一側之另一側。
  6. 如請求項5所述之系統模組封裝方法,步驟更包括:形成至少一開口於所述中介層、所述上基板及所述下基板之間,其中所述開口與所述第一腔體連通,一注射裝置將所述第一封膠體經由所述開口填充於所述第一腔體中。
  7. 如請求項5所述之系統模組封裝方法,步驟更包括:形成一第二腔體於所述上基板之所述第三側與一模具之間,一注射裝置將所述第二封膠體填充於所述第二腔體中以覆蓋及/或圍繞所述第二元件,其中所述第一封膠體及所述第二封膠體為環氧樹脂。
  8. 如請求項7所述之系統模組封裝方法,步驟更包括:透過一表面黏著技術設置所述第一元件於所述上基板之所述第一側或所述下基板之所述第二側,及透過所述表面黏著技術連接所述至少一中介層與所述 上基板之所述第一側及所述下基板之所述第二側,使得所述上基板與所述下基板透過所述至少一中介層電連接。
TW108118159A 2019-05-06 2019-05-24 系統模組封裝結構及系統模組封裝方法 TWI748189B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910372116.0 2019-05-06
CN201910372116.0A CN111900138B (zh) 2019-05-06 2019-05-06 系统模组封装结构及系统模组封装方法

Publications (2)

Publication Number Publication Date
TW202044435A TW202044435A (zh) 2020-12-01
TWI748189B true TWI748189B (zh) 2021-12-01

Family

ID=73046473

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108118159A TWI748189B (zh) 2019-05-06 2019-05-24 系統模組封裝結構及系統模組封裝方法

Country Status (3)

Country Link
US (1) US20200357778A1 (zh)
CN (1) CN111900138B (zh)
TW (1) TWI748189B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461895B1 (en) * 1999-01-05 2002-10-08 Intel Corporation Process for making active interposer for high performance packaging applications
TWI445103B (zh) * 2010-08-19 2014-07-11 乾坤科技股份有限公司 電子封裝結構及其封裝方法
US9059179B2 (en) * 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
TWI584446B (zh) * 2014-12-30 2017-05-21 Nepes股份有限公司 半導體封裝及其製造方法
TWI594341B (zh) * 2015-01-19 2017-08-01 神盾股份有限公司 指紋辨識裝置封裝及其製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270638A (ja) * 2001-03-06 2002-09-20 Nec Corp 半導体装置および樹脂封止方法および樹脂封止装置
US8089143B2 (en) * 2005-02-10 2012-01-03 Stats Chippac Ltd. Integrated circuit package system using interposer
TWI358797B (en) * 2007-09-11 2012-02-21 Advanced Semiconductor Eng A wireless communication module with power amplifi
CN107539943A (zh) * 2016-06-23 2018-01-05 黄卫东 微机电芯片与集成电路芯片的混合封装结构及其封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461895B1 (en) * 1999-01-05 2002-10-08 Intel Corporation Process for making active interposer for high performance packaging applications
TWI445103B (zh) * 2010-08-19 2014-07-11 乾坤科技股份有限公司 電子封裝結構及其封裝方法
US9059179B2 (en) * 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
TWI584446B (zh) * 2014-12-30 2017-05-21 Nepes股份有限公司 半導體封裝及其製造方法
TWI594341B (zh) * 2015-01-19 2017-08-01 神盾股份有限公司 指紋辨識裝置封裝及其製造方法

Also Published As

Publication number Publication date
US20200357778A1 (en) 2020-11-12
CN111900138A (zh) 2020-11-06
TW202044435A (zh) 2020-12-01
CN111900138B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US8941225B2 (en) Integrated circuit package and method for manufacturing the same
US7763964B2 (en) Semiconductor device and semiconductor module using the same
KR101656269B1 (ko) 반도체 패키지 및 그 제조방법
TW201546986A (zh) 覆晶、面向上型及面向下型中心接合記憶體導線接合總成
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
US10580742B2 (en) Wafer level fan-out package and method of manufacturing the same
KR100992344B1 (ko) 반도체 멀티칩 패키지
KR101712459B1 (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
KR20140147613A (ko) 웨이퍼 레벨 반도체 패키지 및 그 제조방법
US10741499B2 (en) System-level packaging structures
US20180240738A1 (en) Electronic package and fabrication method thereof
US10515883B2 (en) 3D system-level packaging methods and structures
US9997504B2 (en) Electronic device module and method of manufacturing the same
US9633923B2 (en) Electronic device module and manufacturing method thereof
TWI748189B (zh) 系統模組封裝結構及系統模組封裝方法
CN218587155U (zh) 封装模组及pcb板
KR101708870B1 (ko) 적층형 반도체 패키지 및 이의 제조방법
CN222423644U (zh) 混合封装射频模组及其电子设备
CN101540312A (zh) 堆栈式芯片封装结构
KR100907730B1 (ko) 반도체 패키지 및 그 제조 방법
TWI400773B (zh) 具有至少部份封裝之電路裝置及其形成之方法
US9543269B2 (en) System-level packaging methods and structures
KR20030082129A (ko) 휴대용 단말기 배터리 보호회로의 패키지 제조방법