[go: up one dir, main page]

TWI747601B - 閘極電極的形成方法,電晶體及元件 - Google Patents

閘極電極的形成方法,電晶體及元件 Download PDF

Info

Publication number
TWI747601B
TWI747601B TW109139208A TW109139208A TWI747601B TW I747601 B TWI747601 B TW I747601B TW 109139208 A TW109139208 A TW 109139208A TW 109139208 A TW109139208 A TW 109139208A TW I747601 B TWI747601 B TW I747601B
Authority
TW
Taiwan
Prior art keywords
work function
layer
function adjusting
metal
region
Prior art date
Application number
TW109139208A
Other languages
English (en)
Other versions
TW202201503A (zh
Inventor
李欣怡
洪正隆
志安 徐
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI747601B publication Critical patent/TWI747601B/zh
Publication of TW202201503A publication Critical patent/TW202201503A/zh

Links

Images

Classifications

    • H10D64/013—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/01318—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/014—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H10P14/418—

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一種方法，包含在閘極介電層之上沉積第一導電層；在第一導電層之上沉積第一功函數調整層；從第一導電層的第一區之上選擇性地去除第一功函數調整層；採用摻雜劑摻雜第一功函數調整層；在摻雜第一功函數調整層之後，進行第一處理製程以蝕刻第一導電層的第一區及第一功函數調整層的第二區。第一處理製程以大於第一功函數調整層的速率蝕刻第一導電層。

Description

閘極電極的形成方法，電晶體及元件
本揭露是有關於閘極電極的形成方法，電晶體及元件。
半導體元件被用於各種電子應用中，諸如，舉例而言，個人電腦、手機、數位相機、及其他電子設備。半導體元件通常藉由以下方式所產製：依次在半導體基材之上沉積絕緣或介電層、導電層、及半導體層、及半導體材料層，並使用微影製程圖案化各種材料層以在其上形成電路組件及元素。
半導體產業藉由不斷減小最小特徵尺寸以不斷改善各種電子組件(例如，電晶體、二極管、電阻器、電容器等)的積體密度，此舉允許將更多的組件整合至給定的區之中。
在一實施例中，一種形成閘極電極的方法包括以下步驟。在閘極介電層之上沉積第一導電層。在第一導電層之上沉積第一功函數調整層。從第一導電層的第一區之上選擇性地去除第一功函數調整層。採用摻雜劑摻雜第一功函數調整層。在摻雜第一功函數調整層之後，進行第一處理製程以蝕刻第一導電層的第一區及第一功函數調整層的第二區，其中第一處理製程以大於第一功函數調整層的速率，蝕刻第一導電層。
在一實施例中，一種電晶體包括第一源極/汲極區、第二源極/汲極區及在第一源極/汲極區與第二源極/汲極區間之閘極。閘極包括閘極介電及閘極介電之上之一閘極電極。閘極電極包括第一導電材料、在第一導電材料之上之第一p型功函數調整金屬、在第一p型功函數調整金屬之上之n型功函數調整金屬及在n型功函數調整金屬之上之填充金屬。第一p型功函數調整金屬包括矽或鋁。
在一實施例中，一種元件包括第一閘極電極及第二閘極電極。第一閘極電極包括在第一閘極介電之上之第一導電材料、與第一導電材料接觸之第一n型功函數調整金屬及在第一n型功函數調整金屬之上之第一填充材料。第二閘極電極包括在第二閘極介電金屬之上之第二導電材料、與第二導電材料接觸之第一p型功函數調整金屬、與第一p型功函數調整金屬接觸之第二n型功函數調整金屬及在第二n型功函數調整金屬之上之第二填充材料。第一p型功 函數調整金屬包括矽或鋁，第一導電材料比第二導電材料更薄。
A-A:截面
70:基材
72:鰭狀結構
74:隔離區
76:虛設介電質
78:虛設閘極
80:遮罩
82:閘極間隔件
84:源極/汲極區
86:源極/汲極區
88:蝕刻停止層
90:層間介電層
92:界面介電層
94:閘極介電層
94A:閘極介電材料
94B:閘極介電材料
94C:閘極介電材料
94D:閘極介電材料
96:第一導電層
96A:導電材料
96B:導電材料
96C:導電材料
96D:導電材料
98A:導電材料
98B:導電材料
98C:導電材料
98D:導電材料
98:第二導電層
100:第一功函數調整層
102:光阻劑
104:第二功函數調整層
106,108:遮罩
110,111:摻雜製程
112:氯基的處理
114:第三功函數調整層
114A:功函數調整金屬
114B:功函數調整金屬
114C:功函數調整金屬
114D:功函數調整金屬
116:黏膠層
116A:黏膠材料
116B:黏膠材料
116C:黏膠材料
116D:黏膠材料
118:導電材料
118A:填充金屬
118B:填充金屬
118C:填充金屬
118D:填充金屬
120:閘極電極
120A:閘極電極
120B:閘極電極
120C:閘極電極
120D:閘極電極
124:第二層間介電層
128:閘極遮罩
130:源極/汲極觸點
132:閘極觸點
136:矽化物
200:第一區
300:第二區
400:第三區
500:第四區
當與隨附圖示一起閱讀時，可由後文實施方式最佳地理解本揭露內容的態樣。注意到根據此產業中之標準實務，各種特徵並未按比例繪製。實際上，為論述的清楚性，可任意增加或減少各種特徵的尺寸。
第1圖為根據一些實施例，以三維視圖例示之鰭狀結構場效電晶體(finFET)的範例。
第2圖、第3圖、第4A圖、第4B圖、第5A圖、第5B圖、第6A圖、第6B圖、第6C圖、第7圖、第8圖、第9圖、第10圖、第11圖、第12圖、第13圖、第14圖、第15A圖、第15B圖、及第15C圖為根據一些實施例，在finFET的製造中之中間階段的截面視圖。
後文揭露內容提供用於實行本揭露的不同特徵之許多不同實施例、或範例。後文描述組件及佈置之特定範例以簡化本揭露內容。當然，此等僅為範例且未意圖具限制性。舉例而言，在後文的描述中，在第二特徵之上或上 之第一特徵的形成可包含以直接接觸方式形成第一特徵及第二特徵的實施例，且亦可包含在第一特徵與第二特徵間形成額外特徵，使得第一特徵及第二特徵可不直接接觸的實施例。此外，在各種範例中，本揭露內容可能重複元件符號及/或字母。此重複係出於簡單及清楚的目的，且重複本身並不規範所論述的各種實施例及/或配置間之關係。
進一步，為便於描述，本文中可使用諸如「在...之下」、「在...下方」、「較低」、「在...上方」、「較高」、及類似者的空間相對術語，以描述圖示中所例示之一個元件或特徵與另一元件(等)或特徵(等)的關係。除圖示中所描繪之定向之外，空間相對術語亦意圖涵蓋元件在使用或操作中之不同定向。設備能以其他方式定向(旋轉90度或以其他定向)，且本文中使用之空間相對描述語可同樣以相應的方式解釋。
各種實施例提供具有摻雜的功函數調整層(例如，氮化鈦層)之閘極電極。可採用，舉例而言，矽、鋁、或類似者摻雜功函數調整層，而層可進一步包含被結合至摻雜劑(例如，SixOy、AlxOy、或類似者)之氧。藉由調整功函數調整層的組成，可在氯基的處理期間增加功函數調整層及下層的層(例如，氮化鉭層)間之蝕刻選擇性，氯基的處理減少用於閾值電壓調諧之下層的層的厚度。以此方式，可實現元件中之不同電晶體的閾值電壓間之更大差值。
第1圖例示根據一些實施例，以三維視圖例示之FinFET的範例。FinFET包括在基材70(例如，半導體 基材)上之鰭狀結構72。將隔離區74設置在基材70中，且鰭狀結構72突出相鄰的隔離區74上方並從相鄰的隔離區間突出。儘管將隔離區74描述/例示成與基材70分離，但如本文中所使用的，術語「基材」可用於僅指代半導體基材或包含隔離區的半導體襯底。額外地，儘管將鰭狀結構72例示為具有基材70之單一、連續材料，鰭狀結構72及/或基材70可包括單一材料或複數種材料。在此背景中，鰭狀結構72相當於相鄰的隔離區74間延伸之部分。
閘極介電層92為沿著側壁並在鰭狀結構72的頂部表面之上，且閘極電極120在閘極介電層92之上。相對於閘極介電層92及閘極電極120將源極/汲極區84或86設置在鰭狀結構72的相對側。第1圖進一步例示在後文圖示中所使用之參考截面視面。截面A-A沿著閘極電極120的縱軸並在，舉例而言，垂直於FinFET的源極/汲極區84/86間之電流方向之方向上。橫截面B-B垂直於橫截面A-A，且沿著鰭狀結構72的縱軸並，舉例而言，在FinFET的源極/汲極區84/86間之電流流動的方向。截面C-C與截面A-A平行，並延伸通過FinFET的源極/汲極區。為清楚起見，後續圖示指代此等參考截面視面。
在使用閘極最終製程所形成之FinFET的背景中，論述本文中之一些實施例。在其他實施例中，可使用閘極最初製程。而且，一些實施例考量在平面元件中所使用之態樣，諸如平面FET、奈米結構(例如，奈米片材、奈米線材、全環繞閘極、或類似物)、場效應電晶體(NSFET)、 或類似物。
第2圖至第15C圖為根據一些範例性實施例，finFET的製造中之中間階段的截面視圖。除了多個鰭狀結構/FinFET之外，第2、3、4A、5A及15A圖例示第1圖中所例示之參考橫截面A-A。除了多個鰭狀結構/FinFET之外，第4B、5B、6A、及7至14、及15B圖例示第1圖中所例示之參考橫截面B-B。除了多個鰭狀結構/FinFET之外，第6B、6C及15C圖例示第1圖中所例示之參考橫截面C-C。
第2圖例示基材70。基材70可為半導體基材，諸如塊狀半導體基材、絕綠體上半導體(SOI)基材、多層或梯度基材、或類似者。基材70可包含半導體材料，諸如包含Si及G之元素半導體；包含SiC、SiGe、GaAs、GaP、GaAsP、AlInAs、AlGaAs、GaInAs、InAs、GaInP、InP、InSb、及/或GaInAsP之複合及合金半導體；或其等的組合。基材70可為已摻雜或未摻雜。在特定的範例中，基材70為塊狀矽基材。
第3圖例示在相鄰的鰭狀結構72間之鰭狀結構72及隔離區74的形成。在第3圖中，在基材70中形成鰭狀結構72。在一些實施例中，可藉由在基材70中蝕刻溝槽，以在基材70中形成鰭狀結構72。蝕刻製程可為任何可接受的蝕刻製程，諸如反應離子蝕刻(reactive ion etch；RIE)、中性光束蝕刻(neutral beam etch；NBE)、類似製程、或其等的組合。蝕刻可為各向異性製程。
進一步在第3圖中，在相鄰的鰭狀結構72間形成絕緣材料以形成隔離區74。絕緣材料可為氧化物(諸如，氧化矽)、氮化物、類似者、或其等的組合，並可藉由高密度電漿化學氣相沉積(high density plasma chemical vapor deposition；HDP-CVD)、可流動化學氣相沉積(flowable CVD；FCVD)(例如，在遠程電漿系統中之基於化學氣相沉積的材料沉積及後固化以使其轉變成另一種材料，諸如氧化物)、類似材料、或其等的組合，所形成。可使用藉由任何可接受的製程所形成之其他絕緣材料。在所例示的實施例中，絕緣材料是藉由可流動化學氣相沉積(FCVD)製程所形成之氧化矽。一旦形成絕緣材料，即可進行退火製程。進一步在第3圖中，平坦化製程，諸如化學機械拋光(chemical mechanical polish；CMP)，可去除任何多餘的絕緣材料並形成共平面之隔離區74的頂部表面及鰭狀結構72的頂部表面。
儘管並未具體地例示，可在鰭狀結構72及/或基材70中形成適當的阱。舉例而言，可在待形成p型元件(諸如p型finFET)之基材70的第一區200及第四區500(如第4B圖及後續的圖示中所例示)處形成n型阱，且在待形成n型元件(諸如n型finFET)之基材70的第二區300及第三區400(如第4B圖及後續的圖示中所例示)處形成p型阱。
舉例而言，為了在第一區200及第四區500中形成n型阱，可在基材70的第二區300及第三區400中之 鰭狀結構72及隔離區74之上形成光阻劑。可圖案化光阻劑以暴露基材70的第一區200及第四區500。可藉由使用旋塗技術形成光阻劑，並可使用可接受的光微影製程技術圖案化光阻劑。一旦圖案化光阻劑，可在第一區200及第四區500中進行n型雜質植入，且光阻劑可充當遮罩以大致地防止p型雜質被植入第二區300及第三區400中。n型雜質可為等於或少於1018cm-3，諸如在約1017cm-3至約1018cm-3間，之濃度被植入至在第一區200及第四區500中之磷、砷、或類似物。在植入之後，可(諸如藉由可接受的灰化製程)去除光阻劑。
舉例而言，為了在第二區300及第三區400中形成p型阱，可在基材的第一區200及第四區500中之鰭狀結構72及隔離區74之上形成光阻劑。可圖案化光阻劑以暴露基材70的第二區300及第三區400。可藉由使用旋塗技術形成光阻劑，並可使用可接受的光微影製程技術圖案化光阻劑。一旦圖案化光阻劑，可在第二區300及第三區400中進行n型雜質植入，且光阻劑可充當遮罩以大致地防止p型雜質被植入第一區200及第四區500中。p型雜質可為被植入至第二區300及第三區400中之硼、二氟化硼(BF2)或類似物，至等於或少於1018cm-3(諸如在約1017cm-3至約1018cm-3)間的濃度。在植入之後，可(諸如藉由可接受的灰化製程)去除光阻劑。在植入之後，可進行退火以活化被植入之p型及n型雜質。植入可在第一區200及第四區400中形成n型阱且在第二區300及第三 區400中形成p型阱。
在第4A圖及第4B圖中，使隔離區74凹陷，諸如以形成淺溝槽隔離(shallow trench isolation；STI)區。使隔離區74凹陷，使得鰭狀結構72從相鄰的隔離區74間突出。可使用可接受的(諸如對隔離區74的材料具有選擇性之)蝕刻製程，使隔離區74凹陷。舉例而言，可使用Applied Materials SICONI工具或稀釋的氫氟(dHF)酸之化學氧化物去除。
熟習此項技藝者將輕易地理解到參照第2、3、4A及4B圖所描述之製程僅為如何形成鰭狀結構的一個範例。在其他實施例中，可在基材70的頂部表面之上形成介電層；可將溝槽蝕刻通過介電層；可在溝槽中磊晶成長鰭狀結構；可使介電層凹陷，使得同質磊晶及/或異質磊晶結構從介電層突出以形成磊晶鰭狀結構。用於磊晶地成長n型finFET之材料或磊晶鰭狀結構不同於用於磊晶地成長p型finFET之材料或磊晶鰭狀結構可能為有利的。
在第5A圖及第5B圖中，在鰭狀結構72上形成虛設介電層。虛設介電層可為，舉例而言，氧化矽、氮化矽、其等的組合、或類似物，且可根據可接受的技術，諸如化學氣相沉積(CVD)、熱氧化、或類似者，以沉積或熱成長虛設介電層。在虛設介電層之上形成虛設閘極層，並在虛設閘極層之上形成遮罩層。可在虛設介電層之上沉積虛設閘極層，諸如藉由使用化學氣相沉積、或類似者，且接著平坦化閘極層，諸如藉由化學機械拋光(CMP)。可在 虛設閘極層之上沉積虛設遮罩層，諸如藉由使用化學氣相沉積(CVD)、或類似者。虛設閘極層可包括，舉例而言，多晶矽，但亦可使用具有高蝕刻選擇性之其他材料。遮罩層可包括，舉例而言，氮化矽、氮氧化矽、碳氮化物、或類似者。
進一步在第5A圖及第5B圖中，使用可接受的光微影製程及蝕刻技術，以圖案化遮罩層以形成遮罩80。接著可藉由可接受的蝕刻技術將遮罩80的圖案化轉移至虛設閘極層及虛設介電層，以分別從虛設閘極層及虛設介電層形成虛設閘極78及虛設閘極介電質76。蝕刻可包括可接受的各向異性蝕刻，諸如反應離子蝕刻(RIE)、中性光束蝕刻(NBE)、或類似者。虛設閘極78覆蓋鰭狀結構72的對應通道區。虛設閘極78亦可具有大致垂直於對應鰭狀結構72的長度方向之長度方向。
儘管未具體地例示，可進行用於輕摻雜源極/汲極(lightly doped source/drain；LDD)區之植入。類似於前文所論述之植入，可在第二區300及第三區400(例如，用於n型元件)之上形成遮罩(諸如光阻劑)，而同時暴露第一區200及第四區500(例如，用於p型元件)，且可將p型雜質植入至在第一區200及第四區500中之暴露的鰭狀結構72中。接著可去除遮罩。隨後，可在第一區200及第四區500之上形成遮罩(諸如光阻劑)，而同時暴露第二區300及第三區400，且可將n型雜質植入至在第二區300及第三區400中之暴露的鰭狀結構72中。接著可去 除遮罩。n型雜質可為前文所論述之n型雜質中之任何雜質，且p型雜質可為前文所論述之p型雜質中之任何雜質。輕度摻雜源極/汲極區可具有自約1015cm-3至約1016cm-3濃度之雜質。可將退火用於活化植入的雜質。
進一步在第5A圖及第5B圖中，在沿著虛設閘極78及虛設閘極介電質76的側壁之形成閘極間隔件82。可藉由共形地沉積(諸如藉由化學氣相沉積(CVD)或類似者)以及隨後地各向異性地蝕刻(諸如反應離子蝕刻(RIE)、中性光束蝕刻(NBE)、或類似者)材料，以形成閘極間隔件82。閘極間隔件82的材料可為氮化矽、碳氮化矽、其等的組合、或類似物。
在第6A、6B及6C圖中，在鰭狀結構72的源極/汲極的區中形成磊晶源極/汲極區84及86。在第一區200及第四區500中，在鰭狀結構72的源極/汲極區中形成磊晶源極/汲極區84，使得在各鰭狀結構72中之對應磊晶源極/汲極區84對的每個磊晶源極/汲極區間設置各虛設閘極78。在第二區300及第三區400中，在鰭狀結構72的源極/汲極區中形成磊晶源極/汲極區86，使得在各鰭狀結構72中之對應磊晶源極/汲極區86對的每個磊晶源極/汲極區間設置各虛設閘極78。
可藉由遮蔽(諸如採用硬質遮罩)第二區300及第三區400(例如，用於n型元件)，以形成在第一區200及第四區500(例如，用於p型元件)中之磊晶源極/汲極84。接著，蝕刻在第一區200及第四區500中之鰭狀結構72 的源極/汲極區以形成凹陷。蝕刻劑可為任何對鰭狀結構72有選擇性之適當的蝕刻劑且可為各向異性。接著在凹陷中磊晶地成長在第一區200及第四區500中之磊晶源極/汲極區84。磊晶成長可為藉由使用金屬有機化學氣相沉積(Metal-Organic CVD；MOCVD)、分子束磊晶術(Molecular Beam Epitaxy；MBE)、液相磊晶術(Liquid Phase Epitaxy；LPE)、氣相磊晶術(Vapor Phase Epitaxy；VPE)、類似者、或其等的組合。磊晶源極/汲極區84可包括任何諸如適用於p型FinFET之可接受的材料。舉例而言，磊晶源極/汲極區84可包括SiGe、SiGeB、Ge、GeSn或類似者。在一些實施例中，磊晶源極/汲極區84可在鰭狀結構72的通道區施加壓縮應變，從而改善p型元件性能。磊晶源極/汲極區84可具有從鰭狀結構72的對應外表面凸起之表面且可具有刻面。接著可去除遮罩，諸如藉由使用對遮罩的材料有選擇性之蝕刻劑。
可藉由遮蔽(諸如採用硬質遮罩)第一區200及第四區500型元件)形成在第二區300及第三區400(例如，用於p型元件)中之磊晶源極/汲極86。接著，蝕刻在第二區300及第三區400中之鰭狀結構72的源極/汲極區以形成凹陷。蝕刻劑可為任何對鰭狀結構72有選擇性之適當的蝕刻劑且可為各向異性。接著在凹陷中磊晶地成長第二區300及第三區400中之磊晶源極/汲極區86。磊晶成長可為藉由使用金屬有機化學氣相沉積(MOCVD)、分子束 磊晶術(MBE)、液相磊晶術(LPE)、氣相磊晶術(VPE)、類似者、或其等的組合。磊晶源極/汲極區86可包括任何諸如適用於n型FinFET之可接受的材料。舉例而言，磊晶源極/汲極區86可包括矽、SiC、SiCP、SiP、或類似者。在一些實施例中，磊晶源極/汲極區86可在鰭狀結構72的通道區上施加拉伸應變，從而改善n型元件性能。磊晶源極/汲極區86可具有從鰭狀結構72的對應外表面凸起之表面且可具有刻面。接著可去除遮罩，諸如藉由使用對遮罩的材料有選擇性之蝕刻劑。
與前文所論述之用於形成輕度摻雜源極/汲極製程類似，可採用摻雜劑植入磊晶源極/汲極區84及86及/或鰭狀結構72的源極/汲極區，隨後進行退火。源極/汲極區可具有在約1019cm-3及約1021cm-3間的雜質濃度。用於在第一區200及第四區500(例如，用於p型元件)中之源極/汲極區之p型雜質，可為先前所論述之任何p型雜質，且用於第二區300及第三區400(例如，用於n型元件)中之源極/汲極區之n型雜質，可為先前所論述之任何n型雜質。在其他實施例中，可在成長期間原位摻雜磊晶源極/汲極區84及86。
由於被用於在形成磊晶源極/汲極區84及86之磊晶術製程，磊晶源極/汲極區84/86的上表面具有刻面(facets)，此等刻面橫向地向外擴展超過鰭狀結構和52的側壁。在一些實施例中，如第6B圖中所例示，此等刻面致使相同的FinFET的毗鄰源極/汲極區84/86合併。在 其他實施例中，如第6C圖中所例示，在完成磊晶術製程之後，毗鄰磊晶源極/汲極區84/86保持分離。在第6B及6C圖所例示的實施例中，形成閘極間隔件82而覆蓋鰭狀結構72的部分的側壁，此等側壁延伸至淺溝槽隔離區76上方，從而阻塞磊晶成長。在一些其他實施例中，可調整用於形成閘極間隔件82之間隔件蝕刻劑以去除間隔件材料，以允許磊晶成長區延伸至淺溝槽隔離區76的表面。
進一步在第6A、6B及6C圖中，在磊晶源極/汲極區84及86、閘極間隔件82、遮罩80、及隔離區74上，共形地形成蝕刻停止層(etch stop layer；ESL)88。在一些實施例中，蝕刻停止層88可包括使用原子層沉積(atomic layer deposition；ALD)、化學氣相沉積(CVD)、類似者、或其等的組合所形成之氮化矽、碳氮化矽、或類似者。在蝕刻停止層88之上沉積底部層間介電(Inter-layer dielectric；ILD)90。層間介電層90可包括磷矽酸玻璃(Phospho-Silicate Glass PSG)、硼矽酸玻璃(Boro-Silicate Glass BSG)、硼摻雜磷矽酸玻璃(Boron-Doped Phospho-Silicate Glass BPSG)、無摻雜矽酸玻璃(undoped Silicate Glass USG)、或類似者，且可藉由任何合適的方法，諸如化學氣相沉積(CVD)、電漿加強化學氣相沉積(plasma-enhanced CVD；PECVD)、可流動化學氣相沉積(FCVD)、類似者、或其等的組合沉積。
在第7圖中，可進行平坦化製程，諸如化學機械 拋光(CMP)，以使層間介電層90的頂部表面與虛設閘極78的頂部表面齊平。化學機械拋光(CMP)亦可從虛設閘極78之上去除遮罩80及蝕刻停止層88。據此，通過層間介電層90暴露虛設閘極78的頂部表面。在蝕刻步驟(等)中，去除虛設閘極78及虛設介電質76，因而對鰭狀結構72形成通過層間介電層90及藉由閘極間隔件82所界定之開口。每個開口暴露對應鰭狀結構72的通道區。在相鄰的磊晶源極/汲極區對84及86間設置各通道區。蝕刻步驟(等)可對虛設閘極78及虛設閘極介電質76的材料具有選擇性，此蝕刻可為乾式或濕式蝕刻。在蝕刻(製程)期間，當蝕刻虛設閘極78時，可將虛設閘極介電層76用作蝕刻停止層。在虛設閘極78的去除製程之後，可接著蝕刻虛設閘極介電層76。儘管未具體地例示，但取決於用於層間介電層90及虛設閘極介電層76之材料的相似性，當去除虛設閘極介電層76時，可使層間介電層90凹陷，且此凹陷可能造成蝕刻停止層88及/或閘極間隔件82的部分突出至層間介電層90頂部表面上方。
在各開口中及在鰭狀結構72上形成界面介電層92。界面介電層92可為，舉例而言，藉由熱氧化、化學氧化、原子層沉積(ALD)、或類似者所形成之氧化物。界面介電層92的厚度可在自約0.7奈米至約2奈米之範圍內。在一些實施例中，並未從一個或更多個開口完全地去除虛設閘極介電層76，且無需在此等開口中沉積單獨的界面介電層92。舉例而言，虛設閘極介電層76的其餘部分 可為界面介電層92。
接著在層間介電層90的頂部表面上共形地形成閘極介電層94，且沿著閘極間隔件82的側壁之開口中以及界面介電層92上共形地形成閘極介電層。在一些實施例中，閘極介電層94包括高k值介電材料，且在此等實施例中，閘極介電層94可具有大於約7.0之k值，且可包含金屬氧化物或鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛的矽酸鹽、及其等的組合。閘極介電層94的形成方法可包含原子層沉積(ALD)、化學氣相沉積(CVD)、分子束沉積(Molecular-Beam Deposition；MBD)、類似方法、或其等的組合。閘極介電層94的厚度可在自約1.2奈米至3奈米之範圍內。在其他實施例中，閘極介電層94可具有不同厚度。
接著在閘極介電層94上共形地形成覆蓋層。在所例示的實施例中，覆蓋層包括第一導電層96及第二導電層98。在一些實施例中，覆蓋層可為單一層或可包括額外導電層。覆蓋層可作用為阻擋層以防止隨後沉積的含金屬材料擴散至閘極介電層94中。進一步，如圖所例示，若第一導電層96是由與功函數調整層相同的材料所形成，則在各種區200、300、400、及500中之功函數調整層的形成製程期間，第二導電層98可作用為蝕刻停止層，這將隨後變得更清楚。第一導電層96可包括藉由原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(physical vapor deposition；PVD)、或類似者所沉積在閘極介電層94 上之氮化鈦(TiN)、鈦氮化矽(ti-SiN)、或類似者。第二導電層98可包括氮化鉭(TaN)或藉由ALD、CVD、PVD、或類似者所沉積在第一導電層96上之類似者。覆蓋層的厚度可在自約0.7奈米至6奈米之範圍內。在所例示的實施例中，第一導電層96的厚度可在自約0.7奈米至約3奈米之範圍中，而第二導電層98的厚度可在自約1奈米至約3奈米之範圍。在其他實施例中，亦有可能為其他厚度。
接著在覆蓋層上(例如，在第二導電層98上)共形地形成第一功函數調整層100。給定待形成之元件的應用，第一功函數調整層100可為將元件的工作功能調諧至符合需求的量之任何可接受的材料，且可使用任何可接受的沉積製程沉積第一功函數調整層。在一些實施例中，第一功函數調整層100為p型功函數金屬且可包括藉由原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、或類似者所沉積之氮化鈦(TiN)或類似者。第一功函數調整層100的厚度可在自約0.7奈米至2.5奈米之範圍內。在其他實施例中，亦有可能為其他厚度。
接著在第一功函數調整層100之上沉積及圖案化遮罩102。遮罩102可覆蓋第三區400及第四區500中之第一工作功能層100，而同時暴露第一區200及第二區300中之第一功函數調整層100。在一些實施例中，遮罩為藉由使用旋塗技術所形成之光阻劑102，並可使用可接受的光微影製程技術圖案化遮罩。一旦圖案化遮罩102，進行對第一功函數調整層100有選擇性的蝕刻以從第一區 200及第二區300去除第一功函數調整層100，如第8圖所例示。在此蝕刻期間，第一區200及第二區300中之第二導電層98可充當蝕刻停止。若遮罩102為光阻劑，則接著去除遮罩102，諸如藉由使用適當的濕式剝離及/或灰化製程。
在第8圖中，接著在第一及第二區200及300中之覆蓋層上(例如，在第二導電層98上)共形地形成第二功函數調整層104，且在第三及第四區400及500中之第一功函數調整層100上共形地形成第二功函數調整層。給定待形成之元件的應用，第二功函數調整層104可為將元件的工作功能調諧至符合需求的量之任何可接受的材料，且可使用任何可接受的沉積製程沉積第一功函數調整層。在一些實施例中，第二功函數調整層104為p型功函數金屬且可包括藉由原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、或類似者所沉積之氮化鈦(TiN)或類似者。在一些實施例中，第二功函數調整層104可具有與第一功函數調整層100相同或不同的材料組成。在一些實施例中，第二功函數調整層104的底部表面可與第一功函數調整層100的頂部表面形成交界。第二功函數調整層104的厚度可在自約0.7奈米至2.5奈米之範圍內。在其他實施例中，亦有可能為其他厚度。
在一些實施例中，可在形成第一功函數調整層100及形成第二功函數調整層104間破真空。結果為，可在第一功函數調整層100的頂部表面處氧化第一功函數調整層 100。舉例而言，由第一功函數調整層100暴露於含氧環境，可在第一功函數調整層100的頂部表面處形成氮氧化鈦區。在此等實施例中，可將此氧化的區(例如，氮氧化鈦區)沉積在第一功函數調整層100及第二功函數調整層104間之交界處。
接著在第二功函數調整層104之上沉積及圖案化遮罩106。遮罩106可覆蓋第四區500中之第二功函數調整層104，而同時暴露第一區200、第二區300、及第三區400中之第二功函數調整層104。在一些實施例中，遮罩為藉由使用旋塗技術所形成之光阻劑106，並可使用可接受的光微影製程技術圖案化遮罩。一旦圖案化遮罩106，進行蝕刻以從第一區200、第二區300、及第三區400去除第二功函數調整層104，如第9圖所例示。在一些實施例中，可進行定時及/或選擇性蝕刻製程，因而在第一、第二、及第三區200、300、及400中僅大致地去除第二功函數調整層104，而並未顯著地去除在此等區中之下層的層(例如，第二導電層98及第一功函數調整層100)。若遮罩106為光阻劑，則接著去除遮罩106，諸如藉由使用適當的濕式剝離及/或灰化製程。
藉由使用第6圖至第9圖中所描述之製程，可在區200、300、400、及500的每個區中形成一個或更多個p型功函數調整層，至符合需求的累積厚度(例如，在每個開口中之第一功函數調整層100及/或第二功函數調整層104的厚度)，可在區200、300、400、及500的每 個區中形成具有不同閾值電壓(threshold voltage)之電晶體。
如在第9圖中進一步例示，在第二導電層98、第一功函數調整層100、及第二功函數調整層104之上沉積及圖案化遮罩108。遮罩108覆蓋在第一及第二區200及300中之第二導電層90，而同時暴露在第三區400中之第一功函數金屬層並暴露在第四區500中之第二功函數調整層104。在一些實施例中，遮罩108為光阻劑，光阻劑是藉由使用旋塗技術所形成，並可使用可接受的光微影製程技術圖案化光阻劑。
一旦圖案化遮罩108，即進行摻雜製程110以摻雜第一功函數調整層100的暴露的部分(例如，在第三區400中之部分的第一功函數調整層100)及第二功函數調整層104的暴露的部分(例如，在第四區500中之部分的第二功函數調整層104)。摻雜製程110可包含第一功函數調整層100的摻雜暴露的部分以及具有矽之第二功函數調整層104。在實施例中，摻雜製程110為使用SiH4或類似者作為摻雜氣體之原子層沉積(ALD)製程。摻雜製程110中所使用之摻雜氣體的矽濃度可在約5%至約25%的範圍內。在一些實施例中，可在約260℃至約475°的範圍中之溫度進行摻雜製程110；持續期間為約1秒至10分鐘；在約0.5托至約50托之壓力；及使用諸如Ar或類似者之裝載氣體。在其他實施例中，可使用如前文所述之一個或更多個不同製程條件進行摻雜製程110。
由於摻雜製程110，第三區400中之第一功函數調整層100及第四區500中之第二功函數調整層104可各包括矽。舉例而言，第三區400中之第一功函數調整層100及第四區500中之第二功函數調整層104可包括鈦氮化矽或類似者。在第三區400中之第一功函數調整層100中之矽的濃度可在約0.5%至約10%的範圍內，在第四區500中之第二功函數調整層104中之矽濃度可在約0.5%至約10%的範圍內。已觀察到，藉由摻雜第一及第二功函數調整層100、104以具有在上述範圍中之矽，可實現符合需求蝕刻選擇性。進一步，在摻雜製程110期間，可藉由第二功函數調整層104遮蔽在第四區500中之部分的第一功函數調整層100，且在第四區500中之第一功函數調整層100可大致地為無摻雜且不含矽。替代地，矽可從第二功函數調整層104擴散至下層的第四區500中之第一功函數調整層100中，且結果為，第四區500中之第一功函數調整層100亦可包括矽。在此等實施例中，第四區500中之第一功函數調整層100可具有低於第三區400中之第一功函數調整層100的矽的濃度。可藉由在摻雜製程110後所進行之一個或更多個退火製程，加強至第四區500中之第一功函數調整層100中之矽的擴散。在此等實施例中，第二導電層98可充當阻擋層，阻擋層阻塞至下層的層中之顯著的矽的擴散。
在另一實施例中，可採用不同的摻雜製程替換摻雜製程110。舉例而言，第10圖例示替代的實施例，其中 在第一功函數調整層100及第二功函數調整層104上進行摻雜製程111，而非摻雜製程110。摻雜製程111可包含採用鋁摻雜第一功函數調整層100的暴露的部分(例如，在第三區400中之部分的第一功函數調整層100)，第二功函數調整層104的暴露的部分(例如，在第四區500中之部分的第二功函數調整層104)。在實施例中，摻雜製程111為使用AlCl3、三甲基鋁(trimethylaluminum；TMA)、或類似者作為摻雜氣體之原子層沉積(ALD)製程。摻雜製程111中所使用之摻雜氣體的鋁濃度可在約5%至約25%的範圍內。在一些實施例中，可在約250℃至約475°的範圍中之溫度進行摻雜製程111；持續期間為約1秒至10分鐘；在約0.5托至約50托之壓力；及使用諸如Ar或類似者之裝載氣體。在其他實施例中，可使用如前文所述之一個或更多個不同製程條件進行摻雜製程111。
由於摻雜製程111，在第三區400中之第一功函數調整層100及在第四區500中之第二功函數調整層104可各包括鋁。舉例而言，在第三區400中之第一功函數調整層100及在第四區500中之第二功函數調整層104可包括鈦氮化鋁或類似者。在第三區400中之第一功函數調整層100中之鋁的濃度可在約2.5%至約40%的範圍內，且在第四區500中之第二功函數調整層104中之鋁的濃度可在約2.5%至約40%的範圍內。已觀察到，藉由摻雜第一及第二功函數調整層100、104以具有在上述範圍中之鋁，可實現符合需求蝕刻選擇性。進一步，在摻雜製程111 期間，可藉由第二功函數調整層104遮蔽在第四區500中之部分的第一功函數調整層100，且在第四區500中之第一功函數調整層100可大致地為無摻雜且不含鋁。替代地，鋁可從第二功函數調整層104擴散至在第四區500中之下層的第一功函數調整層100中，且結果為，在第四區500中之第一功函數調整層100亦可包括鋁。在此等實施例中，在第四區500中之第一功函數調整層100可具有低於在第三區400中之第一功函數調整層100的鋁的濃度。可藉由在摻雜製程111後所進行之一個或更多個退火製程，加強至鋁的擴散。在此等實施例中，第二導電層98可充當阻擋層，阻擋層阻塞至下層的層中之顯著的鋁的擴散。
在摻雜製程110或111後，若遮罩108為光阻劑，可使用適當的濕式剝離及/或灰化製程去除遮罩108。在一些實施例中，由於摻雜製程110或111、遮罩108的去除、及/或對於含氧環境(諸如自然環境)的暴露，終止物種(諸如氫氧化物及/或氧)可終止第二導電層98、第一功函數調整層100、及第二功函數調整層104的表面，。當為氫氧化物及/或氧氣時，物種可在此等層98、100、及104上形成氧化物，諸如天然氧化物。結果為，第一功函數調整層100及第二功函數調整層104的暴露的部分可氧化並包括鈦氮氧化矽或類似者。具體而言，氧化可獲致在第三區400中之第一功函數調整層100及在第四區500中之第二功函數調整層104中形成矽-氧鍵(例如，SixOy)或鋁-氧(AlxOy)。藉由在閘極電極中包含SixOy，可改善 所得電晶體的平坦頻帶電壓(flat band voltage；VFB)。進一步地，如下面將更詳細解釋的，通過用矽、鋁、及/或氧摻雜部分的第一功函數調整層100及第二功函數調整層104，第二導電層98間之蝕刻選擇性(例如，包括氮化鉭)及第一與第二功函數調整層100及104(例如，包括鈦、矽、及氮)可增加，從而改善了製程控制並允許在設備的不同區中形成具有更大閾值電壓差的不同電晶體。
接下來，在第11圖中，在第二導電層98、第一功函數調整層100、及第二功函數調整層104的頂部表面上進行氯基的處理112。在一些實施例中，氯基的處理112包含將第二導電層98、第一功函數調整層100、及第二功函數調整層104的頂部表面暴露於氯基的流體。氯基的流體可進一步為金屬氯流體，諸如TiClx、TaClx、WClx、類似者、或其等的組合。在一些實施例中，氯基的流體，且更特定言之，金屬氯流體為氣體。在未使用電漿的前提下，可在處理中使用氯基的氣體，或金屬氯氣體。在一些實施例中，將第二導電層98、第一功函數調整層100、及第二功函數調整層104的頂部表面暴露於氯基的氣體(例如，WCL5)，熱浸於溫度，舉例而言，在自約200℃至約600℃的範圍內之溫度，採用氯基的氣體的流動速率在自約100sccm至約10000sccm的範圍內，持續時間自約10秒至約300秒，諸如約30秒至約120秒。
氯基的處理112可從第二導電層98、第一功函數調整層100及、第二功函數調整層104、及的頂部表面去 除或剝離終止物種，且氯基的物質，諸如氯(Cl)，可重新終止第二導電層98、第一功函數調整層100、及第二功函數調整層104的頂部表面。氯基的處理112亦可蝕刻暴露的層(例如，第二導電層98、第一功函數調整層100、及第二功函數調整層104)的頂部表面。舉例而言，在第一區200及第二區300中之第二導電層98的厚度可少於第三區400及第四區500中之第二導電層98的厚度。進一步，第三區400中之第一功函數調整層100的厚度少於第四區500中之第一功函數調整層100的厚度。藉由調整第二導電層98、第一功函數調整層100、及第二功函數調整層104的厚度，可調整在第一、第二、第三、及第四區200、300、400及500中各區中所形成之電晶體的閾值電壓。舉例而言，第二導電層98、第一功函數調整層100、及/或第二功函數調整層104的較小的累積厚度可對應至較低的閾值電壓。
在一些實施例中，然而，氯基的處理112將不會由於經處理的第一功函數調整層100及第二功函數調整層104中之氧鍵合的摻雜劑(例如，矽或鋁)的存在，而顯著地蝕刻經處理的第一功函數調整層100及第二功函數調整層104。舉例而言，由於SixOy或AlxOy的存在，氯基的處理112可能未能顯著地蝕刻經處理的第一功函數調整層100及第二功函數調整層104。因而，與第一功函數調整層100或第二功函數調整層104相比，氯基的處理112將更顯著地並以更大的速率蝕刻第二導電層98。舉例而言， 第一功函數調整層100及第二功函數調整層104的蝕刻厚度(例如，藉由氯基的處理112所蝕刻掉之第一功函數調整層100及第二功函數調整層104的對應厚度)少於第二導電層98的蝕刻厚度(例如，藉由氯基處理112所蝕刻掉之第二導電層98的厚度)。在一些實施例中，第一及第二功函數調整層100及104的蝕刻厚度可為約1Å或更少。在一些實施例中，第一功函數調整層100及第二功函數調整層104的蝕刻厚度可少於並未根據前文所述之摻雜製程110、111所摻雜之類似功函數調整層的蝕刻厚度的一半。據此，相對於經處理的第一及第二功函數調整層100及104，摻雜製程110及111可增加第二導電層98的蝕刻選擇性。舉例而言，可增加第二導電層98的蝕刻厚度相對於第一及第二功函數調整層100及104的蝕刻厚度的比值。藉由增加此等層的蝕刻選擇性，可增加在不同區200、300、400及500中之不同電晶體的增加的閾值電壓分離。具體而言，可為第一及第二區200及300中之電晶體實現較低的閾值電壓，而同時為第三及第四區400及500中之電晶體保持較高的閾值電壓。在替換金屬閘極製程期間，各種實施例允許更大的閾值電壓分離彈性。
在第12圖中，在氯基的處理112之後，接著在共形地第一區200及第二區300中之第二導電層98上、共形地在第三區400中之第一功函數調整層100上，並共形地在第四區500中之第二功函數調整層104上，形成第三功函數調整層114。給定待形成之元件的應用，第三功 函數調整層114可為將元件的工作功能調諧至符合需求的量之任何可接受的材料，且可使用任何可接受的沉積製程沉積第三功函數調整層114。在一些實施例中，第二功函數調整層104為n型功函數金屬且可包括藉由原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(physical vapor deposition；PVD)、或類似者所沉積之鋁(Al)、氮化鋁(AlN)、氮化鋁(TiAl)、鈦鉭(TaAl)、或類似者。第三功函數調整層114的厚度可在自約1.5奈米至4奈米之範圍內。
在第13圖中，在第一、第二、第三、及第四區200、300、400及500中之第三功函數調整層114中共形地形成黏附或黏膠層116。黏膠層116可包括藉由原子層沉積(ALD)或類似者所沉積之氮化鈦(TiN)或類似者。黏膠層116的厚度可在自約2奈米至4奈米之範圍內。
且在第13圖中，在黏膠層116上沉積導電材料118。導電材料118可包含金屬，諸如鎢(W)、鋁(Al)、鈷(Co)、釕(Ru)、其等的組合、或類似者。可使用化學氣相沉積(CVD)、物理氣相沉積(PVD)、類似者、或其等的組合沉積導電材料118。導電材料118至少填充其餘部分，例如，並未藉由開口的第一導電層96的第二導電層98、第一功函數調整層100、第二功函數調整層104、第三功函數調整層114、及黏膠層116所填充之部分。
接下來，如第14圖所例示，進行平坦化製程，諸如化學機械拋光(CMP)，以去除第一導電層96、第二導 電層98、第一功函數調整層100、第二功函數調整層104、第三功函數調整層114、黏膠層116、及導電材料118的多餘部分，此等多餘部分在層間介電層90的頂部表面之上，以(例如，從閘極介電層94的其餘部分，見第13圖)形成閘極介電材料94A、94B、94C及94D，以及分別在第一、第二、第三、及第四區200、300、400、及500中形成(包括在第三及第四區400及500中之第一導電層96、第二導電層98、第一功函數調整層100：在第四區500中之第二功函數調整層104；第三功函數調整層114；黏膠層116；及導電材料118(見第13圖)的其餘部分)閘極電極120A、120B、120C及120D。具體而言，在第一區200中之第一閘極電極120A包括導電材料96A、導電材料98A、功函數調整金屬114A、黏膠材料116A、及填充金屬118A。在第二區300中之第二閘極電極120B包括導電材料96B、導電材料98B、功函數調整金屬114B、黏膠材料116B、及填充金屬118B。在第三區400中之第三閘極電極120C包括導電材料96C、導電材料98C、功函數調整金屬100A、功函數調整金屬114C、黏膠材料116C、及填充金屬118C。在第四區500中之第四閘極電極120D包括導電材料96D、導電材料98D、功函數調整金屬100B、功函數調整金屬104A、功函數調整金屬114D、黏膠材料116D、及填充金屬118D。導電材料96A、96B、96C、及96D可由第一導電層96的其餘部分所形成；導電材料98A、98B、98C、及98D可由第 二導電層98的其餘部分所形成；功函數調整金屬100A及100B可由第一功函數調整層100的其餘部分所形成；功函數金屬104A可由第二功函數調整層104的其餘部分所形成；功函數調整金屬114A、114B、114C、及114B可由第三功函數調整層114的其餘部分所形成；黏膠材料116A、116B、116C、及116D可由黏膠層116的其餘部分所形成；且填充金屬118A、118B、118C、及118D可由填充金屬118的其餘部分所形成。由於前文所描述之處理步驟，導電材料98A及98B可比導電材料98C及98D更薄，且功函數調整金屬100B比功函數調整金屬100A更薄。據此，包括第一電極120A及第二電極120B之電晶體的閾值電壓可少於包括第三電極120C之電晶體的閾值電壓，且包括第三電極120C之電晶體的閾值電壓可少於包括第四電極120D之電晶體的閾值電壓。為了便於參考，後文將閘極電極120A、120B、120C、及120D稱為閘極電極120。
在第15A、15B及15C圖中，在閘極堆疊包含閘極介電層94及對應的閘極電極120)之上形成閘極遮罩128，且可在閘極間隔件82的相對部分間設置閘極遮罩128。在一些實施例中，形成閘極遮罩128之步驟包含使閘極堆疊層凹陷，因而在閘極堆疊層正上方並在閘極間隔件82的相對部分間形成凹陷。將包括一層或更多層介電材料，諸如氮化矽、氮氧化矽、或類似者之閘極遮罩128填充至凹陷中，隨後藉由平坦化製程去除延伸在第一層間介 電層90之上之介電材料的多餘部分。
亦如第15A、15B及15C圖所例示，在層間介電層90之上沉積第二層間介電層124。在一些實施例中，第二層間介電層124是藉由可流動化學氣相沉積(FCVD)方法所形成之可流動膜。在一些實施例中，第二層間介電層124是由諸如磷矽酸玻璃(PSG)、硼矽酸玻璃(BSG)、硼摻雜磷矽酸玻璃(BPSG)、無摻雜矽酸玻璃(USG)、或類似者之介電材料所形成，且可藉由任何合適的方法，諸如CVD及PECVD，所沉積。
根據一些實施例，形成通過第二層間介電層124及層間介電層90之閘極觸點132及源極/汲極觸點130。形成通過層間介電層90及層間介電層124之用於源極/汲極觸點130之開口，並形成通過層間介電層124及閘極遮罩128之用於閘極觸點132之開口。可使用可接受的光微影及蝕刻技術形成開口。在開口中形成襯裡(未圖示)，諸如擴散阻擋層、黏附層、或類似者，及導電材料。襯裡可包含鈦、氮化鈦、鉭、氮化鉭、或類似者。導電材料可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳、或類似者。可進行平坦化製程，諸如化學機械拋光(CMP)，以從層間介電層(ILD)124的表面去除多餘材料。其餘的襯裡及導電材料在開口中形成源極/汲極觸點130及閘極觸點132。可進行退火製程以在源極/汲極區84/86與磊晶源極/汲極觸點130間之交界處形成矽化物136。將源極/汲極觸點130實體地及電性地耦合至磊晶源極/汲極區84/86，且閘極觸 點132實體地及電性地耦合至閘極電極120。可以不同的製程形成源極/汲極觸點130及閘極觸點132，或者可以相同的製程形成源極/汲極觸點及閘極觸點。儘管圖示為在相同的橫截面中形成源極/汲極觸點130及閘極觸點132中之每個觸點，但應理解到，可在不同的橫截面中形成源極/汲極觸點及閘極觸點中之每個觸點，此舉可避免觸點的短路。
儘管未明確地圖示，但熟習此項技藝者將輕易地理解到，可對第13圖中之結構進行進一步的處理步驟。舉例而言，可在層間介電層124之上形成各種金屬間介電質(Inter-Metal Dielectrics；IMD)及它們對應的金屬化。
各種實施例提供具有摻雜的功函數調整層(例如，氮化鈦層)之閘極電極。可採用，舉例而言，矽、鋁、或類似者摻雜功函數調整層，而層可進一步包含被結合至摻雜劑(例如，SixOy、AlxOy、或類似者)之氧。藉由調整功函數調整層的組成，可在氯基的處理期間增加功函數調整層及下層的層(例如，氮化鉭層)間之蝕刻選擇性，氯基的處理減少用於閾值電壓調諧之下層的層的厚度。以此方式，可實現元件中之不同電晶體的閾值電壓間之更大差值。
在一些實施例中，方法包含在閘極介電層之上沉積第一導電層；在第一導電層之上沉積第一功函數調整層；從第一導電層的第一區之上選擇性地去除第一功函數調整層；採用摻雜劑摻雜第一功函數調整層；在摻雜第一功函 數調整層之後，進行第一處理製程以蝕刻第一導電層的第一區及第一功函數調整層的第二區。第一處理製程以大於第一功函數調整層的速率蝕刻第一導電層。備選地在一些實施例中，摻雜劑為矽或鋁。備選地在一些實施例中，採用摻雜劑摻雜第一功函數調整層之步驟包括原子層沉積製程。備選地在一些實施例中，原子層沉積製程包括使用SiH4作為摻雜氣體。備選地在一些實施例中，原子層沉積製程包括使用AlCl3或三甲基鋁(TMA)作為摻雜氣體。備選地在一些實施例中，此方法進一步包含在第一功函數調整層之上沉積第二功函數調整層；從第一功函數調整層的第二區之上選擇性地去除第二功函數調整層；採用摻雜劑摻雜第二功函數調整層，而同時採用摻雜劑摻雜第一功函數調整層；及進行第一處理製程以蝕刻第二功函數調整層的第三區，其中第一處理製程以大於第二功函數調整層的速率，蝕刻第一導電層。備選地在一些實施例中，第一導電層包括氮化鉭，且第一功函數調整層包括氮化鈦。備選地在一些實施例中，此方法進一步包含將氧擴散至第一功函數調整層中，其中氧與摻雜劑結合。備選地在一些實施例中，第一處理製程為氯基的蝕刻製程。備選地在一些實施例中，氯基的蝕刻製程包括氯基的熱浸。備選地在一些實施例中，氯基的熱浸包括使用WCl5作為製程氣體。備選地在一些實施例中，此方法進一步包含在第一處理製程之後，在第一功函數調整層之上沉積一第三功函數調整層，其中第一功函數調整層為一p型層，第三功函數調整層為 一n型層。
在一些實施例中，電晶體包含第一源極/汲極區；第二源極/汲極區；及在第一源極/汲極區與第二源極/汲極區間之閘極，閘極包括：閘極介電；及閘極介電之上之閘極電極，閘極電極包括：第一導電材料；在第一導電材料之上之第一p型功函數調整金屬，第一p型功函數調整金屬包括矽或鋁；在第一p型功函數調整金屬之上之n型功函數調整金屬；及在n型功函數調整金屬之上之填充金屬。備選地在一些實施例中，第一p型功函數調整金屬包括SixOy或AlxOy。備選地在一些實施例中，閘極電極進一步包括在第一p型功函數調整金屬之下之第二p型功函數調整金屬，其中第二p型功函數調整金屬包括低於第一p型功函數調整金屬的矽或鋁濃度。備選地在一些實施例中，第一導電材料包括氮化鈦，且其中第一p型功函數調整金屬包括氮化鈦。
在一些實施例中，元件包含第一閘極電極，第一閘極電極包括：在第一閘極介電之上之第一導電材料；與第一導電材料接觸之第一n型功函數調整金屬；及在第一n型功函數調整金屬之上之第一填充材料；及第二閘極電極，第二閘極電極包括：在該第二閘極介電金屬之上之第二導電材料，第一導電材料比第二導電材料更薄；與第二導電材料接觸之第一p型功函數調整金屬，第一p型功函數調整金屬包括矽或鋁；與第一p型功函數調整金屬接觸之第二n型功函數調整金屬；及在第二n型功函數調整金屬之 上之第二填充材料。備選地在一些實施例中，元件進一步包括第三閘極電極，電亖間極電極包括：在第三閘極介電金屬之上之第三導電材料，第三導電材料具有與第一導電材料相同的材料組成，第一導電材料比第三導電材料更薄；與第三導電材料接觸之第二p型功函數調整金屬，第一p型功函數調整金屬比第二p型功函數調整金屬更薄；與第二p型功函數調整金屬接觸之第三p型功函數調整金屬，第三p型功函數調整金屬包括矽或鋁；與第三p型功函數調整金屬接觸之第三n型功函數調整金屬；及在第三n型功函數調整金屬之上之第三填充材料。備選地在一些實施例中，第一p型功函數調整金屬進一步包括氧。備選地在一些實施例中，第一導電材料及第二導電材料各包括氮化鉭，且其中第一p型功函數調整金屬包括氮化鈦。
前文概述數種實施例的特徵，因而熟習此項技藝者可更理解本揭露內容的態樣。熟習此項技藝者應當認知，熟習此項技藝者可輕易地使用本揭露內容作為設計或修改其他製程及結構之基礎，以實現本文中所介紹之實施例的相同目的及/或達成相同優點。熟習此項技藝者亦應當認識到，此等效構造不脫離本揭露內容的精神及範圍，且在不脫離本揭露內容之精神及範圍之情況下，熟習此項技藝者可在本文中進行各種改變、替換、及變更。
70:基材
72:鰭狀結構
74:隔離區
82:閘極間隔件
84:源極/汲極區
88:蝕刻停止層
90:底部層間介電
92:閘極介電層
94:閘極介電層
96:第一導電層
98:第二導電層
100:第一功函數調整層
104:第二功函數調整層
108:遮罩
110:摻雜製程
200:第一區
300:第二區
400:第三區
500:第四區

Claims (10)

  1. 一種形成閘極電極的方法，該方法包括以下步驟：在一閘極介電層之上沉積一第一導電層；在該第一導電層之上沉積一第一功函數調整層；從該第一導電層的一第一區之上選擇性地去除該第一功函數調整層；採用一摻雜劑摻雜該第一功函數調整層；及在摻雜該第一功函數調整層之後，進行一第一處理製程以蝕刻該第一導電層的該第一區及該第一功函數調整層的一第二區，其中該第一處理製程以大於該第一功函數調整層的一速率，蝕刻該第一導電層。
  2. 如請求項1所述之方法，其中該摻雜劑為矽或鋁。
  3. 如請求項1所述之方法，其中採用該摻雜劑摻雜該第一功函數調整層之步驟包括一原子層沉積製程。
  4. 如請求項3所述之方法，其中該原子層沉積製程包括使用SiH4作為一摻雜氣體。
  5. 一種電晶體，包括： 一第一源極/汲極區；一第二源極/汲極區；及在該第一源極/汲極區與該第二源極/汲極區間之一閘極，該閘極包括：一閘極介電；及該閘極介電之上之一閘極電極，該閘極電極包括：一第一導電材料；在該第一導電材料之上之一第一p型功函數調整金屬，該第一p型功函數調整金屬包括矽或鋁；在該第一p型功函數調整金屬之上之一n型功函數調整金屬；及在該n型功函數調整金屬之上之一填充金屬。
  6. 如請求項5所述之電晶體，其中該第一p型功函數調整金屬包括SixOy或AlxOy。
  7. 如請求項5所述之電晶體，其中該閘極電極進一步包括在該第一p型功函數調整金屬之下之一第二p型功函數調整金屬，其中該第二p型功函數調整金屬包括低於該第一p型功函數調整金屬的一矽或鋁濃度。
  8. 如請求項5所述之電晶體，其中該第一導電材料包括氮化鈦，且其中該第一p型功函數調整金屬包括氮化鈦。
  9. 一種半導體元件，包括：一第一閘極電極，該第一閘極電極包括：在一第一閘極介電之上之一第一導電材料；與該第一導電材料接觸之一第一n型功函數調整金屬；及在該第一n型功函數調整金屬之上之一第一填充材料；及一第二閘極電極，該第二閘極電極包括：在一第二閘極介電金屬之上之一第二導電材料，該第一導電材料比該第二導電材料更薄；與該第二導電材料接觸之一第一p型功函數調整金屬，該第一p型功函數調整金屬包括矽或鋁；與該第一p型功函數調整金屬接觸之一第二n型功函數調整金屬；及在該第二n型功函數調整金屬之上之一第二填充材料。
  10. 如請求項9所述之半導體元件，進一步包括一第三閘極電極，該第三閘極電極包括：在一第三閘極介電金屬之上之一第三導電材料，該第三導電材料具有與該第一導電材料相同的一材料組成，該第一導電材料比該第三導電材料更薄；與該第三導電材料接觸之一第二p型功函數調整金屬，該第一p型功函數調整金屬比該第二p型功函數調整金屬 更薄；與該第二p型功函數調整金屬接觸之一第三p型功函數調整金屬，該第三p型功函數調整金屬包括矽或鋁；與該第三p型功函數調整金屬接觸之一第三n型功函數調整金屬；及在該第三n型功函數調整金屬之上之一第三填充材料。
TW109139208A 2020-06-22 2020-11-10 閘極電極的形成方法,電晶體及元件 TWI747601B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063042313P 2020-06-22 2020-06-22
US63/042,313 2020-06-22
US17/018,084 2020-09-11
US17/018,084 US11488873B2 (en) 2020-06-22 2020-09-11 Metal gates and methods of forming thereby

Publications (2)

Publication Number Publication Date
TWI747601B true TWI747601B (zh) 2021-11-21
TW202201503A TW202201503A (zh) 2022-01-01

Family

ID=77569513

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109139208A TWI747601B (zh) 2020-06-22 2020-11-10 閘極電極的形成方法,電晶體及元件

Country Status (5)

Country Link
US (3) US11488873B2 (zh)
KR (1) KR102515312B1 (zh)
CN (1) CN113380609B (zh)
DE (1) DE102020124234B4 (zh)
TW (1) TWI747601B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11316033B2 (en) * 2020-06-12 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11488873B2 (en) * 2020-06-22 2022-11-01 Taiwan Semiconductor Manufacturing Company Metal gates and methods of forming thereby
KR102830255B1 (ko) * 2021-05-18 2025-07-03 삼성전자주식회사 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110215409A1 (en) * 2010-03-04 2011-09-08 International Business Machines Corporation Structure and method to make replacement metal gate and contact metal
US20190067302A1 (en) * 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. High-k metal gate (hkmg) process for forming a memory cell with a large operation window
US20200135588A1 (en) * 2018-10-31 2020-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Field-Effect Transistor Device and Method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6773978B1 (en) * 2002-07-23 2004-08-10 Advanced Micro Devices, Inc. Methods for improved metal gate fabrication
US8373239B2 (en) * 2010-06-08 2013-02-12 International Business Machines Corporation Structure and method for replacement gate MOSFET with self-aligned contact using sacrificial mandrel dielectric
US8835246B2 (en) * 2011-02-25 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits with resistors and methods of forming the same
US20150061042A1 (en) 2013-09-03 2015-03-05 United Microelectronics Corp. Metal gate structure and method of fabricating the same
CN106033745B (zh) 2015-03-19 2020-07-07 联华电子股份有限公司 半导体元件及其形成方法
CN106298894B (zh) * 2015-06-29 2019-11-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9972694B2 (en) * 2015-10-20 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition methods and structures thereof
US9748235B2 (en) * 2016-02-02 2017-08-29 Globalfoundries Inc. Gate stack for integrated circuit structure and method of forming same
CN108010884B (zh) * 2016-11-01 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10790196B2 (en) * 2017-11-09 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Threshold voltage tuning for fin-based integrated circuit device
US10665685B2 (en) * 2017-11-30 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
KR102481284B1 (ko) * 2018-04-10 2022-12-27 삼성전자주식회사 반도체 장치의 제조 방법
US10504789B1 (en) * 2018-05-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-deposition treatment for FET technology and devices formed thereby
US11560331B2 (en) 2018-06-08 2023-01-24 Guardian Glass, LLC Coated glass article containing a semi-interpenetrating network
KR102557915B1 (ko) * 2018-07-05 2023-07-21 삼성전자주식회사 반도체 장치
US11289578B2 (en) 2019-04-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Selective etching to increase threshold voltage spread
US11563082B2 (en) * 2020-01-15 2023-01-24 International Business Machines Corporation Reduction of drain leakage in nanosheet device
US11488873B2 (en) * 2020-06-22 2022-11-01 Taiwan Semiconductor Manufacturing Company Metal gates and methods of forming thereby

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110215409A1 (en) * 2010-03-04 2011-09-08 International Business Machines Corporation Structure and method to make replacement metal gate and contact metal
US20190067302A1 (en) * 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. High-k metal gate (hkmg) process for forming a memory cell with a large operation window
US20200135588A1 (en) * 2018-10-31 2020-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Field-Effect Transistor Device and Method

Also Published As

Publication number Publication date
KR20210157833A (ko) 2021-12-29
CN113380609A (zh) 2021-09-10
US20210398861A1 (en) 2021-12-23
KR102515312B1 (ko) 2023-03-29
US20240347392A1 (en) 2024-10-17
DE102020124234A1 (de) 2021-12-23
TW202201503A (zh) 2022-01-01
DE102020124234B4 (de) 2024-10-02
US11488873B2 (en) 2022-11-01
CN113380609B (zh) 2025-01-28
US20220375798A1 (en) 2022-11-24
US12046519B2 (en) 2024-07-23

Similar Documents

Publication Publication Date Title
CN110838487B (zh) 半导体器件及方法
TWI579925B (zh) 半導體結構及其製造方法
CN110556424B (zh) 半导体器件和制造半导体器件的方法
TWI831110B (zh) 半導體裝置及其製造方法
US12009200B2 (en) Treatment for adhesion improvement
US12062695B2 (en) Transistor gate structures and methods of forming the same
TW202201561A (zh) 半導體裝置及其形成方法
US20240347392A1 (en) Metal Gates and Methods of Forming Thereby
TWI594304B (zh) 元件的金屬柵極結構及其形成方法
TW202016999A (zh) 半導體裝置及其製造方法
US12107149B2 (en) Air spacer and method of forming same
TW202322399A (zh) 半導體裝置及其製造方法
CN114823672A (zh) 半导体器件及方法
TW202314868A (zh) 製造半導體元件的方法
TWI883832B (zh) 半導體裝置及其製造方法
TWI782402B (zh) 半導體裝置及其製造方法
US12369394B2 (en) Semiconductor device and method of forming same
TW202147413A (zh) 半導體裝置及其製造方法
CN110660726A (zh) 半导体装置及其形成方法