[go: up one dir, main page]

TWI747449B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI747449B
TWI747449B TW109128253A TW109128253A TWI747449B TW I747449 B TWI747449 B TW I747449B TW 109128253 A TW109128253 A TW 109128253A TW 109128253 A TW109128253 A TW 109128253A TW I747449 B TWI747449 B TW I747449B
Authority
TW
Taiwan
Prior art keywords
cavity
fluid communication
mems
communication channel
dielectric structure
Prior art date
Application number
TW109128253A
Other languages
English (en)
Other versions
TW202108497A (zh
Inventor
邱怡瑄
洪嘉明
彭利群
陳相甫
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/930,570 external-priority patent/US11491510B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202108497A publication Critical patent/TW202108497A/zh
Application granted granted Critical
Publication of TWI747449B publication Critical patent/TWI747449B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00119—Arrangement of basic structures like cavities or channels, e.g. suitable for microfluidic systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292—Electrostatic transducers, e.g. electret-type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0622—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements on one surface
    • B06B1/0629—Square array
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/0338—Channels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/05—Arrays
    • B81B2207/053—Arrays of movable structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0771—Stacking the electronic processing unit and the micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Micromachines (AREA)

Abstract

本文的各種實施例涉及一種半導體裝置。所述半導體裝 置包括設置在半導體基底之上的內連線結構。介電結構設置在內連線結構之上。多個空腔設置在介電結構中。微機電系統(MEMS)基底設置在介電結構之上，其中微機電系統基底包括多個可移動薄膜，且其中所述多個可移動薄膜分別上覆在所述多個空腔之上。多個流體連通通道設置在所述介電結構中，其中所述多個流體連通通道中的每一者在所述多個空腔中的兩個相鄰空腔之間在側向上延伸，使得所述多個空腔中的每一者彼此流體連通。

Description

半導體裝置及其形成方法
本發明實施例是有關於一種半導體裝置及其形成方法。
微機電系統(Microelectromechanical system，MEMS)是一種在積體晶片上整合小型化機械及機電元件的技術。MEMS裝置通常利用微製造技術來製成。近年來，MEMS裝置已獲得廣泛的應用範圍。例如，在手機(例如，加速度計、陀螺儀、數位羅盤)、壓力感測器、微流體元件(例如，閥門、泵)、光學開關(例如，鏡子)、成像裝置(例如，微機械超音波轉換器(micromachined ultrasonic transducer，MUT))等中會找到MEMS裝置。
本發明實施例提供一種半導體裝置，包括：內連線結構，設置在半導體基底之上；介電結構，設置在所述內連線結構之上；多個空腔，設置在所述介電結構中且被排列成包括行及列的陣列；微機電系統(MEMS)基底，設置在所述介電結構之上，其中所述 微機電系統基底界定所述多個空腔的上表面，其中所述微機電系統基底包括多個可移動薄膜，且其中所述多個可移動薄膜分別上覆在所述多個空腔之上；以及多個流體連通通道，設置在所述介電結構中，其中所述多個流體連通通道的上表面由所述微機電系統基底界定，且其中所述多個流體連通通道中的每一者在所述多個空腔中的兩個相鄰空腔之間在側向上延伸，使得所述多個空腔中的每一者彼此流體連通。
本發明實施例提供一種半導體裝置，包括：內連線結構，設置在半導體基底之上；介電結構，設置在所述內連線結構之上；微機電系統(MEMS)基底，設置在所述介電結構之上；第一微機電系統裝置，設置在所述半導體基底之上，其中所述第一微機電系統裝置包括設置在所述介電結構中的第一空腔，且包括上覆在所述第一空腔之上的所述微機電系統基底的第一可移動薄膜；第二微機電系統裝置，設置在所述半導體基底之上，其中所述第二微機電系統裝置包括設置在所述介電結構中的第二空腔，且包括上覆在所述第二空腔之上的所述微機電系統基底的第二可移動薄膜，且其中所述第二微機電系統裝置在第一方向上與所述第一微機電系統裝置在側向上間隔開；以及第一流體連通通道，設置在所述介電結構中，其中所述第一流體連通通道在所述第一方向上從所述第一空腔在側向上延伸到所述第二空腔，使得所述第一空腔與所述第二空腔流體連通。
本發明實施例提供一種形成半導體裝置的方法，所述方法包括：接收積體電路(IC)結構，所述積體電路(IC)結構包括設置在所述積體電路結構的半導體基底之上的第一電極及第二電極，其中所述第一電極與所述第二電極在側向上間隔開；在所述積體電路結構、所述第一電極及所述第二電極之上形成介電結構；在所述介電結構中形成第一空腔開口，且所述第一空腔開口上覆在所述第一電極之上；在所述介電結構中形成第二空腔開口，且所述第二空腔開口上覆在所述第二電極之上，其中所述介電結構的部分設置在所述第一空腔開口與所述第二空腔開口之間；在所述介電結構的所述部分中形成流體連通通道開口，其中所述流體連通通道開口從所述第一空腔開口在側向上延伸到所述第二空腔開口；以及將微機電系統(MEMS)基底接合到所述介電結構，其中將所述微機電系統基底接合到所述介電結構覆蓋所述第一空腔開口、所述第二空腔開口及所述流體連通通道開口，從而分別形成第一空腔、第二空腔及流體連通通道，且其中所述流體連通通道從所述第一空腔在側向上延伸到所述第二空腔。
100:半導體裝置
102:積體電路(IC)結構
104:半導體基底
106:IC裝置
108:源極/汲極區
110:閘極介電質
112:閘電極
114:內連線結構
116:第一介電結構
118:第一導電接點
120:第一導通孔
122:導電線
124:第二介電結構
126:第二導通孔
128a:第一電極
128b:第二電極
128c:第三電極
128d:第四電極
128e:第五電極
130:第三介電結構
132:第一介電層
134:第二介電層
136:微機電系統(MEMS)基底
138:第三介電層
140:第三導通孔
142:第一通孔開口
144:第二導電接點
146a:第一MEMS裝置
146b:第二MEMS裝置
146c:第三MEMS裝置
146d:第四MEMS裝置
146e:第五MEMS裝置
148a:第一空腔
148b:第二空腔
148c:第三空腔
148d:第四空腔
148e:第五空腔
150a:第一可移動薄膜
150b:第二可移動薄膜
150c:第三可移動薄膜
152a:第一流體連通通道
152b:第二流體連通通道
152c:第三流體連通通道
152d:第四流體連通通道
152e:第五流體連通通道
152f:第六流體連通通道
152g:第七流體連通通道
152h:第八流體連通通道
154:MEMS轉換器
502:第一陣列
504a:第一行
504b:第二行
504c:第三行
506a:第一列
506b:第二列
506c:第三列
802:第四介電層
804:防釋氣層
806:吸氣結構
808:第一鈍化層
902:通氣孔
904:插塞
1002:緩衝罐
1004:緩衝罐通道
1004a:第一緩衝罐通道
1004b:第二緩衝罐通道
1006:密封結構
1006a:第一密封結構
1006b:第二密封結構
1008:密封結構開口
1302:MEMS功能結構
1304:第二鈍化層
1502:第二通孔開口
1504:緩衝罐開口
1602:空腔開口
1604:流體連通通道開口
1606:緩衝罐通道開口
2300:流程圖
2302、2304、2306、2308、2310:動作
A-A、B-B、C-C:線
D 1 :第一方向
D 2 :第二方向
P 1 :第一平面
P 2 :第二平面
P 3 :第三平面
P 4 :第四平面
P 5 :第五平面
P 6 :第六平面
P 7 :第七平面
P 8 :第八平面
X:中心點
結合附圖閱讀以下詳細說明，會最好地理解本文的各方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1示出具有得到改善的空腔壓力均勻性的微機電系統(MEMS)裝置的半導體裝置的一些實施例的剖視圖。
圖2A至圖2C示出圖1所示半導體裝置的一些實施例的各種視圖。
圖3A至圖3C示出圖1所示半導體裝置的一些其他實施例的各種視圖。
圖4A至圖4C示出圖1所示半導體裝置的一些其他實施例的各種視圖。
圖5示出沿圖3A所示的線B-B截取的圖3A至圖3C所示半導體裝置的一些其他實施例的俯視圖。
圖6示出圖5所示半導體裝置的一些其他實施例的俯視圖。
圖7示出圖5所示半導體裝置的一些其他實施例的俯視圖。
圖8示出圖1所示半導體裝置的一些其他實施例的剖視圖。
圖9示出圖1所示半導體裝置的一些其他實施例的剖視圖。
圖10示出圖1所示半導體裝置的一些其他實施例的剖視圖。
圖11示出沿圖10所示的線B-B截取的圖10所示半導體裝置的一些其他實施例的俯視圖。
圖12示出圖1所示半導體裝置的一些其他實施例的剖視圖。
圖13示出圖1所示半導體裝置的一些其他實施例的剖視圖。
圖14至圖22示出用於形成圖10所示半導體裝置的一些實施例的方法的一些實施例的一系列剖視圖。
圖23示出用於形成具有得到改善的空腔壓力均勻性的微機電系統(MEMS)裝置的半導體裝置的方法的一些實施例的流程圖。
現在將參照圖式闡述本文，其中在所有圖式中相同的參考編號用於指代相同的元件，且其中所示結構未必按比例繪製。應理解，此詳細說明及對應的圖不以任何方式限制本文的範圍，且詳細說明及圖僅提供幾個實例來示出本發明概念可顯現自身的一些方式。
本文提供用於實施此公開的不同特徵的許多不同的實施例或實例。以下闡述元件及佈置的具體實例，以簡化本文。當然，這些僅為實例，而不旨在進行限制。例如，在以下說明中，在第二特徵之上或第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中在第一特徵與第二特徵之間可形成有附加特徵、而使得第一特徵與第二特徵可能不直接接觸的實施例。另外，本文可在各種實例中重複使用參考編號和/或字母。此種重複使用是出於簡單及清晰的目的，且其本身並不表示所討論的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在、、、之下(beneath)”、“在、、、下方(below)”、“下部的(lower)”、“在、、、上方(above)”、“上部的(upper)”等空間相對性用語 來闡述圖中所示一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。裝置可具有其他取向(旋轉90度或處於其他取向)，且本文中所使用的空間相對性闡述語可同樣相應地進行解釋。
在一些實施例中，半導體裝置包括微機電系統(MEMS)轉換器。MEMS轉換器包括多個基線MEMS裝置。基線MEMS裝置設置在半導體裝置的半導體基底之上。基線MEMS裝置中的每一者包括空腔及可移動薄膜。通常，空腔中的每一者彼此分立(例如，空腔彼此間隔開且彼此不流體連通)。
以上MEMS轉換器的一個挑戰是分立具有不同空腔壓力的空腔，此會負面地影響MEMS轉換器的裝置性能。例如，所述多個基線MEMS裝置中的第一基線MEMS裝置包括具有第一空腔壓力(例如，第一分立空腔內部的壓力)的第一空腔，且所述多個基線MEMS裝置中的第二基線MEMS裝置包括具有不同於第一空腔壓力的第二空腔壓力(例如，第二分立空腔內部的壓力)的第二空腔。第一空腔壓力與第二空腔壓力之間的差會負面地影響MEMS轉換器的裝置性能(例如，降低MEMS轉換器的傳輸/接收靈敏度)。空腔壓力差可能由半導體裝置形成中的製程變化(例如，不同的釋氣速率、密封空腔時的時間變化、處理腔室中的壓力變化等)引起。
本文的各種實施例涉及一種具有得到改善的空腔壓力均勻性的MEMS裝置的半導體裝置。所述半導體裝置包括設置在半導體基底之上的內連線結構。介電結構設置在內連線結構之上。微機電系統(MEMS)基底設置在介電結構之上。第一MEMS裝置設置在內連線結構之上。第一MEMS裝置包括設置在介電結構中的第一空腔以及上覆在第一空腔之上的MEMS基底的第一可移動薄膜。第二MEMS裝置設置在內連線結構之上，且與第一MEMS裝置在側向上間隔開。第二MEMS裝置包括設置在介電結構中的第二空腔以及上覆在第二空腔之上的MEMS基底的第二可移動薄膜。流體連通通道設置在介電結構中。流體連通通道從第一空腔在側向上延伸到第二空腔，使得第一空腔與第二空腔流體連通。由於第一空腔與第二空腔彼此流體連通，因此第一空腔的第一空腔壓力(例如，第一空腔內部的壓力)與第二空腔的第二空腔壓力實質上相同。因此，流體連通通道可改善半導體裝置的裝置性能(例如，提高的傳輸/接收靈敏度)。
圖1示出具有得到改善的空腔壓力均勻性的微機電系統(MEMS)裝置的半導體裝置100的一些實施例的剖視圖。
如圖1中所示，半導體裝置100包括積體電路(integrated circuit，IC)結構102。IC結構102包括半導體基底104。半導體基底104可包括任何類型的半導體本體(例如，單晶矽/互補金屬氧化物半導體(complementary-metal-oxide-semiconductor，CMOS) 塊、矽鍺(silicon-germanium，SiGe)、絕緣層覆矽(silicon on insulator，SOI)等)。
在一些實施例中，一個或多個IC裝置106設置在半導體基底104上/之上。IC裝置106可為或包括例如主動電子裝置(例如，電晶體)、被動電子裝置(例如，電阻器、電容器、電感器、熔絲等)、一些其他電子裝置或前述的組合。例如，IC裝置106中的一者可為金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor，MOSFET)，其包括設置在半導體基底104中的一對源極/汲極區108、設置在半導體基底104之上及源極/汲極區108之間的閘極介電質110以及設置在半導體基底104之上且上覆在閘極介電質110之上的閘電極112。為可讀性起見，具體標記IC裝置106中的僅一者。在又一些實施例中，IC結構102是互補金屬氧化物半導體(CMOS)結構，且IC裝置106是CMOS電路的部分。
IC結構102包括設置在半導體基底104及IC裝置106之上的內連線結構114、第一介電結構116及第二介電結構124。內連線結構114包括一個或多個第一導電接點118、一個或多個第一導通孔120、一個或多個導電線122、多個第二導通孔126及多個電極(例如，第一電極128a、第二電極128b、第三電極128c、第四電極128d及第五電極128e)。第一導電接點118、第一導通孔120及導電線122嵌置在第一介電結構116中。第二介電結構124 設置在第一介電結構116、第一導電接點118、第一導通孔120及導電線122之上。第二導通孔126及電極嵌置在第二介電結構124中。第一導電接點118、第一導通孔120、導電線122及第二導通孔126將IC裝置106電耦合到電極。例如，第一導電接點118、第一導通孔120、導電線122及第二導通孔126將IC裝置106中的一或多者電耦合到電極的第一電極128a，將IC裝置106中的一或多者電耦合到電極的第二電極128b，和/或將IC裝置106中的一或多者電耦合到電極的第三電極128c。為可讀性起見，具體標記第一導電接點118中的僅一者、第一導通孔120中的僅一者、導電線122中的僅一者、第二導通孔126中的僅一者以及電極中的僅一些。
第一導電接點118、第一導通孔120、導電線122和/或第二導通孔126可為或包含例如金屬(例如，銅(Cu)、鋁(Al)、鎢(W)等)、多晶矽(例如，經摻雜的多晶矽)、一些其他導電材料或前述的組合。電極可為或包含例如金屬(例如，Al、Cu、鋁銅(aluminum-copper，AlCu)、鈦(Ti)等)、金屬氮化物(例如，氮化鈦(TiN))、一些其他導電材料或前述的組合。第一介電結構116包括一個或多個堆疊的介電層，其可分別包含低介電常數(low-k)介電質(例如，介電常數小於約3.9的介電材料)、氧化物(例如，二氧化矽(SiO2))等。第二介電結構124包括一個或多個堆疊的介電層，其可分別包含低k介電質(例如，介電常數小於約3.9的 介電材料)、氧化物(例如，SiO2)等。在一些實施例中，第二介電結構124包括SiO2單層。
第三介電結構130設置在內連線結構114之上。第三介電結構130包括第一介電層132及第二介電層134。第二介電層134設置在第一介電層132之上。在一些實施例中，第一介電層132覆蓋電極。
第一介電層132可為或包含例如氮化物(例如，氮化矽(SiN))、氧化物(例如，SiO2)、氮氧化物(例如，氮氧化矽(SiOXNY))、一些其他介電材料或前述的組合。第二介電層134可為或包含例如氧化物(例如，SiO2)、氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)、一些其他介電材料或前述的組合。在一些實施例中，第一介電層132可為與第二介電層134不同的介電材料。例如，第一介電層132可為SiN，且第二介電層可為SiO2。儘管第三介電結構130被示為包括第一介電層132及第二介電層134，然而應理解，第三介電結構130可包括單個介電層，或者第三介電結構130可包括任意數目的介電層的任意組合。
微機電系統(MEMS)基底136設置在第三介電結構130及IC結構102之上。在一些實施例中，MEMS基底136設置在第三介電結構130上。在又一些實施例中，接合介面存在於MEMS基底136與第三介電結構130的介面處。例如，在一些實施例中，MEMS基底136通過接合製程(例如，熔融接合(fusion bonding)) 接合到第三介電結構130，從而在MEMS基底136與第三介電結構130的介面處形成接合介面。MEMS基底136可為或包含例如半導體材料(例如，多晶矽、非晶矽、單晶矽等)、氧化物(例如，SiO2)、一些其他合適的MEMS基底或前述的組合。在其中MEMS基底136是或包含半導體材料的實施例中，半導體材料可為經摻雜的或未經摻雜的。在再一些實施例中，MEMS基底136可為單一半導體材料(例如，Si、SiGe、Ge等)。
第三介電層138設置在MEMS基底136及第三介電結構130之上。第三導通孔140以垂直的方式延伸穿過第三介電層138、MEMS基底136、第三介電結構130及第二介電結構124，以接觸導電線122中的至少一者，使得第三導通孔140電耦合到內連線結構114。在一些實施例中，第三導通孔140在第三介電層138的上表面之上在側向上延伸。
在一些實施例中，第三導通孔140襯墊第一通孔開口142，第一通孔開口142設置在第三介電層138、MEMS基底136、第三介電結構130及第二介電結構124中。第一通孔開口142以垂直的方式延伸穿過第三介電層138、MEMS基底136、第三介電結構130及第二介電結構124，以暴露出導電線122中的一者。第一通孔開口142至少部分地由第三介電層138、MEMS基底136、第三介電結構130及導電線122中的所述一者界定。例如，第一通孔開口142的側壁由第三介電層138的第一側壁、MEMS基底136 的第一側壁、第三介電結構130的第一側壁及第二介電結構124的第一側壁界定，且第一通孔開口142的底表面至少部分地由導電線122中的所述一者的第一上表面界定。在又一些實施例中，第一介電結構116可至少部分地界定第一通孔開口142。例如，第一通孔開口142的底表面由導電線122中的所述一者的第一上表面及第一介電結構116的第一上表面界定。應理解，第三導通孔140可為以垂直的方式延伸穿過第三介電層138、MEMS基底136、第三介電結構130及第二介電結構124以暴露出導電線122的對應導電線的多個第四導通孔中的一者，且應理解，第一通孔開口142是所述多個第四導通孔所襯墊的多個開口中的一者。
一個或多個第二導電接點144設置在MEMS基底136及第三介電層138之上。為可讀性起見，具體標記第二導電接點144中的僅一者。在一些實施例中，所述一個或多個第二導電接點144延伸穿過第三介電層138且接觸MEMS基底136。在又一些實施例中，第二導電接點144電耦合到MEMS基底136。第三導通孔140與第二導電接點144可電耦合在一起。在再一些實施例中，第三導通孔140及第二導電接點144是在MEMS基底136之上連續延伸的導電佈線層的部分。
第三介電層138可為或包含例如氧化物(例如，SiO2)、氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)、一些其他介電材料或前述的組合。第三導通孔140可為或包含例如金屬(例如， Al、Cu、AlCu、Ti、銀(Ag)、金(Au)等)、金屬氮化物(例如，TiN)、一些其他導電材料或前述的組合。第二導電接點144可為或包含例如金屬(例如，Al、Cu、AlCu、Ti、Ag、Au等)、金屬氮化物(例如，TiN)、一些其他導電材料或前述的組合。在一些實施例中，第三導通孔140與第二導電接點144是相同的材料。
半導體裝置100包括設置在半導體基底104及第一介電結構116之上的多個MEMS裝置(例如，第一MEMS裝置146a、第二MEMS裝置146b、第三MEMS裝置146c、第四MEMS裝置146d及第五MEMS裝置146e)。MEMS裝置彼此在側向上間隔開。MEMS裝置分別包括多個空腔(例如，第一空腔148a、第二空腔148b、第三空腔148c、第四空腔148d及第五空腔148e)，分別包括多個可移動薄膜(例如，第一可移動薄膜150a、第二可移動薄膜150b及第三可移動薄膜150c)，且分別包括電極。空腔彼此在側向上間隔開。可移動薄膜彼此在側向上間隔開。可移動薄膜是MEMS基底136的被配置成回應於一種或多種刺激(例如，壓力、電壓等)而移動(例如，屈曲)的部分。在一些實施例中，電極彼此在側向上間隔開。為可讀性起見，具體標記MEMS裝置中的僅一些、空腔中的僅一些及可移動薄膜中的僅一些。
例如，MEMS裝置包括第一MEMS裝置146a、第二MEMS裝置146b及第三MEMS裝置146c。第一MEMS裝置146a與第二MEMS裝置146b及第三MEMS裝置146c在側向上間隔開，且 第二MEMS裝置146b與第三MEMS裝置146c在側向上間隔開。第一MEMS裝置146a包括空腔中的第一空腔148a、可移動薄膜中的第一可移動薄膜150a以及第一電極128a。第二MEMS裝置146b包括空腔中的第二空腔148b、可移動薄膜中的第二可移動薄膜150b以及第二電極128b。第三MEMS裝置146c包括空腔中的第三空腔148c、可移動薄膜中的第三可移動薄膜150c以及第三電極128c。第一空腔148a與第二空腔148b及第三空腔148c在側向上間隔開，且第二空腔148b與第三空腔148c在側向上間隔開。第一可移動薄膜150a與第二可移動薄膜150b及第三可移動薄膜150c在側向上間隔開，且第二可移動薄膜150b與第三可移動薄膜150c在側向上間隔開。
多個流體連通通道(例如，第一流體連通通道152a、第二流體連通通道152b、第三流體連通通道152c、第四流體連通通道152d、第五流體連通通道152e、第六流體連通通道152f、第七流體連通通道152g及第八流體連通通道152h)設置在第三介電結構130中。為可讀性起見，具體標記流體連通通道中的僅一些。流體連通通道在空腔之間在側向上延伸，使得空腔中的每一者彼此流體連通。在一些實施例中，流體連通通道中的每一者在空腔的兩個相鄰空腔之間在側向上延伸，使得空腔中的每一者彼此連通。由於空腔彼此流體連通，因此空腔的空腔壓力(例如，空腔內部的壓力)實質上相同。因此，流體連通通道可改善半導體裝置100的裝 置性能(例如，提高的傳輸/接收靈敏度)。在一些實施例中，空腔的空腔壓力分別指代空腔的穩態空腔壓力(例如，當MEMS裝置處於平衡狀態時，例如當可移動薄膜不主動運動時，空腔內部的壓力)。
例如，流體連通通道包括第一流體連通通道152a及第二流體連通通道152b。第一流體連通通道152a設置在第三介電結構130的第一部分中，所述第一部分在側向上設置在第一空腔148a與第二空腔148b之間。第二流體連通通道152b設置在第三介電結構130的第二部分中，所述第二部分在側向上設置在第二空腔148b與第三空腔148c之間。第一流體連通通道152a在第一空腔148a與第二空腔148b之間在側向上延伸，且第二流體連通通道152b在第二空腔148b與第三空腔148c之間在側向上延伸，使得第一空腔148a、第二空腔148b及第三空腔148c彼此流體連通。因此，第一空腔148a的第一空腔壓力(例如，第一空腔148a內部的壓力)、第二空腔148b的第二空腔壓力及第三空腔148c的第三空腔壓力實質上相同。
在一些實施例中，MEMS裝置是半導體裝置100的MEMS轉換器154的部分(例如，元件)。MEMS轉換器154可為例如MEMS超音波轉換器(例如，電容式微機械超音波轉換器(capacitive micromachined ultrasonic transducer，CMUT)、壓電式微機械超音波轉換器(piezoelectric micromachined ultrasonic transducer，PMUT)等)、MEMS壓力感測器、MEMS傳聲器、MEMS生物感測器、MEMS氣體感測器、MEMS紅外輻射(infrared radiation，IR)感測器或一些其他類型的MEMS轉換器。流體連通通道可改善MEMS轉換器154的裝置性能(例如，提高的傳輸/接收靈敏度)。應理解，在一些實施例中，MEMS轉換器154是半導體裝置100的多個MEMS轉換器中的一者。
例如，在一些實施例中，MEMS轉換器154是CMUT。CMUT可通過將電信號轉換成聲能(例如，超音波)而作為發射器進行操作，和/或CMUT可通過將聲能轉換成電信號而作為接收器(例如，感測器)進行操作。當作為發射器進行操作時，CMUT可通過在MEMS裝置上施加電信號(例如，交流(alternating current，AC)信號)來傳輸聲能，所述電信號造成靜電力以偏轉可移動薄膜，從而使可移動薄膜產生聲能。在一些實施例中，所述一個或多個IC裝置106可通過將電信號施加到電極及MEMS基底136(例如，通過第一導電接點118、第一導通孔120、導電線122、第二導通孔126、第三導通孔140及第二導電接點144)來在MEMS裝置上施加電信號。當作為接收器進行操作時，影響可移動薄膜的聲能會使可移動薄膜偏轉，從而使MEMS裝置輸出電信號(例如，由於偏轉導致可移動薄膜與電極之間的電容變化)。在一些實施例中，所述一個或多個IC裝置106可檢測及分析由MEMS裝置輸出的電信號，以匯出與可移動薄膜的偏轉量相關聯的物理量(例 如，物件與MEMS裝置之間的距離)。在又一些實施例中，電極被稱為感測電極。
在一些實施例中，CMUT的MEMS裝置被配置成彼此接合地(例如，一致地)進行操作。在又一些實施例中，在CMUT的操作(例如，作為發射器和/或接收器進行操作)期間，相同的操作電壓可被施加到MEMS裝置中的每一者。因此，由於空腔壓力差導致可移動薄膜的偏轉變化，因此MEMS裝置的空腔壓力差可降低CMUT的傳輸靈敏度和/或接收靈敏度。然而，由於流體連通通道在空腔之間在側向上延伸，使得空腔中的每一者彼此流體連通，因此空腔的空腔壓力實質上相同。因此，流體連通通道可提高CMUT的傳輸靈敏度和/或接收靈敏度。
應理解，在一些實施例中，CMUT的MEMS裝置分別包括多個電極(未示出)，所述多個電極設置在MEMS基底136之上。在此種實施例中，所述多個電極可被稱為底部電極，且設置在MEMS基底136之上的所述多個電極可被稱為上部電極。上部電極分別上覆在底部電極之上。在又一些此種實施例中，導電佈線層可電耦合到上部電極，使得CMUT可作為發射器(例如，通過上部電極及底部電極在MEMS裝置上施加電信號)和/或接收器(例如，由於偏轉導致上部電極(或可移動薄膜)與底部電極之間的電容變化)。
圖2A至圖2C示出圖1所示半導體裝置100的一些實施 例的各種圖。圖2A示出沿圖2B所示的線A-A截取的圖1所示半導體裝置100的一些實施例的剖視圖。圖2B示出沿圖2A所示的線B-B截取的圖1所示半導體裝置100的一些實施例的俯視圖。圖2C示出沿圖2A及圖2B所示的線C-C截取的圖1所示半導體裝置100的一些實施例的剖視圖。
如圖2A至圖2C中所示，流體連通通道至少部分地由第三介電結構130界定。在一些實施例中，第三介電結構130至少部分地界定流體連通通道的側壁。在又一些實施例中，第三介電結構130的第二側壁至少部分地分別界定流體連通通道的側壁。例如，如圖2A至圖2C中所示，第二介電層134的第一側壁分別界定流體連通通道的側壁。在再一些實施例中，流體連通通道的側壁沿彼此平行的實質上垂直的平面以垂直的方式延伸。
在一些實施例中，第三介電結構130的第一上表面至少部分地分別界定流體連通通道的底表面。在又一些實施例中，第一介電層132的第一上表面至少部分地分別界定流體連通通道的底表面。例如，如圖2A至圖2C中所示，第一介電層132的第一上表面分別界定流體連通通道的底表面。在又一些實施例中，流體連通通道的底表面沿實質上水平的平面在側向上延伸，所述實質上水平的平面垂直於對應的實質上垂直的平面對。在再一些實施例中，流體連通通道的底表面實質上共面。
在一些實施例中，MEMS基底136至少部分地界定流體 連通通道的上表面。在又一些實施例中，MEMS基底136的一個或多個第一底表面至少部分地界定流體連通通道的上表面。在此種實施例中，MEMS基底136的所述一個或多個第一底表面在空腔之間在側向上延伸(或設置)。
在其他實施例中，流體連通通道可隧穿第三介電結構130。在此種實施例中，流體連通通道的上表面由第三介電結構130界定。在又一些此種實施例中，流體連通通道可隧穿第一介電層132或第二介電層134，或者流體連通通道可隧穿第一介電層132及第二介電層134二者。
空腔至少部分地由第三介電結構130及MEMS基底136界定。MEMS基底136至少部分地界定空腔的上表面。在一些實施例中，MEMS基底136的一個(或多個)第二底表面至少部分地界定空腔的上表面。在又一些實施例中，可移動薄膜的底表面至少部分地分別界定空腔的上表面。在再一些實施例中，MEMS基底136的一個(或多個)第二底表面與MEMS基底136的所述一個(或多個)第一底表面實質上共面。
第三介電結構130至少部分地界定空腔的側壁。在一些實施例中，第三介電結構130的第三側壁至少部分地分別界定空腔的側壁。例如，如圖2A至圖2C中所示，第二介電層134的第二側壁分別界定空腔的側壁。
在一些實施例中，第三介電結構130至少部分地分別界 定空腔的底表面。在又一些實施例中，第三介電結構130的第二上表面至少部分地分別界定空腔的底表面。例如，如圖2A至圖2C中所示，第一介電層132的第二上表面分別界定空腔的底表面。在再一些實施例中，第一介電層132的第二上表面與第一介電層132的第一上表面實質上共面。
圖3A至圖3C示出圖1所示半導體裝置100的一些其他實施例的各種視圖。圖3A示出沿圖3B所示的線A-A截取的圖1所示半導體裝置100的一些實施例的剖視圖。圖3B示出沿圖3A所示的線B-B截取的圖1所示半導體裝置100的一些實施例的俯視圖。圖3C示出沿圖3A及圖3B所示的線C-C截取的圖1所示半導體裝置100的一些實施例的剖視圖。
如圖3A至圖3C中所示，第二介電層134的第一上表面至少部分地分別界定流體連通通道的底表面。例如，如圖3A至圖3C中所示，第二介電層134的第一上表面分別界定流體連通通道的底表面。在又一些實施例中，第二介電層134的第二上表面可至少部分地分別界定空腔的底表面。在再一些實施例中，第二介電層134的第二上表面與第二介電層134的第一上表面實質上共面。
圖4A至圖4C示出圖1所示半導體裝置100的一些其他實施例的各種視圖。圖4A示出沿圖4B所示的線A-A截取的圖1所示半導體裝置100的一些實施例的剖視圖。圖4B示出沿圖4A所示的線B-B截取的圖1所示半導體裝置100的一些實施例的俯 視圖。圖4C示出沿圖4A及圖4B所示的線C-C截取的圖1所示半導體裝置100的一些實施例的剖視圖。
如圖4A至圖4C中所示，在一些實施例中，第二介電結構124的第二上表面至少部分地分別界定流體連通通道的底表面。例如，如圖4A至圖4C中所示，第二介電結構124的第二上表面分別界定流體連通通道的底表面。在又一些實施例中，第二介電層134的第二側壁分別部分地界定流體連通通道的側壁。例如，如圖4A至圖4C中所示，第二介電層134的第二側壁及第一介電層132的第一側壁分別界定流體連通通道的側壁。
圖5示出沿圖3A所示的線B-B截取的圖3A至圖3C所示半導體裝置100的一些其他實施例的俯視圖。
如圖5中所示，MEMS裝置被排列成第一陣列502，第一陣列502包括任意數目的行及列(例如，1×2陣列、2×1陣列、2×2陣列、3×3陣列等)。例如，第一陣列502包括第一行504a、第二行504b、第三行504c、第一列506a、第二列506b及第三列506c的MEMS裝置。空腔被排列成對應於第一陣列的第二陣列。在一些實施例中，電極被排列成對應於第二陣列的第三陣列。在又一些實施例中，第一陣列502可在第一方向D 1 上與第一通孔開口142在側向上間隔開。在其他實施例中，第一通孔開口142可設置在第一陣列502的最外側內，且與構成第一陣列502的MEMS裝置在側向上間隔開。
列在第一方向D 1 上在側向上間隔開，且行在垂直於第一方向D 1 的第二方向D 2 上在側向上間隔開。構成行中的每一者的MEMS裝置在第一方向D 1 上在側向上間隔開。例如，第二行504b包括第一MEMS裝置146a、第二MEMS裝置146b及第三MEMS裝置146c。第二MEMS裝置146b在第一方向D 1 上與第一MEMS裝置146a在側向上間隔開，且第三MEMS裝置146c在第一方向D 1 上與第二MEMS裝置146b在側向上間隔開。
構成列中的每一者的MEMS裝置在第二方向D 2 上在側向上間隔開。例如，第二列506b包括第二MEMS裝置146b、第四MEMS裝置146d及第五MEMS裝置146e。第四MEMS裝置146d包括空腔中的第四空腔148d、可移動薄膜中的第四可移動薄膜(未示出)及電極中的第四電極128d。第五MEMS裝置146e包括空腔中的第五空腔148e、可移動薄膜中的第五可移動薄膜(未示出)及電極中的第五電極128e。流體連通通道包括第三流體連通通道152c及第四流體連通通道152d。第三流體連通通道152c設置在第三介電結構130中且在第二空腔148b與第四空腔148d之間在側向上延伸，且第四流體連通通道152d設置在第三介電結構130中且在第二空腔148b與第五空腔148e之間在側向上延伸，使得第一空腔148a、第二空腔148b、第三空腔148c、第四空腔148d及第五空腔148e彼此流體連通。第二MEMS裝置146b在第二方向D 2 上與第四MEMS裝置146d在側向上間隔開，且第五 MEMS裝置146e在第二方向D 2 上與第二MEMS裝置146b在側向上間隔開。
空腔中的每一者具有中心點(例如，當沿圖3A所示的線B-B觀察時的幾何中心)。空腔中的每一者的中心點在圖中以“X”示出。在一些實施例中，構成行中的每一者的MEMS裝置的空腔的中心點沿在第一方向D 1 上在側向上延伸的平面對準。在第一方向D 1 上在側向上延伸的平面可在第一方向D 1 上以實質上直的線在側向上延伸。在第一方向D 1 上在側向上延伸的平面可在第一方向D 1 上彼此平行地延伸。
例如，第一空腔148a、第二空腔148b及第三空腔148c的中心點沿在第一方向D 1 上在側向上延伸的第一平面P 1 對準。換句話說，第一平面P 1 在第一方向D 1 上在側向上延伸，且與第一空腔148a、第二空腔148b及第三空腔148c的中心點相交。第一平面P 1 在第一方向D 1 上以實質上直的線在側向上延伸。第二平面P 2 在第一方向D 1 上以實質上直的線且平行於第一平面P 1 在側向上延伸。第二平面P 2 與構成第一行504a的MEMS裝置的空腔的中心點相交。
在一些實施例中，構成列中的每一者的MEMS裝置的空腔的中心點沿在第二方向D 2 上在側向上延伸的平面對準。在第二方向D 2 上在側向上延伸的平面可在第二方向D 2 上以實質上直的線在側向上延伸。在第二方向D 2 上在側向上延伸的平面可在第二 方向D 2 上彼此平行地延伸。
例如，第四空腔148d、第二空腔148b及第五空腔148e的中心點沿在第二方向D 2 上在側向上延伸的第三平面P 3 對準。換句話說，第三平面P 3 在第二方向D 2 上在側向上延伸，且與第四空腔148d、第二空腔148b及第五空腔148e的中心點相交。第三平面P 3 在第二方向D 2 上以實質上直的線在側向上延伸。第四平面P 4 在第二方向D 2 上以實質上直的線且平行於第三平面P 3 在側向上延伸。第四平面P 4 與構成第一列506a的MEMS裝置的空腔的中心點相交。
流體連通通道中的每一者具有中心線。流體連通通道中的每一者的中心線被設置成距流體連通通道中的對應一者的相對側壁為相等的距離。流體連通通道中的每一者的中心線在與流體連通通道中的所述對應一者的相對側壁間隔開的方向垂直的方向上在側向上延伸。
例如，第一流體連通通道152a具有第一側壁及與第一側壁相對的第二側壁。第一側壁在第二方向D 2 上與第二側壁間隔開。第一流體連通通道152a的中心線在第一方向D 1 上在側向上延伸，且與第一側壁及第二側壁等距地間隔開。第三流體連通通道152c具有第三側壁及與第三側壁相對的第四側壁。第三側壁在第一方向D 1 上與第四側壁間隔開。第三流體連通通道152c的中心線在第二方向D 2 上在側向上延伸，且與第三側壁及第四側壁等距地間 隔開。
流體連通通道中的每一者的相對側壁在空腔的兩個相鄰空腔之間在側向上延伸。流體連通通道中的每一者的相對側壁在與其相應的流體連通通道的中心線相同的方向上在側向上延伸。在一些實施例中，流體連通通道的相對側壁彼此平行地在側向上延伸。在又一些實施例中，流體連通通道的相對側壁以實質上直的線在側向上延伸。
例如，第一流體連通通道152a的第一側壁及第二側壁各自在第一空腔148a與第二空腔148b之間在側向上延伸。第一流體連通通道152a的第一側壁及第二側壁在與第一流體連通通道152a的中心線相同的第一方向D 1 上從第一空腔148a在側向上延伸到第二空腔148b。第一流體連通通道152a的第一側壁與第二側壁彼此平行地從第一空腔148a在側向上延伸到第二空腔148b。第一流體連通通道152a的第一側壁及第二側壁各自以實質上直的線從第一空腔148a在側向上延伸到第二空腔148b。第三流體連通通道152c的第三側壁及第四側壁各自在第二空腔148b與第四空腔148d之間在側向上延伸。第三流體連通通道152c的第三側壁及第四側壁在與第三流體連通通道152c的中心線相同的第二方向D 2 上從第四空腔148d在側向上延伸到第二空腔148b。第三流體連通通道152c的第三側壁與第四側壁彼此平行地從第四空腔148d在側向上延伸到第二空腔148b。第三流體連通通道152c的第三側壁 及第四側壁各自以實質上直的線從第四空腔148d在側向上延伸到第二空腔148b。
在一些實施例中，在構成行中的每一者的MEMS裝置的空腔之間在側向上延伸的流體連通通道的中心線沿在第一方向D 1 上在側向上延伸的平面對準。例如，第一流體連通通道152a的中心線與第二流體連通通道152b的中心線沿第一平面P 1 對準，且在構成第一行504a的MEMS裝置的空腔之間在側向上延伸的流體連通通道的中心線沿第二平面P 2 對準。在又一些實施例中，在構成列中的每一者的MEMS裝置的空腔之間在側向上延伸的流體連通通道的中心線沿在第二方向D 2 上在側向上延伸的平面對準。例如，第三流體連通通道152c的中心線與第四流體連通通道152d的中心線沿第三平面P 3 對準，且在構成第一列506a的MEMS裝置的空腔之間在側向上延伸的流體連通通道的中心線沿第四平面P 4 對準。
在一些實施例中，第一通孔開口142的中心點沿在第一方向D 1 上延伸的平面中的一者對準。例如，如圖5中所示，第一通孔開口142的中心點沿第一平面P 1 對準。換句話說，第一平面P 1 在第一方向D 1 上延伸，且與第一通孔開口142的中心點相交。
在一些實施例中，空腔的俯視輪廓分別為圓形形狀，如圖5中所示。換句話說，當觀察如圖5中所示的半導體裝置100時，空腔的輪廓分別為圓形形狀。在此種實施例中，空腔的側壁是彎曲 的。在其他實施例中，空腔的俯視輪廓可為例如正方形形狀、矩形形狀、六邊形形狀或任何其他幾何形狀。
在一些實施例中，可移動薄膜的俯視輪廓分別為圓形形狀，如圖5中所示。在其他實施例中，可移動薄膜的俯視輪廓可為例如正方形形狀、矩形形狀、六邊形形狀或任何其他幾何形狀。在又一些實施例中，電極的俯視輪廓分別為圓形形狀，如圖5中所示。在其他實施例中，電極的俯視輪廓可為例如正方形形狀、矩形形狀、六邊形形狀或任何其他幾何形狀。
空腔的俯視輪廓、可移動薄膜的俯視輪廓及電極的俯視輪廓可具有相同的幾何形狀(例如，圓形形狀)，如圖5中所示。在其他實施例中，空腔的俯視輪廓、可移動薄膜的俯視輪廓及電極的俯視輪廓可不同。例如，空腔的俯視輪廓可不同於可移動薄膜的俯視輪廓和/或電極的俯視輪廓。
空腔中的每一者具有在第一方向D 1 上測量的空腔長度及在第二方向D 2 上測量的空腔寬度。在空腔為圓形形狀的實施例中，應理解，空腔長度及空腔寬度對應於空腔的直徑。流體連通通道的通道寬度分別對應于流體連通通道的相對側壁之間的距離。例如，第一流體連通通道152a的通道寬度是第一流體連通通道152a的第一側壁與第二側壁之間的距離。通道寬度小於空腔長度或空腔寬度。在一些實施例中，通道寬度小於空腔長度及空腔寬度二者。
流體連通通道的通道長度對應于流體連通通道在空腔中 的兩個相鄰空腔之間在側向上延伸的距離。例如，第一流體連通通道152a的通道長度是第一流體連通通道152a從第一空腔148a在側向上延伸到第二空腔148b的距離。在一些實施例中，通道長度小於空腔長度或空腔寬度。在又一些實施例中，通道長度小於空腔長度及空腔寬度二者。在再一些實施例中，通道長度大於通道寬度。
圖6示出圖5所示半導體裝置100的一些其他實施例的俯視圖。
如圖6中所示，在一些實施例中，一些行的MEMS裝置相對於一些其他行的MEMS裝置在第一方向D 1 上在側向上移位。例如，第一行504a的MEMS裝置及第三行504c的MEMS裝置相對於第二行504b的MEMS裝置在第一方向D 1 上在側向上移位。在此種實施例中，流體連通通道的中心線與其中此種流體連通通道在其間在側向上延伸的空腔的中心點可沿以實質上直的線在側向上延伸的平面對準。例如，第五流體連通通道152e在第二空腔148b與第四空腔148d之間在側向上延伸。第五流體連通通道152e的中心線、第二空腔148b的中心點及第四空腔148d的中心點沿第五平面P 5 對準，第五平面P 5 以實質上直的線在側向上延伸。第六流體連通通道152f在第二空腔148b與第五空腔148e之間在側向上延伸。第六流體連通通道152f的中心線、第二空腔148b的中心點及第五空腔148e的中心點沿第六平面P 6 對準，第六平面P 6 以實質上直的線在側向上延伸。
圖7示出圖5所示半導體裝置100的一些其他實施例的俯視圖。
如圖7中所示，在一些實施例中，一些列的MEMS裝置相對於一些其他列的MEMS裝置在第二方向D 2 上在側向上移位。例如，第二列506b的MEMS裝置相對於第一列506a的MEMS裝置及第三列506c的MEMS裝置在第二方向D 2 上在側向上移位。在此種實施例中，流體連通通道的中心線與其中此種流體連通通道在其間在側向上延伸的空腔的中心點可沿以實質上直的線在側向上延伸的平面對準。例如，第七流體連通通道152g在第二空腔148b與第一空腔148a之間在側向上延伸。第七流體連通通道152g的中心線、第二空腔148b的中心點及第一空腔148a的中心點沿第七平面P 7 對準，第七平面P 7 以實質上直的線在側向上延伸。第八流體連通通道152h在第二空腔148b與第三空腔148c之間在側向上延伸。第八流體連通通道152h的中心線、第二空腔148b的中心點及第三空腔148c的中心點沿第八平面P 8 對準，第八平面P 8 以實質上直的線在側向上延伸。
圖8示出圖1所示半導體裝置100的一些其他實施例的剖視圖。
如圖8中所示，第四介電層802設置在第一介電結構116、第一導電接點118、第一導通孔120及導電線122之上。第四介電 層802以垂直的方式設置在第二介電結構124與第一介電結構116之間。第二導通孔126以垂直的方式延伸穿過第四介電層802。在一些實施例中，第四介電層802可為或包含例如低k介電質(例如，介電常數小於約3.9的介電材料)、氧化物(例如，二氧化矽(SiO2))等。
防釋氣層(outgassing prevention layer)804以垂直的方式設置在第四介電層802與第二介電結構124之間。第二導通孔126以垂直的方式延伸穿過防釋氣層804。防釋氣層804防止氣體(例如，氧氣、二氧化碳等)從設置在防釋氣層804下方的內連線結構114的特徵釋氣而進入空腔中。在一些實施例中，防釋氣層804可為或包含例如氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)、一些其他防釋氣材料或前述的組合。
一個或多個吸氣結構(gas getter structure)806設置在防釋氣層804之上。在一些實施例中，吸氣結構806設置在第二介電結構124中。吸氣結構806至少部分地界定空腔。吸氣結構806被配置成吸收和/或消耗空腔內的氣體。吸氣結構806可為或包含例如Al、Cu、W、Ti、Au、一些其他合適的氣體吸氣劑材料或前述的組合。為可讀性起見，具體標記吸氣結構806中的僅一些。
在一些實施例中，吸氣結構806的第一上表面至少部分地分別界定空腔的第一底表面，且第三介電結構130的第二上表面至少部分地分別界定空腔的第二底表面，如圖8中所示。空腔 的第二底表面分別設置在空腔的第一底表面之上。空腔的第一底表面可設置在流體連通通道的底表面下方。空腔的第二底表面可與流體連通通道的底表面實質上共面。
在一些實施例中，吸氣結構806分別直接設置在流體連通通道之下。吸氣結構806可至少部分地界定流體連通通道。在又一些實施例中，吸氣結構806的第二上表面至少部分地界定流體連通通道的底表面。
第一鈍化層808設置在MEMS基底136、第三介電層138、第三導通孔140及第二導電接點144之上。在一些實施例中，第一鈍化層808襯墊第三介電層138、第三導通孔140及第二導電接點144。在又一些實施例中，第一鈍化層808可為或包含例如氧化物(例如，SiO2)、氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)、一些其他介電材料或前述的組合。
在一些實施例中，電極可具有分別在1000埃(Å)到3000Å之間的厚度(例如，上表面與下表面之間的距離)。在又一些實施例中，第一介電層132的厚度可在20Å到500Å之間。在又一些實施例中，第二介電層134的厚度可在1000Å到4000Å之間。在再一些實施例中，MEMS基底136的厚度可在4.5微米(um)到5.5um之間。
圖9示出圖1所示半導體裝置100的一些其他實施例的剖視圖。
如圖9中所示，一個或多個通氣孔902設置在MEMS基底136中。通氣孔902以垂直的方式延伸穿過MEMS基底136，使得通氣孔902與空腔及流體連通通道流體連通。在一些實施例中，通氣孔902以垂直的方式延伸穿過MEMS基底136，且分別通向流體連通通道。在其他實施例中，通氣孔902以垂直的方式延伸穿過MEMS基底136，且分別通向空腔。通氣孔902至少部分地由MEMS基底136界定。例如，通氣孔902的側壁至少部分地由MEMS基底136的第二側壁界定。為可讀性起見，具體標記通氣孔902中的僅一些。
一個或多個插塞904設置在MEMS基底136之上，且覆蓋通氣孔902。為可讀性起見，具體標記插塞904中的僅一者。插塞904分別完全覆蓋通氣孔902。插塞904被配置成在參考系統壓力下氣密地密封空腔、流體連通通道及通氣孔902。在一些實施例中，參考系統壓力小於或等於2標準大氣壓(atm)。在又一些實施例中，參考系統壓力可小於0.1atm(例如，對於高真空MEMS轉換器)。在再一些實施例中，參考系統壓力可在0.5atm到2atm之間(例如，對於標準壓力MEMS轉換器)。與不包括通氣孔902的半導體裝置100相比，通氣孔902使得空腔、流體連通通道及通氣孔902能夠在較低的參考系統壓力下被氣密地密封，這是因為插塞904能夠在比可將MEMS基底136接合到第三介電結構130的壓力低的壓力下形成。在半導體裝置100包括通氣孔902及插 塞904的實施例中，參考系統壓力可小於0.1atm。
在一些實施例中，插塞904可為或包含例如金屬(例如，Al、Cu、AlCu、Ti、Ag、Au等)、金屬氮化物(例如，TiN)、氧化物(例如，SiO2)、氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)等。在又一些實施例中，插塞904可為與第二導電接點144相同的材料。在再一些實施例中，插塞904是在MEMS基底136之上連續延伸的導電佈線層的部分。
圖10示出圖1所示半導體裝置100的一些其他實施例的剖視圖。
如圖10中所示，半導體裝置100包括緩衝罐1002。緩衝罐1002以垂直的方式設置在半導體基底104與MEMS基底136之間。一個或多個緩衝罐通道1004設置在第三介電結構130中。緩衝罐通道1004從緩衝罐1002在側向上延伸到空腔中的一些。一個或多個密封結構1006以垂直的方式延伸穿過第三介電層138、MEMS基底136及第三介電結構130。密封結構1006完全阻斷緩衝罐通道1004，以分別在緩衝罐1002與空腔之間形成氣密密封，使得緩衝罐不與空腔流體連通。密封結構1006被配置成在參考系統壓力下氣密地密封空腔及流體連通通道。
在一些實施例中，密封結構1006襯墊設置在第三介電層138及MEMS基底136中的一個或多個密封結構開口1008。密封結構開口1008以垂直的方式延伸穿過第三介電層138及MEMS 基底136，以暴露出緩衝罐通道1004的部分。密封結構開口1008至少部分地由第三介電層138及MEMS基底136界定。例如，密封結構開口1008的側壁至少部分地由第三介電層138的第二側壁及MEMS基底136的第二側壁界定。在又一些實施例中，密封結構開口1008設置在第三介電層138、MEMS基底136及第三介電結構130中。在再一些實施例中，密封結構開口1008部分地由第三介電結構130界定。例如，密封結構開口1008的側壁可部分地由第三介電結構130的第四側壁界定，和/或密封結構開口1008的底表面可至少部分地由第三介電結構130的第三上表面界定。
緩衝罐1002至少部分地由第三介電結構130及MEMS基底136界定。MEMS基底136至少部分地界定緩衝罐1002的上表面。在一些實施例中，MEMS基底136的第三底表面至少部分地界定緩衝罐1002的上表面。在又一些實施例中，MEMS基底136的第三底表面、第二底表面(或多個第二底表面)及第一底表面(或多個第一底表面)實質上共面。
第三介電結構130至少部分地界定緩衝罐1002的側壁。在一些實施例中，第三介電結構130、第二介電結構124、防釋氣層804及第四介電層802界定緩衝罐1002的側壁。例如，如圖10中所示，第二介電層134的第四側壁、第一介電層132的第三側壁、第二介電結構124的第一側壁、防釋氣層804的第一側壁及第四介電層802的第一側壁界定緩衝罐1002的側壁。
在一些實施例中，第一介電結構116至少部分地界定緩衝罐1002的底表面。例如，如圖10中所示，第一介電結構116的第二上表面界定緩衝罐1002的底表面。應理解，半導體裝置100的其他特徵可至少部分地界定緩衝罐1002的底表面(例如，導電線122中的一或多者、吸氣結構806中的一或多者、第三介電結構130、第二介電結構124、防釋氣層804、第四介電層802等)。
在一些實施例中，緩衝罐通道1004具有與流體連通通道實質上相似的特徵(例如，結構特徵)。例如，與流體連通通道一樣，緩衝罐通道1004至少部分地由第三介電結構130界定。在又一些實施例中，緩衝罐通道1004可在緩衝罐1002與空腔中的所述一些之間在側向上延伸比流體連通通道在空腔之間在側向上延伸的距離大的距離。密封結構1006可為或包含例如金屬(例如，Al、Cu、AlCu、Ti、Ag、Au等)、金屬氮化物(例如，TiN)、氧化物(例如，SiO2)、氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)等。在一些實施例中，密封結構1006可包含與第二導電接點144和/或插塞904相同的材料。
圖11示出沿圖10所示的線B-B截取的圖10所示半導體裝置100的一些其他實施例的俯視圖。
如圖11中所示，第一陣列502的MEMS裝置在第一方向D 1 上與緩衝罐1002在側向上間隔開。緩衝罐1002具有第五側壁及與第五側壁相對的第六側壁。第六側壁在第二方向D 2 上與第 五側壁在側向上間隔開。在一些實施例中，第一空腔148a的中心點、第二空腔148b的中心點、第三空腔148c的中心點、第四空腔148d的中心點和/或第五空腔148e的中心點在側向上設置在緩衝罐1002的第五側壁與第六側壁之間。在又一些實施例中，空腔的中心點中的每一者在側向上設置在緩衝罐1002的第五側壁與第六側壁之間。
緩衝罐1002具有中心點(例如，當沿圖11所示的線B-B觀察時的幾何中心)。緩衝罐1002的中心點在圖中以“X”示出。在一些實施例中，緩衝罐1002的中心點沿在第一方向D 1 上在側向上延伸的平面中的一者或在第二方向D 2 上在側向上延伸的平面中的一者對準。例如，如圖11中所示，緩衝罐1002的中心點沿第一平面P 1 對準。在其他實施例中，緩衝罐1002的中心點在側向上設置於在第一方向D 1 上在側向上延伸的平面中的兩者或在第二方向D 2 上在側向上延伸的平面中的兩者之間。
緩衝罐1002具有第一體積。空腔與流體連通通道共同具有第二體積。換句話說，第二體積是空腔中的每一者的體積與流體連通通道中的每一者的體積之和。在一些實施例中，第一體積小於第二體積。在又一些實施例中，第一體積對第二體積的比率在1：15到1：5之間。
緩衝罐通道1004中的每一者具有中心線。為可讀性起見，具體標記緩衝罐通道1004中的僅一些。緩衝罐通道1004中的每 一者的中心線被設置成距緩衝罐通道1004中的對應一者的相對側壁為相等的距離。緩衝罐通道1004中的每一者的中心線在與緩衝罐通道1004中的所述對應一者的相對側壁間隔開的方向垂直的方向上在側向上延伸。
例如，緩衝罐通道1004包括第一緩衝罐通道1004a。第一緩衝罐通道1004a具有第七側壁及與第七側壁相對的第八側壁。第八側壁在第二方向D 2 上與第七側壁間隔開。第一緩衝罐通道1004a的中心線在第一方向D 1 上在側向上延伸，且與第七側壁及第八側壁等距地間隔開。
在一些實施例中，緩衝罐通道1004的中心線分別沿在第一方向D 1 上在側向上延伸的平面對準。例如，緩衝罐通道1004包括第二緩衝罐通道1004b。第一緩衝罐通道1004a的中心線沿第一平面P 1 對準，且第二緩衝罐通道1004b的中心線沿第二平面P 2 對準。在其他實施例中，緩衝罐通道1004的中心線分別沿在第二方向D 2 上在側向上延伸的平面對準。
在一些實施例中，在第一方向D 1 上在側向上延伸的平面分別與密封結構1006相交。例如，密封結構1006包括第一密封結構1006a及第二密封結構1006b。第一平面P 1 與第一密封結構1006a相交，且第二平面P 2 與第二密封結構1006b相交。在又一些實施例中，在第一方向D 1 上在側向上延伸的平面分別與密封結構1006的中心點(例如，當沿圖11所示的線B-B觀察時的幾何 中心)相交。在其他實施例中，在第二方向D 2 上在側向上延伸的平面分別與密封結構1006(或密封結構1006的中心點)相交。
在一些實施例中，緩衝罐通道1004從緩衝罐1002在側向上延伸到分別設置在第一列506a中的空腔。在其他實施例中，緩衝罐通道1004從緩衝罐1002在側向上延伸到分別設置在第一行504a中的空腔。
圖12示出圖1所示半導體裝置100的一些其他實施例的剖視圖。
如圖12中所示，在一些實施例中，半導體裝置100可包括緩衝罐1002、緩衝罐通道1004、密封結構1006、通氣孔902及插塞904。
圖13示出圖1所示半導體裝置100的一些其他實施例的剖視圖。
如圖13中所示，MEMS裝置可分別包括多個MEMS功能結構1302。為可讀性起見，具體標記MEMS功能結構1302中的僅一者。MEMS功能結構1302分別設置在可移動薄膜之上。MEMS功能結構1302分別上覆在電極之上。在一些實施例中，MEMS功能結構1302彼此在側向上間隔開，且被排列成對應於第三陣列的第四陣列。MEMS功能結構1302可為或包含例如聚合物(例如，聚醯亞胺、SU-8等)、金屬氧化物(例如，氧化釩(VOX))、壓電材料(例如，鋯鈦酸鉛(lead zirconate titanate，PZT)、氮化 鋁(AlN)等)、合金(例如，碲鎘汞(HgCdTe)、碲鋅鎘(cadmium zinc telluride，CZT)等)、金屬(例如，Au、Ag、鉑(Pt)等)等。
MEMS轉換器154的類型至少部分地取決於MEMS功能結構1302的化學組成。例如，MEMS功能結構1302可包含PZT。在此種實施例中，MEMS轉換器154可為例如PMUT。另一方面，MEMS功能結構1302可包含VOX。在此種實施例中，MEMS轉換器154可為例如基於MEMS的IR感測器。應理解，在以上實例中，MEMS轉換器154不限於MEMS轉換器的類型，而是MEMS轉換器154可為任何類型的MEMS轉換器(例如，MEMS壓力感測器、MEMS生物感測器、MEMS氣體感測器等)。
在一些實施例中，第二鈍化層1304設置在MEMS基底136、第三介電層138、第三導通孔140、第二導電接點144、第一鈍化層808及MEMS功能結構1302之上。在又一些實施例中，第二鈍化層1304襯墊第一鈍化層808及MEMS功能結構1302。在再一些實施例中，第二鈍化層1304可為或包含例如氧化物(例如，SiO2)、氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)、一些其他介電材料或前述的組合。
圖14至圖22示出用於形成圖10所示半導體裝置100的一些實施例的方法的一些實施例的一系列剖視圖。
如圖14中所示，設置IC結構102。IC結構102包括半導體基底104。在半導體基底104上/之上形成一個或多個IC裝置 106。在一些實施例中，IC裝置106中的一者或多者包括一對源極/汲極區108、閘極介電質110及閘電極112。在半導體基底104之上形成第一介電結構116、第四介電層802、防釋氣層804、第二介電結構124、內連線結構114及一個或多個吸氣結構806。內連線結構114包括一個或多個第一導電接點118、一個或多個第一導通孔120、一個或多個導電線122、多個第二導通孔126及多個電極。IC結構102可根據CMOS製造製程形成。
圖14中還示出，在IC結構102之上形成第三介電結構130。在一些實施例中，第三介電結構130形成在第二介電結構124、吸氣結構806及電極上。第三介電結構可包括第一介電層132及設置在第一介電層132之上的第二介電層134。在又一些實施例中，第一介電層132可形成在第二介電結構124、吸氣結構806及電極上。在再一些實施例中，第二介電層134形成在第一介電層132上。
在一些實施例中，用於形成第三介電結構130的製程包括在第二介電結構124、吸氣結構806及電極上沉積第一介電層132，且第一介電層132覆蓋第二介電結構124、吸氣結構806及電極。第一介電層132可通過例如化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、一些其他沉積製程或前述的組合來沉積。在又一些實施例中，第一介電層132可沉 積為厚度在20Å到500Å之間的共形層。此後，在第一介電層132上沉積第二介電層134。第二介電層134可通過例如CVD、PVD、ALD、一些其他沉積製程或前述的組合來沉積。在再一些實施例中，第二介電層134可沉積為厚度在1000Å到4000Å之間的共形層。
如圖15中所示，在第一介電結構116之上形成第二通孔開口1502及緩衝罐開口1504。第二通孔開口1502與緩衝罐開口1504在側向上間隔開。第二通孔開口1502暴露出導電線122中的一者。
在一些實施例中，用於形成第二通孔開口1502及緩衝罐開口1504的製程包括在第三介電結構130之上形成第一圖案化罩幕層(未示出)(例如，正/負光阻、硬罩幕等)。在又一些實施例中，第一圖案化罩幕層可通過以下方式形成：在第三介電結構130上形成罩幕層(未示出)，將罩幕層暴露到圖案(例如，通過例如光微影(photolithography)、極紫外光微影(extreme ultraviolet lithography)等微影製程(lithography process))，以及將罩幕層顯影以形成第一圖案化罩幕層。此後，執行第一蝕刻製程以移除第三介電結構130、第二介電結構124、防釋氣層804及第四介電層802的未罩幕部分，從而在第一介電結構116之上形成第二通孔開口1502及緩衝罐開口1504。第一蝕刻製程可為乾式蝕刻製程(dry etching process)、濕式蝕刻製程(wet etching process)、反應性離子蝕刻(reactive ion etching，RIE)製程、一些其他蝕刻製程或前 述的組合。隨後，在一些實施例中，剝離掉第一圖案化罩幕層。
如圖16中所示，在IC結構102之上形成多個空腔開口1602、多個流體連通通道開口1604以及一個或多個緩衝罐通道開口1606。空腔開口1602、流體連通通道開口1604及緩衝罐通道開口1606形成在第三介電結構130中。在一些實施例中，空腔開口1602、流體連通通道開口1604及緩衝罐通道開口1606形成在第一介電層132之上及第二介電層134中。為可讀性起見，具體標記空腔開口1602中的僅一些及流體連通通道開口1604中的僅一些。
空腔開口1602被形成為彼此在側向上間隔開。在一些實施例中，電極可被排列成第三陣列。空腔開口1602可被形成在對應於第三陣列的第五陣列。流體連通通道開口1604被形成為在空腔開口1602之間在側向上延伸，使得流體連通通道開口1604的相對端部通向空腔開口1602的對應空腔開口。在一些實施例中，流體連通通道開口1604中的每一者被形成為在空腔開口1602的兩個相鄰空腔開口之間在側向上延伸，使得流體連通通道開口1604中的每一者的相對兩端通向空腔開口1602的兩個相鄰空腔開口。緩衝罐通道開口1606被形成為從緩衝罐開口1504在側向上延伸到空腔開口1602中的一些。在一些實施例中，緩衝罐通道開口1606所延伸到的空腔開口1602中的所述一些是被設置成比其餘的空腔開口1602更接近緩衝罐開口1504的一組空腔開口 1602(例如，排列成第五陣列的行或列中的一組空腔開口1602)。
在一些實施例中，用於形成空腔開口1602、流體連通通道開口1604及緩衝罐通道開口1606的製程包括在第三介電結構130之上、在第一介電結構116之上、在第二通孔開口1502中以及在緩衝罐開口1504中形成第二圖案化罩幕層(未示出)(例如，正/負光阻、硬罩幕等)。此後，執行第二蝕刻製程以移除第二介電層134的未罩幕部分，從而在第一介電層132之上及第二介電層134中形成空腔開口1602、流體連通通道開口1604及緩衝罐通道開口1606。第二蝕刻製程可為乾式蝕刻製程、RIE製程、濕式蝕刻製程、一些其他蝕刻製程或前述的組合。隨後，在一些實施例中，剝離掉第二圖案化罩幕層。在又一些實施例中，通過第二蝕刻製程同時形成空腔開口1602及流體連通通道開口1604。在再一些實施例中，通過第二蝕刻製程同時形成空腔開口1602、流體連通通道開口1604及緩衝罐通道開口1606。在一些實施例中，位於第一電極128a上方的空腔開口1602又可稱為第一空腔開口；位於第二電極128b上方的空腔開口1602又可稱為第二空腔開口。
如圖17中所示，移除第一介電層132的部分，以至少部分地暴露出吸氣結構806。在一些實施例中，用於移除第一介電層132的部分以至少部分地暴露出吸氣結構806的製程包括在第三介電結構130之上、在第一介電結構116之上、在第二通孔開口1502中、在緩衝罐開口1504中、在空腔開口1602中、在流體連 通通道開口1604中以及在緩衝罐通道開口1606中形成第三圖案化罩幕層(未示出)(例如，正/負光阻、硬罩幕等)。此後，執行第三蝕刻製程，以移除第一介電層132的未罩幕部分，從而移除第一介電層132的部分，以至少部分地暴露出吸氣結構806。第三蝕刻製程可為乾式蝕刻製程、RIE製程、濕式蝕刻製程、一些其他蝕刻製程或前述的組合。隨後，在一些實施例中，剝離掉第三圖案化罩幕層。
如圖18中所示，將MEMS基底136接合到第三介電結構130。MEMS基底136可接合到第二介電層134。在一些實施例中，MEMS基底136通過熔融接合製程(fusion bonding process)接合到第三介電結構130。通過將MEMS基底136接合到第三介電結構130，在IC結構102之上形成多個空腔、緩衝罐1002、多個流體連通通道以及一個或多個緩衝罐通道1004。例如，一旦MEMS基底136接合到第三介電結構130，MEMS基底136便會完全覆蓋緩衝罐開口1504、空腔開口1602、流體連通通道開口1604及緩衝罐通道開口1606(參見例如圖17)，從而分別形成緩衝罐1002、空腔、所述多個流體連通通道以及所述一個或多個緩衝罐通道1004。
在一些實施例中，在與接合到第三介電結構130的MEMS基底136的一側相對的MEMS基底136的一側之上設置第三介電層138。在將MEMS基底136接合到第三介電結構130之前，可 在與接合到第三介電結構130的MEMS基底136的所述側相對的MEMS基底136的所述側之上設置第三介電層138。在其他實施例中，在將MEMS基底136接合到第三介電層138之後，可在MEMS基底136及IC結構102之上形成第三介電層138。在又一些實施例中，用於在MEMS基底136及IC結構102之上形成第三介電層138的製程包括通過例如CVD、PVD、ALD、熱氧化、一些其他沉積或生長製程或者前述的組合在MEMS基底136上沉積或生長第三介電層138。
在其中半導體裝置100不包括緩衝罐1002和/或一個或多個通氣孔902(參見例如圖9)的實施例中，將MEMS基底136接合到第三介電結構130在參考系統壓力(例如，小於或等於2atm)下氣密地密封空腔及流體連通通道。在此種實施例中，參考系統壓力可在0.5atm到2atm之間(例如，對於標準壓力MEMS轉換器)。在又一些此種實施例中，用於將MEMS基底136接合到第三介電結構130的製程包括將圖17中所示的結構放置到處理腔室中，對處理腔室進行抽空降壓而使得處理腔室中的流體(例如，氣體)處於預定壓力(例如，小於或等於2atm)，以及在處理腔室中的流體處於預定壓力的同時將MEMS基底136接合到第三介電結構130，從而在參考系統壓力下氣密地密封空腔及流體連通通道。
如圖19中所示，形成以垂直的方式延伸穿過MEMS基底136及第三介電層138的一個或多個密封結構開口1008。密封 結構開口1008暴露出緩衝罐通道1004的部分。此外，形成以垂直的方式延伸穿過第三介電層138、MEMS基底136、第三介電結構130及第二介電結構124的第一通孔開口142。第一通孔開口142暴露出導電線122中的一者。
在一些實施例中，用於形成密封結構開口1008及第一通孔開口142的製程包括在第三介電層138之上形成第四圖案化罩幕層(未示出)(例如，正/負光阻、硬罩幕等)。此後，執行第四蝕刻製程以移除第三介電層138及MEMS基底136的未罩幕部分，從而形成密封結構開口1008及第一通孔開口142。被移除以形成第一通孔開口142的第三介電層138及MEMS基底136的未罩幕部分上覆在第二通孔開口1502(參見例如圖18)之上。換句話說，通過移除第三介電層138及MEMS基底136的未罩幕部分來暴露出第二通孔開口1502，從而形成第一通孔開口142。隨後，在一些實施例中，可剝離掉第四圖案化罩幕層。應理解，在一些實施例中，第四蝕刻製程可形成以垂直的方式延伸穿過MEMS基底136的一個或多個通氣孔902(參見例如圖9)。
如圖20中所示，在IC結構102之上形成一個或多個密封結構1006，且所述一個或多個密封結構1006以垂直的方式延伸穿過第三介電層138、MEMS基底136及第三介電結構130。密封結構1006被分別形成為襯墊密封結構開口1008。密封結構1006分別形成在緩衝罐通道1004中。密封結構1006被形成為分別完 全阻斷緩衝罐1002與空腔之間的緩衝罐通道1004。密封結構1006分別在緩衝罐1002與空腔之間形成氣密密封，使得緩衝罐不與空腔流體連通。此外，密封結構1006在參考系統壓力下氣密地密封空腔及流體連通通道。
在一些實施例中，用於形成密封結構1006的製程包括將圖19中所示的結構放置到處理腔室中。然後，對處理腔室進行抽空降壓，使得處理腔室中的流體(例如，氣體)處於預定壓力(例如，小於或等於2atm)。在處理腔室中的流體處於預定壓力的同時，在第三介電層138之上、第一通孔開口142中、密封結構開口1008中以及緩衝罐通道1004中沉積密封層(未示出)。通過在處理腔室中的流體處於預定壓力的同時在處理腔室中沉積密封層，密封結構1006在參考系統壓力下氣密地密封空腔及流體連通通道。密封層可為或包含例如金屬(例如，Al、Cu、AlCu、Ti、Ag、Au等)、金屬氮化物(例如，TiN)、氧化物(例如，SiO2)、氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)等。密封層可通過例如CVD、PVD、ALD、無電鍍覆(electroless plating)、電化學鍍覆(electrochemical plating)、一些其他沉積製程或前述的組合來沉積。
此後，在密封層上形成第五圖案化罩幕層(未示出)(例如，正/負光阻、硬罩幕等)。然後，對密封層執行第五蝕刻製程，以移除密封層的未罩幕部分，從而形成密封結構1006。隨後，在 一些實施例中，剝離掉第五圖案化罩幕層。應理解，在一些實施例中，可在沉積密封層之前形成第五圖案化罩幕層。在此種實施例中，在沉積密封層之後，可對密封層執行平坦化製程(例如，化學機械研磨(chemical-mechanical polishing，CMP))，從而形成密封結構1006。在其中通風孔902(參見例如圖9)設置在MEMS基底136中的實施例中，可在MEMS基底136之上及第三介電層138之上形成一個或多個插塞904(參見例如圖9)，以密封隔絕通風孔902。在一些實施例中，可通過相同的沉積製程同時形成密封結構1006與插塞904。
與圖20中的結構不包括緩衝罐的情況相比，緩衝罐1002及緩衝罐通道1004可使得空腔及流體連通通道(以及通氣孔902)能夠在較低的參考系統壓力下被氣密地密封。在此種實施例中，參考系統壓力可小於0.1atm(例如，對於高真空MEMS轉換器)。例如，在形成密封結構1006之前，緩衝罐1002與空腔流體連通，這是因為緩衝罐通道1004在緩衝罐1002與空腔中的所述一些之間在側向上延伸。因此，在形成密封結構1006之前，緩衝罐1002與空腔共同具有第三體積。換句話說，第三體積是緩衝罐1002的體積與空腔中的每一者的體積之和。第三體積大於空腔中的每一者的體積之和。因此，與圖20中的結構不包括緩衝罐的情況相比，緩衝罐1002及緩衝罐通道1004使得空腔及流體連通通道(以及通氣孔902)能夠在較低的參考系統壓力下(例如，由於壓力取決 於體積)被氣密地密封。
如圖21中所示，在MEMS基底136之上形成第三導通孔140以及一個或多個第二導電接點144。第三導通孔140被形成為以垂直的方式延伸穿過第三介電層138、MEMS基底136、第三介電結構130及第二介電結構124，以接觸導電線122中的對應一者。所述一個或多個第二導電接點144被形成為延伸穿過第三介電層138且接觸MEMS基底136。
在一些實施例中，用於形成第三導通孔140及第二導電接點144的製程包括在第三介電層138之上、在第一介電結構116之上、在密封結構1006之上以及在第一通孔開口142中形成第六圖案化罩幕層(未示出)(例如，正/負光阻、硬罩幕等)。此後，對第三介電層138執行第六蝕刻製程(例如，濕式蝕刻、乾式蝕刻、RIE等)，從而在第三介電層138中形成對應於第二導電接點144的導電接點開口(和/或溝渠)(未示出)。隨後，在一些實施例中，剝離掉第六圖案化罩幕層。
此後，在第三介電層138之上、在第一介電結構116之上、在密封結構1006之上、在第一通孔開口142中以及在導電接觸開口(和/或溝渠)中沉積導電層(未示出)。導電層可為例如金屬(例如，Al、Cu、AlCu、Ti、Ag、Au等)、金屬氮化物(例如，TiN)、一些其他導電材料或前述的組合。導電層可通過例如CVD、PVD、ALD、無電鍍覆、電化學鍍覆、一些其他沉積製程或前述的 組合來沉積。然後，在導電層之上形成第七圖案化罩幕層(未示出)(例如，正/負光阻、硬罩幕等)。然後對導電層執行第七蝕刻製程，以移除導電層的未罩幕部分，從而形成第三導通孔140及第二導電接點144。隨後，在一些實施例中，剝離掉第七圖案化罩幕層。
應理解，在一些實施例中，不再執行第七蝕刻製程，而是可對導電層執行平坦化製程(例如，CMP)，從而形成第三導通孔140及第二導電接點144。還應理解，在一些實施例中，可在沉積導電層之前形成第七圖案化罩幕層。在此種實施例中，在沉積導電層之後，可對導電層執行平坦化製程(例如，CMP)，從而形成第三導通孔140及第二導電接點144。還應理解，在一些實施例中，可通過相同的沉積製程同時形成第三導通孔140、第二導電接點144、密封結構1006及第二導電接點144。
如圖22中所示，在MEMS基底136、第三介電層138、第三導通孔140、第二導電接點144及密封結構1006之上形成第一鈍化層808。在一些實施例中，第一鈍化層808可被形成為共形層。在又一些實施例中，用於形成第一鈍化層808的製程包括在第三介電層138、第三導通孔140、第二導電接點144及密封結構1006上沉積第一鈍化層808。第一鈍化層808可通過例如CVD、PVD、ALD、一些其他沉積製程或前述的組合來沉積。
在一些實施例中，在形成第一鈍化層808之後，半導體裝置100的形成完成。半導體裝置100包括設置在半導體基底104 及IC結構102之上的多個MEMS裝置。MEMS裝置分別包括空腔、分別包括多個可移動薄膜且分別包括電極。在一些實施例中，MEMS裝置是MEMS轉換器154的部分。
由於空腔及流體連通通道在參考系統壓力下被氣密地密封，因此MEMS裝置的空腔分別具有空腔壓力(例如，在半導體裝置的形成完成之後，分別在空腔內部的壓力)。由於流體連通通道在空腔之間在側向上延伸，因此MEMS裝置的空腔中的每一者彼此流體連通。由於MEMS裝置的空腔彼此流體連通，因此MEMS裝置的空腔的空腔壓力實質上相同。因此，流體連通通道可改善半導體裝置100的裝置性能(例如，提高的傳輸/接收靈敏度)。
圖23示出用於形成具有得到改善的空腔壓力均勻性的微機電系統(MEMS)裝置的半導體裝置的方法的一些實施例的流程圖。儘管圖23所示流程圖2300在本文中被示出及闡述為一系列動作或事件，然而應理解，此種動作或事件的所示次序不應被解釋為限制性的。例如，一些動作可以不同的次序發生和/或與除在本文中示出和/或闡述的動作或事件以外的其他動作或事件同時發生。此外，實施本文中的說明的一個或多個方面或實施例可能並不需要所有所示出的動作，且本文中所繪示的動作中的一者或多者可在一個或多個單獨的動作和/或階段中施行。
在動作2302處，在積體電路(IC)結構之上形成介電結構，其中IC結構包括設置在半導體基底之上的內連線結構。圖14 示出對應於動作2302的一些實施例的剖視圖。
在動作2304處，在介電結構中形成多個空腔開口及多個流體連通通道開口，其中流體連通通道開口中的每一者在空腔開口中的兩個相鄰空腔開口之間在側向上延伸。圖15至圖16示出對應於動作2304的一些實施例的一系列剖視圖。
在動作2306處，將微機電系統(MEMS)基底接合到介電結構，其中將MEMS基底接合到介電結構覆蓋空腔開口及流體連通通道開口，從而分別形成多個空腔及多個流體連通通道。圖17至圖18示出對應於動作2306的一些實施例的一系列剖視圖。
在動作2308處，在MEMS基底之上形成一個或多個導電接點以及導通孔，其中導通孔以垂直的方式延伸穿過MEMS基底及介電結構，使得導通孔電耦合到內連線結構。圖19至圖21示出對應於動作2308的一些實施例的一系列剖視圖。
在動作2310處，在MEMS基底、導電接點及導通孔之上形成鈍化層。圖22示出對應於動作2310的一些實施例的剖視圖。
在一些實施例中，本文提供一種半導體裝置。所述半導體裝置包括設置在半導體基底之上的內連線結構。介電結構設置在所述內連線結構之上。多個空腔設置在所述介電結構中且被排列成包括行及列的陣列。微機電系統(MEMS)基底設置在所述介電結構之上，其中所述MEMS基底界定所述多個空腔的上表面，其中所述MEMS基底包括多個可移動薄膜，且其中所述多個可移動 薄膜分別上覆在所述多個空腔之上。多個流體連通通道設置在所述介電結構中，其中所述多個流體連通通道的上表面由所述MEMS基底界定，且其中所述多個流體連通通道中的每一者在所述多個空腔中的兩個相鄰空腔之間在側向上延伸，使得所述多個空腔中的每一者彼此流體連通。
在一些其他實施例中，在所述的半導體裝置中，其中所述多個空腔中的每一者具有實質上相同的空腔壓力。
在一些其他實施例中，在所述的半導體裝置中，其中所述多個空腔中的每一者具有圓形形狀的俯視輪廓。
在一些其他實施例中，在所述的半導體裝置中，其中所述多個流體連通通道中的第一流體連通通道的相對側壁由所述介電結構的相對側壁界定。
在一些其他實施例中，在所述的半導體裝置中，其中所述第一流體連通通道的底表面由所述介電結構的上表面界定。
在一些其他實施例中，在所述的半導體裝置中，其中所述介電結構包括第一介電層以及第二介電層，第二介電層設置在所述第一介電層之上，其中所述第一流體連通通道的所述相對側壁由所述第二介電層界定。
在一些其他實施例中，在所述的半導體裝置中，其中所述第一流體連通通道的所述底表面由所述第一介電層的上表面界定。
在一些實施例中，本文提供一種半導體裝置。所述半導體 裝置包括設置在半導體基底之上的內連線結構。介電結構設置在所述內連線結構之上。微機電系統(MEMS)基底設置在所述介電結構之上。第一MEMS裝置設置在所述半導體基底之上，其中所述第一MEMS裝置包括設置在所述介電結構中的第一空腔，且包括上覆在所述第一空腔之上的所述MEMS基底的第一可移動薄膜。第二MEMS裝置設置在所述半導體基底之上，其中所述第二MEMS裝置包括設置在所述介電結構中的第二空腔，且包括上覆在所述第二空腔之上的所述MEMS基底的第二可移動薄膜，且其中所述第二MEMS裝置在第一方向上與所述第一MEMS裝置在側向上間隔開。第一流體連通通道設置在所述介電結構中，其中所述第一流體連通通道在所述第一方向上從所述第一空腔在側向上延伸到所述第二空腔，使得所述第一空腔與所述第二空腔流體連通。
在一些其他實施例中，在所述的半導體裝置中，其中所述第一空腔具有在所述第一方向上測量的第一長度；所述第一空腔具有在垂直於所述第一方向的第二方向上測量的第一寬度；所述第一流體連通通道具有在所述第二方向上測量的第二寬度；並且所述第二寬度小於所述第一寬度及所述第一長度二者。
在一些其他實施例中，在所述的半導體裝置中，其中所述微機電系統基底界定所述第一空腔的第一上表面、所述第二空腔的第二上表面及所述第一流體連通通道的第三上表面。
在一些其他實施例中，在所述的半導體裝置中，其中所述第一空腔具有第一中心點，且所述第二空腔具有第二中心點；並且所述第一中心點、所述第二中心點及所述第一流體連通通道沿第一平面對準，所述第一平面在所述第一方向上以實質上直的線延伸。
在一些其他實施例中，在所述的半導體裝置中，其中所述第一空腔具有第一空腔壓力；以及所述第二空腔具有與所述第一空腔壓力實質上相同的第二空腔壓力。
在一些其他實施例中，在所述的半導體裝置中，其中所述第一流體連通通道具有第一側壁及與所述第一側壁相對的第二側壁；所述第二側壁在垂直於所述第一方向的第二方向上與所述第一側壁間隔開；所述第一側壁沿第一實質上垂直的平面以垂直的方式延伸；所述第二側壁沿第二實質上垂直的平面以垂直的方式延伸；所述第一實質上垂直的平面與所述第二實質上垂直的平面平行地以垂直的方式延伸；並且所述第一流體連通通道具有實質上平坦的底表面。
在一些其他實施例中，在所述的半導體裝置中，進一步包括：第三微機電系統裝置，設置在所述半導體基底之上，其中所述第三微機電系統裝置包括設置在所述介電結構中的第三空腔，且包括上覆在所述第三空腔之上的所述微機電系統基底的第三可移動薄膜，其中所述第三微機電系統裝置在垂直於所述第一方向的 第二方向上與所述第一微機電系統裝置在側向上間隔開，且其中所述第二微機電系統裝置在所述第一方向上與所述第三微機電系統裝置在側向上間隔開；以及第二流體連通通道，設置在所述介電結構中，其中所述第二流體連通通道在所述第二方向上從所述第一空腔在側向上延伸到所述第三空腔，使得所述第一空腔、所述第二空腔及所述第三空腔流體連通。
在一些其他實施例中，在所述的半導體裝置中，其中所述第一空腔具有第一中心點，所述第二空腔具有第二中心點，且所述第三空腔具有第三中心點；所述第一中心點、所述第二中心點及所述第一流體連通通道沿第一平面對準，所述第一平面在所述第一方向上以實質上直的線延伸；所述第一中心點、所述第三中心點及所述第二流體連通通道沿第二平面對準，所述第二平面在所述第二方向上以實質上直的線延伸；以及所述第一平面在所述第一中心點處與所述第二平面相交。
在一些其他實施例中，在所述的半導體裝置中，進一步包括：緩衝罐，設置在所述半導體基底之上，其中所述第一微機電系統裝置、所述第二微機電系統裝置及所述第三微機電系統裝置在所述第一方向上與所述緩衝罐在側向上間隔開；所述緩衝罐的側壁至少部分地由所述介電結構界定；所述緩衝罐的所述側壁包括第一側壁及與所述第一側壁相對的第二側壁；所述第一側壁在所述第二方向上與所述第二側壁在側向上間隔開；並且所述第一中 心點、所述第二中心點及所述第三中心點在側向上設置在所述第一側壁與所述第二側壁之間；緩衝罐通道，設置在所述介電結構中，其中所述緩衝罐通道沿所述第一平面與所述第一中心點對準，且其中所述緩衝罐通道從所述緩衝罐在側向上延伸到所述第一空腔；以及密封結構，設置在所述緩衝罐通道中，其中所述密封結構以垂直的方式延伸穿過所述微機電系統基底並進入所述緩衝罐通道中，其中所述密封結構將所述緩衝罐與所述第一空腔密封隔絕，使得所述緩衝罐不與所述第一空腔、所述第二空腔或所述第三空腔流體連通。
在一些其他實施例中，在所述的半導體裝置中，進一步包括：第四微機電系統裝置，設置在所述半導體基底之上，其中所述第四微機電系統裝置包括設置在所述介電結構中的第四空腔，且包括上覆在所述第四空腔之上的所述微機電系統基底的第四可移動薄膜，其中所述第一微機電系統裝置、所述第二微機電系統裝置及所述第三微機電系統裝置在所述第一方向上與所述第四微機電系統裝置在側向上間隔開，且其中所述第四空腔具有沿所述第一平面與所述第一中心點對準的第四中心點；以及第四流體連通通道，設置在所述介電結構中，其中所述第四流體連通通道沿所述第一平面與所述第一中心點對準，且其中所述第四流體連通通道在所述第一方向上從所述第四空腔延伸到所述第一空腔，使得所述第一空腔、所述第二空腔、所述第三空腔及所述第四空腔流體連 通。
在一些其他實施例中，在所述的半導體裝置中，進一步包括：第五微機電系統裝置，設置在所述半導體基底之上，其中所述第五微機電系統裝置包括設置在所述介電結構中的第五空腔，且包括上覆在所述第五空腔之上的所述微機電系統基底的第五可移動薄膜，其中所述第一微機電系統裝置、所述第二微機電系統裝置、所述第三微機電系統裝置及所述第四微機電系統裝置在所述第二方向上與所述第五微機電系統裝置在側向上間隔開，且其中所述第五空腔具有沿所述第二平面與所述第一中心點對準的第五中心點；以及第五流體連通通道，設置在所述介電結構中，其中所述第五流體連通通道沿所述第二平面與所述第一中心點對準，且其中所述第五流體連通通道在所述第二方向上從所述第五空腔延伸到所述第一空腔，使得所述第一空腔、所述第二空腔、所述第三空腔、所述第四空腔及所述第五空腔流體連通。
在一些實施例中，本文提供一種形成半導體裝置的方法。所述方法包括接收積體電路(IC)結構，所述積體電路(IC)結構包括設置在所述IC結構的半導體基底之上的第一電極及第二電極，其中所述第一電極與所述第二電極在側向上間隔開。在所述IC結構、所述第一電極及所述第二電極之上形成介電結構。在所述介電結構中形成第一空腔開口，且所述第一空腔開口上覆在所述第一電極之上。在所述介電結構中形成第二空腔開口，且所述第二空腔 開口上覆在所述第二電極之上，其中所述介電結構的部分設置在所述第一空腔開口與所述第二空腔開口之間。在所述介電結構的所述部分中形成流體連通通道開口，其中所述流體連通通道開口從所述第一空腔開口在側向上延伸到所述第二空腔開口。將微機電系統(MEMS)基底接合到所述介電結構，其中將所述MEMS基底接合到所述介電結構覆蓋所述第一空腔開口、所述第二空腔開口及所述流體連通通道開口，從而分別形成第一空腔、第二空腔及流體連通通道，且其中所述流體連通通道從所述第一空腔在側向上延伸到所述第二空腔。
在一些其他實施例中，在所述的方法中，，其中所述第一空腔開口、所述流體連通通道開口及所述第二空腔開口通過蝕刻製程同時形成。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本文的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本文作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，此種等效構造並不背離本文的精神及範圍，而且他們可在不背離本文的精神及範圍的條件下在本文中作出各種改變、代替及變更。
100:半導體裝置
102:積體電路(IC)結構
104:半導體基底
106:IC裝置
108:源極/汲極區
110:閘極介電質
112:閘電極
114:內連線結構
116:第一介電結構
118:第一導電接點
120:第一導通孔
122:導電線
124:第二介電結構
126:第二導通孔
128a:第一電極
128b:第二電極
128c:第三電極
130:第三介電結構
132:第一介電層
134:第二介電層
136:微機電系統(MEMS)基底
138:第三介電層
140:第三導通孔
142:第一通孔開口
144:第二導電接點
146a:第一MEMS裝置
146b:第二MEMS裝置
146c:第三MEMS裝置
148a:第一空腔
148b:第二空腔
148c:第三空腔
150a:第一可移動薄膜
150b:第二可移動薄膜
150c:第三可移動薄膜
152a:第一流體連通通道
152b:第二流體連通通道
154:MEMS轉換器

Claims (10)

  1. 一種半導體裝置，包括：內連線結構，設置在半導體基底之上；介電結構，設置在所述內連線結構之上；多個空腔，設置在所述介電結構中且被排列成包括行及列的陣列；微機電系統基底，設置在所述介電結構之上，其中所述微機電系統基底界定所述多個空腔的上表面，其中所述微機電系統基底包括多個可移動薄膜，且其中所述多個可移動薄膜分別上覆在所述多個空腔之上；以及多個流體連通通道，設置在所述介電結構中，其中所述多個流體連通通道的上表面由所述微機電系統基底界定，且其中所述多個流體連通通道中的每一者在所述多個空腔中的兩個相鄰空腔之間在側向上延伸，使得所述多個空腔中的每一者彼此流體連通。
  2. 如請求項1所述的半導體裝置，其中所述多個空腔中的每一者具有實質上相同的空腔壓力。
  3. 如請求項1所述的半導體裝置，其中所述多個空腔中的每一者具有圓形形狀的俯視輪廓。
  4. 如請求項1所述的半導體裝置，其中所述多個流體連通通道中的第一流體連通通道的相對側壁由所述介電結構的相對側壁界定。
  5. 一種半導體裝置，包括：內連線結構，設置在半導體基底之上；介電結構，設置在所述內連線結構之上；微機電系統基底，設置在所述介電結構之上；第一微機電系統裝置，設置在所述半導體基底之上，其中所述第一微機電系統裝置包括設置在所述介電結構中的第一空腔，且包括上覆在所述第一空腔之上的所述微機電系統基底的第一可移動薄膜；第二微機電系統裝置，設置在所述半導體基底之上，其中所述第二微機電系統裝置包括設置在所述介電結構中的第二空腔，且包括上覆在所述第二空腔之上的所述微機電系統基底的第二可移動薄膜，且其中所述第二微機電系統裝置在第一方向上與所述第一微機電系統裝置在側向上間隔開；以及第一流體連通通道，設置在所述介電結構中，其中所述第一流體連通通道在所述第一方向上從所述第一空腔在側向上延伸到所述第二空腔，使得所述第一空腔與所述第二空腔流體連通。
  6. 如請求項5所述的半導體裝置，其中：所述第一空腔具有在所述第一方向上測量的第一長度；所述第一空腔具有在垂直於所述第一方向的第二方向上測量的第一寬度；所述第一流體連通通道具有在所述第二方向上測量的第二寬度；並且 所述第二寬度小於所述第一寬度及所述第一長度二者。
  7. 如請求項5所述的半導體裝置，其中所述微機電系統基底界定所述第一空腔的第一上表面、所述第二空腔的第二上表面及所述第一流體連通通道的第三上表面。
  8. 如請求項5所述的半導體裝置，其中：所述第一空腔具有第一中心點，且所述第二空腔具有第二中心點；並且所述第一中心點、所述第二中心點及所述第一流體連通通道沿第一平面對準，所述第一平面在所述第一方向上以實質上直的線延伸。
  9. 如請求項5所述的半導體裝置，其中：所述第一流體連通通道具有第一側壁及與所述第一側壁相對的第二側壁；所述第二側壁在垂直於所述第一方向的第二方向上與所述第一側壁間隔開；所述第一側壁沿第一實質上垂直的平面以垂直的方式延伸；所述第二側壁沿第二實質上垂直的平面以垂直的方式延伸；所述第一實質上垂直的平面與所述第二實質上垂直的平面平行地以垂直的方式延伸；並且所述第一流體連通通道具有實質上平坦的底表面。
  10. 一種形成半導體裝置的方法，所述方法包括：接收積體電路結構，所述積體電路結構包括設置在所述積體 電路結構的半導體基底之上的第一電極及第二電極，其中所述第一電極與所述第二電極在側向上間隔開；在所述積體電路結構、所述第一電極及所述第二電極之上形成介電結構；在所述介電結構中形成第一空腔開口，且所述第一空腔開口上覆在所述第一電極之上；在所述介電結構中形成第二空腔開口，且所述第二空腔開口上覆在所述第二電極之上，其中所述介電結構的部分設置在所述第一空腔開口與所述第二空腔開口之間；在所述介電結構的所述部分中形成流體連通通道開口，其中所述流體連通通道開口從所述第一空腔開口在側向上延伸到所述第二空腔開口；以及將微機電系統基底接合到所述介電結構，其中將所述微機電系統基底接合到所述介電結構覆蓋所述第一空腔開口、所述第二空腔開口及所述流體連通通道開口，從而分別形成第一空腔、第二空腔及流體連通通道，且其中所述流體連通通道從所述第一空腔在側向上延伸到所述第二空腔。
TW109128253A 2019-08-27 2020-08-19 半導體裝置及其形成方法 TWI747449B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962892106P 2019-08-27 2019-08-27
US62/892,106 2019-08-27
US15/930,570 2020-05-13
US15/930,570 US11491510B2 (en) 2019-08-27 2020-05-13 Semiconductor device having microelectromechanical systems devices with improved cavity pressure uniformity

Publications (2)

Publication Number Publication Date
TW202108497A TW202108497A (zh) 2021-03-01
TWI747449B true TWI747449B (zh) 2021-11-21

Family

ID=74565584

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109128253A TWI747449B (zh) 2019-08-27 2020-08-19 半導體裝置及其形成方法

Country Status (4)

Country Link
US (2) US12257602B2 (zh)
KR (1) KR102394661B1 (zh)
DE (1) DE102020113457B4 (zh)
TW (1) TWI747449B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE2150773A1 (en) * 2021-06-16 2022-12-17 Water Stuff & Sun Gmbh Micro-electro-mechanical system fluid control
US20240050987A1 (en) * 2022-08-11 2024-02-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with transducer and method for forming the same
DE102022120750A1 (de) * 2022-08-17 2024-02-22 Infineon Technologies Ag Vorrichtung mit Ultraschallwandler und Verfahren zur Herstellung derselben
US20250058353A1 (en) * 2023-08-16 2025-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor ultrasonic transducer device and methods of formation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201544441A (zh) 2014-02-26 2015-12-01 台灣積體電路製造股份有限公司 半導體之配置及其形成方法
US20160362295A1 (en) 2014-07-25 2016-12-15 Semiconductor Manufacturing International Corporation Methods and structures for thin-film encapsulation and co-integration of same with microelectronic devices and microelectromechanical systems (mems)
TW201722837A (zh) 2015-09-18 2017-07-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
CN109835865A (zh) 2017-11-28 2019-06-04 台湾积体电路制造股份有限公司 通过硅柱和智能帽实现晶圆级集成mems器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9365416B2 (en) 2011-08-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for motion sensor
US8502329B2 (en) 2011-09-01 2013-08-06 Solid State System Co., Ltd. Micro-electro-mechanical systems (MEMS) device and method for fabricating the same
US8716852B2 (en) 2012-02-17 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical systems (MEMS) having outgasing prevention structures and methods of forming the same
CN103063352B (zh) 2012-12-21 2015-11-25 上海华虹宏力半导体制造有限公司 微机电系统压力传感器及其制作方法、微机电系统
US9035451B2 (en) 2013-09-30 2015-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level sealing methods with different vacuum levels for MEMS sensors
CN104803343B (zh) 2014-01-28 2016-09-14 立锜科技股份有限公司 复合微机电系统芯片及其制作方法
US9567204B2 (en) 2014-08-29 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectrochemical systems (MEMS) device having a seal layer arranged over or lining a hole in fluid communication with a cavity of the MEMS device
US9969614B2 (en) 2015-05-29 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS packages and methods of manufacture thereof
US9796582B1 (en) * 2016-11-29 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for integrating complementary metal-oxide-semiconductor (CMOS) devices with microelectromechanical systems (MEMS) devices using a flat surface above a sacrificial layer
US10741488B2 (en) * 2017-09-29 2020-08-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with integrated capacitor and manufacturing method thereof
DE102020117583B4 (de) * 2019-08-26 2024-06-27 Taiwan Semiconductor Manufacturing Co. Ltd. Eine halbleitervorrichtung aufweisend verschiedene artenmikroelektromechanischer systemvorrichtungen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201544441A (zh) 2014-02-26 2015-12-01 台灣積體電路製造股份有限公司 半導體之配置及其形成方法
US20160362295A1 (en) 2014-07-25 2016-12-15 Semiconductor Manufacturing International Corporation Methods and structures for thin-film encapsulation and co-integration of same with microelectronic devices and microelectromechanical systems (mems)
TW201722837A (zh) 2015-09-18 2017-07-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
CN109835865A (zh) 2017-11-28 2019-06-04 台湾积体电路制造股份有限公司 通过硅柱和智能帽实现晶圆级集成mems器件

Also Published As

Publication number Publication date
US20220362804A1 (en) 2022-11-17
US12257602B2 (en) 2025-03-25
DE102020113457B4 (de) 2025-10-09
KR102394661B1 (ko) 2022-05-06
TW202108497A (zh) 2021-03-01
US20250214108A1 (en) 2025-07-03
KR20210027086A (ko) 2021-03-10
DE102020113457A1 (de) 2021-03-04

Similar Documents

Publication Publication Date Title
CN112441551B (zh) 半导体器件及其形成方法
TWI747449B (zh) 半導體裝置及其形成方法
TWI770589B (zh) 半導體裝置與其形成方式
US11407636B2 (en) Inter-poly connection for parasitic capacitor and die size improvement
US9731962B2 (en) MEMS device and fabrication method
US10532925B2 (en) Heater design for MEMS chamber pressure control
TWI664755B (zh) 使用熔合結合工序在ｃｍｏｓ基板上整合ａｉｎ超音波傳感器
US8955212B2 (en) Method for manufacturing a micro-electro-mechanical microphone
CN101213142A (zh) 制造mems元件的方法
CN106132568A (zh) Cmut设备及制造方法
TW202035276A (zh) 感測器及用於形成感測器的方法
CN112141995A (zh) 微机电系统装置及其形成方法及微机电系统结构
EP3614372A1 (en) Method for manufacturing an air pulse generating element
US20250250163A1 (en) A semiconductor device comprising different types of microelectromechanical systems devices
US10640372B2 (en) Method for fabricating MEMS device integrated with a semiconductor integrated circuit
US12377441B2 (en) Hybrid ultrasonic transducer system
CN109665488B (zh) Mems器件及其制造方法
US20210260623A1 (en) Interconnection for monolithically integrated stacked devices and methods of forming thereof
TWI858513B (zh) 積體晶片及其形成方法
US20220348454A1 (en) Inter-poly connection for parasitic capacitor and die size improvement