[go: up one dir, main page]

TWI746391B - 積體電路封裝系統 - Google Patents

積體電路封裝系統 Download PDF

Info

Publication number
TWI746391B
TWI746391B TW110109062A TW110109062A TWI746391B TW I746391 B TWI746391 B TW I746391B TW 110109062 A TW110109062 A TW 110109062A TW 110109062 A TW110109062 A TW 110109062A TW I746391 B TWI746391 B TW I746391B
Authority
TW
Taiwan
Prior art keywords
thermal interface
interface material
metal
heat sink
corresponds
Prior art date
Application number
TW110109062A
Other languages
English (en)
Other versions
TW202238876A (zh
Inventor
黃俊龍
陳志明
Original Assignee
群豐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群豐科技股份有限公司 filed Critical 群豐科技股份有限公司
Priority to TW110109062A priority Critical patent/TWI746391B/zh
Application granted granted Critical
Publication of TWI746391B publication Critical patent/TWI746391B/zh
Priority to CN202210007759.7A priority patent/CN115084104A/zh
Priority to US17/683,663 priority patent/US20220293484A1/en
Publication of TW202238876A publication Critical patent/TW202238876A/zh

Links

Images

Classifications

    • H10W40/778
    • H10W20/20
    • H10W40/10
    • H10W40/226
    • H10W74/111
    • H10W90/00
    • H10W40/255
    • H10W70/635
    • H10W72/322
    • H10W72/325
    • H10W72/351
    • H10W72/354
    • H10W72/552
    • H10W72/865
    • H10W72/877
    • H10W72/884
    • H10W72/953
    • H10W74/00
    • H10W74/114
    • H10W90/724
    • H10W90/734
    • H10W90/736
    • H10W90/754
    • H10W90/755
    • H10W90/756
    • H10W90/811

Landscapes

  • Engineering & Computer Science (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

一種積體電路封裝系統包含基板、多根引腳、N個半導體元件、N個第一散熱器、封裝體、第二散熱器以及多個散熱鰭片,其中N係自然數。多根引腳係形成於基板的下表面上。每一個半導體元件係貼合於基板的上表面上,且包含多個焊墊。每一個焊墊係電氣連接至其對應的引腳。每一個第一散熱器係熱耦合至其對應的半導體元件的第一頂表面。封裝體係形成以覆蓋基板、N個半導體元件以及N個第一散熱器,致使多根引腳係曝露。第二散熱器係固定於封裝體的第二頂表面上,且與N個第一散熱器熱耦合。多個散熱鰭片係自第二散熱器向上延伸。

Description

積體電路封裝系統
本發明關於一種積體電路封裝系統,並且特別是關於一種具有高散熱效能的積體電路封裝系統。
傳統的半導體功率元件的封裝大多採用四方平面無引腳封裝(Quad Flat No leads, QFN)架構。傳統的QFN封裝架構會採用基板或導線架以提供引腳並做為封裝的基座。無論是採用基板或導線架的傳統QFN封裝架構,大多會將散熱器接合在基板的下表面上或導線架的焊盤的下表面上,藉此,半導體功率元件於運作期間所產生的熱經由基板或導線架的焊盤流至散熱器,再經由散熱器散熱。也就是說,傳統的QFN封裝架構,散熱流道建立在半導體功率元件、基板或導線架的焊盤與散熱器之間。
然而,隨著半導體功率元件朝提升功率方向發展,傳統的QFN封裝架構的散熱效能已不符合需求。
此外,現行市面上的系統封裝(System in a Package, SiP)是將數個功能不同的半導體晶片或裸晶直接封裝成具有完整功能的單個積體電路。系統封裝也可以採用QFN封裝架構。但是,採用QFN封裝架構的系統封裝也同樣遇到散熱效能須提升的問題。
此外,採用QFN封裝架構的積體電路封裝系統其散熱元件與半導體元件之間的熱耦合也需要改善,藉以提升整體的散熱效能。
因此,本發明所欲解決之一技術問題在於提供一種基於QFN封裝架構且具有高散熱效能的積體電路封裝系統。根據本發明之積體電路封裝系統可以適用於半導體功率元件的封裝,也可以應用於系統封裝。
根據本發明之第一較佳具體實施例之積體電路封裝系統包含基板、多個通孔插塞、多根引腳、N個半導體元件、多根金屬線、N個第一熱界面材料層、N個第一金屬層、N個第一散熱器、N個第二金屬層、封裝體、N個第二熱界面材料層、第二散熱器以及多個散熱鰭片,其中N係自然數。基板具有上表面以及下表面。多個通孔插塞係形成於基板上,並且從基板的上表面貫通至基板的下表面。多根引腳係形成於基板的下表面上。每一根引腳對應多個通孔插塞中之一個通孔插塞,並且與其對應的通孔插塞接合。每一個半導體元件係以自個的底表面貼合於基板的上表面上。每一個半導體元件包含形成於自個的第一頂表面上之多個焊墊。每一根金屬線對應多個通孔插塞中之一個通孔插塞以及多個焊墊中之一個焊墊。每一根金屬線係接合其對應的通孔插塞以及其對應的焊墊。每一個第一熱界面材料層對應N個半導體元件中之一個半導體元件,並且係塗佈於其對應的半導體元件的第一頂表面上。每一個第一金屬層對應N個第一熱界面材料層之一個第一熱界面材料層,並且係形成於其對應的第一熱界面材料層上。每一個第一散熱器對應N個第一金屬層中之一個第一金屬層,並且係接合於其對應的第一金屬層上。每一個第二金屬層對應N個第一散熱器中之一個第一散熱器,並且係形成於其對應的第一散熱器上。封裝體係由封裝材料所形成以覆蓋基板、N個半導體元件、多根金屬線、N個第一熱界面材料層、N個第一金屬層以及N個第一散熱器,致使多根引腳以及N個第二金屬層係曝露。每一個第二熱界面材料層對應N個第二金屬層中之一個第二金屬層,並且係塗佈於其對應的第二金屬層上。第二散熱器係固定於封裝體的第二頂表面上,並且與N個第二熱界面材料層接合。多個散熱鰭片係自第二散熱器向上延伸。
根據本發明之第二較佳具體實施例之積體電路封裝系統包含導線架、N個半導體元件、多根金屬線、N個第一熱界面材料層、N個第一金屬層、N個第一散熱器、N個第二金屬層、封裝體、N個第二熱界面材料層、第二散熱器以及多個散熱鰭片,其中N係自然數。導線架包含焊盤以及多根引腳。每一個半導體元件係以自個的底表面貼合於導線架的焊盤上。每一個半導體元件包含形成於自個的第一頂表面上之多個焊墊。每一根金屬線對應多根引腳之一根引腳以及多個焊墊中之一個焊墊。每一根金屬線係接合其對應的引腳以及其對應的焊墊。每一個第一熱界面材料層對應N個半導體元件中之一個半導體元件,並且係塗佈於其對應的半導體元件的第一頂表面上。每一個第一金屬層對應N個第一熱界面材料層之一個第一熱界面材料層,並且係形成於其對應的第一熱界面材料層上。每一個第一散熱器對應N個第一金屬層中之一個第一金屬層,並且係接合於其對應的第一金屬層上。每一個第二金屬層對應N個第一散熱器中之一個第一散熱器,並且係形成於其對應的第一散熱器上。封裝體係由封裝材料所形成以覆蓋導線架、N個半導體元件、多根金屬線、N個第一熱界面材料層、N個第一金屬層以及N個第一散熱器,致使多根引腳以及N個第二金屬層係曝露。每一個第二熱界面材料層對應N個第二金屬層中之一個第二金屬層,並且係塗佈於其對應的第二金屬層上。第二散熱器係固定於封裝體的第二頂表面上,並且與N個第二熱界面材料層接合。多個散熱鰭片係自第二散熱器向上延伸。
根據本發明之第三較佳具體實施例之積體電路封裝系統包含基板、多個通孔插塞、多根引腳、N個半導體元件、多個凸塊、N個第一熱界面材料層、N個第一金屬層、N個第一散熱器、N個第二金屬層、封裝體、N個第二熱界面材料層、第二散熱器以及多個散熱鰭片,其中N係自然數。基板具有上表面以及下表面。多個通孔插塞係形成於基板上,並且從基板的上表面貫通至基板的下表面。多根引腳係形成於基板的下表面上。每一根引腳對應多個通孔插塞中之一個通孔插塞,並且與其對應的通孔插塞接合。每一個半導體元件具有自個的第一頂表面以及自個的底表面,並且包含形成於底表面上之多個焊墊。每一個凸塊對應多個通孔插塞中之一個通孔插塞以及多個焊墊中之一個焊墊。每一個凸塊係接合其對應的通孔插塞以及其對應的焊墊。每一個第一熱界面材料層對應N個半導體元件中之一個半導體元件,並且係塗佈於其對應的半導體元件的第一頂表面上。每一個第一金屬層對應N個第一熱界面材料層之一個第一熱界面材料層,並且係形成於其對應的第一熱界面材料層上。每一個第一散熱器對應N個第一金屬層中之一個第一金屬層,並且係接合於其對應的第一金屬層上。每一個第一散熱器具有自個的第二頂表面。每一個第二金屬層對應N個第一散熱器中之一個第一散熱器,並且係形成於其對應的第一散熱器上。封裝體係由封裝材料所形成以覆蓋基板、N個半導體元件、多個凸塊、N個第一熱界面材料層、N個第一金屬層以及N個第一散熱器,致使多根引腳以及N個第二金屬層係曝露。每一個第二熱界面材料層對應N個第二金屬層中之一個第二金屬層,並且係塗佈於其對應的第二金屬層上。第二散熱器係固定於封裝體的第二頂表面上,並且與N個第二熱界面材料層接合。多個散熱鰭片係自第二散熱器向上延伸。
根據本發明之第四較佳具體實施例之積體電路封裝系統包含基板、多個通孔插塞、多根引腳、N個半導體元件、多個凸塊、N個第一熱界面材料層、N個第一金屬層、第一散熱器、第二金屬層、封裝體、第二熱界面材料層、第二散熱器以及多個散熱鰭片,其中N係自然數。基板具有上表面以及下表面。多個通孔插塞係形成於基板上,並且從基板的上表面貫通至基板的下表面。多根引腳係形成於基板的下表面上。每一根引腳對應多個通孔插塞中之一個通孔插塞,並且與其對應的通孔插塞接合。每一個半導體元件具有自個的第一頂表面以及自個的底表面,並且包含形成於底表面上之多個焊墊。N個半導體元件之N個第一頂表面係共平面。每一個凸塊對應多個通孔插塞中之一個通孔插塞以及多個焊墊中之一個焊墊。每一個凸塊係接合其對應的通孔插塞以及其對應的焊墊。每一個第一熱界面材料層對應N個半導體元件中之一個半導體元件,並且係塗佈於其對應的半導體元件的第一頂表面上。每一個第一金屬層對應N個第一熱界面材料層之一個第一熱界面材料層,並且係形成於其對應的第一熱界面材料層上。第一散熱器係接合於N個第一金屬層上。第二金屬層係形成於第一散熱器上。封裝體係由封裝材料所形成以覆蓋基板、N個半導體元件、多個凸塊、N個第一熱界面材料層、N個第一金屬層以及第一散熱器,致使多根引腳以及第二金屬層係曝露。第二熱界面材料層係塗佈於第二金屬層上。第二散熱器係固定於封裝體的第二頂表面上,並且與第二熱界面材料層接合。多個散熱鰭片係自第二散熱器向上延伸。
於一具體實施例中,N個半導體元件包含半導體晶片或半導體裸晶。
與先前技術不同,根據本發明之積體電路封裝系統並不將散熱器接合在基板的下表面上或導線架的焊盤的下表面上,而是將第一散熱器及第二散熱器熱耦合至半導體元件的頂表面,並且改善第一散熱器及第二散熱器與半導體元件之間的熱耦合,能將半導體元件於運作期間所產生的熱經由第一散熱器、第二散熱器,最終由多個散熱鰭片有效地散熱。藉此,根據本發明之積體電路封裝系統具有高散熱效能。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
請參閱圖1及圖2,該圖式示意地描繪根據本發明之第一較佳具體實施例之積體電路封裝系統1。圖1係根據本發明之較佳具體實例之積體電路封裝系統1的外觀視圖。圖2係圖1中積體電路封裝系統1沿A-A線的剖面視圖。根據本發明之第一較佳具體實施例之積體電路封裝系統1可以適用於半導體功率元件的封裝,也可以應用於系統封裝。
如圖1及圖2所示,根據本發明之第一較佳具體實施例之積體電路封裝系統1包含基板10、多個通孔插塞11、多根引腳12、N個半導體元件13、多根金屬線14、N個第一熱界面材料層15、N個第一金屬層16、N個第一散熱器17、N個第二金屬層18、封裝體19、N個第二熱界面材料層20、第二散熱器21以及多個散熱鰭片22,其中N係自然數。於圖2中,僅繪示兩個半導體元件13做為代表。
基板10具有上表面102以及下表面104。
多個通孔插塞11係形成於基板10上,並且從基板10的上表面102貫通至基板10的下表面104。
多根引腳12係形成於基板10的下表面104上。每一根引腳12對應多個通孔插塞11中之一個通孔插塞11,並且與其對應的通孔插塞11接合。
每一個半導體元件13係以自個的底表面132貼合於基板10的上表面102上。每一個半導體元件13包含形成於自個的第一頂表面134上之多個焊墊136。
於一具體實施例中,N個半導體元件13包含半導體晶片或半導體裸晶。半導體晶片可以是半導體功率晶片。半導體裸晶可以是半導體功率裸晶。
每一根金屬線14對應多個通孔插塞11中之一個通孔插塞11以及多個焊墊136中之一個焊墊136。每一根金屬線14係接合其對應的通孔插塞11以及其對應的焊墊136。於圖2,未接合至通孔插塞11的金屬線14實際上是接合至後方的通孔插塞11,所以在圖2所示的剖面視圖不能繪示顯現。
每一個第一熱界面材料層15對應N個半導體元件13中之一個半導體元件13,並且係塗佈於其對應的半導體元件13的第一頂表面134上。
於一具體實施例中,第一熱界面材料層15可以藉由導熱膠固化而成,但本發明並不以此為限。
每一個第一金屬層16對應N個第一熱界面材料層15之一個第一熱界面材料層15,並且係形成於其對應的第一熱界面材料層15上。
每一個第一散熱器17對應N個第一金屬層16中之一個第一金屬層16,並且係接合於其對應的第一金屬層16上。
於一具體實施例中,第一散熱器17可以藉由SiO2、Si 3N 4、TiO 2、SiC、Al 2O 3、AlN、BN、石墨等所形成。
每一個第二金屬層18對應N個第一散熱器17中之一個第一散熱器17,並且係形成於其對應的第一散熱器17上。
於一具體實施例中,第一金屬層16以及第二金屬層18可以先行沉積在其對應的第一散熱器17上,但本發明不並不以此為限。
先行形成在第一散熱器17上的第一金屬層16以及第二金屬層18可以填補第一散熱器17的表面上缺陷,以提升第一散熱器17的界面熱傳導效能。
封裝體19係由封裝材料所形成以覆蓋基板10、N個半導體元件13、多根金屬線14、N個第一熱界面材料層15、N個第一金屬層16以及N個第一散熱器17,致使多根引腳12以及N個第二金屬層18係曝露。
於一具體實施例中,封裝體19可以藉由環氧樹脂為基底的樹脂成型固化而成,但本發明不並不以此為限。
每一個第二熱界面材料層20對應N個第二金屬層18中之一個第二金屬層18,並且係塗佈於其對應的第二金屬層18上。
於一具體實施例中,第二熱界面材料層20可以藉由導熱膠固化而成,但本發明並不以此為限。
第二散熱器21係固定於封裝體19的第二頂表面192上,並且與N個第二熱界面材料層20接合。多個散熱鰭片22係自第二散熱器21向上延伸。
於一具體實施例中,多個散熱鰭片22與第二散熱器21可以是一體成型。多個散熱鰭片22與第二散熱器21可以藉由金屬(例如,銅、鋁等)或陶瓷(例如,Al 2O 3、AlN等)。
請參閱圖3,圖3係以剖面視圖示意地描繪根據本發明之第二較佳具體實施例之積體電路封裝系統3。根據本發明之第二較佳具體實施例之積體電路封裝系統3可以適用於半導體功率元件的封裝,也可以應用於系統封裝。
如圖3所示,根據本發明之第二較佳具體實施例之積體電路封裝系統3包含導線架30、N個半導體元件31、多根金屬線32、N個第一熱界面材料層33、N個第一金屬層34、N個第一散熱器35、N個第二金屬層36、封裝體37、N個第二熱界面材料層38、第二散熱器39以及多個散熱鰭片40,其中N係自然數。於圖3中,僅繪示兩個半導體元件31做為代表。
導線架30包含焊盤302以及多根引腳304。
每一個半導體元件31係以自個的底表面312貼合於導線架30的焊盤302上。每一個半導體元件31包含形成於自個的第一頂表面314上之多個焊墊316。
於一具體實施例中,N個半導體元件31包含半導體晶片或半導體裸晶。半導體晶片可以是半導體功率晶片。半導體裸晶可以是半導體功率裸晶。
每一根金屬線32對應多根引腳304之一根引腳304以及多個焊墊316中之一個焊墊316。每一根金屬線32係接合其對應的引腳304以及其對應的焊墊316。於圖3,未接合至引腳304的金屬線32實際上是接合至後方的引腳304,所以在圖3所示的剖面視圖不能繪示顯現。
每一個第一熱界面材料層33對應N個半導體元件31中之一個半導體元件31,並且係塗佈於其對應的半導體元件31的第一頂表面314上。
於一具體實施例中,第一熱界面材料層33可以藉由導熱膠固化而成,但本發明並不以此為限。
每一個第一金屬層34對應N個第一熱界面材料層33之一個第一熱界面材料層33,並且係形成於其對應的第一熱界面材料層33上。
每一個第一散熱器35對應N個第一金屬層34中之一個第一金屬層34,並且係接合於其對應的第一金屬層34上。
於一具體實施例中,第一散熱器35可以藉由SiO2、Si 3N 4、TiO 2、SiC、Al 2O 3、AlN、BN、石墨等所形成。
每一個第二金屬層36對應N個第一散熱器35中之一個第一散熱器35,並且係形成於其對應的第一散熱器35上。
於一具體實施例中,第一金屬層34以及第二金屬層36可以先行沉積在其對應的第一散熱器35上,但本發明不並不以此為限。
先行形成在第一散熱器35上的第一金屬層34以及第二金屬層36可以填補第一散熱器35的表面上缺陷,以提升第一散熱器35的界面熱傳導效能。
封裝體37係由封裝材料所形成以覆蓋導線架30、N個半導體元件31、多根金屬線32、N個第一熱界面材料層33、N個第一金屬層34以及N個第一散熱器35,致使多根引腳304以及N個第二金屬層36係曝露。
於一具體實施例中,封裝體37可以藉由環氧樹脂為基底的樹脂成型固化而成,但本發明不並不以此為限。
每一個第二熱界面材料層38對應N個第二金屬層36中之一個第二金屬層36,並且係塗佈於其對應的第二金屬層36上。
於一具體實施例中,第二熱界面材料層38可以藉由導熱膠固化而成,但本發明並不以此為限。
第二散熱器39係固定於封裝體37的第二頂表面372上,並且與N個第二熱界面材料層38接合。多個散熱鰭片40係自第二散熱器39向上延伸。
於一具體實施例中,多個散熱鰭片40與第二散熱器39可以是一體成型。多個散熱鰭片40與第二散熱器39可以藉由金屬(例如,銅、鋁等)或陶瓷(例如,Al 2O 3、AlN等)。
請參閱圖4,圖4係以剖面視圖示意地描繪根據本發明之第三較佳具體實施例之積體電路封裝系統5。根據本發明之第三較佳具體實施例之積體電路封裝系統5可以適用於半導體功率元件的封裝,也可以應用於系統封裝。
如圖4所示,根據本發明之第三較佳具體實施例之積體電路封裝系統5包含基板50、多個通孔插塞51、多根引腳52、N個半導體元件53、多個凸塊54、N個第一熱界面材料層55、N個第一金屬層56、N個第一散熱器57、N個第二金屬層58、封裝體59、N個第二熱界面材料層60、第二散熱器61以及多個散熱鰭片62,其中N係自然數。於圖4中,僅繪示兩個半導體元件53做為代表。
基板50具有上表面502以及下表面504。
多個通孔插塞51係形成於基板50上,並且從基板50的上表面502貫通至基板50的下表面504。
多根引腳52係形成於基板50的下表面504上。每一根引腳52對應多個通孔插塞51中之一個通孔插塞51,並且與其對應的通孔插塞51接合。
每一個半導體元件53具有自個的第一頂表面534以及自個的底表面532,並且包含形成於底表面532上之多個焊墊536。
於一具體實施例中,N個半導體元件53包含半導體晶片或半導體裸晶。半導體晶片可以是半導體功率晶片。半導體裸晶可以是半導體功率裸晶。
每一個凸塊54對應多個通孔插塞51中之一個通孔插塞51以及多個焊墊536中之一個焊墊536。每一個凸塊54係接合其對應的通孔插塞51以及其對應的焊墊536。
每一個第一熱界面材料層55對應N個半導體元件53中之一個半導體元件53,並且係塗佈於其對應的半導體元件53的第一頂表面534上。
於一具體實施例中,第一熱界面材料層55可以藉由導熱膠固化而成,但本發明並不以此為限。
每一個第一金屬層56對應N個第一熱界面材料層55之一個第一熱界面材料層55,並且係形成於其對應的第一熱界面材料層55上。
每一個第一散熱器57對應N個第一金屬層56中之一個第一金屬層56,並且係接合於其對應的第一金屬層56上。每一個第一散熱器57具有自個的第二頂表面572。
於一具體實施例中,第一散熱器57可以藉由SiO2、Si 3N 4、TiO 2、SiC、Al 2O 3、AlN、BN、石墨等所形成。
每一個第二金屬層58對應N個第一散熱器57中之一個第一散熱器57,並且係形成於其對應的第一散熱器57的第二頂表面572上。
於一具體實施例中,第一金屬層56以及第二金屬層58可以先行沉積在其對應的第一散熱器57上,但本發明不並不以此為限。
先行形成在第一散熱器57上的第一金屬層56以及第二金屬層58可以填補第一散熱器57的表面上缺陷,以提升第一散熱器57的界面熱傳導效能。
封裝體59係由封裝材料所形成以覆蓋基板50、N個半導體元件53、多個凸塊54、N個第一熱界面材料層55、N個第一金屬層56以及N個第一散熱器57,致使多根引腳52以及N個第二金屬層58係曝露。
於一具體實施例中,封裝體59可以藉由環氧樹脂為基底的樹脂成型固化而成,但本發明不並不以此為限。
每一個第二熱界面材料層60對應N個第二金屬層58中之一個第二金屬層58,並且係塗佈於其對應的第二金屬層58上。
於一具體實施例中,第二熱界面材料層20可以藉由導熱膠固化而成,但本發明並不以此為限。
第二散熱器61係固定於封裝體59的第二頂表面592上,並且與N個第二熱界面材料層60接合。多個散熱鰭片62係自第二散熱器61向上延伸。
於一具體實施例中,多個散熱鰭片62與第二散熱器61可以是一體成型。多個散熱鰭片62與第二散熱器61可以藉由金屬(例如,銅、鋁等)或陶瓷(例如,Al 2O 3、AlN等)。
請參閱圖5,圖5係以剖面視圖示意地描繪根據本發明之第四較佳具體實施例之積體電路封裝系統7。根據本發明之第四較佳具體實施例之積體電路封裝系統7可以適用於半導體功率元件的封裝,也可以應用於系統封裝。
如圖5所示,根據本發明之第四較佳具體實施例之積體電路封裝系統7包含基板70、多個通孔插塞71、多根引腳72、N個半導體元件73、多個凸塊74、N個第一熱界面材料層75、N個第一金屬層76、第一散熱器77、第二金屬層78、封裝體79、第二熱界面材料層80、第二散熱器81以及多個散熱鰭片82,其中N係自然數。於圖5中,僅繪示兩個半導體元件73做為代表。
基板70具有上表面702以及下表面704。
多個通孔插塞71係形成於基板70上,並且從基板70的上表面702貫通至基板70的下表面704。
多根引腳72係形成於基板70的下表面704上。每一根引腳72對應多個通孔插塞71中之一個通孔插塞71,並且與其對應的通孔插塞71接合。
每一個半導體元件73具有自個的第一頂表面734以及自個的底表面732,並且包含形成於底表面732上之多個焊墊736。N個半導體元件73之N個第一頂表面734係共平面。
於一具體實施例中,N個半導體元件73包含半導體晶片或半導體裸晶。半導體晶片可以是半導體功率晶片。半導體裸晶可以是半導體功率裸晶。
每一個凸塊74對應多個通孔插塞71中之一個通孔插塞71以及多個焊墊736中之一個焊墊736。每一個凸塊74係接合其對應的通孔插塞71以及其對應的焊墊736。
每一個第一熱界面材料層75對應N個半導體元件73中之一個半導體元件73,並且係塗佈於其對應的半導體元件73的第一頂表面734上。
於一具體實施例中,第一熱界面材料層75可以藉由導熱膠固化而成,但本發明並不以此為限。
每一個第一金屬層76對應N個第一熱界面材料層75之一個第一熱界面材料層75,並且係形成於其對應的第一熱界面材料層75上。
第一散熱器77係接合於N個第一金屬層76上。第二金屬層78係形成於第一散熱器77上。
於一具體實施例中,第一散熱器77可以藉由SiO2、Si 3N 4、TiO 2、SiC、Al 2O 3、AlN、BN、石墨等所形成。
於一具體實施例中,第一金屬層76以及第二金屬層78可以先行沉積在第一散熱器77上,但本發明不並不以此為限。
封裝體79係由封裝材料所形成以覆蓋基板70、N個半導體元件73、多個凸塊74、N個第一熱界面材料層75、N個第一金屬層76以及第一散熱器77,致使多根引腳72以及第二金屬層78係曝露。
於一具體實施例中,封裝體79可以藉由環氧樹脂為基底的樹脂成型固化而成,但本發明不並不以此為限。
第二熱界面材料層80係塗佈於第二金屬層78上。
於一具體實施例中,第二熱界面材料層80可以藉由導熱膠固化而成,但本發明並不以此為限。
先行形成在第一散熱器77上的第一金屬層76以及第二金屬層78可以填補第一散熱器77的表面上缺陷,以提升第一散熱器77的界面熱傳導效能。
第二散熱器81係固定於封裝體79的第二頂表面792上,並且與第二熱界面材料層80接合。多個散熱鰭片82係自第二散熱器81向上延伸。
於一具體實施例中,N個半導體元件73包含半導體晶片或半導體裸晶。
藉由以上對本發明之詳述,可以清楚了解根據本發明之積體電路封裝系統並不將散熱器接合在基板的下表面上或導線架的焊盤的下表面上,而是將第一散熱器及第二散熱器熱耦合至半導體元件的頂表面,並且改善第一散熱器及第二散熱器與半導體元件之間的熱耦合,能將半導體元件於運作期間所產生的熱經由第一散熱器、第二散熱器,最終由多個散熱鰭片有效地散熱。藉此,根據本發明之積體電路封裝系統具有高散熱效能。
藉由以上較佳具體實施例之詳述,係希望能更加清楚描述本發明之特徵與精神,而並非以上述所揭露的較佳具體實施例來對本發明之面向加以限制。相反地,其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的面向內。因此,本發明所申請之專利範圍的面向應該根據上述的說明作最寬廣的解釋,以致使其涵蓋所有可能的改變以及具相等性的安排。
1:積體電路封裝系統 10:基板 102:上表面 104:下表面 11:通孔插塞 12:引腳 13:半導體元件 132:底表面 134:第一頂表面 136:焊墊 14:金屬線 15:第一熱界面材料層 16:第一金屬層 17:第一散熱器 18:第二金屬層 19:封裝體 192:第二頂表面 20:第二熱界面材料層 21:第二散熱器 22:散熱鰭片 3:積體電路封裝系統 30:導線架 302:焊盤 304:引腳 31:半導體元件 312:底表面 314:第一頂表面 316:焊墊 32:金屬線 33:第一熱界面材料層 34:第一金屬層 35:第一散熱器 36:第二金屬層 37:封裝體 372:第二頂表面 38:第二熱界面材料層 39:第二散熱器 40:散熱鰭片 5:積體電路封裝系統 50:基板 502:上表面 504:下表面 51:通孔插塞 52:引腳 53:半導體元件 532:底表面 534:第一頂表面 536:焊墊 54:凸塊 55:第一熱界面材料層 56:第一金屬層 57:第一散熱器 58:第二金屬層 59:封裝體 592:第二頂表面 60:第二熱界面材料層 61:第二散熱器 62:散熱鰭片 7:積體電路封裝系統 70:基板 702:上表面 704:下表面 71:通孔插塞 72:引腳 73:半導體元件 732:底表面 734:第一頂表面 736:焊墊 74:凸塊 75:第一熱界面材料層 76:第一金屬層 77:第一散熱器 78:第二金屬層 79:封裝體 792:第二頂表面 80:第二熱界面材料層 81:第二散熱器 82:散熱鰭片
圖1係根據本發明之第一較佳具體實例之積體電路封裝系統的外觀視圖。 圖2係圖1中根據本發明之第一較佳具體實例之積體電路封裝系統沿A-A線的剖面視圖。 圖3係根據本發明之第二較佳具體實例之積體電路封裝系統的剖面視圖。 圖4係根據本發明之第三較佳具體實例之積體電路封裝系統的剖面視圖。 圖5係根據本發明之第四較佳具體實例之積體電路封裝系統的剖面視圖。
1:積體電路封裝系統
10:基板
102:上表面
104:下表面
11:通孔插塞
12:引腳
13:半導體元件
132:底表面
134:第一頂表面
136:焊墊
14:金屬線
15:第一熱界面材料層
16:第一金屬層
17:第一散熱器
18:第二金屬層
19:封裝體
192:第二頂表面
20:第二熱界面材料層
21:第二散熱器
22:散熱鰭片

Claims (8)

  1. 一種積體電路封裝系統,包含: 一基板,具有一上表面以及一下表面;多個通孔插塞,係形成於該基板上且從該上表面貫通至該下表面;多根引腳,係形成於該基板之該下表面上,每一根引腳對應該多個通孔插塞中之一個通孔插塞且與其對應的通孔插塞接合;N個半導體元件,N係一自然數,每一個半導體元件係以一自個的底表面貼合於該基板之該上表面上,每一個半導體元件包含形成於一自個的第一頂表面上之多個焊墊;多根金屬線,每一根金屬線對應該多個通孔插塞中之一個通孔插塞以及該多個焊墊中之一個焊墊,每一根金屬線係接合其對應的通孔插塞以及其對應的焊墊;N個第一熱界面材料層,每一個第一熱界面材料層對應該N個半導體元件中之一個半導體元件且係塗佈於其對應的半導體元件之該第一頂表面上;N個第一金屬層,每一個第一金屬層對應該N個第一熱界面材料層之一個第一熱界面材料層且係形成於其對應的第一熱界面材料層上;N個第一散熱器,每一個第一散熱器對應該N個第一金屬層中之一個第一金屬層且係接合於其對應的第一金屬層上;N個第二金屬層,每一個第二金屬層對應該N個第一散熱器中之一個第一散熱器且係形成於其對應的第一散熱器上;一封裝體,係由一封裝材料所形成以覆蓋該基板、該N個半導體元件、該多根金屬線、該N個第一熱界面材料層、該N個第一金屬層以及該N個第一散熱器,致使該多根引腳以及該N個第二金屬層係曝露;N個第二熱界面材料層,每一個第二熱界面材料層對應該N個第二金屬層中之一個第二金屬層且係塗佈於其對應的第二金屬層上;一第二散熱器,係固定於該封裝體之一第二頂表面上且與該N個第二熱界面材料層接合;以及多個散熱鰭片,係自該第二散熱器向上延伸。
  2. 如請求項1所述之積體電路封裝系統,其中該N個半導體元件包含一半導體晶片或一半導體裸晶。
  3. 一種積體電路封裝系統,包含: 一導線架,包含一焊盤以及多根引腳;N個半導體元件,N係一自然數,每一個半導體元件係以一自個的底表面貼合於該焊盤上,每一個半導體元件包含形成於一自個的第一頂表面上之多個焊墊;多根金屬線,每一根金屬線對應該多根引腳之一根引腳以及該多個焊墊中之一個焊墊,每一根金屬線係接合其對應的引腳以及其對應的焊墊;N個第一熱界面材料層,每一個第一熱界面材料層對應該N個半導體元件中之一個半導體元件且係塗佈於其對應的半導體元件之該第一頂表面上;N個第一金屬層,每一個第一金屬層對應該第一熱界面材料層之一個第一熱界面材料層且係形成於其對應的第一熱界面材料層上;N個第一散熱器,每一個第一散熱器對應該N個第一金屬層中之一個第一金屬層且係接合於其對應的第一金屬層上;N個第二金屬層,每一個第二金屬層對應該N個第一散熱器中之一個第一散熱器且係形成於其對應的第一散熱器上;一封裝體,係由一封裝材料所形成以覆蓋該導線架、該N個半導體元件、該多根金屬線、該N個第一熱界面材料層、該N個第一金屬層以及該N個第一散熱器,致使該多根引腳以及該N個第二金屬層係曝露;N個第二熱界面材料層,每一個第二熱界面材料層對應該N個第二金屬層中之一個第二金屬層且係塗佈於其對應的第二金屬層上;一第二散熱器,係固定於該封裝體之一第二頂表面上且與該N個第二熱界面材料層接合;以及多個散熱鰭片,係自該第二散熱器向上延伸。
  4. 如請求項3所述之積體電路封裝系統,其中該N個半導體元件包含一半導體晶片或一半導體裸晶。
  5. 一種積體電路封裝系統,包含: 一基板,具有一上表面以及一下表面;多個通孔插塞,係形成於該基板上且從該上表面貫通至該下表面;多根引腳,係形成於該基板之該下表面上,每一根引腳對應該多個通孔插塞中之一個通孔插塞且與其對應的通孔插塞接合;N個半導體元件,N係一自然數,每一個半導體元件具有一自個的第一頂表面以及一自個的底表面且包含形成於該底表面上之多個焊墊;多個凸塊,每一個凸塊對應該多個通孔插塞中之一個通孔插塞以及該多個焊墊中之一個焊墊,每一個凸塊係接合其對應的通孔插塞以及其對應的焊墊;N個第一熱界面材料層,每一個第一熱界面材料層對應該N個半導體元件中之一個半導體元件且係塗佈於其對應的半導體元件之該第一頂表面上;N個第一金屬層,每一個第一金屬層對應該N個第一熱界面材料層之一個第一熱界面材料層且係形成於其對應的第一熱界面材料層上;N個第一散熱器,每一個第一散熱器對應該N個第一金屬層中之一個第一金屬層且係接合於其對應的第一金屬層上,每一個第一散熱器具有一自個的第二頂表面;N個第二金屬層,每一個第二金屬層對應該N個第一散熱器中之一個第一散熱器且係形成於其對應的第一散熱器上;一封裝體,係由一封裝材料所形成以覆蓋該基板、該N個半導體元件、該多個凸塊、該N個第一熱界面材料層、該N個第一金屬層以及該N個第一散熱器,致使該多根引腳以及該N個第二金屬層係曝露;N個第二熱界面材料層,每一個第二熱界面材料層對應該N個第二金屬層中之一個第二金屬層且係塗佈於其對應的第二金屬層上;一第二散熱器,係固定於該封裝體之一第二頂表面上且與該N個第二熱界面材料層接合;以及多個散熱鰭片,係自該第二散熱器向上延伸。
  6. 如請求項5所述之積體電路封裝系統,其中該N個半導體元件包含一半導體晶片或一半導體裸晶。
  7. 一種積體電路封裝系統,包含: 一基板,具有一上表面以及一下表面;多個通孔插塞,係形成於該基板上且從該上表面貫通至該下表面;多根引腳,係形成於該基板之該下表面上,每一根引腳對應該多個通孔插塞中之一個通孔插塞且與其對應的通孔插塞接合;N個半導體元件,N係一自然數,每一個半導體元件具有一自個的第一頂表面以及一自個的底表面且包含形成於該底表面上之多個焊墊,該N個半導體元件之該N個第一頂表面係共一平面;多個凸塊,每一個凸塊對應該多個通孔插塞中之一個通孔插塞以及該多個焊墊中之一個焊墊,每一個凸塊係接合其對應的通孔插塞以及其對應的焊墊;N個第一熱界面材料層,每一個第一熱界面材料層對應該N個半導體元件中之一個半導體元件且係塗佈於其對應的半導體元件之該第一頂表面上;N個第一金屬層,每一個第一金屬層對應該第一熱界面材料層之一個第一熱界面材料層且係形成於其對應的第一熱界面材料層上;一第一散熱器,係接合於該N個第一金屬層上;一第二金屬層,係形成於該第一散熱器上;一封裝體,係由一封裝材料所形成以覆蓋該基板、該N個半導體元件、該多個凸塊、該N個第一熱界面材料層、該N個第一金屬層以及該第一散熱器,致使該多根引腳以及該第二金屬層係曝露;一第二熱界面材料層,係塗佈於該第二金屬層上;一第二散熱器,係固定於該封裝體之一第二頂表面上且與該第二熱界面材料層接合;以及多個散熱鰭片,係自該第二散熱器向上延伸。
  8. 如請求項7所述之積體電路封裝系統,其中該N個半導體元件包含一半導體晶片或一半導體裸晶。
TW110109062A 2021-03-15 2021-03-15 積體電路封裝系統 TWI746391B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110109062A TWI746391B (zh) 2021-03-15 2021-03-15 積體電路封裝系統
CN202210007759.7A CN115084104A (zh) 2021-03-15 2022-01-05 集成电路封装系统
US17/683,663 US20220293484A1 (en) 2021-03-15 2022-03-01 Integrated circuit package system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110109062A TWI746391B (zh) 2021-03-15 2021-03-15 積體電路封裝系統

Publications (2)

Publication Number Publication Date
TWI746391B true TWI746391B (zh) 2021-11-11
TW202238876A TW202238876A (zh) 2022-10-01

Family

ID=79907504

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110109062A TWI746391B (zh) 2021-03-15 2021-03-15 積體電路封裝系統

Country Status (3)

Country Link
US (1) US20220293484A1 (zh)
CN (1) CN115084104A (zh)
TW (1) TWI746391B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20250349680A1 (en) * 2024-05-10 2025-11-13 Stmicroelectronics International N.V. Lead-frame package with improved heat dissipation
TWI896146B (zh) * 2024-05-23 2025-09-01 矽品精密工業股份有限公司 電子封裝件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080090336A1 (en) * 2004-11-16 2008-04-17 Siliconware Precision Industries Co., Ltd. Method for fabricating heat dissipating package structure
US20100041181A1 (en) * 2004-10-20 2010-02-18 Siliconware Precision Industries Co., Ltd. Heat dissipating package structure and method for fabricating the same
TW201501248A (zh) * 2013-03-14 2015-01-01 奇異電器公司 功率覆蓋結構及其製造方法
TW201804579A (zh) * 2013-03-14 2018-02-01 奇異電器公司 功率覆蓋結構及其製造方法
US20180145050A1 (en) * 2013-12-20 2018-05-24 Cyntec Co., Ltd. Three-Dimensional Package Structure and the Method to Fabricate Thereof
TW201843806A (zh) * 2017-03-08 2018-12-16 聯發科技股份有限公司 半導體封裝

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW452956B (en) * 2000-01-04 2001-09-01 Siliconware Precision Industries Co Ltd Heat dissipation structure of BGA semiconductor package
US6653730B2 (en) * 2000-12-14 2003-11-25 Intel Corporation Electronic assembly with high capacity thermal interface
TW574750B (en) * 2001-06-04 2004-02-01 Siliconware Precision Industries Co Ltd Semiconductor packaging member having heat dissipation plate
KR101678539B1 (ko) * 2010-07-21 2016-11-23 삼성전자 주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100041181A1 (en) * 2004-10-20 2010-02-18 Siliconware Precision Industries Co., Ltd. Heat dissipating package structure and method for fabricating the same
US20080090336A1 (en) * 2004-11-16 2008-04-17 Siliconware Precision Industries Co., Ltd. Method for fabricating heat dissipating package structure
TW201501248A (zh) * 2013-03-14 2015-01-01 奇異電器公司 功率覆蓋結構及其製造方法
TW201804579A (zh) * 2013-03-14 2018-02-01 奇異電器公司 功率覆蓋結構及其製造方法
TW201830590A (zh) * 2013-03-14 2018-08-16 美商奇異電器公司 功率覆蓋結構及其製造方法
US20180145050A1 (en) * 2013-12-20 2018-05-24 Cyntec Co., Ltd. Three-Dimensional Package Structure and the Method to Fabricate Thereof
TW201843806A (zh) * 2017-03-08 2018-12-16 聯發科技股份有限公司 半導體封裝

Also Published As

Publication number Publication date
CN115084104A (zh) 2022-09-20
US20220293484A1 (en) 2022-09-15
TW202238876A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
KR970005712B1 (ko) 고 열방출용 반도체 패키지
CN102280418B (zh) 带有散热装置的半导体封装
US6737755B1 (en) Ball grid array package with improved thermal characteristics
TWI423404B (zh) 積體電路封裝體及其製造方法
CN202352647U (zh) 一种微电子封装
US8564124B2 (en) Semiconductor package
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
US11776867B2 (en) Chip package
US20080122067A1 (en) Heat spreader for an electrical device
EP0865082A1 (en) Semiconductor device, process for producing the same, and packaged substrate
CN218957731U (zh) 用于集成电路的封装
US8049313B2 (en) Heat spreader for semiconductor package
CN101118895A (zh) 具有内置热沉的半导体器件
TWI716532B (zh) 樹脂密封型半導體裝置
CN113707624A (zh) 一种氮化镓功率器件及其封装方法
TWI746391B (zh) 積體電路封裝系統
TWI660471B (zh) 晶片封裝
CN216054669U (zh) 一种便于散热的氮化镓功率器件
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JPH0878618A (ja) マルチチップモジュール及びその製造方法
CN101308827A (zh) 散热型半导体封装件
TWI553799B (zh) 半導體封裝結構
JPH06125024A (ja) 半導体装置及びその冷却方法
CN100561724C (zh) 半导体芯片封装结构及封装方法
TWI242860B (en) Semiconductor package with heat dissipating structure

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees