[go: up one dir, main page]

TWI746062B - 用於積體電路的改良的電位移位器 - Google Patents

用於積體電路的改良的電位移位器 Download PDF

Info

Publication number
TWI746062B
TWI746062B TW109124153A TW109124153A TWI746062B TW I746062 B TWI746062 B TW I746062B TW 109124153 A TW109124153 A TW 109124153A TW 109124153 A TW109124153 A TW 109124153A TW I746062 B TWI746062 B TW I746062B
Authority
TW
Taiwan
Prior art keywords
voltage
terminal
pmos transistor
gate
coupled
Prior art date
Application number
TW109124153A
Other languages
English (en)
Other versions
TW202121840A (zh
Inventor
梅杰
朱瑤華
錢曉州
Original Assignee
美商超捷公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201910733363.9A external-priority patent/CN112350710B/zh
Priority claimed from US16/732,047 external-priority patent/US10804902B1/en
Application filed by 美商超捷公司 filed Critical 美商超捷公司
Publication of TW202121840A publication Critical patent/TW202121840A/zh
Application granted granted Critical
Publication of TWI746062B publication Critical patent/TWI746062B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本發明公開了一種用於積體電路中的改良的電位移位器。電位移位器能夠實現低於1奈秒(ns)的移位時間，同時仍然使用先前技術中使用的核心電源電壓VDDL和VDDH。該改良的電位移位器包括耦合級和電位移位級。

Description

用於積體電路的改良的電位移位器
[相關申請案]本發明主張中國專利申請案第201910733363.9號，申請日為2019年8月9日，名稱為用於積體電路的改良的電位移位器(Improved level shifter for integrated circuit)，與美國專利申請案第16/732,047號，申請日為2019年12月31日，名稱為用於積體電路的改良的電位移位器(Improved level shifter for integrated circuit)之優先權。
本發明公開了一種能夠以高速操作的改良的電位移位器。
電位移位器是積體電路中的重要部件。電位移位器將來自第一電壓域的數位信號轉換成第二電壓域，當積體電路的不同部分在不同的電壓域內工作時，這是必要的功能。
圖1繪示先前技術電位移位器100。在本實例中，在電壓域101中，「1」由1V表示並且「0」由0V表示，並且在電壓域102中，「1」由2.5V表示並且「0」由0V表示。電位移位器100將電壓域101(1V)中的「1」轉換為電壓域102(2.5V)中的「1」，並將電壓域101(0V)中的「0」轉換為電壓域102(0V)中的「0」。利用其他電壓來表示「1」和「0」的其他電壓域是已知的，並且本領域普通技術人員將可理解，圖1和本文中提供的電壓值僅僅是實例。
現在將參考圖2至圖4描述電位移位器100的實施方案。首先，圖2繪示反相器201和202，其中反相器201接收INPUT作為信號並產生A作為輸出(它是INPUT的補數)，並且反相器202接收A作為輸入並產生A-BAR作為輸出(它是A的補數並且邏輯上與INPUT相同)。這裡，「1」值將具有電壓VDDL，其可是例如1V。VDDL可以是低壓核心電源電壓。
圖3繪示先前技術的電位移位器300，其是電位移位器100的實例。電位移位器300包括NMOS電晶體301和302、PMOS電晶體303和304和反相器305。來自圖2的信號A被提供給NMOS電晶體301的閘極，並且來自圖2的信號A-BAR被提供給NMOS電晶體302的閘極。
當A為高電位時，NMOS電晶體301將導通，並且電晶體302將切斷。反相器305的輸入將通過NMOS電晶體301被拉到接地，這也將導通到PMOS電晶體304的閘極。反相器305的標記為OUTPUT的輸出將為高電位，這裡將是電壓VDDH，其可是例如2.5V。VDDH可以是高壓核心電源電壓。
當A為低電位時，NMOS電晶體301將切斷，並且NMOS電晶體302將導通。PMOS電晶體303將導通，因為其閘極將通過NMOS電晶體302被拉到接地，這將使反相器305的輸入通過PMOS電晶體303被拉高。然後OUTPUT將為低電位。
先前技術的電位移位器300具有顯著的限制。具體地，電位移位器300不能在小於約0.5奈秒(ns)的移位時間下操作。在最壞的情況下，移位時間可以高達1ns或更長。這是由於每個電晶體的電流驅動能力中的固有可變性。另外，如果由於圖2中的低電源電壓VDDL太低而導致A和A-BAR的峰值電壓太低，則電位移位器300可能完全失效。
圖4繪示先前技術的電位移位器400，其是電位移位器100的另一實例，並且具有比電位移位器300更短的移位時間。電位移位器400包括NMOS電晶體401和402；PMOS電晶體403、404、405和406；以及反相器407。來自圖2的信號A被提供給NMOS電晶體401的閘極和PMOS電晶體405的閘極，並且來自圖2的信號A-BAR被提供給NMOS電晶體402的閘極和PMOS電晶體406的閘極。
當A為高電位時，NMOS電晶體401將導通，電晶體402將切斷，PMOS電晶體405將切斷，並且PMOS電晶體406將導通。反相器407的輸入將通過NMOS電晶體401被拉到接地，這也將拉低PMOS電晶體404的閘極，從而導通PMOS電晶體404，這又將使PMOS電晶體403的閘極通過PMOS電晶體404和406被拉高至VDDH。反相器407的標記為OUTPUT的輸出將為高電位，這裡將是電壓VDDH，其可是例如2.5V。
當A為低電位時，NMOS電晶體401將切斷，NMOS電晶體402將導通，PMOS電晶體405將導通，並且PMOS電晶體406將切斷。PMOS電晶體403將導通，因為其閘極將通過NMOS電晶體402被拉到接地，這將使反相器407的輸入通過PMOS電晶體403和405被拉高至VDDH。然後OUTPUT將為低電位。
雖然電位移位器400具有比電位移位器300更快的移位時間，但是電位移位器400仍然是受限的。具體地，它無法將移位時間降低到1ns以下。此外，如果由於圖2中的低電源電壓VDDL太低而導致A和A-BAR的峰值電壓太低，則電位移位器400可能完全失效。
所需要的是一種改良的電位移位設計，其能夠將其移位時間降低到1ns以下，同時仍然使用先前技術中使用的相同核心電源電壓VDDL和VDDH。
本發明公開了一種改良的電位移位器。該電位移位器能夠實現低於1ns的移位時間，同時仍然使用先前技術中使用的核心電源電壓VDDL和VDDH。該改良的電位移位器包括耦合級和電位移位級。
圖5繪示電位移位器500，其包括耦合級600和電位移位級700。當電位移位器500接收「0」作為輸入時，其中「0」為第一電壓，它輸出「0」，即第一電壓，並且當它接收第一電壓域(VDDL)的「1」，其為第二電壓，作為輸入時，它輸出第二電壓域(VDDH)的「1」，其為與第一電壓或第二電壓不同的第三電壓。
圖6繪示耦合級600，其包括第一電路621和第二電路622，兩者均由低壓電源610供電，該低壓電源610輸出電壓VDDL。第一電路621包括NMOS電晶體602；PMOS電晶體604、606和608；和電容器612。第二電路622包括NMOS電晶體601；PMOS電晶體603、605和607；和電容器609。來自圖2的信號A被提供給NMOS電晶體601和PMOS電晶體603的閘極，並且來自圖2的信號A-BAR被提供給NMOS電晶體602和PMOS電晶體604的閘極。
現在將描述第一電路621的操作。當A為高電位時，A-BAR為低電位，並且NMOS電晶體602切斷，PMOS電晶體604導通，並且PMOS電晶體608切斷。電壓AA將是浮動的，因為NMOS電晶體602和PMOS電晶體608均切斷並且在啟動之後在初始狀態下將是大約0V，因為在沒有任何電源的情況下電容器610上的任何殘餘電荷將消散。
當A從高電位移位到低電位時，A-BAR將從低電位移位到高電位，NMOS電晶體602將導通，PMOS電晶體604將切斷，並且PMOS電晶體608將導通，因為信號A被提供給PMOS電晶體608的閘極。PMOS電晶體606也將導通，因為其閘極將通過NMOS電晶體602被拉至接地。電容器610將開始充電，並且標記為AA的節點將接近電壓VDDL，因為PMOS電晶體606將導通並且通過PMOS電晶體608耦接到提供VDDL的電源。上面已經描述為使NMOS電晶體602的源極接地，然而，這並不意味著以任何方式進行限制，並且在此份文件中可以利用與VDDH相關的任何返回電壓來代替接地，且不超出範圍。第一電壓，即第二電壓域中的「0」，是接近返回電壓的電壓。
當A然後從低電位移位到高電位時，A-BAR將從高電位移位到低電位。NMOS電晶體602將切斷，PMOS電晶體604將導通，並且PMOS電晶體608將切斷，因為A被提供給PMOS電晶體608的閘極。PMOS電晶體606的閘極將處於電壓AA(將從VDDL開始)並且將切斷。因為A將電容器610的頂板從低電位驅動到高電位(其為VDDL)，所以AA將通過電容器610驅動到2*VDDL。
當A然後從高電位移位到低電位時，PMOS電晶體608將導通，NMOS電晶體602將導通，將PMOS電晶體606的閘極拉到接地並導通PMOS電晶體606，這將節點AA拉到電壓VDDL。
現在將描述第二電路622的操作。當A為低電位時，A-BAR將為高電位，NMOS電晶體601切斷，PMOS電晶體603導通，並且因為A-BAR被提供給其閘極，PMOS電晶體607切斷。電壓AA-BAR將是浮動的，因為NMOS電晶體601和PMOS電晶體607均是切斷的並且在啟動之後的初始狀態下將是大約0V，因為在沒有任何電源的情況下電容器610上的任何殘餘電荷將消散。
當A從低電位移位到高電位時，A-BAR將從高電位移位到低電位，NMOS電晶體601將導通，PMOS電晶體603將切斷，並且因為A-BAR被提供給其閘極，PMOS電晶體607將導通。PMOS電晶體605也將導通，因為其閘極將通過NMOS電晶體601被拉至接地。電容器609的底板將通過PMOS電晶體607和605被拉至VDDL，並且標記為AA-BAR的節點將獲得電壓VDDL。
當A然後從高電位移位到低電位時，A-BAR將從低電位移位到高電位，NMOS電晶體601將切斷，PMOS電晶體603將導通，並且由於A-BAR被提供給其閘極，PMOS電晶體607將切斷。PMOS電晶體605的閘極將通過PMOS電晶體603處於電壓AA-BAR(其將從VDDL開始)並將因此切斷。因為A-BAR將電容器609的頂板從低電位驅動為高電位(即VDDL)，所以AA-BAR將通過電容器609驅動至2*VDDL。
當A然後從低電位移位到高電位時，A-BAR將從高電位移位到低電位，PMOS電晶體607將導通，並且NMOS電晶體601將導通，將PMOS電晶體605的閘極拉到接地並導通PMOS電晶體605，這將節點AA-BAR通過PMOS電晶體605和607拉到電壓VDDL。
因此，節點AA將在VDDL和2*VDDL之間振盪，並且節點AA-BAR將在2*VDDL和VDDL之間振盪。
圖7繪示電位移位級700，其包括NMOS電晶體701、702、703和704、PMOS電晶體705和706和輸出電壓VDDH的高電源710。來自圖2的信號A被提供給NMOS電晶體701的閘極和NMOS電晶體704的一個端子。來自圖2的信號A-BAR被提供給NMOS電晶體702的閘極和NMOS電晶體703的一個端子。來自圖5的節點AA被提供給NMOS電晶體703的閘極，並且來自圖5的節點AA-BAR被提供給NMOS電晶體704的閘極。同樣，節點AA將在VDDL和2*VDDL之間振盪，節點AA-BAR將在2*VDDL和VDDL之間振盪。
當A從1(VDDL)移位到0時，A-BAR將從0移位到1(VDDL)，AA將為VDDL，並且AA-BAR將為2*VDDL。NMOS電晶體701將切斷，NMOS電晶體702將導通，NMOS電晶體703將切斷(因為AA和A-BAR都將為VDDL)，並且NMOS電晶體704將導通。這將通過電晶體702和704將節點OUTPUT拉到接地。
當A從0移位到1(VDDL)時，A-BAR將從1移位到0，AA將為2*VDDL，並且AA-BAR將為VDDL。NMOS電晶體701將導通，NMOS電晶體702將切斷，NMOS電晶體703將導通，並且NMOS電晶體704將切斷(因為A和AA-BAR都將為VDDL)，並且NMOS電晶體704將切斷。PMOS電晶體706的閘極將通過NMOS電晶體701和703被拉到接地，這將導通PMOS電晶體706並使得OUTPUT被拉至VDDH。
值得注意的是，當A從1移位到0時，NMOS電晶體702和704能夠比電位移位器300和400更快地將節點OUTPUT拉到接地，因為NMOS電晶體704的過驅動電壓高出兩倍。具體地講，下拉NMOS電晶體704的Vgs是2*VDDL，而NMOS電晶體302的Vgs和電位移位器400中的NMOS電晶體402的Vgs僅是VDDL。因此，電位移位級700中的OUTPUT可以比在電位移位器400中更快地被拉到「0」。
類似地，當A從0移位到1時，NMOS電晶體701和703能夠比電位移位器300和400更快地將PMOS電晶體706的閘極拉到接地，因為NMOS電晶體703的過驅動電壓高出兩倍。因此，OUTPUT在很短的時間內被拉至VDDH。具體地講，下拉NMOS電晶體703的Vgs是2*VDDL，而電位移位器300中的NMOS電晶體301的Vgs和電位移位器400中的NMOS電晶體401的Vgs均僅是VDDL。因此，PMOS電晶體706的閘極將被快速下拉到「0」，並且OUTPUT將比在電位移位器300和400中更快地被拉到VDDH。
也就是說，電位移位器500能夠比電位移位器300和400更快地移位，這意味著電位移位器500所需的移位時間小於電位移位器300和400所需的移位時間。
申請人已經進行了實驗以比較電位移位器500與先前技術的電位移位器300和400的移位速度。對於VDDL=0.94V至1.26V，VDDH=1.4V至2.75V，溫度=-40℃至160℃的條件，當A從0移位到1時，電位移位器500快3.5倍，並且當A從1移位到0時，電位移位器500快5.7倍。因此，電位移位器500的移位時間比電位移位器300和400快至少3.5倍。
圖8繪示電位移位方法800，其可使用電位移位器500來實現。第一步是接收第一電壓域的輸入，其中第一電壓域中的「0」為第一電壓(例如，0V)並且第一電壓域中的「1」為第二電壓(例如，1V)(步驟801)。第二步是生成等於第二電壓的兩倍的移位電壓(步驟802)。第三步是使用移位電壓生成第二電壓域的輸出，其中第二電壓域中的「0」為第一電壓並且當輸入為「0」時生成，並且第二電壓域中的「1」為第三電壓(例如，2.5V)並且當輸入為「1」時生成(步驟803)。
應當指出，如本文所用，術語「在…上方」和「在…上」兩者包容地包含「直接在…上」(之間未設置中間材料、元件或空間)和「間接在…上」(之間設置有中間材料、元件或空間)。類似地，術語「相鄰」包括「直接相鄰」(之間沒有設置中間材料、元件或空間)和「間接相鄰」(之間設置有中間材料、元件或空間)，「安裝到」包括「直接安裝到」(之間沒有設置中間材料、元件或空間)和「間接安裝到」(之間設置有中間材料、元件或空間)，並且「電耦合至」包括「直接電耦合至」(之間沒有將元件電連接在一起的中間材料或元件)和「間接電耦合至」(之間有將元件電連接在一起的中間材料或元件)。例如，「在基板上方」形成元件可包括在之間沒有中間材料/元件的情況下在基板上直接形成元件，以及在之間有一個或多個中間材料/元件的情況下在基板上間接形成元件。
100:電位移位器 101:電壓域 102:電壓域 201:反相器 202:反相器 300:電位移位器 301:NMOS電晶體 302:NMOS電晶體 303:PMOS電晶體 304:PMOS電晶體 305:反相器 400:電位移位器 401:NMOS電晶體 402:NMOS電晶體 403:PMOS電晶體 404:PMOS電晶體 405:PMOS電晶體 406:PMOS電晶體 407:反相器 500:電位移位器 600:耦合級 601:NMOS電晶體 602:NMOS電晶體 603:PMOS電晶體 604:PMOS電晶體 605:PMOS電晶體 606:PMOS電晶體 607:PMOS電晶體 608:PMOS電晶體 609:電容器 610:低壓電源 612:電容器 621:第一電路 622:第二電路 700:電位移位級 701:NMOS電晶體 702:NMOS電晶體 703:NMOS電晶體 704:NMOS電晶體 705:PMOS電晶體 706:PMOS電晶體 710:輸出電壓VDDH的高電源 800:電位移位方法
圖1繪示先前技術的電位移位器。
圖2繪示先前技術的一組反相器。
圖3繪示先前技術的電位移位器。
圖4繪示另一種先前技術的電位移位器。
圖5繪示電位移位器。
圖6繪示圖5的電位移位器的耦合級。
圖7繪示圖5的電位移位器的電位移位電路。
圖8繪示一種電位移位方法。
600:耦合級
601:NMOS電晶體
602:NMOS電晶體
603:PMOS電晶體
604:PMOS電晶體
605:PMOS電晶體
606:PMOS電晶體
607:PMOS電晶體
608:PMOS電晶體
609:電容器
610:低壓電源
612:電容器
621:第一電路
622:第二電路

Claims (8)

  1. 一種電位移位器，所述電位移位器用於接收第一電壓域的輸入並生成第二電壓域的輸出，其中所述第一電壓域中的「0」為第一電壓，並且所述第一電壓域中的「1」為第二電壓，並且所述第二電壓域中的「0」為所述第一電壓，並且所述第二電壓域中的「1」為不同於所述第二電壓的第三電壓，所述電位移位器包括：第一電源，所述第一電源提供所述第三電壓；第二電源，所述第二電源提供所述第二電壓；第一PMOS電晶體，所述第一PMOS電晶體包括耦接到所述第一電源的第一端子、閘極和第二端子；第二PMOS電晶體，所述第二PMOS電晶體包括耦接到所述第一電源的第一端子、耦接到所述第一PMOS電路的所述第二端子的閘極，和耦接到所述第一PMOS電晶體的所述閘極和用於提供所述輸出的輸出節點的第二端子；第一NMOS電晶體，所述第一NMOS電晶體包括耦接到所述第一PMOS電路的所述第二端子的第一端子，被配置為接收第一信號的閘極；和被配置為接收所述輸入的補數的第二端子；第二NMOS電晶體，所述第二NMOS電晶體包括耦接到所述第一PMOS電路的所述第二端子的第一端子，被配置為接收所述輸入的閘極，和耦接到所述第一電壓的第二端子；第三NMOS電路，所述第三NMOS電路包括耦接到所述輸出節點的第一端子，被配置為接收所述輸入的所述補數的閘極，和耦接到所述第 一電壓的第二端子；和第四NMOS電路，所述第四NMOS電路包括耦接到所述輸出節點的第一端子，被耦接以接收第二信號的閘極，和被配置為接收所述輸入的第二端子；其中當所述輸入處於所述第二電壓時，所述第一信號為浮動的或為所述第二電壓的兩倍，並且當所述輸入處於所述第一電壓時，所述第一信號為所述第二電壓；其中當所述輸入處於所述第一電壓時，所述第二信號為浮動的或為所述第二電壓的兩倍，並且當所述輸入處於所述第二電壓時，所述第二信號為所述第二電壓；並且其中，所述第一信號由第一電路生成，所述第一電路包括：第三PMOS電晶體，所述第三PMOS電晶體包括耦接到所述第二電源的第一端子、閘極和第二端子；第四PMOS電晶體，所述第四PMOS電晶體包括耦接到所述第三PMOS電晶體的所述第二端子的第一端子、閘極和第二端子；第五PMOS電晶體，所述第五PMOS電晶體包括耦接到所述第四PMOS電晶體的所述第二端子的第一端子、被配置為接收所述輸入的所述補數的閘極和耦接到所述第四PMOS電晶體的所述閘極的第二端子；第五NMOS電晶體，所述第五NMOS電晶體包括耦接到所述第五PMOS電晶體的所述第二端子的第一端子、被配置為接收所述輸入的所述補數的閘極和耦接到所述第一電壓的第二端子；和第一電容器，所述第一電容器包括耦接到所述第三PMOS電晶體的所 述閘極的第一端子和耦接到所述第四PMOS電晶體的所述第二端子的第二端子。
  2. 如請求項1之電位移位器，其中，所述第二信號由第二電路生成，所述第二電路包括：第六PMOS電晶體，所述第六PMOS電晶體包括耦接到所述第二電源的第一端子、閘極和第二端子；第七PMOS電晶體，所述第七PMOS電晶體包括耦接到所述第六PMOS電晶體的所述第二端子的第一端子、閘極和第二端子；第八PMOS電晶體，所述第八PMOS電晶體包括耦接到所述第七PMOS電晶體的所述第二端子的第一端子、被配置為接收所述輸入的閘極，和耦接到所述第七PMOS電晶體的所述閘極的第二端子；第六NMOS電晶體，所述第六NMOS電晶體包括耦接到所述第八PMOS電晶體的所述第二端子的第一端子、被配置為接收所述輸入的閘極，和耦接到所述第一電壓的第二端子；和電容器，所述電容器包括耦接到所述第六PMOS電晶體的所述閘極的第一端子和耦接到所述第七PMOS電晶體的所述第二端子的第二端子。
  3. 如請求項2之電位移位器，其中，所述第一電壓為接地。
  4. 如請求項3之電位移位器，其中，所述第二電壓為1V。
  5. 如請求項4之電位移位器，其中，所述第三電壓為2.5V。
  6. 如請求項1之電位移位器，其中，所述第一電壓為接 地。
  7. 如請求項6之電位移位器，其中，所述第二電壓為1V。
  8. 如請求項7之電位移位器，其中，所述第三電壓為2.5V。
TW109124153A 2019-08-09 2020-07-17 用於積體電路的改良的電位移位器 TWI746062B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
CN201910733363.9 2019-08-09
CN201910733363.9A CN112350710B (zh) 2019-08-09 2019-08-09 用于集成电路的改进的电平移位器
US16/732,047 US10804902B1 (en) 2019-12-31 2019-12-31 Level shifter for integrated circuit
US16/732,047 2019-12-31
WOPCT/US20/12031 2020-01-02
PCT/US2020/012031 WO2021029905A1 (en) 2019-08-09 2020-01-02 Improved level shifter for integrated circuit

Publications (2)

Publication Number Publication Date
TW202121840A TW202121840A (zh) 2021-06-01
TWI746062B true TWI746062B (zh) 2021-11-11

Family

ID=69411552

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109124153A TWI746062B (zh) 2019-08-09 2020-07-17 用於積體電路的改良的電位移位器

Country Status (5)

Country Link
EP (1) EP4010981B1 (zh)
JP (1) JP7379660B2 (zh)
KR (1) KR102630994B1 (zh)
TW (1) TWI746062B (zh)
WO (1) WO2021029905A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102716882B1 (ko) * 2022-01-03 2024-10-16 서울시립대학교 산학협력단 플로팅 커패시터를 이용하는 저역 통과 필터

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650168B1 (en) * 2002-09-30 2003-11-18 Taiwan Semiconductor Manufacturing Company High-speed level shifter using zero-threshold MOSFETS
TW201306226A (zh) * 2011-07-21 2013-02-01 海力士半導體股份有限公司 半導體積體電路及其信號傳輸方法
US20130043922A1 (en) * 2011-08-18 2013-02-21 Qualcomm Incorporated Supply collapse detection circuit
US20160241243A1 (en) * 2015-02-18 2016-08-18 Microsemi SoC Corporation High speed level shifter circuit
US20160294394A1 (en) * 2014-11-25 2016-10-06 Intel Corporation Voltage level shifter circuit
US10050524B1 (en) * 2017-11-01 2018-08-14 Stmicroelectronics International N.V. Circuit for level shifting a clock signal using a voltage multiplier

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2319600A (en) * 2000-01-27 2001-08-07 Hitachi Limited Semiconductor device
KR20010097161A (ko) * 2000-04-20 2001-11-08 김순택 칼라 음극선관용 텐션마스크와 이의 제조방법 및텐션마스크를 제조하기 위한 노광마스크
US6864718B2 (en) 2003-02-20 2005-03-08 Taiwan Semiconductor Manufacturing Company Charge pump level converter (CPLC) for dual voltage system in very low power application
JP4149968B2 (ja) * 2004-07-08 2008-09-17 松下電器産業株式会社 電圧レベル変換回路
JP4816077B2 (ja) 2005-12-28 2011-11-16 日本電気株式会社 レベルシフト回路及びそれを用いたドライバ回路
US9306553B2 (en) * 2013-03-06 2016-04-05 Qualcomm Incorporated Voltage level shifter with a low-latency voltage boost circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650168B1 (en) * 2002-09-30 2003-11-18 Taiwan Semiconductor Manufacturing Company High-speed level shifter using zero-threshold MOSFETS
TW201306226A (zh) * 2011-07-21 2013-02-01 海力士半導體股份有限公司 半導體積體電路及其信號傳輸方法
US20130043922A1 (en) * 2011-08-18 2013-02-21 Qualcomm Incorporated Supply collapse detection circuit
US20160294394A1 (en) * 2014-11-25 2016-10-06 Intel Corporation Voltage level shifter circuit
US20160241243A1 (en) * 2015-02-18 2016-08-18 Microsemi SoC Corporation High speed level shifter circuit
US10050524B1 (en) * 2017-11-01 2018-08-14 Stmicroelectronics International N.V. Circuit for level shifting a clock signal using a voltage multiplier

Also Published As

Publication number Publication date
KR102630994B1 (ko) 2024-01-29
JP7379660B2 (ja) 2023-11-14
KR20220019055A (ko) 2022-02-15
JP2022543860A (ja) 2022-10-14
WO2021029905A1 (en) 2021-02-18
EP4010981B1 (en) 2023-08-23
TW202121840A (zh) 2021-06-01
EP4010981A1 (en) 2022-06-15

Similar Documents

Publication Publication Date Title
JP3905401B2 (ja) 半導体集積回路
US7683668B1 (en) Level shifter
JPH0440798B2 (zh)
US9780790B2 (en) High speed level shifter circuit
TWI739695B (zh) 轉壓器
US10992290B2 (en) Level shifter and semiconductor device including the same and operation method thereof
CN105811962A (zh) 电压电平移位器
JP3702159B2 (ja) 半導体集積回路装置
US12476636B2 (en) Stress reduction on stacked transistor circuits
JP2022505337A (ja) ハーフブリッジＧａＮドライバ応用向けレベルシフタ
US20090189638A1 (en) Level shifter circuit
TWI746062B (zh) 用於積體電路的改良的電位移位器
CN112350710B (zh) 用于集成电路的改进的电平移位器
TWI755921B (zh) 用於積體電路的低電壓位準移位器
US10804902B1 (en) Level shifter for integrated circuit
TW202002522A (zh) 使用低電壓電力供應的電壓轉譯器
JP4588436B2 (ja) レベルシフタ回路
TW202448122A (zh) 半導體裝置、半導體電路及操作方法
US20080084238A1 (en) Latch-type level shift circuit