TWI745794B - 放大器線性化裝置 - Google Patents

Abstract

本發明提供了一種放大器線性化裝置，其包括放大器和線性化器。所述線性化器包括第一電晶體，第一電晶體包括耦接至放大器的輸入端的第一端子、耦接到直流電源的第二端子、以及控制端子，控制端子被配置為控制在第一端子和第二端子之間流動的電流以及接收與第一端子的電壓不同的直流偏置電壓。本發明中通過使用線性化器來補償放大器，使得線性化器和放大器結合在一起具有改善的整體線性度。

Description

放大器線性化裝置

本發明涉及放大器，更具體地，涉及通過使用線性化器（linearizer）來改善放大器的線性度。

功率放大器是已知的用於增加交流（Alternating Current，AC）信號功率的電子設備。通常，放大器使用來自直流（Direct Current，DC）電源的電能將輸入到放大器的AC信號的電壓幅度乘以增益因數，並提供相乘後的信號作為輸出。

期望放大器在盡可能寬的電壓幅度範圍內線性地操作。在放大器線性操作的輸入電壓範圍內，放大器輸出的交流信號與輸入的交流信號按照增益因數成比例，其中增益因數在該輸入電壓範圍內恒定。在增益因數非恒定的輸入電壓範圍內，放大器非線性地操作，而這種非線性是不希望的。

因此，本發明的目的是提供一種改善放大器的線性度的技術，其中通過使用線性化器（linearizer）來補償放大器的非線性，以解決上述問題。

根據本發明的一個實施例，提供了一種放大器線性化裝置，包括放大器和線性化器。所述線性化器包括第一電晶體，第一電晶體包括耦接至放大器的輸入端的第一端子、耦接到直流電源的第二端子、以及控制端子，控制端子被配置為控制在第一端子和第二端子之間流動的電流以及接收與第一端子的電壓不同的直流偏置電壓。

根據本發明的另一個實施例，提供了一種放大器線性化裝置，包括放大器和線性化器。所述放大器包括輸入端、輸出端以及耦接在輸入端和輸出端之間的第一組電晶體，所述第一組電晶體包括一個或多個電晶體。所述線性化器包括耦接在直流電源和放大器的輸入端之間的第二組電晶體，所述第二組電晶體包括一個或多個電晶體。其中第一組電晶體和第二組電晶體具有相同的拓撲結構。

本發明中通過使用線性化器來補償放大器，使得線性化器和放大器結合在一起具有改善的整體線性度。

在閱讀了在各個附圖和附圖中示出的優選實施例的以下詳細描述之後，本發明的這些和其他目的將對本領域習知技藝者變得顯而易見。

放大器的實現，例如在射頻（radio-frequency，RF）傳輸系統中使用的功率放大器的實現，將會涉及到放大器的效率和線性度之間的折衷。具有更好線性度的放大器通常具有較差的工作效率，通常會將一半以上的全部運行功率耗散為熱量，而不是轉化到放大器輸出的AC信號中。例如，與C類（class C）功率放大器相比，A類功率放大器可以在很大範圍的輸入電壓上線性操作，但其工作效率低於50％，甚至常常低於10％。具有更好工作效率的放大器通常具有較差的線性度，其增益因數恒定的電壓範圍相對較小。例如，C類功率放大器可以以高達70％或更高的效率工作，但與A類放大器相比，在顯著減小的輸入電壓範圍內線性工作。因此，放大器的選擇涉及效率和線性度之間的權衡。

本發明提出了通過使用線性化器（linearizer）來補償放大器以改善具有非線性放大器的系統中的線性度的技術。線性化器可以耦接到放大器的輸入端，並且用於為放大器的輸入端處接收的AC信號提供非恒定的阻抗傳遞函數（impedance transfer function）。線性化器的非恒定阻抗傳遞函數可以在輸入電壓範圍內補償放大器的非線性回應。例如，如果放大器的增益因數由於放大器的非線性而在特定電壓範圍內增加，則線性化器的阻抗傳遞函數可以通過在電壓範圍內減小來進行補償，使得線性化器與放大器一起的整體線性度在整個電壓範圍內得到改善。因此，與單獨的放大器相比，線性化器和放大器結合在一起可以被實現為具有改善的整體線性度。

第1A圖是例示根據一些實施例的示例系統100的框圖，系統100包括由線性化器110補償的放大器130。線性化器110與放大器130並行耦接。系統100的輸入端102a和102b耦接至線性化器110和放大器130中的每一個，系統100的輸出端104a和104b耦接至放大器130。在一些實施例中，如第1A圖中的虛線所示，輸出端104a和104b可以耦接到線性化器110。

線性化器110和放大器130耦接在輸入端102a和102b與輸出端104a和104b之間。作為非限制性示例，輸入端102a和102b可以耦接到基帶至RF的混頻器，輸出端104a和104b可以耦接到RF天線。在輸入端102a和102b處接收的以及在輸出端104a和104b處產生的AC信號可以是差動信號，其中在輸入端102a處接收的以及在輸出端104a處產生的是高值（+）信號，在輸入端102b處接收的以及在輸出端104b處產生的是低值（-）信號。備選地，AC信號可以是單端信號。例如，可以不包括輸入端102b和輸出端104b，或者輸入端102b和輸出端104b可以連接到固定的參考電壓。

放大器130可以用於將輸入端102a和102b處接收的信號乘以增益因數，並將結果提供至輸出端104a和104b。放大器130可以包括一個或多個電晶體，可以基於電晶體的配置，例如電晶體的放置位置和連接方式以及電壓偏置條件，來設置放大器130的增益因數。

線性化器110可以用於為在系統100的輸入端102a和102b處接收的AC信號提供非線性的分路阻抗（shunt impedance）。例如，線性化器110可以耦接在輸入端102a和102b與DC電源之間。在輸入端102a和102b處接收的AC信號可以通過線性化器110傳導至DC電源，使得線性化器110為系統100提供分路阻抗。線性化器110可以包括一個或多個電晶體，可以基於電晶體的配置（例如電晶體的放置位置和連接方式以及電壓偏置條件）來設置線性化器110的非線性分路阻抗。

在系統100中，與放大器130的增益因數相比，線性化器110和放大器130相組合能夠提供線性度得以改善的整體傳遞函數。當組合時，系統100在輸入端102a和102b與輸出端104a和104b之間的整體傳遞函數，與放大器130的增益因數相比，在AC信號電壓範圍內顯著地更加恒定。例如，在輸入端102a和102b處接收的信號的特定電壓範圍內，放大器130可以具有非線性增益因數。為了補償放大器130的非線性增益因數，線性化器110可以被配置為提供非線性阻抗，使得輸入端102a和102b與輸出端104a和104b之間的整體傳遞函數與放大器130的增益因數相比，在該特定電壓範圍內具有改善的線性度。這裡將參照第1B圖來描述放大器130的增益因數、線性化器110的非線性阻抗以及系統100的整體傳遞函數。

儘管未在第1A圖中示出，應當理解，線性化器110和放大器130均連接到DC電源。例如，線性化器110可以將在輸入端102a和102b處接收的AC信號耦接到DC電源，放大器130可以將從DC電源接收的功率轉換成信號功率，以放大輸出端104a和104b處的AC信號。

第1B圖示出了一系列曲線圖150、170和190，這些曲線圖對應於如第1A圖所示系統100中元件的各種傳遞函數。曲線圖150示出了線性化器110的阻抗傳遞函數154，以及恒定的阻抗傳遞函數152。曲線圖170示出了放大器130的增益因數174，以及恒定的增益因數172。曲線圖190示出了從輸入端102a和102到輸出端104a和104b的系統100的整體傳遞函數194，以及恒定的傳遞函數192。例如，整體傳遞函數194是阻抗傳遞函數154和增益因數174的乘積。阻抗傳遞函數154、增益因數174和整體傳遞函數194是在輸入電壓V_IN 的V₁ 至V₂ 範圍內繪製。

如曲線圖150所示，線性化器110的阻抗傳遞函數154在V₁ 至V₂ 之間偏離恒定阻抗傳遞函數152。例如，線性化器110可以包括一個或多個電晶體，這些電晶體被偏置為在V₁ 和V₂ 之間產生期望的非線性通道阻抗（channel impedance）。因此，阻抗傳遞函數154相對於從V₁ 至V₂ 的輸入電壓V_IN 是非線性的。

如曲線圖170所示，放大器130的增益因數174在電壓V₁ 和V₂ 之間偏離恒定增益因數172。例如，放大器130可以是在電壓V₁ 至V₂ 之間具有較差線性度的C類功率放大器。因此，增益因數174相對於從V₁ 至V₂ 的輸入電壓V_IN 是非線性的。

如曲線圖190所示，系統100（包括放大器130以及分路耦接的線性化器110）的整體傳遞函數194，在電壓V₁ 和V₂ 之間基本上等於恒定的傳遞函數192。阻抗傳遞函數154和增益因數174的乘積可以產生在電壓V₁ 和V₂ 之間線性度得以改善的整體傳遞函數。例如，線性化器110的電晶體可以被偏置為產生電晶體的非線性通道阻抗，這可以抵消在電壓V₁ 和V₂ 之間放大器130的增益因數174中的非線性。由於整體傳遞函數194是阻抗傳遞函數154和增益因數174的乘積，因此與增益因數174相比，整體傳遞函數194在電壓V₁ 和V₂ 之間具有改善的線性度。

本發明提出了由一個或多個耦接到放大器的電晶體實現的線性化器。例如，這些電晶體可以耦接到放大器的輸入端，這些電晶體的通道（channel）被配置為對輸入端處接收的信號提供非線性阻抗。第2A圖至第2C圖示出了示例性系統200a、200b和200c的電路圖，每個系統具有由一個或多個耦接至放大器的電晶體實現的線性化器。系統200a、200b和200c中的每一個均可以被配置為按照結合第1A圖至第1B圖的系統100所描述的方式進行操作。

第2A圖是例示系統200a的電路圖，系統200a包括耦接在輸入端202和輸出端204之間的由線性化器210a補償的單端放大器230a。系統200a被示為單端系統。因此，在輸入端202處接收的以及在輸出端204處提供的信號可以是單端信號。

放大器230a包括電晶體232，其可以被配置為放大在控制端子處接收的信號，並在耦接到輸出端204的通道端子（channel terminal）處提供放大器結果。在第2A圖的示例實施例中，電晶體232是共源極（common-source）配置的FET，電晶體232的控制端子是連接到輸入端202的閘極（gate）。電晶體232的汲極連接到輸出端204，並且還連接到匹配網路242（例如，線性無源匹配網路）。匹配網路242可以包括例如電感器的無源元件和/或不平衡變壓器（balun）。匹配網路242耦接到電流鏡240，電流鏡240為偏置電晶體232提供電流。在一些實施例中，電晶體232的汲極可以連接到串疊式電晶體（cascode transistor）的源極，串疊式電晶體的汲極可以耦接到電流鏡240。電晶體232的源極耦接到公共電壓端子，例如地。然而，電晶體232的源極可以耦接到其他元件。例如，在一些實施例中，電晶體232的源極耦接到電流鏡240。

在所例示的共源配置中，電晶體232被配置為在其閘極處接收AC信號，基於增益因數放大AC信號，並在其汲極處提供增益後的AC信號。例如，可以基於電晶體232的閘極、汲極和源極處的DC偏置電壓以及基於電流鏡240提供的電流來設置增益因數。在閘極處的AC信號電壓的範圍內，增益因數可以是非線性的。在耦接到輸出端204的汲極處，電晶體232可以提供增益後的AC信號。

應當理解，一些實施例不包括電流鏡240。例如，在一些實施例中，匹配網路242可以耦接到DC電源206。在一些實施例中，電晶體232可以接收輸入或提供輸出至放大器230a的附加放大級的一個或多個電晶體。應當理解，電晶體232可以具有不同的放大器配置，例如，共閘極（common-gate）或共汲極（common-drain）。另外，電晶體232可以是不同類型的電晶體，例如BJT、HEMT、IGBT或HBT等，並且類似地可以具有與對應的電晶體類型相適應的配置，例如共基極（common-base）、共射極（common-emitter）或共集極（common-collector）。

線性化器210a被配置為提供非線性阻抗以補償放大器230a。在第2A圖，線性化器210a包括電晶體212，該電晶體212具有耦接在輸入端202和DC電源206之間的通道（channel），並且具有與DC偏置電壓214相連的控制端子，DC偏置電壓214與輸入端202處接收的AC信號不同。電晶體212可以被配置為使得在輸入端202處接收的AC信號通過非線性通道阻抗傳導至DC電源206。DC電源206可以構成在輸入端202處接收的AC信號的交流地。例如，在輸入端202接收的AC信號可以包括圍繞直流偏置工作的交流分量，並且在DC電源206處基本上沒有交流分量。因此，儘管由於信號的直流分量仍然存在，AC信號在DC電源206處沒有被完全接地，但是AC信號的交流分量在DC電源206處可以忽略不計，就像接地一樣。在第2A圖中，電晶體212是FET，其源極耦接到輸入端202，其汲極耦接到DC電源206，其控制端子（閘極）用於控制在源極和汲極之間流動的電流。如果該FET被偏置到飽和區域中，則該FET的通道阻抗可以是非線性的，使得通道阻抗根據輸入端202處AC信號的電壓而變化。應當理解，電晶體212可以是不同類型的電晶體，諸如BJT、HEMT、IGBT或HBT。在該示例中，電晶體212的控制端子處的電壓應當比其耦接到輸入端202的源極處的電壓高至少閾值電壓，並且應當比其汲極所耦接的DC電源206的電壓小至少閾值電壓。

本發明還提出了被實現為具有可選阻抗的線性化器。例如，線性化器的一個或多個電晶體可以接收可選擇的控制端子偏置電壓（例如，用於FET的閘極偏置電壓或用於BJT的基極偏置電壓），這使得能夠選擇線性化器的阻抗。例如，控制端子偏置電壓可以設置電晶體的通道阻抗，這有助於線性化器的阻抗。在第2A圖中，DC偏置電壓214設置電晶體212的非線性通道阻抗。因此，可以通過相應地設置DC偏置電壓214來實現針對通過電晶體212耦接在輸入端202和DC電源206之間的AC信號的某一期望的非線性通道阻抗。例如，DC偏置電壓214可以為操作在第一AC電壓電平和第二AC電壓電平之間的接收的AC信號設置特定的非線性通道阻抗。在一些實施例中，DC偏置電壓214可以是用於產生電晶體212的期望非線性通道阻抗的可選偏置電壓。

以可選阻抗來實現線性化器可以減小線性化器的整體尺寸，從而降低製造成本並提高線性化器的工作效率。在沒有可選阻抗的線性化器中，線性化器的阻抗可以由線性化器內器件的通道尺寸來設置。例如，線性化器可以包括二極體連接方式（diode-connected）的電晶體，線性化器的阻抗由電晶體的通道尺寸（例如通道寬度）設置。為了補償放大器的非線性回應，這種線性化器的電晶體需要具有與放大器的電晶體大約相同尺寸的通道寬度，以匹配放大器的電流密度。然而，放大器中電晶體的通道寬度可能較大，因此當以積體電路實現時，實現對放大器進行補償的線性化器時將導致製造成本增加。另外，大的電晶體通道寬度將導致大的電晶體內部電容，需要更多的功率來導通電晶體。因此，線性化器會具有較高成本並且需要更多的功率來運行。

與沒有可選阻抗的線性化器相比，以可選阻抗實現的線性化器，諸如這裡參照第2A圖所描述的，可以被配置為以較小的通道寬度提供期望的阻抗。不僅可以基於線性化器的電晶體的通道寬度而且還可以根據電晶體的可選控制端子偏置電壓，來設置線性化器的阻抗。例如，可以相對於放大器的一個或多個電晶體的控制端子偏置電壓來設置該控制端子偏置電壓，以調節放大器中的非線性。當控制端子偏置電壓能補償通道寬度減小對線性化器的阻抗的影響時，可以減小線性化器的電晶體的通道寬度。因此，與沒有可選阻抗的線性化器相比，該線性化器可以實現為較小的通道寬度，同時保持與放大器中的電流密度匹配的能力，從而降低製造成本和提高工作效率。在一些實施例中，線性化器的電晶體的通道寬度可以在放大器的電晶體的通道寬度的5％與10％之間。

本發明提出了被實現為包括共控制端子（common-control terminal）配置的電晶體（例如，用於FET的共閘極或用於BJT的共基極）的線性化器。例如，在第2A圖中，電晶體212是共閘極（common-gate）配置的FET，其源極耦接至輸入端202，汲極耦接至DC電源206A。電晶體212的閘極耦接到不同於DC電源電壓且不同於輸入端202處電壓的DC偏置電壓。

本發明提出了被實現為具有串疊式（cascode）共控制端子配置的電晶體的線性化器。例如，第一和第二FET可以以共閘極（common-gate）配置佈置在放大器的輸入端與DC電源之間。第2B圖是示出系統200b的電路圖，該系統200b包括由耦接在輸入端202和DC電源206之間的串疊式線性化器210b補償的單端放大器230b。如第2B圖所示，線性化器210b包括具有串疊式拓撲結構（cascode topology）的電晶體212a和212b。應當理解，系統200b可以被配置為按照結合系統200a所描述的方式進行操作。例如，放大器230b可以被配置為按照針對放大器230a所描述的方式操作。

線性化器210b可以被配置為基於在電晶體212a和212b的控制端子處提供的DC偏置電壓214a和214b，在輸入端202和DC電源206之間提供非線性阻抗。DC偏置電壓214a和214b可以被配置為設置電晶體212a和212b中的每一個電晶體的非線性通道阻抗。DC偏置電壓214a和214b可以是可選偏置電壓，用於產生電晶體212a和212b的期望的非線性通道阻抗。因此，在輸入端202處接收的AC信號傳導通過由DC偏置電壓214a和214b設置的電晶體212a和212b的非線性通道阻抗。應當理解，DC偏置電壓214a和214b可以是相同的DC偏置電壓，或者可以是不同的DC偏置電壓。

本發明提出了配置為用於差動系統的線性化器。第2C圖是示出系統200c的電路圖，該系統包括耦接在輸入端202a和202b與輸出端204a和204b之間由線性化器210c補償的差動放大器230c。與系統200a和200b相反，在系統200c的輸入端202a和202b處接收的信號可以是差動信號，其中在輸入端202a處接收差動信號的高值分量，在輸入端202b處接收差動信號的低值分量。如第2C圖所示，線性化器210c可以被配置為對輸入端202a和202b處接收的差動信號提供非線性阻抗。

放大器230c可以被配置為按照結合第2A圖至第2B圖描述的放大器230a和230b的方式操作。然而，與第2A圖和第2B圖相反，放大器230c被配置為放大輸入端202a和202b處接收的差動信號。例如，放大器230c包括電晶體232a和232b，其中電晶體232a被配置為放大輸入端202a處接收的差動信號的高值分量，電晶體232b被配置為放大在輸入端202b處接收的差動信號的低值分量。如第2C圖所示，電晶體232a和232b的控制端子耦接到輸入端202a和202b，電晶體232a和232b的通道耦接到輸出端204a和204b。可以通過在控制端子處以及跨過電晶體232a和232b的通道的DC偏置來設置電晶體232a和232b的增益因數，如結合第2A圖對電晶體232所述的方式。電晶體232a和232b還被配置為在輸出端204a和204b處分別提供差動信號的相應放大分量。電晶體232a和232b的DC偏置條件可以基本上相同，使得電晶體232a和232b具有基本上相同的增益因數，以避免對輸出端204a和204b處提供的信號的分量增加失真。

線性化器210c包括耦接在輸入端202a和DC電源206之間的電晶體212a，以及耦接在輸入端202b和DC電源206之間的電晶體212b。電晶體212a和212b的控制端子耦接到DC偏置電壓214a和214b，使得可以根據DC偏置電壓214a和214b來設置電晶體212a和212b的非線性通道阻抗。例如，DC偏置電壓214a和214b可以是可選偏置電壓，用於為電晶體212a和212b產生期望的非線性通道阻抗。電晶體212a和212b可以具有基本相同的尺寸以及基本等效的配置，例如具有基本相等的DC偏置電壓214a和214b，以避免對輸入端202a和202b處接收的差動信號添加失真。放大器230c的電晶體232a和232b的控制端子處的信號中的失真將產生較低品質的信號，這對於被配置為接收由系統200c的輸出端204a和204b提供的信號的系統而言是不利的。

本發明提出的線性化器可以被實現為具有與將被補償的放大器相同的拓撲。第3A圖至第3B圖示出了根據一些實施例的包括放大器和線性化器的示例性系統，其中該放大器和線性化器具有相同的拓撲。

第3A圖是示出系統300a的電路圖，該系統300a包括耦接在輸入端302a和302b與輸出端304a和304b之間的用串疊式（cascode）線性化器310a補償的串疊式差動放大器330a。線性化器310a和放大器330a均具有串疊式配置，因此具有相同的拓撲。在所示的實施例中，線性化器310a和放大器330a均具有串疊式拓撲。應當理解，系統300a可以被配置為按照結合第2C圖所描述的方式進行操作。例如，系統300a可以被配置為在輸入端302a和302b處接收差動信號。

放大器330a可以具有電晶體332a、332b、332c和332d的串疊式拓撲。電晶體332a和332b可以具有共控制端子（common-control terminal）配置。例如，電晶體332a和332b可以是FET，其閘極連接到DC偏置電壓334a和334b，DC偏置電壓334a和334b可以相同。電晶體332c和332d可以具有共通道端子（common-channel terminal）配置。例如，電晶體332c和332d可以是FET，其閘極耦接到輸入端302a和302b，汲極可以耦接到電晶體332a和332b，使得放大器330a具有串疊式拓撲結構。

線性化器310a可以包括以串疊式拓撲結構配置的電晶體312a、312b、312c和312d。電晶體312a、312b、312c和312d可以由DC偏置電壓314a、314b、314c和314d偏置。DC偏置電壓314a和314b可以基本相等，DC偏置電壓314c和314d可以基本相等，從而避免將失真添加到在輸入端302a和302b處接收的信號。在一些實施例中，DC偏置電壓314a、314b、314c和314d可以全部基本上彼此相等。

第3B圖是示出單端系統300b的電路圖，該單端系統300b包括耦接在輸入端302和輸出端304之間的由串疊式線性放大器310b補償的串疊式單端放大器330b。線性化器310b和放大器330b均具有串疊式配置，因此具有相同的拓撲。系統300b可以被配置為按照結合第2B圖所描述的方式進行操作。

本發明提出了耦接到要進行補償的放大器的輸入端和輸出端的線性化器。第4A圖至第4B圖是示出根據一些實施例的示例性系統的電路圖，示例性系統包括放大器和輸出端耦接的（output-coupled）線性化器。

第4A圖是示出系統400a的電路圖，系統400a包括耦接在輸入端402和輸出端404之間的由輸出端耦接的線性化器410a補償的單端放大器430a。系統400a可以被配置為按照結合第2A圖對系統200a所描述的方式操作。例如，線性化器410a可以被配置為對在輸入端402處接收的信號提供與放大器430a並聯的非線性阻抗。另外，在輸入端402處接收的信號可以通過線性化器410a耦接到輸出端404。

由於通過線性化器410a傳導的信號可能不會發生頻率偏移（frequency shift），因此這些信號可以疊加在放大器430a的輸出端處。因此，系統400a可以保持（preserve）在輸入端402處接收的基本上所有信號，並在輸出端404處提供放大器信號。應該理解，在一些實施例中，線性化器410a可以被配置為匹配放大器430a的相位偏移（phase shift），使得在輸入端402處接收的信號通過線性化器410a到達輸出端404時與通過放大器430a到達輸出端404的信號同相（in phase）。在一些實施例中，線性化器410a可以被配置為提供180度的相位偏移，使得在輸入端402處接收的信號通過線性化器410a到達輸出端404時與通過放大器430a到達輸出端404的信號反相（out of phase）。根據各種實施例，線性化器410a可以被配置為對輸入端402處接收的信號提供任何期望的相位偏移。另外，應當理解，儘管線性化器410a和放大器430a被示出為具有相同的非串疊式（non-cascode）拓撲，但是根據各種實施例，線性化器410a和放大器430a可以具有不同的拓撲。

第4B圖是示出根據一些實施例的示例性系統400b的電路圖，該示例性系統400b包括由輸出端耦接的串疊式線性放大器410b補償的串疊式差動放大器430b。系統400b可以被配置為按照結合第4A圖所描述的方式操作。例如，線性化器410b耦接在輸入端402a和402b與輸出端404a和404b之間，可以被配置為與放大器430b並行地提供非線性阻抗。然而，與第4A圖相反，系統400b被配置為在輸入端402a和402b處接收差動信號，並且線性化器410b和放大器430b具有串疊式拓撲結構。應當理解，線性化器410b和放大器430b可以被配置為按照結合第3A圖對線性化器310a和放大器330a所描述的方式操作。

第5A圖是示出根據一些實施例的示例性系統500a的電路圖，系統500a包括用PMOS線性化器510a補償的單端放大器530a。系統500a可以被配置為按照結合第2A圖描述的方式進行操作。例如，線性化器510a可以被配置為與放大器530a並行地提供非線性阻抗。然而，與第2A圖的線性化器210a相反，線性化器510a包括PMOS電晶體512，其具有由DC偏置電壓514偏置的控制端子。在一些實施例中，DC偏置電壓514可以是來自DC電源506的負電源電壓。應當理解，線性化器510a可以配置為按照結合第2A圖對線性化器210a所描述的方式操作。在該示例中，PMOS電晶體512的控制端子處的電壓應當比其耦接到輸入端202的源極處的電壓小至少閾值電壓，並且應當比其汲極所耦接的DC電源506的電壓高至少閾值電壓。

第5B圖是示出根據一些實施例的示例性系統500b的電路圖，該示例性系統500b包括由PMOS和NMOS線性化器510b補償的單端放大器530b。系統500b可以被配置為按照結合第2A圖描述的方式操作。例如，線性化器510b可以被配置為與放大器530b並行地提供非線性阻抗。然而，與第2A圖的線性化器210a相反，線性化器510b包括NMOS電晶體512a和PMOS電晶體512b。NMOS電晶體512a由DC偏置電壓514a偏置，該DC偏置電壓514a可以按照結合第2A圖對DC偏置電壓214所述的方式配置。PMOS電晶體512b由DC偏置電壓514b偏置，該DC偏置電壓514b可以按照結合第5A圖對DC偏置電壓514所描述的方式配置。

本文所述的裝置和技術的各個方面可以單獨使用、組合使用或者按照先前描述的實施例中未具體討論的各種佈置使用，因此，其應用並不限於在先前的描述中闡述的或在附圖中示出的組件的細節和佈置。例如，一個實施例中描述的多個方面可以以任意方式與其他實施例中描述的方面相組合。

應當理解，上述電晶體可以以各種方式中的任何一種方式來實現。例如，一個或多個電晶體可以實現為雙極結型電晶體或場效應電晶體（field-effect transistor，FET），例如金屬氧化物半導體場效應電晶體（metal-oxide semiconductor field-effect transistor，MOSFET）、結型場效應電晶體（junction field-effect transistor，JFET）、異質結構場效應電晶體（heterostructure field-effect transistor，HFET）、異質結雙極電晶體（heterojunction bipolar transistor，HBT）和高電子遷移率電晶體（high electron mobility transistor，HEMT）。在本文描述的一個或多個電晶體被實現為BJT的情況下，以上針對此類電晶體描述的閘極、源極和汲極端子可以分別是基極、發射極和集電極端子。

另外，應當理解，本文描述的放大器可以包括共源極、共控制端子和/或串疊式配置的電晶體的多個級聯級。在一些實施例中，放大器130可以包括C類功率放大器。在一些實施例中，本文描述的放大器可以包括屬於A、B、AB、C、D、E、F、G和H類中的任何一類的功率放大器。在一些實施例中，放大器130可以包括低雜訊放大器。

另外，應當理解，示例的省略電流鏡240的實施例也可以適用於包括電流鏡240。

在申請專利範圍中使用諸如“第一”、“第二”、“第三”等序數術語來修飾申請專利範圍中的要素，其本身並不表示一個申請專利範圍中的要素相對於另一個申請專利範圍中的要素的任何優先順序、或先後順序或者執行方法步驟的時間順序，其僅用作標記，以區分具有相同名稱的一個申請專利範圍要素與具有相同名稱的另一個要素。

另外，本文所使用的措詞和術語是出於描述的目的，並且不應被視為限制。本文中“包括”、“包含”、“具有”、“含有”或“涉及”及其變體的使用其意在涵蓋其後列出的項目及其等同物以及其他項目。

使用“耦接”或“連接”是指電路元件或信號可以直接彼此連接，也可以通過中間元件連接。

措詞“大約”、“基本上”和“約”可以在一些實施例中表示在目標值的±20％之內，在一些實施例中表示在目標值的±10％之內，在一些實施例中表示在目標值的±5％之內，在一些實施例中表示在目標值的±2％之內。術語“基本上” 、“大約”和“約”可以包括目標值。

100:系統 110:線性化器 130:放大器 102a、102b:輸入端 104a、104b:輸出端 150、170和190:曲線圖 154、152:阻抗傳遞函數 172、174:增益因數 192、194:整體傳遞函數 200a、200b、200c:系統 202、202a、202b:輸入端 204、204a、204b:輸出端 210a、210b、210c:線性化器 230a、230b、230c:放大器 212、212a、212b、232、232a、232b:電晶體 214、214a、214b:DC偏置電壓 242、342、442、542:匹配網路 240、340、440、540:電流鏡 206、306、406、506:DC電源 300a、300b、400a、400b、500a、500b:系統 302、302a、302b、402、402a、402b、502:輸入端 304、304a、304b、404、404a、404b、504:輸出端 310a、310b、410a、410b、510a、510b:線性化器 330a、330b、430a、430b、530a、530b:放大器 312a、312b、312c、312d、332a、332b、332c、332d:電晶體 314a、314b、314c、314d、334a、334b:DC偏置電壓 412、412a、412b、412c、412d、432、432a、432b、432c、432d:電晶體 414、414a、414b、414c、414d、434a、434b:DC偏置電壓 512、512a、512b、532:電晶體 514、514a、514b:DC偏置電壓

第1A圖是例示根據一些實施例的示例系統的框圖，系統包括由線性化器補償的放大器。 第1B圖示出了對應於第1A圖所示系統的一系列曲線圖。 第2A圖是根據一些實施例的例示系統的電路圖，系統包括由線性化器補償的單端放大器。 第2B圖是根據一些實施例的例示系統的電路圖，該系統包括由串疊式線性化器補償的單端放大器。 第2C圖是根據一些實施例的例示系統的電路圖，該系統包括以線性化器補償的差動放大器。 第3A圖是根據一些實施例的例示系統的電路圖，該系統包括用串疊式（cascode）線性化器補償的串疊式差動放大器。 第3B圖是根據一些實施例的例示系統的電路圖，該系統包括由串疊式線性放大器補償的串疊式單端放大器。 第4A圖是根據一些實施例的例示系統的電路圖，系統包括由輸出端耦接的線性化器補償的單端放大器。 第4B圖是根據一些實施例的例示系統的電路圖，該系統包括由輸出端耦接的串疊式線性放大器補償的串疊式差動放大器。 第5A圖是根據一些實施例的例示系統的電路圖，該系統包括用PMOS線性化器補償的單端放大器。 第5B圖是根據一些實施例的例示系統的電路圖，該系統包括由PMOS和NMOS線性化器補償的單端放大器。

200a、200b、200c:系統

202:輸入端

204:輸出端

210a:線性化器

230a:放大器

212、232:電晶體

242:匹配網路

240:電流鏡

206:DC電源

214:DC偏置電壓

Claims (17)

1. 一種放大器線性化裝置，包括：放大器；以及線性化器，所述線性化器包括第一電晶體，所述第一電晶體包括：源極端子，耦接至所述放大器的輸入端；汲極端子，被配置為接收從直流電源傳送到所述汲極端子的直流電源電壓；以及控制端子，被配置為控制在所述源極端子和所述汲極端子之間流動的電流，並且被配置為接收與所述源極端子的電壓不同的直流偏置電壓，其中，所述直流偏置電壓是從多個直流偏置電壓中可選擇的偏置電壓，使得所述第一電晶體在特定的電壓區間產生期望的非線性通道阻抗以抵消所述放大器的非線性增益因數。
2. 如申請專利範圍第1項所述的放大器線性化裝置，其中，響應於接收所述直流偏置電壓，所述第一電晶體被配置為控制所述源極端子和所述汲極端子之間的阻抗。
3. 如申請專利範圍第1項所述的放大器線性化裝置，其中，所述放大器包括具有共通道端子配置的第一電晶體。
4. 如申請專利範圍第3項所述的放大器線性化裝置，其中，所述放大器還包括具有共控制端子配置的第二電晶體。
5. 如申請專利範圍第4項所述的放大器線性化裝置，其中，所述放大器的所述第一電晶體和所述放大器的所述第二電晶體分別是具有共源極和共閘極配置的場效應電晶體(FET)。
6. 如申請專利範圍第1項所述的放大器線性化裝置，其中，所述線性化器還包括第二電晶體，所述第一電晶體通過所述第二電晶體耦接至所述放 大器的輸入端，所述第二電晶體包括：第一端子，耦接到所述放大器的輸入端；第二端子，耦接所述第一電晶體的所述源極端子；以及控制端子，被配置為控制在所述第二電晶體的所述第一端子和所述第二電晶體的所述第二端子之間流動的電流，並且被配置為接收與所述第二電晶體的所述第一端子的電壓不同的另一直流偏置電壓。
7. 如申請專利範圍第1項所述的放大器線性化裝置，其中所述第一電晶體的所述汲極端子耦接到所述放大器的輸出端。
8. 如申請專利範圍第1項所述的放大器線性化裝置，其中，所述控制端子處的電壓為：比所述源極端子處的電壓大至少所述第一電晶體的閾值電壓，並且比所述汲極端子處的電壓小至少所述閾值電壓；或者比所述源極端子處的電壓小至少所述閾值電壓，並且比所述汲極端子處的電壓大至少所述閾值電壓。
9. 一種放大器線性化裝置，包括：放大器，包括：輸入端；輸出端；以及耦接在所述輸入端和所述輸出端之間的第一組電晶體，所述第一組電晶體包括一個或多個電晶體；以及線性化器，包括：第二組電晶體，耦接在直流電源和所述放大器的所述輸入端之間，所述第二組電晶體包括一個或多個電晶體，所述第二組電晶體在特定的電壓區間產生期望的非線性通道阻抗以抵消所述放大器的非線性增益因數；以及 其中所述第一組電晶體和所述第二組電晶體具有相同的拓撲結構，其中所述第二組電晶體被配置為接收從所述直流電源傳送到所述第二組電晶體的直流電源電壓。
10. 如申請專利範圍第9項所述的放大器線性化裝置，其中所述第一組電晶體和所述第二組電晶體均包括串疊式拓撲結構或者均包括非串疊式拓撲結構。
11. 如申請專利範圍第10項所述的放大器線性化裝置，其中，所述第一組電晶體和所述第二組電晶體均包括串疊式拓撲結構，並且其中，所述第一組電晶體中的相應的第一電晶體和第二電晶體包括共控制端子配置和共通道端子配置。
12. 如申請專利範圍第11項所述的放大器線性化裝置，其中，所述第二組電晶體中的第一電晶體和第二電晶體的通道在所述放大器的所述輸入端與所述直流電源之間彼此耦接。
13. 如申請專利範圍第12項所述的放大器線性化裝置，其中，所述第一組電晶體中的所述第一電晶體和所述第二電晶體是場效應電晶體(FET)，分別包括共閘極配置和共源極配置。
14. 如申請專利範圍第10項所述的放大器線性化裝置，其中，所述第一組電晶體和所述第二組電晶體均包括非串疊式拓撲結構，並且其中，所述第一組電晶體中的第一電晶體包括共通道端子配置。
15. 如申請專利範圍第14項所述的放大器線性化裝置，其中，所述第二組電晶體中的第一電晶體的通道端子耦接至所述直流電源以及所述放大器的輸入端。
16. 如申請專利範圍第15項所述的放大器線性化裝置，其中，所述第一組電晶體中的所述第一電晶體是包括共源極配置的場效應電晶體(FET)。
17. 如申請專利範圍第9項所述的放大器線性化裝置，其中所述第二組電晶體耦接在所述放大器的所述輸入端與所述輸出端之間。

Images