TWI743851B - 快速周邊組件互連插槽檢測系統 - Google Patents

Abstract

一種快速周邊組件互連插槽檢測系統，快速周邊組件互連控制晶片自快速周邊組件互連介面傳輸檢測訊號以對快速周邊組件互連插槽進行檢測並生成第一檢測結果資訊，透過快速周邊組件互連插槽傳輸第一檢測結果資訊至檢測程式，檢測邏輯控制晶片自快速周邊組件互連介面傳輸檢測訊號以依據檢測訊號進行檢測控制以及進行檢測邏輯設定以對快速周邊組件互連插槽進行檢測並生成第二檢測結果資訊，透過快速周邊組件互連插槽傳輸第二檢測結果資訊至檢測程式，藉此可以達成快速周邊組件互連插槽腳位各別檢測的技術功效。

Description

快速周邊組件互連插槽檢測系統

一種檢測系統，尤其是指一種提供快速周邊組件互連插槽各個腳位進行檢測系統。

當前快速周邊組件互連插槽檢測通常是採用標準快速周邊組件互連網卡加以實現，採用標準快速周邊組件互連網卡檢測只能檢測到基本的電源特徵和標準快速周邊組件互連插槽的連接狀態，無法詳細對標準快速周邊組件互連插槽的各個角為分開檢測，也沒有輔助腳位檢測的功能，現有對於標準快速周邊組件互連插槽的檢測覆蓋率偏低。

綜上所述，可知先前技術中長期以來一直存在現有對標準快速周邊組件互連插槽檢測無法提供各個腳位檢測的問題，因此有必要提出改進的技術手段，來解決此一問題。

有鑒於先前技術存在現有對標準快速周邊組件互連插槽檢測無法提供各個腳位檢測的問題，本發明遂揭露一種快速周邊組件互連插槽檢測系統，其中：

本發明所揭露第一實施態樣的快速周邊組件互連插槽檢測系統，其包含：主機板以及檢測電路板，檢測電路板更包含：快速周邊組件互連控制晶片以及檢測邏輯控制晶片。

主機板具有中央處理器、記憶體、快速周邊組件互連（Peripheral Component Interconnect Express，PCIe）插槽，檢測程式儲存於記憶體中，中央處理器自記憶體加載並執行檢測程式以生成檢測訊號，檢測程式透過快速周邊組件互連插槽傳輸檢測訊號、第一檢測結果資訊以及第二檢測結果資訊。

檢測電路板透過快速周邊組件互連介面插設於快速周邊組件互連插槽，檢測電路板的快速周邊組件互連控制晶片與快速周邊組件互連介面直接與透過開關形成電性連接，自快速周邊組件互連介面傳輸檢測訊號以對快速周邊組件互連插槽進行檢測並生成第一檢測結果資訊，透過快速周邊組件互連插槽傳輸第一檢測結果資訊至檢測程式；及檢測電路板的檢測邏輯控制晶片與快速周邊組件互連介面直接與透過開關形成電性連接，檢測邏輯控制晶片與快速周邊組件互連控制晶片直接與透過開關形成電性連接，自快速周邊組件互連介面傳輸檢測訊號以依據檢測訊號進行檢測控制以及進行檢測邏輯設定以對快速周邊組件互連插槽進行檢測並生成第二檢測結果資訊，透過快速周邊組件互連插槽傳輸第二檢測結果資訊至檢測程式。

本發明所揭露第二實施態樣的快速周邊組件互連插槽檢測系統，其包含：主機板、檢測電路板以及檢測裝置，檢測電路板更包含：快速周邊組件互連控制晶片、檢測邏輯控制晶片、第一UART轉RS-232介面晶片、第二UART轉RS-232介面晶片、快速周邊組件互連封包切換連接器以及檢測邏輯連接連接器。

主機板具有快速周邊組件互連插槽，檢測電路板透過快速周邊組件互連介面插設於快速周邊組件互連插槽，檢測電路板的快速周邊組件互連控制晶片與快速周邊組件互連介面直接與透過開關形成電性連接，接收檢測訊號以對快速周邊組件互連插槽進行檢測並生成第一檢測結果資訊；檢測電路板的檢測邏輯控制晶片與快速周邊組件互連介面直接與透過開關形成電性連接，檢測邏輯控制晶片與快速周邊組件互連控制晶片直接與透過開關形成電性連接，接收檢測訊號以依據檢測訊號進行檢測控制以及進行檢測邏輯設定以對快速周邊組件互連插槽進行檢測並生成述第二檢測結果資訊；檢測電路板的快速周邊組件互連封包切換連接器與快速周邊組件互連控制晶片直接與透過第一UART轉RS-232介面晶片形成電性連接，快速周邊組件互連封包切換連接器傳輸檢測訊號至快速周邊組件互連控制晶片，快速周邊組件互連封包切換連接器對第一檢測結果資訊進行傳輸；及檢測電路板的檢測邏輯連接連接器與檢測邏輯控制晶片透過第二UART轉RS-232介面晶片形成電性連接，檢測邏輯連接連接器傳輸檢測訊號至檢測邏輯控制晶片，檢測邏輯連接連接器對第二檢測結果資訊進行傳輸。

檢測裝置執行有檢測程式以生成檢測訊號，檢測裝置分別與快速周邊組件互連封包切換連接器以及檢測邏輯連接連接器形成電性連接，檢測程式分別透過快速周邊組件互連封包切換連接器以及檢測邏輯連接連接器傳輸檢測訊號，檢測程式透過快速周邊組件互連封包切換連接器傳輸第一檢測結果資訊，檢測程式透過檢測邏輯連接連接器傳輸第二檢測結果資訊。

本發明所揭露的系統如上，與先前技術之間的差異在於快速周邊組件互連控制晶片自快速周邊組件互連介面傳輸檢測訊號以對快速周邊組件互連插槽進行檢測並生成第一檢測結果資訊，透過快速周邊組件互連插槽傳輸第一檢測結果資訊至檢測程式，檢測邏輯控制晶片自快速周邊組件互連介面傳輸檢測訊號以依據檢測訊號進行檢測控制以及進行檢測邏輯設定以對快速周邊組件互連插槽進行檢測並生成第二檢測結果資訊，透過快速周邊組件互連插槽傳輸第二檢測結果資訊至檢測程式。

透過上述的技術手段，本發明可以達成快速周邊組件互連插槽腳位各別檢測的技術功效。

以下將配合圖式及實施例來詳細說明本發明的實施方式，藉此對本發明如何應用技術手段來解決技術問題並達成技術功效的實現過程能充分理解並據以實施。

以下首先要說明本發明所揭露第一實施態樣的快速周邊組件互連插槽檢測系統，並請參考「第1圖」所示，「第1圖」繪示為本發明第一實施態樣快速周邊組件互連插槽檢測系統的系統方塊圖。

本發明所揭露第一實施態樣的快速周邊組件互連插槽檢測系統，其包含：主機板10以及檢測電路板20，檢測電路板20更包含：快速周邊組件互連控制晶片21以及檢測邏輯控制晶片22。

主機板10具有中央處理器11、記憶體12、快速周邊組件互連（Peripheral Component Interconnect Express，PCIe）插槽13，檢測程式儲存於記憶體12中，中央處理器11自記憶體12加載並執行檢測程式以生成檢測訊號。

檢測電路板20透過快速周邊組件互連介面23插設於快速周邊組件互連插槽13，檢測電路板20的快速周邊組件互連控制晶片21與快速周邊組件互連介面23直接與透過開關24形成電性連接，檢測電路板20的檢測邏輯控制晶片22與快速周邊組件互連介面23直接與透過開關24形成電性連接，檢測邏輯控制晶片22與快速周邊組件互連控制晶片21直接與透過開關24形成電性連接。

除此之外，檢測電路板20更包含：唯讀記憶體（Read-Only Memory ，ROM）25、EJTAG介面26、JLINK介面27、石英振盪器（crystal ）28。

唯讀記憶體25與快速周邊組件互連控制晶片22形成電性連接， EJTAG介面26與快速周邊組件互連控制晶片22形成電性連接，JLINK介面27與檢測邏輯控制晶片24形成電性連接，石英振盪器28透過時脈產生器（Clock）29與快速周邊組件互連控制晶片22形成電性連接，石英振盪器28與檢測邏輯控制晶片24形成電性連接。

檢測程式透過快速周邊組件互連插槽13即可傳輸檢測訊號至快速周邊組件互連控制晶片21，快速周邊組件互連控制晶片21依據檢測訊號對快速周邊組件互連插槽13進行檢測並生成第一檢測結果資訊，快速周邊組件互連控制晶片21透過快速周邊組件互連插槽13傳輸第一檢測結果資訊至檢測程式。

檢測程式透過快速周邊組件互連插槽13即可傳輸檢測訊號至檢測邏輯控制晶片22，檢測邏輯控制晶片22依據檢測訊號進行檢測控制以及進行檢測邏輯設定以對快速周邊組件互連插槽13進行檢測並生成第二檢測結果資訊，檢測邏輯控制晶片22透過快速周邊組件互連插槽13傳輸第二檢測結果資訊至檢測程式。

值得注意的是，快速周邊組件互連插槽13進行檢測包含電源腳位檢測、PCIe傳輸速度檢測、PCIe傳輸頻寬檢測、PCIe傳輸速度切換檢測、系統管理匯流排（System Management Bus，SMBus）檢測、喚醒（WAKE）檢測、JTAG檢測、PWRBRK檢測以及CLKREQ檢測。

接著，以下說明本發明所揭露第二實施態樣的快速周邊組件互連插槽檢測系統，並請參考「第2圖」所示，「第2圖」繪示為本發明第二實施態樣快速周邊組件互連插槽檢測系統的系統方塊圖。

本發明所揭露第二實施態樣的快速周邊組件互連插槽檢測系統，其包含：主機板10、檢測電路板20以及檢測裝置40，檢測電路板20更包含：快速周邊組件互連控制晶片21、檢測邏輯控制晶片22、第一UART轉RS-232介面晶片31、第二UART轉RS-232介面晶片32、快速周邊組件互連封包切換連接器33以及檢測邏輯連接連接器34。

檢測電路板20透過快速周邊組件互連介面23插設於快速周邊組件互連插槽13，檢測電路板20的快速周邊組件互連控制晶片21與快速周邊組件互連介面23直接與透過開關24形成電性連接，檢測電路板20的檢測邏輯控制晶片22與快速周邊組件互連介面23直接與透過開關24形成電性連接，檢測邏輯控制晶片22與快速周邊組件互連控制晶片21直接與透過開關24形成電性連接，檢測電路板20的快速周邊組件互連封包切換連接器33與快速周邊組件互連控制晶片21直接與透過第一UART轉RS-232介面晶片31形成電性連接，檢測電路板20的檢測邏輯連接連接器34與檢測邏輯控制晶片22透過第二UART轉RS-232介面晶片32形成電性連接。

除此之外，檢測電路板20更包含：唯讀記憶體25、EJTAG介面26、JLINK介面27、石英振盪器28。

唯讀記憶體25與快速周邊組件互連控制晶片22形成電性連接， EJTAG介面26與快速周邊組件互連控制晶片22形成電性連接，JLINK介面27與檢測邏輯控制晶片24形成電性連接，石英振盪器28透過時脈產生器（Clock）29與快速周邊組件互連控制晶片22形成電性連接，石英振盪器28與檢測邏輯控制晶片24形成電性連接。

檢測裝置30執行有檢測程式以生成檢測訊號，檢測裝置30分別與快速周邊組件互連封包切換連接器33以及檢測邏輯連接連接器34形成電性連接，檢測程式透過UART傳輸方式透過快速周邊組件互連封包切換連接器33傳輸檢測訊號至快速周邊組件互連控制晶片21，快速周邊組件互連控制晶片21依據檢測訊號對快速周邊組件互連插槽13進行檢測並生成第一檢測結果資訊，快速周邊組件互連控制晶片21透過快速周邊組件互連封包切換連接器33對第一檢測結果資訊進行傳輸。

檢測程式透過UART傳輸方式透過檢測邏輯連接連接器34傳輸檢測訊號至檢測邏輯控制晶片22，檢測邏輯控制晶片22依據檢測訊號進行檢測控制以及進行檢測邏輯設定以對快速周邊組件互連插槽13進行檢測並生成第二檢測結果資訊，檢測邏輯控制晶片22透過檢測邏輯連接連接器34對第二檢測結果資訊傳輸至檢測程式。

值得注意的是，快速周邊組件互連插槽13進行檢測包含電源腳位檢測、PCIe傳輸速度檢測、PCIe傳輸頻寬檢測、PCIe傳輸速度切換檢測、系統管理匯流排（System Management Bus，SMBus）檢測、喚醒（WAKE）檢測、JTAG檢測、PWRBRK檢測以及CLKREQ檢測。

請參考「第3圖」所示，「第3圖」繪示為本發明快速周邊組件互連插槽檢測的電源腳位檢測示意圖。

檢測邏輯控制晶片22接收到的檢測訊號為電源腳位檢測時，檢測邏輯控制晶片22即會對快速周邊組件互連插槽13的電源腳位分別進行電壓的量測以生成第二檢測結果資訊，檢測程式會判斷第二檢測結果資訊中電源腳位所量測到的電壓是否符合PCIe所規範的電壓範圍，檢測程式即可檢測出快速周邊組件互連插槽13的電源腳位是否正常供電。

檢測邏輯控制晶片22接收到的檢測訊號為電源腳位檢測時，檢測邏輯控制晶片22即會對快速周邊組件互連插槽13的電源腳位分別進行電壓的量測以生成第二檢測結果資訊，檢測程式會判斷第二檢測結果資訊中電源腳位所量測到的電壓是否符合PCIe所規範的電壓範圍，檢測程式即可檢測出快速周邊組件互連插槽13的電源腳位是否正常供電。

快速周邊組件互連控制晶片21在檢測電路板20透過快速周邊組件互連介面21插設於快速周邊組件互連插槽13時偵測並將PCIe傳輸速度以及PCIe傳輸頻寬儲存於暫存器中，檢測邏輯控制晶片22自暫存器中取得PCIe傳輸速度以及PCIe傳輸頻寬以生成第二檢測結果，快速周邊組件互連控制晶片21依據檢測訊號控制PCIe傳輸速度的切換，並將PCIe傳輸速度切換後的PCIe的連接狀態生成為第一檢測結果，檢測程式即可檢測出快速周邊組件互連插槽13的PCIe傳輸速度、PCIe傳輸頻寬以及PCIe傳輸速度切換是否與PCIe的規範相符。

請參考「第4A圖」以及「第4B圖」所示，「第4A圖」繪示為本發明快速周邊組件互連插槽檢測的系統管理匯流排Master模式檢測示意圖；「第4B圖」繪示為本發明快速周邊組件互連插槽檢測的系統管理匯流排Slave模式檢測示意圖。

在系統管理匯流排的Master模式檢測中，檢測邏輯控制晶片22依據檢測訊號設定為I2C Master檢測狀態，檢測邏輯控制晶片22獲得主機板10上I2C裝置的位址，檢測邏輯控制晶片22會讀取或者寫入I2C位址空間，檢測程式根據I2C位址空間讀取或者寫入的成功與否判定SMBus的可用性。

在系統管理匯流排的Slave模式檢測中，僅能適用第一實施態樣，檢測程式訪問主機板的基板管理控制器（Baseboard Management Controller，BMC）或者是ICH上的SMBus控制器，藉由SMBus控制器訪問檢測邏輯控制晶片22所模擬的EEPROM，透過讀寫此EEPROM來驗證SMBus匯流排的可用性。

請參考「第5圖」所示，「第5圖」繪示為本發明快速周邊組件互連插槽檢測的喚醒檢測示意圖。

喚醒檢測包含有IO模式和Function模式，Function模式的適應場景是主機板10透過BMC讀取喚醒狀態，或者主機板10有多於一個的PCIe插槽，並且各個PCIe插槽之間的喚醒連接在一起，由第一檢測邏輯控制晶片221發出喚醒訊號，由主機板10的BMC讀取喚醒狀態或是由第二檢測邏輯控制晶片222讀取喚醒狀態，或是由第二檢測邏輯控制晶片222發出喚醒訊號，由主機板10的BMC讀取喚醒狀態或是由第一檢測邏輯控制晶片221讀取喚醒狀態藉以進行檢測。

請參考「第6圖」所示，「第6圖」繪示為本發明快速周邊組件互連插槽檢測的IO檢測模型示意圖。

JTAG包括TMS、TDI、TDO以及TCK，JTAG、PWRBRK以及CLKREQ的訊號都採用IO檢測模型，IO檢測模型請參考「第6圖」所示，即任意一個被檢測的腳位，檢測邏輯控制晶片22的IO連接到此腳位上時，檢測邏輯控制晶片22可以控制連接在這個腳位上的兩個電阻分別設定為上拉電阻以及下拉電阻。檢測邏輯控制晶片22透過控制上拉狀態、下拉狀態以及無上下拉狀態，同時讀取IO的狀態訊號，可以確定被檢測的腳位是H/L/NC狀態。

綜上所述，可知本發明與先前技術之間的差異在於快速周邊組件互連控制晶片自快速周邊組件互連介面傳輸檢測訊號以對快速周邊組件互連插槽進行檢測並生成第一檢測結果資訊，透過快速周邊組件互連插槽傳輸第一檢測結果資訊至檢測程式，檢測邏輯控制晶片自快速周邊組件互連介面傳輸檢測訊號以依據檢測訊號進行檢測控制以及進行檢測邏輯設定以對快速周邊組件互連插槽進行檢測並生成第二檢測結果資訊，透過快速周邊組件互連插槽傳輸第二檢測結果資訊至檢測程式。

藉由此一技術手段可以來解決先前技術所存在現有對標準快速周邊組件互連插槽檢測無法提供各個腳位檢測的問題，進而達成快速周邊組件互連插槽腳位各別檢測的技術功效。

雖然本發明所揭露的實施方式如上，惟所述的內容並非用以直接限定本發明的專利保護範圍。任何本發明所屬技術領域中具有通常知識者，在不脫離本發明所揭露的精神和範圍的前提下，可以在實施的形式上及細節上作些許的更動。本發明的專利保護範圍，仍須以所附的申請專利範圍所界定者為準。

10:主機板 11:中央處理器 12:記憶體 13:快速周邊組件互連插槽 20:檢測電路板 21:快速周邊組件互連控制晶片 22:檢測邏輯控制晶片 221:第一檢測邏輯控制晶片 222:第二檢測邏輯控制晶片 23:快速周邊組件互連介面 24:開關 25:唯讀記憶體 26:EJTAG介面 27:JLINK介面 28:石英振盪器 29:時脈產生器 31:第一UART轉RS-232介面晶片 32:第二UART轉RS-232介面晶片 33:快速周邊組件互連封包切換連接器 34:檢測邏輯連接連接器

第1圖繪示為本發明第一實施態樣快速周邊組件互連插槽檢測系統的系統方塊圖。 第2圖繪示為本發明第二實施態樣快速周邊組件互連插槽檢測系統的系統方塊圖。 第3圖繪示為本發明快速周邊組件互連插槽檢測的電源腳位檢測示意圖。 第4A圖繪示為本發明快速周邊組件互連插槽檢測的系統管理匯流排Master模式檢測示意圖。 第4B圖繪示為本發明快速周邊組件互連插槽檢測的系統管理匯流排Slave模式檢測示意圖。 第5圖繪示為本發明快速周邊組件互連插槽檢測的喚醒檢測示意圖。 第6圖繪示為本發明快速周邊組件互連插槽檢測的IO檢測模型示意圖。

10:主機板

11:中央處理器

12:記憶體

13:快速周邊組件互連插槽

20:檢測電路板

21:快速周邊組件互連控制晶片

22:檢測邏輯控制晶片

23:快速周邊組件互連介面

24:開關

25:唯讀記憶體

26:EJTAG介面

24:JLINK介面

28:石英振盪器

29:時脈產生器

Claims (10)

1. 一種快速周邊組件互連插槽檢測系統，其包含：一主機板，所述主機板具有一中央處理器、一記憶體、一快速周邊組件互連(Peripheral Component Interconnect Express，PCIe)插槽，一檢測程式儲存於所述記憶體中，所述中央處理器自所述記憶體加載並執行所述檢測程式以生成一檢測訊號，所述檢測程式透過所述快速周邊組件互連插槽傳輸所述檢測訊號、一第一檢測結果資訊以及一第二檢測結果資訊；一檢測電路板，所述檢測電路板透過一快速周邊組件互連介面插設於所述快速周邊組件互連插槽，所述檢測電路板更包含：一快速周邊組件互連控制晶片，所述快速周邊組件互連控制晶片與所述快速周邊組件互連介面直接與透過開關形成電性連接，自所述快速周邊組件互連介面傳輸所述檢測訊號以對所述快速周邊組件互連插槽進行檢測並生成所述第一檢測結果資訊，透過所述快速周邊組件互連插槽傳輸所述第一檢測結果資訊至所述檢測程式；及一檢測邏輯控制晶片，所述檢測邏輯控制晶片與所述快速周邊組件互連介面直接與透過開關形成電性連接，所述檢測邏輯控制晶片與所述快速周邊組件互連控制晶片直接與透過開關形成電性連接，自所述快速周邊組件互連介面傳輸所述檢測訊號以依據所述檢測訊號進行檢測控制以及進行檢測邏輯設定以對所述快速周邊組件互連插槽進行檢測並 生成所述第二檢測結果資訊，透過所述快速周邊組件互連插槽傳輸所述第二檢測結果資訊至所述檢測程式。
2. 如請求項1所述的快速周邊組件互連插槽檢測系統，其中對所述快速周邊組件互連插槽進行檢測包含電源腳位檢測、PCIe傳輸速度檢測、PCIe傳輸頻寬檢測、PCIe傳輸速度切換檢測、系統管理匯流排(System Management Bus，SMBus)檢測、喚醒(WAKE)檢測、JTAG檢測、PWRBRK檢測以及CLKREQ檢測。
3. 如請求項1所述的快速周邊組件互連插槽檢測系統，其中所述快速周邊組件互連控制晶片在所述檢測電路板透過所述快速周邊組件互連介面插設於所述快速周邊組件互連插槽時偵測並將PCIe傳輸速度以及PCIe傳輸頻寬儲存於暫存器中，所述檢測邏輯控制晶片自暫存器中取得PCIe傳輸速度以及PCIe傳輸頻寬以生成所述第二檢測結果。
4. 如請求項1所述的快速周邊組件互連插槽檢測系統，其中所述快速周邊組件互連控制晶片依據所述檢測訊號控制PCIe傳輸速度的切換，並將PCIe傳輸速度切換後的PCIe的連接狀態生成為所述第一檢測結果。
5. 如請求項1所述的快速周邊組件互連插槽檢測系統，其中所述檢測邏輯控制晶片依據所述檢測訊號將所述檢測邏輯控制晶片的輸入輸出腳位與所述快速周邊組件互連插槽需要檢測的腳位設定形成電性連接，且所述檢測邏輯控制晶片設定所述檢測邏輯控制晶片的輸入輸出腳位相連的二個電阻為上拉電阻以及下拉電阻，所述檢測邏輯控制晶片控制所述檢測邏輯控制晶片的輸入輸出腳位為上拉狀態、下拉狀態以及無上拉下拉狀態以對所述快速周邊組件互連插槽需要檢測的腳位進行檢測。
6. 一種外部連結標準插槽檢測系統，其包含：一主機板，所述主機板具有一快速周邊組件互連(Peripheral Component Interconnect Express，PCIe)插槽；一檢測電路板，所述檢測電路板透過一快速周邊組件互連介面插設於所述快速周邊組件互連插槽，所述檢測電路板更包含：一快速周邊組件互連控制晶片，所述快速周邊組件互連控制晶片與所述快速周邊組件互連介面直接與透過開關形成電性連接，接收一檢測訊號以對所述快速周邊組件互連插槽進行檢測並生成一第一檢測結果資訊；一檢測邏輯控制晶片，所述檢測邏輯控制晶片與所述快速周邊組件互連介面直接與透過開關形成電性連接，所述檢測邏輯控制晶片與所述快速周邊組件互連控制晶片直接與透過開關形成電性連接，接收所述檢測訊號以依據所述檢測訊號進行檢測控制以及進行檢測邏輯設定以對所述快速周邊組件互連插槽進行檢測並生成一述第二檢測結果資訊；一快速周邊組件互連封包切換(PCIe switch)連接器，所述快速周邊組件互連封包切換連接器與所述快速周邊組件互連控制晶片直接與透過一第一UART轉RS-232介面晶片形成電性連接，所述快速周邊組件互連封包切換連接器傳輸所述檢測訊號至所述快速周邊組件互連控制晶片，所述快速周邊組件互連封包切換連接器對所述第一檢測結果資訊進行傳輸；及 一檢測邏輯連接連接器，所述檢測邏輯連接連接器與所述檢測邏輯控制晶片透過一第二UART轉RS-232介面晶片形成電性連接，所述檢測邏輯連接連接器傳輸所述檢測訊號至所述檢測邏輯控制晶片，所述檢測邏輯連接連接器對所述第二檢測結果資訊進行傳輸；及一檢測裝置，所述檢測裝置執行有一檢測程式以生成所述檢測訊號，所述檢測裝置分別與所述快速周邊組件互連封包切換連接器以及所述檢測邏輯連接連接器形成電性連接，所述檢測程式分別透過所述快速周邊組件互連封包切換連接器以及所述檢測邏輯連接連接器傳輸所述檢測訊號，所述檢測程式透過所述快速周邊組件互連封包切換連接器傳輸所述第一檢測結果資訊，所述檢測程式透過所述檢測邏輯連接連接器傳輸所述第二檢測結果資訊。
7. 如請求項6所述的快速周邊組件互連插槽檢測系統，其中對所述快速周邊組件互連插槽進行檢測包含電源腳位檢測、PCIe傳輸速度檢測、PCIe傳輸頻寬檢測、PCIe傳輸速度切換檢測、系統管理匯流排(System Management Bus，SMBus)檢測、喚醒(WAKE)檢測、JTAG檢測、PWRBRK檢測以及CLKREQ檢測。
8. 如請求項6所述的快速周邊組件互連插槽檢測系統，其中所述快速周邊組件互連控制晶片在所述檢測電路板透過所述快速周邊組件互連介面插設於所述快速周邊組件互連插槽時偵測並將PCIe傳輸速度以及PCIe傳輸頻寬儲 存於暫存器中，所述檢測邏輯控制晶片自暫存器中取得PCIe傳輸速度以及PCIe傳輸頻寬以生成所述第二檢測結果。
9. 如請求項6所述的快速周邊組件互連插槽檢測系統，其中所述快速周邊組件互連控制晶片依據所述檢測訊號控制PCIe傳輸速度的切換，並將PCIe傳輸速度切換後的PCIe的連接狀態生成為所述第一檢測結果。
10. 如請求項6所述的快速周邊組件互連插槽檢測系統，其中所述檢測邏輯控制晶片依據所述檢測訊號將所述檢測邏輯控制晶片的輸入輸出腳位與所述快速周邊組件互連插槽需要檢測的腳位設定形成電性連接，且所述檢測邏輯控制晶片設定所述檢測邏輯控制晶片的輸入輸出腳位相連的二個電阻為上拉電阻以及下拉電阻，所述檢測邏輯控制晶片控制所述檢測邏輯控制晶片的輸入輸出腳位為上拉狀態、下拉狀態以及無上拉下拉狀態以對所述快速周邊組件互連插槽需要檢測的腳位進行檢測。

Images