TWI743591B - Resistive random access memory - Google Patents
Resistive random access memory Download PDFInfo
- Publication number
- TWI743591B TWI743591B TW108141103A TW108141103A TWI743591B TW I743591 B TWI743591 B TW I743591B TW 108141103 A TW108141103 A TW 108141103A TW 108141103 A TW108141103 A TW 108141103A TW I743591 B TWI743591 B TW I743591B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal layer
- oxygen content
- random access
- access memory
- Prior art date
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
本發明是有關於一種記憶體,且特別是有關於一種電阻式隨機存取記憶體(resistive random access memory,RRAM)。 The present invention relates to a memory, and more particularly to a resistive random access memory (RRAM).
RRAM具有操作速度快、低功耗等優點,而成為近年來廣為研究的一種非揮發性記憶體。然而,RRAM在經過多次SET/RESET循環操作後有愈來愈高的機率難以回復至高電阻狀態,使得耐久性以及數據保持(data retention)能力受到限制。因此,如何提高RRAM的耐久性以及數據保持能力為目前業界積極追求的目標。 RRAM has the advantages of fast operation speed and low power consumption, and has become a non-volatile memory that has been widely studied in recent years. However, RRAM has an increasing probability that it is difficult to return to a high resistance state after multiple SET/RESET cycle operations, which limits the durability and data retention capability. Therefore, how to improve the durability and data retention capability of RRAM is a goal that the industry is actively pursuing.
本發明提供一種電阻式隨機存取記憶體,其具有良好的耐久性、重置特性以及數據保持能力。 The present invention provides a resistive random access memory, which has good durability, reset characteristics and data retention capabilities.
本發明的電阻式隨機存取記憶體包括第一電極、第二電極、可變電阻層、第一金屬層、第二金屬層及電阻穩定層。第二電極配置於第一電極上。可變電阻層配置於第一電極與第二電極 之間。第一金屬層配置於可變電阻層與第二電極之間。第二金屬層配置於第一金屬層與第二電極之間。電阻穩定層配置於第一金屬層與第二金屬層之間。可變電阻層的氧含量高於第一金屬層的氧含量,第一金屬層的氧含量高於電阻穩定層的氧含量,且電阻穩定層的氧含量高於第二金屬層的氧含量。 The resistive random access memory of the present invention includes a first electrode, a second electrode, a variable resistance layer, a first metal layer, a second metal layer, and a resistance stabilizing layer. The second electrode is disposed on the first electrode. The variable resistance layer is disposed on the first electrode and the second electrode between. The first metal layer is disposed between the variable resistance layer and the second electrode. The second metal layer is disposed between the first metal layer and the second electrode. The resistance stabilizing layer is disposed between the first metal layer and the second metal layer. The oxygen content of the variable resistance layer is higher than the oxygen content of the first metal layer, the oxygen content of the first metal layer is higher than the oxygen content of the resistance stabilizing layer, and the oxygen content of the resistance stabilizing layer is higher than the oxygen content of the second metal layer.
基於上述,本發明所提出的電阻式隨機存取記憶體透過包括第一電極、第二電極、可變電阻層、第一金屬層、第二金屬層及電阻穩定層,其中可變電阻層的氧含量高於第一金屬層的氧含量,第一金屬層的氧含量高於電阻穩定層的氧含量,且電阻穩定層的氧含量高於第二金屬層的氧含量,藉此即使電阻式隨機存取記憶體因經過多次設置/重置循環操作而導致可變電阻層遭受破壞產生額外的氧空缺(即缺陷),當電阻式隨機存取記憶體進行重置操作時,第一金屬層中有足夠的氧離子能夠快速地進入可變電阻層,以使可變電阻層順利轉換到高電阻狀態(High Resistance State,HRS)。如此一來,本發明的電阻式隨機存取記憶體可具有良好的耐久性、重置特性以及數據保持能力。 Based on the above, the resistive random access memory proposed by the present invention includes a first electrode, a second electrode, a variable resistance layer, a first metal layer, a second metal layer, and a resistance stabilizing layer, wherein the resistance of the variable resistance layer The oxygen content is higher than the oxygen content of the first metal layer, the oxygen content of the first metal layer is higher than the oxygen content of the resistance stabilizing layer, and the oxygen content of the resistance stabilizing layer is higher than the oxygen content of the second metal layer. The random access memory undergoes multiple set/reset cycles, which causes damage to the variable resistance layer, resulting in additional oxygen vacancies (ie defects). When the resistive random access memory performs a reset operation, the first metal There are enough oxygen ions in the layer to quickly enter the variable resistance layer, so that the variable resistance layer can be smoothly converted to a high resistance state (High Resistance State, HRS). In this way, the resistive random access memory of the present invention can have good durability, reset characteristics and data retention capabilities.
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施方式,並配合所附圖式作詳細說明如下。 In order to make the above-mentioned features and advantages of the present invention more comprehensible, the following specific embodiments are described in detail in conjunction with the accompanying drawings.
100:電阻式隨機存取記憶體 100: Resistive random access memory
102:第一電極 102: first electrode
104:第二電極 104: second electrode
106:可變電阻層 106: variable resistance layer
108:第一金屬層 108: The first metal layer
110:電阻穩定層 110: Resistance stabilization layer
112:第二金屬層 112: second metal layer
114:阻擋層 114: barrier layer
圖1是依照本發明的一實施方式的電阻式隨機存取記憶體的 剖面示意圖。 FIG. 1 is a diagram of a resistive random access memory according to an embodiment of the present invention Schematic cross-section.
圖2是本發明的一實施方式的電阻式隨機存取記憶體的氧含量隨位置不同而變的分布示意圖。 2 is a schematic diagram showing the distribution of oxygen content of a resistive random access memory according to an embodiment of the present invention as a function of position.
以下將參照隨附圖式更全面地描述本發明的示範性實施方式;然而,本發明可按不同的形式體現,且不侷限於本文闡述的實施方式。 Hereinafter, exemplary embodiments of the present invention will be described more fully with reference to the accompanying drawings; however, the present invention may be embodied in different forms and is not limited to the embodiments set forth herein.
圖1是依照本發明的一實施方式的電阻式隨機存取記憶體的剖面示意圖。圖2是本發明的一實施方式的電阻式隨機存取記憶體的氧含量隨位置不同而變的分布示意圖。 FIG. 1 is a schematic cross-sectional view of a resistive random access memory according to an embodiment of the present invention. 2 is a schematic diagram showing the distribution of oxygen content of a resistive random access memory according to an embodiment of the present invention as a function of position.
請參照圖1,電阻式隨機存取記憶體100包括第一電極102、第二電極104、可變電阻層106、第一金屬層108、電阻穩定層110、第二金屬層112、以及阻擋層114。
1, the resistive random access memory 100 includes a
第一電極102的材料不受特別限制,凡導電材料均可使用。舉例而言,第一電極102的材料可以是氮化鈦(TiN)、氮化鉭(TaN)、氮化鈦鋁(TiAlN)、鈦鎢(TiW)合金、鎢(W)、釕(Ru)、鉑(Pt)、銥(Ir)、石墨或上述材料的混合物或疊層,其中較佳是氮化鈦、氮化鉭、鉑、銥、石墨或其組合。第一電極102的形成方法不受特別限制,常見者如物理氣相沉積法(PVD)或化學氣相沉積法(CVD)。第一電極102的厚度亦不受特別限制,但通常在5奈米(nm)到500奈米之間。
The material of the
第二電極104配置於第一電極102上。第二電極104的材料不受特別限制,凡導電材料均可使用。舉例而言,第二電極104的材料可以是氮化鈦(TiN)、氮化鉭(TaN)、氮化鈦鋁(TiAlN)、鈦鎢(TiW)合金、鎢(W)、釕(Ru)、鉑(Pt)、銥(Ir)、石墨或上述材料的混合物或疊層,其中較佳是氮化鈦、氮化鉭、鉑、銥、石墨或其組合。第二電極104的形成方法不受特別限制,常見者如物理氣相沉積法、化學氣相沉積法或原子層沉積法。第二電極104的厚度亦不受特別限制,但通常在5奈米到500奈米之間。
The
可變電阻層106配置於第一電極102與第二電極104之間。可變電阻層106的材料不受特別限制,只要是可以透過電壓的施予改變其自身電阻的材料都可以使用。在本實施方式中,可變電阻層106的材料例如包括氧化鉿(HfO2)、氧化鉭(Ta2O5)、氧化鈦(TiO2)、氧化鎂(MgO)、氧化鎳(NiO)、氧化鈮(Nb2O5)、氧化鋁(Al2O3)、氧化釩(V2O5)、氧化鎢(WO3)、氧化鋅(ZnO)或氧化鈷(CoO)。詳細而言,可變電阻層106可具有以下特性:當施加正偏壓於電阻式隨機存取記憶體100時,氧離子受正偏壓的吸引離開可變電阻層106而產生氧空缺(oxygen vacancy),形成絲狀物結構並呈現導通狀態,此時可變電阻層106由高電阻狀態(High Resistance State,HRS)轉換到低電阻狀態(Low Resistance State,LRS);而當施加負偏壓於電阻式隨機存取記憶體100時,會有氧離子進入可變電阻層106,使絲狀物結構斷裂並呈現非導通
狀態,此時可變電阻層106由LRS轉換到HRS。一般來說,可變電阻層106由HRS轉換到LRS稱作設置(後稱SET)操作,而可變電阻層106由LRS轉換到HRS稱作重置(後稱RESET)操作。另外,在本實施方式中,可變電阻層106的氧含量可為約75原子百分比(at%)至約100原子百分比。在一實施方式中,可變電阻層106可以透過物理氣相沈積法或化學氣相沈積法來形成。在另一實施方式中,考慮到可變電阻層106的厚度通常需限制在很薄的範圍(例如2奈米到10奈米),可以透過原子層沈積法來形成。
The
第一金屬層108配置於可變電阻層106與第二電極104之間。在本實施方式中,第一金屬層108的材料可以是和可變電阻層106相較之下更容易和氧鍵結的材料。如此一來,當電阻式隨機存取記憶體100進行SET操作時,可變電阻層106中的氧離子在受正偏壓吸引離開可變電阻層106時會進入第一金屬層108;而當電阻式隨機存取記憶體100進行RESET操作時,第一金屬層108中的氧離子會回到可變電阻層106。
The
如圖2所示,可變電阻層106的氧含量高於第一金屬層108的氧含量。在本實施方式中,第一金屬層108的氧含量可為約70原子百分比(at%)至約85原子百分比。透過第一金屬層108的氧含量介於前述範圍內,藉此提升氧離子回至可變電阻層106的能力。
As shown in FIG. 2, the oxygen content of the
在本實施方式中,第一金屬層108的材料可包括未完全氧化的金屬氧化物。換言之,第一金屬層108本身為含氧離子的
金屬層。如此一來,當電阻式隨機存取記憶體100進行RESET操作時,第一金屬層108中有足夠的氧離子可進入可變電阻層106,因為第一金屬層108中存在來自可變電阻層106的氧離子以及其本身所具有的氧離子。具體而言,在本實施方式中,第一金屬層108的材料例如可包括TiO2-x、HfO2-x或TaO2-x,其中x為0.2至0.7。
In this embodiment, the material of the
在本實施方式中,第一金屬層108的形成方法可包括以下步驟:於可變電阻層106上形成金屬材料層(未繪示)後,對所述金屬材料層摻雜氧離子。所述金屬材料層的材料可包括鈦(Ti)、鉿(Hf)或鉭(Ta)。所述金屬材料層的形成方法不受特別限制,常見者如物理氣相沉積法或化學氣相沉積法。對所述金屬材料層摻雜氧離子的方法例如是離子化金屬電漿法(ionized metal plasma,簡稱IMP)或熱擴散法。在以離子化金屬電漿法對所述金屬材料層摻雜氧離子的實施方式中,氧離子的摻雜能量為大於約7kV至小於約10kV,藉此氧離子僅摻雜至位於可變電阻層106上的所述金屬材料層,而未摻雜至可變電阻層106。在以熱擴散法對所述金屬材料層摻雜氧離子的實施方式中,製程溫度為約250℃至約400℃,摻質濃度(即氧離子濃度)為約10E3/cm2至約10E5/cm2,藉此氧離子僅摻雜至位於可變電阻層106上的所述金屬材料層,而未摻雜至可變電阻層106。
In this embodiment, the method for forming the
另外,在本實施方式中,第一金屬層108的厚度例如為約10奈米至約50奈米。透過第一金屬層108的厚度介於前述範
圍內,藉此當電阻式隨機存取記憶體100進行RESET操作時,氧離子能夠快速地進入可變電阻層106中,而提升重置特性。
In addition, in this embodiment, the thickness of the
電阻穩定層110配置於第一金屬層108與第二電極104之間。在本實施方式中,電阻穩定層110可用以阻擋第一金屬層108中的氧離子擴散至第二金屬層112(相關描述將於下文中說明),以避免電阻不穩定。在本實施方式中,電阻穩定層110的厚度例如為約0.3奈米至約10奈米。在本實施方式中,電阻穩定層110的形成方法例如是化學氣相沉積法、物理氣相沉積法或原子層沉積法。在本實施方式中,電阻穩定層110的電阻值例如是約0.5ohm至5ohm。
The
如圖2所示,第一金屬層108的氧含量高於的電阻穩定層110的氧含量。在本實施方式中,電阻穩定層110的氧含量可為約20原子百分比(at%)至約60原子百分比。透過電阻穩定層110的氧含量介於前述範圍內,藉此可控制氧離子擴散至第二金屬層112的量。在本實施方式中,電阻穩定層110的材料例如可包括金屬氮氧化物。具體而言,所述金屬氮氧化物例如包括氮氧化鉭、氮氧化鉿或氮氧化鈦。另外,在本實施方式中,電阻穩定層110的含氮量可為約30原子百分比(at%)至約50原子百分比。
As shown in FIG. 2, the oxygen content of the
第二金屬層112配置於電阻穩定層110與第二電極104之間。詳細而言,如圖1所示,第二金屬層112配置於第一金屬層108與第二電極104之間,且電阻穩定層110配置於第一金屬層108與第二金屬層112之間。
The
在本實施方式中,第二金屬層112的材料例如可包括Ta、Hf或Ti。在本實施方式中,第二金屬層112的厚度例如為約10奈米至約50奈米。在本實施方式中,第二金屬層112的形成方法例如是物理氣相沉積法。如圖2所示,電阻穩定層110的氧含量高於的第二金屬層112的氧含量。在本實施方式中,第二金屬層112的氧含量可為約10原子百分比(at%)至約40原子百分比。透過第二金屬層112的氧含量介於前述範圍內,藉此可調控第一金屬層108的氧含量。值得一提的是,在以物理氣相沉積法來形成第二金屬層112的過程中,通常仍會有氧進入,因此即使預定形成的第二金屬層112為純金屬層(例如Ta層、Hf層或Ti層),所形成的第二金屬層112仍會含有氧。
In this embodiment, the material of the
另外,在本實施方式中,第二金屬層112中的金屬的原子序(atomic number)可大於第一金屬層108中的金屬的原子序。此時,第二金屬層112中的金屬的氧親和力小於第一金屬層108中的金屬的氧親和力。如此一來,當電阻式隨機存取記憶體100進行RESET操作時,除了電阻穩定層110會阻擋第一金屬層108中的氧離子擴散至第二金屬層112外,透過材料的選擇可進一步降低第二金屬層112對氧離子的吸引。舉例而言,在一實施方式中,當第二金屬層112的材料包括Ta,則第一金屬層108的材料可為TiO2-x或HfO2-x;在另一實施方式中,當第二金屬層112的材料包括Hf,則第一金屬層108的材料可為TiO2-x。
In addition, in this embodiment, the atomic number of the metal in the
另外,如前文所述,在電阻式隨機存取記憶體100中,
可變電阻層106的氧含量高於第一金屬層108的氧含量,第一金屬層108的氧含量高於電阻穩定層110的氧含量,且電阻穩定層110的氧含量高於第二金屬層112的氧含量,藉此可變電阻層106、第一金屬層108、電阻穩定層110及第二金屬層112一起構成一氧含量梯度,如圖2所示。透過電阻式隨機存取記憶體100具有氧含量梯度,藉此當電阻式隨機存取記憶體100進行RESET操作時,第一金屬層108中的氧離子能夠快速地進入可變電阻層106,並且即使電阻式隨機存取記憶體100因經過多次SET/RESET循環操作而導致可變電阻層106遭受破壞產生額外的氧空缺(即缺陷),當電阻式隨機存取記憶體100進行RESET操作時,第一金屬層108能夠提供足夠的氧離子進入可變電阻層106,以使絲狀物結構斷裂並呈現非導通狀態,即轉換到HRS。如此一來,電阻式隨機存取記憶體100可具有良好的耐久性、重置特性以及數據保持能力。
In addition, as mentioned above, in the resistive random access memory 100,
The oxygen content of the
阻擋層114配置於第二金屬層112與第二電極104之間。在本實施方式中,阻擋層114的厚度例如為約0.5奈米至約5奈米。在本實施方式中,阻擋層114的材料例如可包括氧化鋁(Al2O3)、氧化鉿(HfO2)或氧化鋯(ZrO2)。如圖2所示,阻擋層114的氧含量高於第二金屬層112的氧含量。在一實施方式中,阻擋層114的氧含量低於電阻穩定層110的氧含量。在本實施方式中,阻擋層114的形成方法例如是化學氣相沉積法或原子沉積法。當電阻式隨機存取記憶體100進行RESET操作時,阻擋層114
會阻擋第二金屬層112中的氧離子擴散至第二電極104。
The
值得說明的是,如前文所述,在電阻式隨機存取記憶體100中,第二電極104配置於第一電極102上,可變電阻層106配置於第一電極102與第二電極104之間,第一金屬層108配置於可變電阻層106與第二電極104之間,第二金屬層112配置於第一金屬層108與第二電極104之間,電阻穩定層110配置於第一金屬層108與第二金屬層112之間,且可變電阻層106、第一金屬層108、電阻穩定層110及第二金屬層112一起構成一氧含量梯度,藉此電阻式隨機存取記憶體100不但能夠進行SET/RESET循環操作,即使電阻式隨機存取記憶體100因經過多次SET/RESET循環操作而導致可變電阻層106遭受破壞產生額外的氧空缺(即缺陷),當電阻式隨機存取記憶體100進行RESET操作時,第一金屬層108中有足夠的氧離子能夠快速地進入可變電阻層106,以使絲狀物結構斷裂並呈現非導通狀態,即轉換到HRS。如此一來,電阻式隨機存取記憶體100可具有良好的耐久性、重置特性以及數據保持能力。
It is worth noting that, as mentioned above, in the resistive random access memory 100, the
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。 Although the present invention has been disclosed in the above embodiments, it is not intended to limit the present invention. Anyone with ordinary knowledge in the relevant technical field can make some changes and modifications without departing from the spirit and scope of the present invention. The protection scope of the present invention shall be subject to those defined by the attached patent application scope.
100:電阻式隨機存取記憶體100: Resistive random access memory
102:第一電極102: first electrode
104:第二電極104: second electrode
106:可變電阻層106: variable resistance layer
108:第一金屬層108: The first metal layer
110:電阻穩定層110: Resistance stabilization layer
112:第二金屬層112: second metal layer
114:阻擋層114: barrier layer
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108141103A TWI743591B (en) | 2019-11-13 | 2019-11-13 | Resistive random access memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108141103A TWI743591B (en) | 2019-11-13 | 2019-11-13 | Resistive random access memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202119553A TW202119553A (en) | 2021-05-16 |
| TWI743591B true TWI743591B (en) | 2021-10-21 |
Family
ID=77020854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108141103A TWI743591B (en) | 2019-11-13 | 2019-11-13 | Resistive random access memory |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI743591B (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI892753B (en) * | 2024-07-16 | 2025-08-01 | 聯華電子股份有限公司 | Resistive memory cell and fabrication method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130334483A1 (en) * | 2012-06-14 | 2013-12-19 | Micron Technology, Inc. | Methods of forming resistive memory elements and related resistive memory elements, resistive memory cells, and resistive memory devices |
| US20150188039A1 (en) * | 2013-12-26 | 2015-07-02 | Intermolecular Inc. | Embedded Resistors with Oxygen Gettering Layers |
| US20150287914A1 (en) * | 2014-04-02 | 2015-10-08 | Winbond Electronics Corp. | Resistive random access memory and method of fabricating the same |
-
2019
- 2019-11-13 TW TW108141103A patent/TWI743591B/en active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130334483A1 (en) * | 2012-06-14 | 2013-12-19 | Micron Technology, Inc. | Methods of forming resistive memory elements and related resistive memory elements, resistive memory cells, and resistive memory devices |
| US20150188039A1 (en) * | 2013-12-26 | 2015-07-02 | Intermolecular Inc. | Embedded Resistors with Oxygen Gettering Layers |
| US20150287914A1 (en) * | 2014-04-02 | 2015-10-08 | Winbond Electronics Corp. | Resistive random access memory and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202119553A (en) | 2021-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9177996B2 (en) | Method for forming ReRAM chips operating at low operating temperatures | |
| US8212232B2 (en) | Resistance changing device and method for fabricating the same | |
| US7943920B2 (en) | Resistive memory structure with buffer layer | |
| TWI559518B (en) | Resistive random access memory and method of fabricating the same | |
| US8951829B2 (en) | Resistive switching in memory cells | |
| US8637413B2 (en) | Nonvolatile resistive memory element with a passivated switching layer | |
| JP6000328B2 (en) | Resistance variable random access memory and manufacturing method thereof | |
| US9343523B2 (en) | Selector device using low leakage dielectric MIMCAP diode | |
| US9018037B1 (en) | Vertical oxide-oxide interface for forming-free, low power and low variability RRAM devices | |
| US11925129B2 (en) | Multi-layer selector device and method of fabricating the same | |
| CN112909159B (en) | resistive random access memory | |
| TW201638946A (en) | Resistive random access memory | |
| TWI743591B (en) | Resistive random access memory | |
| CN105024011B (en) | Resistive random access memory and manufacturing method thereof | |
| US11152566B2 (en) | Resistive random access memory | |
| KR102072091B1 (en) | Resistance Random Access Memory with Selector Device | |
| US20200343306A1 (en) | Rram-based crossbar array circuits | |
| KR20190110504A (en) | Resistance-change memory and method for switching the same | |
| CN105684148A (en) | Memristors with dopant-compensated switching | |
| CN105006518B (en) | Resistive random access memory and manufacturing method thereof | |
| CN106206936A (en) | Resistive random access memory | |
| TWI792423B (en) | Resistive random access memory and fabrication method for resistive random access memory |