[go: up one dir, main page]

TWI743045B - 陰影修整線邊緣粗糙度減低 - Google Patents

陰影修整線邊緣粗糙度減低 Download PDF

Info

Publication number
TWI743045B
TWI743045B TW105125221A TW105125221A TWI743045B TW I743045 B TWI743045 B TW I743045B TW 105125221 A TW105125221 A TW 105125221A TW 105125221 A TW105125221 A TW 105125221A TW I743045 B TWI743045 B TW I743045B
Authority
TW
Taiwan
Prior art keywords
layer
etching
silicon
mask
metal
Prior art date
Application number
TW105125221A
Other languages
English (en)
Other versions
TW201717260A (zh
Inventor
湯姆 A 坎伯
魯道夫 P 小貝倫
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW201717260A publication Critical patent/TW201717260A/zh
Application granted granted Critical
Publication of TWI743045B publication Critical patent/TWI743045B/zh

Links

Images

Classifications

    • H10P76/4088
    • H10D64/01302
    • H10P14/6514
    • H10P14/69215
    • H10P14/69433
    • H10P50/242
    • H10P50/267
    • H10P50/283
    • H10P50/285
    • H10P50/287
    • H10P50/691
    • H10P50/692
    • H10P50/73
    • H10P76/20
    • H10P76/2043
    • H10P76/405
    • H10P76/4083
    • H10P76/4085

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

一種用於蝕刻一蝕刻層的方法係加以提供,該蝕刻層係在一基板上方的一堆疊中,其中該蝕刻層係在一遮罩層下方,該遮罩層係在一圖案化的有機遮罩下方。該堆疊及基板係置放在電漿腔室內的一支座上。一矽基層係在該堆疊上方原位沉積。該矽基層係加以蝕刻,以在該圖案化的有機遮罩的側面上形成矽基側壁或間隔層。該遮罩層係相對於該矽基側壁或間隔層選擇性地加以蝕刻,其中,該選擇性地蝕刻該遮罩層的步驟底切該矽基側壁或間隔層。該蝕刻層係相對於該遮罩層選擇性地加以蝕刻。該堆疊及基板係自該支座及該電漿腔室加以移除。

Description

陰影修整線邊緣粗糙度減低
本揭示內容關於半導體裝置的形成。更具體而言,本揭示內容關於需要蝕刻特徵部之半導體裝置的形成。
在半導體晶圓處理期間,在蝕刻期間不同的電漿製程可加以使用。
此背景敘述係未被承認為習知技術。
為實現上述內容且根據本揭示內容之目的,提供一種用於蝕刻一蝕刻層的方法,該蝕刻層係在一基板上方的一堆疊中,其中該蝕刻層係在一遮罩層下方,該遮罩層係在一圖案化的有機遮罩下方。該堆疊及基板係置放在電漿腔室內的一支座上。一矽基層係在該堆疊上方原位沉積。該矽基層係加以蝕刻,以在該圖案化的有機遮罩的側面上形成矽基側壁或間隔層。該遮罩層係相對於該矽基側壁或間隔層選擇性地加以蝕刻,其中,該選擇性地蝕刻該遮罩層的步驟底切該矽基側壁或間隔層。該蝕刻層係相對於該遮罩層選擇性地加以蝕刻。該堆疊及基板係自該支座及該電漿腔室加以移除。
在另一種表現形式中,提供一種用於蝕刻基於矽或基於金屬之蝕刻層的方法,該基於矽或基於金屬之蝕刻層係在一基板上方的一堆疊中,其中該蝕刻層係在一碳基遮罩層下方,該碳基遮罩層係在一圖案化的有機遮罩下方。該堆疊及基板係置放在電漿腔室內的一支座上。一矽基層係在該堆疊上方原位沉積。該矽基層係加以蝕刻,以在該圖案化的有機遮罩的側面上形成矽基側壁或間隔層。該碳基遮罩層係相對於該矽基側壁或間隔層、及該基於矽或基於金屬之蝕刻層選擇性地加以蝕刻,其中,該選擇性地蝕刻該碳基遮罩層的步驟底切該矽基側壁或間隔層,且包含將基於氧的蝕刻氣體流進該電漿腔室,自該基於氧的蝕刻氣體形成電漿,及停止該基於氧的蝕刻氣體之流動。該基於矽或基於金屬之蝕刻層係相對於該遮罩層選擇性地加以蝕刻,且同時移除該矽基側壁。該堆疊及基板係自該支座及該電漿腔室加以移除。
這些及其他特徵將以下列實施方式結合下列附圖描述更多細節。
本揭示內容現將參照如隨附圖式中所說明的幾個較佳實施例詳細描述。在以下說明中,為了提供本揭示內容的透徹理解,說明許多具體細節。然而,顯然地,對於熟習本項技術之人士而言,本揭示內容可不具有某些或全部這些具體細節而加以實施。另一方面,為了不要不必要地模糊本揭示內容,未詳細說明眾所周知的製程步驟及/或結構。
為了便於理解,圖1係一實施例的高階流程圖。一堆疊係置放在電漿腔室內的基板支座上(步驟104),該堆疊具有圖案化之有機遮罩,該圖案化的有機遮罩係在遮罩層之上,該遮罩層係在蝕刻層之上,該蝕刻層係在子層之上。矽基層係在堆疊之上加以沉積(步驟108)。該矽基層係加以蝕刻(步驟112),在圖案化的遮罩周圍形成間隔層。該遮罩層相對於矽基層係選擇性地加以蝕刻(步驟116),同時底切該間隔層及修整該遮罩層。該蝕刻層係選擇性地加以蝕刻(步驟120)。該子層係選擇性地加以蝕刻(步驟124)。該堆疊係自電漿腔室加以移除(步驟128)。   實例
在本發明之一實施方式的示例中,堆疊係置放在電漿腔室內的基板支座上(步驟104)。圖2A係堆疊200的橫剖面圖,堆疊200具有基板204,該基板204係配置在一個以上中間層208下方,該一個以上中間層208係配置在子層212下方,該子層212係配置在蝕刻層216下方,該蝕刻層216係配置在遮罩層220下方,該遮罩層220係配置在圖案化的有機遮罩224下方。在此示例中,圖案化的有機遮罩224係光阻遮罩,遮罩層220係由有機材料製成的底部抗反射塗層(BARC),蝕刻層216係由矽基材料製成的介電抗反射塗層(DARC),而子層212係碳層。較佳是,BARC的遮罩層220係可單獨使用氧電漿加以蝕刻的材料,而DARC的蝕刻層216係無法單獨由氧電漿加以蝕刻的材料。
圖案化的有機遮罩224具有底腳,此增加圖案化的有機遮罩224之線邊緣粗糙度(LER)。圖3A係圖案化的有機遮罩224之線的俯視圖。該線具有高頻線邊緣粗糙度304和低頻線邊緣粗糙度308。
圖4示意性地說明電漿處理系統400的例子,該電漿處理腔室400根據本發明的一實施例可用以執行對蝕刻層216蝕刻的製程。電漿處理系統400包含具有電漿處理腔室404於其中的電漿反應器402。由匹配網路408調諧的電漿電源供應器406將功率供應至位於電力窗(power window)412附近的變壓器耦合電漿(TCP)線圈410,以在電漿處理腔室404內藉由提供感應耦合功率產生電漿414。TCP線圈(上功率源)410可配置成在電漿處理腔室404之內產生均勻的擴散輪廓。例如,TCP線圈410可配置成在電漿414中產生環形功率分布。電力窗412係設置成使TCP線圈410與電漿處理腔室404分開,且同時允許能量從TCP線圈410通至電漿處理腔室404。由匹配網路418調諧的晶圓偏電壓電源供應器416將功率提供至電極420以設定在基板204上的偏電壓,該基板204係由電極420加以支撐。控制器424針對電漿電源供應器406、及晶圓偏電壓電源供應器416設定數值。
電漿電源供應器406及晶圓偏電壓電源供應器416可配置成以特定射頻(諸如13.56 MHz、27 MHz、2 MHz、400 kHz、或其組合)加以操作。為了達到期望的製程效能,可適當地選擇電漿電源供應器406及晶圓偏電壓電源供應器416的尺寸以供應一範圍的功率。例如:在本發明的一實施例中,電漿電源供應器406可供應在50至5000 W範圍內的功率,而晶圓偏電壓電源供應器416可供應在20至2000 V範圍內的偏電壓。此外,TCP線圈410及/或電極420可由二個以上子線圈或子電極構成,該等子線圈或子電極可藉由單一電源供應器加以供電或藉由多個電源供應器加以供電。
如圖4所示,電漿處理系統400進一步包含氣體源/氣體供應機構430。該氣體源/氣體供應機構430將氣體提供至氣體入口432。處理氣體及副產物係經由壓力控制閥442及幫浦444自電漿處理腔室404加以移除,該壓力控制閥442及幫浦444亦用以維持在電漿處理腔室404之內的特定壓力。氣體源/氣體供應機構430及幫浦444係由控制器424加以控制。由Lam Research Corp. of Fremont, CA生產的Kiyo可用以實現實施例。
圖5係顯示電腦系統500的高階方塊圖,此電腦系統500係適合用於實現本發明實施例中使用的控制器424。此電腦系統可具有從積體電路、印刷電路板、及小型手持裝置上至大型超級電腦的許多實體形式。電腦系統500包含一個以上處理器502,且進一步可包含電子顯示裝置504(用於顯示圖形、文字、及其他資料)、主記憶體506(例如隨機存取記憶體(RAM))、儲存裝置508(例如硬磁碟驅動機)、可移除式儲存裝置510(例如光碟驅動機)、使用者介面裝置512(例如鍵盤、觸控螢幕、鍵板(keypads)、滑鼠或其他指向裝置等)、及通訊介面514(例如無線網路介面)。通訊介面514允許軟體及資料經由一連結而在電腦系統500與外部裝置之間傳輸。此系統亦可包含通訊設施516(例如通訊匯流排、交越條(cross-over bar)、或網路),上述裝置/模組係連接至該通訊設施516。
經由通訊介面514傳輸的資訊可為訊號的形式,諸如能夠經由通訊連結而被通訊介面514接收的電子、電磁、光學、或其他訊號,該通訊連結攜帶訊號且可使用電線或電纜、光纖、電話線、行動電話連結、射頻連結、及/或其他通訊通道加以實現。在使用此種通訊介面的情況下,吾人預期在執行上述方法步驟期間,一個以上處理器502可從網路接收資訊,或可將資訊輸出至網路。此外,本發明之方法實施例可僅在處理器上執行,或可透過諸如網際網路的網路與遠端處理器(其分擔一部分的處理)結合加以執行。
術語「非暫時性電腦可讀媒體」係通常用以意指媒體,諸如主記憶體、輔助記憶體、可移除式儲存裝置、及儲存裝置,諸如硬碟、快閃記憶體、磁碟機記憶體、CD-ROM、及其他形式的永久記憶體,且不應被理解為涵蓋諸如載波或訊號的暫時性標的。電腦碼的例子包含諸如藉由編譯器產生的機器碼,及包含較高階碼的檔案,該較高階的碼係藉由使用解譯器的電腦加以執行。電腦可讀媒體亦可為電腦碼,該電腦碼藉由包含在載波中的電腦資料訊號加以傳送,且表示由處理器可執行之指令的序列。
矽基層係在堆疊之上原位沉積(步驟108)。較佳是,矽基層係保形層。在此示例中,矽基層係氧化矽。用於形成保形氧化矽層之配方的示例提供SiCl4 和O2 ,或在其他實施例中提供SiF4 和O2
圖2B係在保形氧化矽層228已在堆疊200上方沉積之後,堆疊200的橫剖面圖。圖3B係在保形氧化矽層228已在堆疊上方沉積之後,線的俯視圖。一些LER係藉由氧化矽層228的保形沉積加以降低。
矽基層228係加以蝕刻以形成矽基側壁(步驟112)。較佳是,蝕刻係較垂直的,且相對於矽基層228的垂直表面蝕刻矽基層228的水平表面,以形成矽基側壁或間隔層232,如圖2C所示。用於蝕刻矽基層之配方的示例可包含一者以上下列氣體及電漿:HBr、Cl2 、CF4 、CH2 F2 、SF6 、CHF3 、O2 、H2 、NH3 、或NF3
圖2C係在矽基層已開通並形成側壁間隔層232及凹進BARC遮罩層220之後,堆疊200的橫剖面圖。圖3C係在矽基層已加以蝕刻形成矽基側壁232之後,線的俯視圖。圖案化的有機遮罩224之頂部係加以曝露。
遮罩層係相對於矽基側壁選擇性地加以蝕刻,使得矽基側壁係加以底切(步驟116),且底遮罩層220係少許修整,如圖2D所示。示例配方將使氧氣從氣體源430流進電漿腔室。氧氣係形成為電漿。遮罩層220係加以蝕刻且橫向修整以底切矽基側壁232,此曝露圖案化的有機遮罩224之底腳。此藉由將圖案化的有機遮罩224之凸塊和殘留的底腳縮減而降低線邊緣粗糙度。圖案化的有機遮罩224在間隔層之內係亦部分地加以蝕刻。氧氣的流動係接著停止。遮罩層220和圖案化的有機遮罩224已加以修整以底切矽基側壁232。圖案化的有機遮罩224之頂部已部分地被蝕刻掉。圖3D係在遮罩層已選擇性地加以蝕刻之後,線的俯視圖。由於這是俯視圖,所以未顯示底切。
Si基蝕刻層216係相對於遮罩層220選擇性地加以蝕刻(步驟120)。使用的氣體可包含下列其中一者以上:HBr、Cl2 、CF4 、CH2 F2 、SF6 、CHF3 、O2 、H2 、NH3 、或NF3 。圖2E係在蝕刻層216已選擇性地加以蝕刻之後,堆疊200的橫剖面圖。
圖3E係在蝕刻層216已選擇性地加以蝕刻之後,線的俯視圖。由於蝕刻層216和矽基側壁皆為基於矽的,所以矽側壁係在蝕刻層216的蝕刻期間被蝕刻掉。此留下遮罩層220和圖案化的有機遮罩224,以作為用於將蝕刻層216蝕刻的遮罩。由於選擇性蝕刻遮罩層220的步驟底切矽基側壁,且蝕刻圖案化的有機遮罩224之底腳,所以降低由圖案化的有機遮罩224之底腳引起的線邊緣粗糙度。因此,由蝕刻層216形成的線之LER係加以降低,如圖3E所示。
在一些實施例中,蝕刻層216係用作遮罩以蝕刻子層212(步驟124)。在此示例中,子層212是碳基層。基於氧的電漿係加以使用,以相對於蝕刻層216選擇性地蝕刻子層212。
圖2F係在蝕刻子層212之後,堆疊的橫剖面圖。圖3F係在蝕刻子層212之後,線的俯視圖。在此示例中,由於圖案化的有機遮罩、遮罩層、和子層212係皆基於碳的,所以子層212的蝕刻移除遮罩層和圖案化的有機遮罩。
在各種實施例中,後續步驟可移除蝕刻層、及/或蝕刻一個以上中間層208、及/或蝕刻基板204。堆疊200係自基板支座和電漿腔室加以移除(步驟128)。
此實施例降低高頻和低頻LER兩者。此實施例係原位製程。在此實施例中形成的間隔層係用以保護線側壁及允許底切,以曝露轉移的光阻底腳和粗糙度。此曝露允許在間隔層下方的修整或底腳拉回。縮減或修整回復底腳移除LER。大凸塊將更曝露且因而將具有更大程度的拉回或修整。此實施例亦降低線寬粗糙度和側壁粗糙度。
在不同的實施例中,矽基層可為氧化矽、或氮化矽、或其組合。較佳是,有機材料係碳基材料及碳基材料的有機材料。較佳是,碳基材料係使用氧電漿加以蝕刻。在另一實施例中,矽基側壁係在選擇性地蝕刻遮罩層之後及在選擇性地蝕刻蝕刻層之前加以移除。
雖然本發明已由幾個較佳的實施例加以描述,但仍存在變更、置換、及各種替代等同物,其皆落入本發明的範疇之內。亦應注意有許多替代的方式實施本發明的方法及裝置。因此,下列隨附申請專利範圍意欲被解釋為包含落入本發明的真實精神及範圍內的所有這些變更、置換及各種替代等同物。
200‧‧‧堆疊 204‧‧‧基板 208‧‧‧中間層 212‧‧‧子層 216‧‧‧蝕刻層 220‧‧‧遮罩層 224‧‧‧圖案化的有機遮罩 228‧‧‧氧化矽層(矽基層) 232‧‧‧間隔層(矽基側壁) 304‧‧‧高頻線邊緣粗糙度 308‧‧‧低頻線邊緣粗糙度 400‧‧‧電漿處理系統 402‧‧‧電漿反應器 404‧‧‧電漿處理腔室 406‧‧‧電漿電源供應器 408‧‧‧匹配網路 410‧‧‧TCP線圈 412‧‧‧電力窗 414‧‧‧電漿 416‧‧‧晶圓偏電壓電源供應器 418‧‧‧匹配網路 420‧‧‧電極 424‧‧‧控制器 430‧‧‧氣體源/氣體供應機構 432‧‧‧氣體入口 442‧‧‧壓力控制閥 444‧‧‧幫浦 500‧‧‧電腦系統 502‧‧‧處理器 504‧‧‧顯示裝置 506‧‧‧記憶體 508‧‧‧儲存裝置 510‧‧‧可移除式儲存裝置 512‧‧‧使用者介面裝置 514‧‧‧通訊介面 516‧‧‧通訊設施
在隨附圖式的圖中,本發明係以示例為目的而不是以限制為目的加以說明,且其中類似的參考數字係關於相似的元件,且其中:
圖1係可在實施例中使用的處理之高階流程圖。
圖2A-F係根據實施例處理之堆疊的示意橫剖面圖。
圖3A-F係根據實施例處理之堆疊的線之俯視圖。
圖4係可在實行實施例中使用的電漿處理腔室之示意圖。
圖5說明一電腦系統,該電腦系統係適合用於實現在實施例中使用的控制器。

Claims (8)

  1. 一種用於蝕刻基於矽或基於金屬之蝕刻層的方法,該基於矽或基於金屬之蝕刻層係在一基板上方的一堆疊中,其中該蝕刻層係在一碳基遮罩層下方,該碳基遮罩層係在一圖案化的有機遮罩下方,該方法包含:將該堆疊及基板置放在一電漿腔室內的一支座上;在該堆疊上方原位沉積一矽基層,其中該矽基層係一基於氧化矽或基於氮化矽的層;蝕刻該矽基層以在該圖案化的有機遮罩的側面上形成矽基側壁或間隔層;相對於該矽基側壁或間隔層、及該基於矽或基於金屬之蝕刻層選擇性地蝕刻該碳基遮罩層,其中,該選擇性地蝕刻該碳基遮罩層的步驟底切該矽基側壁或間隔層,且包含;將基於氧的蝕刻氣體流進該電漿腔室;自該基於氧的蝕刻氣體形成電漿;以及停止該基於氧的蝕刻氣體之流動;相對於該碳基遮罩層選擇性地蝕刻該基於矽或基於金屬之蝕刻層,且同時移除該矽基側壁;以及自該支座及該電漿腔室移除該堆疊及基板。
  2. 如申請專利範圍第1項之用於蝕刻基於矽或基於金屬之蝕刻層的方法,其中,該選擇性地蝕刻該碳基遮罩層的步驟相對於該基於矽或基於金屬之蝕刻層選擇性地蝕刻該碳基遮罩層。
  3. 如申請專利範圍第2項之用於蝕刻基於矽或基於金屬之蝕刻層的方法,其中,該碳基遮罩層係一BARC層。
  4. 如申請專利範圍第3項之用於蝕刻基於矽或基於金屬之蝕刻層的方法,其中,該基於矽或基於金屬之蝕刻層係在一子層之上,該方法進一步包含在蝕刻該基於矽或基於金屬之蝕刻層之後蝕刻該子層的步驟。
  5. 如申請專利範圍第4項之用於蝕刻基於矽或基於金屬之蝕刻層的方法,其中,該基於矽或基於金屬之蝕刻層係一DARC層。
  6. 如申請專利範圍第5項之用於蝕刻基於矽或基於金屬之蝕刻層的方法,其中,該圖案化的有機遮罩係一光阻遮罩。
  7. 如申請專利範圍第6項之用於蝕刻基於矽或基於金屬之蝕刻層的方法,其中,該電漿腔室係一感應耦合電漿腔室。
  8. 如申請專利範圍第1項之用於蝕刻基於矽或基於金屬之蝕刻層的方法,其中該矽基層係氧化矽層或氮化矽層。
TW105125221A 2015-08-13 2016-08-09 陰影修整線邊緣粗糙度減低 TWI743045B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/826,088 2015-08-13
US14/826,088 US9711359B2 (en) 2015-08-13 2015-08-13 Shadow trim line edge roughness reduction

Publications (2)

Publication Number Publication Date
TW201717260A TW201717260A (zh) 2017-05-16
TWI743045B true TWI743045B (zh) 2021-10-21

Family

ID=57996096

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125221A TWI743045B (zh) 2015-08-13 2016-08-09 陰影修整線邊緣粗糙度減低

Country Status (3)

Country Link
US (1) US9711359B2 (zh)
KR (1) KR102658744B1 (zh)
TW (1) TWI743045B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102626483B1 (ko) * 2018-03-01 2024-01-17 램 리써치 코포레이션 반도체 프로세싱을 위한 실리콘-기반 증착
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753266B1 (en) * 2001-04-30 2004-06-22 Advanced Micro Devices, Inc. Method of enhancing gate patterning properties with reflective hard mask
US20070196980A1 (en) * 2006-02-22 2007-08-23 Micron Technology, Inc. Line edge roughness reduction
US20100173498A1 (en) * 2006-03-09 2010-07-08 Micron Technology, Inc. Trim process for critical dimension control for integrated circuits
US20110256727A1 (en) * 2010-04-14 2011-10-20 Asm Genitech Korea Ltd. Method of forming semiconductor patterns
TWI430367B (zh) * 2009-09-02 2014-03-11 積水化學工業股份有限公司 An etching method containing a silicon film
TWI450332B (zh) * 2011-06-15 2014-08-21 東京威力科創股份有限公司 電漿蝕刻方法
TWI469212B (zh) * 2008-03-27 2015-01-11 Tokyo Electron Ltd Plasma etching method
TWI475612B (zh) * 2011-02-08 2015-03-01 東京威力科創股份有限公司 電漿蝕刻方法
US20150102465A1 (en) * 2013-10-10 2015-04-16 The Board Of Trustees Of The Leland Stanford Junior University Material quality, suspended material structures on lattice-mismatched substrates

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135419B2 (en) 2002-09-16 2006-11-14 Intel Corporation Line edge roughness reduction
KR20080034234A (ko) * 2006-10-16 2008-04-21 삼성전자주식회사 반도체 장치의 미세 패턴 형성 방법
KR100818653B1 (ko) * 2006-11-01 2008-04-01 주식회사 하이닉스반도체 반도체소자의 게이트 형성 방법
US8262920B2 (en) * 2007-06-18 2012-09-11 Lam Research Corporation Minimization of mask undercut on deep silicon etch
US8664125B2 (en) * 2011-12-23 2014-03-04 Tokyo Electron Limited Highly selective spacer etch process with reduced sidewall spacer slimming

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753266B1 (en) * 2001-04-30 2004-06-22 Advanced Micro Devices, Inc. Method of enhancing gate patterning properties with reflective hard mask
US20070196980A1 (en) * 2006-02-22 2007-08-23 Micron Technology, Inc. Line edge roughness reduction
US7459363B2 (en) * 2006-02-22 2008-12-02 Micron Technology, Inc. Line edge roughness reduction
US20100173498A1 (en) * 2006-03-09 2010-07-08 Micron Technology, Inc. Trim process for critical dimension control for integrated circuits
TWI469212B (zh) * 2008-03-27 2015-01-11 Tokyo Electron Ltd Plasma etching method
TWI430367B (zh) * 2009-09-02 2014-03-11 積水化學工業股份有限公司 An etching method containing a silicon film
US20110256727A1 (en) * 2010-04-14 2011-10-20 Asm Genitech Korea Ltd. Method of forming semiconductor patterns
TWI475612B (zh) * 2011-02-08 2015-03-01 東京威力科創股份有限公司 電漿蝕刻方法
TWI450332B (zh) * 2011-06-15 2014-08-21 東京威力科創股份有限公司 電漿蝕刻方法
US20150102465A1 (en) * 2013-10-10 2015-04-16 The Board Of Trustees Of The Leland Stanford Junior University Material quality, suspended material structures on lattice-mismatched substrates

Also Published As

Publication number Publication date
TW201717260A (zh) 2017-05-16
US9711359B2 (en) 2017-07-18
US20170047224A1 (en) 2017-02-16
KR102658744B1 (ko) 2024-04-17
KR20170020231A (ko) 2017-02-22

Similar Documents

Publication Publication Date Title
TWI758404B (zh) 氫活化原子層蝕刻
TWI735522B (zh) 混合式階梯蝕刻
CN107919264B (zh) 有关有机掩模的用于选择性地蚀刻氧化硅的方法
TW200527532A (en) Method of preventing damage to porous low-K materials during resist stripping
CN111418046B (zh) 氧化硅氮化硅堆叠件阶梯式蚀刻
TWI786101B (zh) 蝕刻後處理以預防圖案崩塌
US9673057B2 (en) Method for forming stair-step structures
TWI743045B (zh) 陰影修整線邊緣粗糙度減低
TWI768026B (zh) 用於半導體處理之矽基沉積
US9997366B2 (en) Silicon oxide silicon nitride stack ion-assisted etch
KR102626483B1 (ko) 반도체 프로세싱을 위한 실리콘-기반 증착
TWI576909B (zh) 絕緣層上矽蝕刻
KR20140015203A (ko) 트랜치/비아 cd 축소 및 튜닝 방법