[go: up one dir, main page]

TWI741870B - 資料整併方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

資料整併方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TWI741870B
TWI741870B TW109139185A TW109139185A TWI741870B TW I741870 B TWI741870 B TW I741870B TW 109139185 A TW109139185 A TW 109139185A TW 109139185 A TW109139185 A TW 109139185A TW I741870 B TWI741870 B TW I741870B
Authority
TW
Taiwan
Prior art keywords
data
physical
physical unit
mapping information
valid data
Prior art date
Application number
TW109139185A
Other languages
English (en)
Other versions
TW202219946A (zh
Inventor
葉志剛
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW109139185A priority Critical patent/TWI741870B/zh
Priority to US17/113,122 priority patent/US11455243B2/en
Application granted granted Critical
Publication of TWI741870B publication Critical patent/TWI741870B/zh
Publication of TW202219946A publication Critical patent/TW202219946A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0833—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means in combination with broadcast means (e.g. for invalidation or updating)
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1048—Scalability
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

本發明的範例實施例提供一種資料整併方法，其用於包括多個實體單元的可複寫式非揮發性記憶體模組。所述方法包括：啟動第一資料整併操作，並從所述實體單元中選擇用以執行所述第一資料整併操作的至少一第一實體單元與執行第二資料整併操作的至少一第二實體單元；在所述第一資料整併操作中，從所述可複寫式非揮發性記憶體模組中讀取第一映射資訊，並根據所述第一映射資訊將從所述至少一第一實體單元中收集的第一有效資料複製到所述實體單元中的至少一第三實體單元；在所述第一資料整併操作中，根據所述第一映射資訊識別所述至少一第二實體單元中的第二有效資料；以及啟動所述第二資料整併操作，將從所述至少一第二實體單元中收集的所述第二有效資料複製到所述實體單元中的至少一第四實體單元。

Description

資料整併方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種快閃記憶體技術，且特別是有關於一種資料整併方法、記憶體儲存裝置及記憶體控制電路單元。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
當記憶體儲存裝置出廠時，記憶體儲存裝置中一部分的實體單元會被配置為多個閒置實體單元，以使用此些閒置實體單元來儲存新資料。在使用一段時間後，記憶體儲存裝置中的閒置實體單元的數目會逐漸減少。記憶體儲存裝置可藉由資料整併 程序(或稱為垃圾收集程序)將有效資料從多個來源節點複製到回收節點(亦稱為目標節點)並抹除屬於來源節點的實體單元以釋放出新的閒置實體單元。
一般來說，在每一次的資料整併程序中，皆需要存取記載來源節點的多個實體單元所映射之邏輯單元的管理資訊(例如映射資訊)的表格以識別出有效資料。然而，當存在大量管理資訊需要被存取時，將會增加記憶體儲存裝置的存取次數並導致記憶體儲存裝置的整體效能下降。
本發明提供一種資料整併方法、記憶體儲存裝置及記憶體控制電路單元，可改善上述問題，並有效減少在資料整併程序中對於記憶體儲存裝置的存取次數。
本發明的範例實施例提供一種資料整併方法，其用於可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組包括多個實體單元。所述資料整併方法包括：啟動第一資料整併操作，並從所述實體單元中選擇用以執行所述第一資料整併操作的至少一第一實體單元與執行第二資料整併操作的至少一第二實體單元；在所述第一資料整併操作中，從所述可複寫式非揮發性記憶體模組中讀取第一映射資訊，並根據所述第一映射資訊將從所述至少一第一實體單元中收集的第一有效資料複製到所述實體單元中的至少一第三實體單元；在所述第一資料整併操作 中，根據所述第一映射資訊識別所述至少一第二實體單元中的第二有效資料；以及啟動所述第二資料整併操作，將從所述至少一第二實體單元中收集的所述第二有效資料複製到所述實體單元中的至少一第四實體單元。
在本發明的一範例實施例中，所述第二資料整併操作是在所述第一資料整併操作結束後啟動。
在本發明的一範例實施例中，根據所述第一映射資訊將從所述至少一第一實體單元中收集的所述第一有效資料複製到所述實體單元中的所述至少一第三實體單元之後的步驟包括：更新所述第一映射資訊，其中在所述第一資料整併操作中，根據所述第一映射資訊識別所述至少一第二實體單元中的所述第二有效資料的步驟包括：根據更新的所述第一映射資訊識別所述至少一第二實體單元中的所述第二有效資料。
在本發明的一範例實施例中，在所述第一資料整併操作中，根據所述第一映射資訊識別所述至少一第二實體單元中的所述第二有效資料的步驟包括：根據所識別的所述第二有效資料記錄有效資料位址表，其中所述有效資料位址表用以反應出所述至少一第二實體單元中的所述第二有效資料的儲存位址。
在本發明的一範例實施例中，將從所述至少一第二實體單元中收集的所述第二有效資料複製到所述實體單元中的至少一第四實體單元的步驟包括：根據所述有效資料位址表將所述至少一第二實體單元中的所述第二有效資料複製到所述至少一第四實 體單元。
在本發明的一範例實施例中，在所述第二資料整併操作中，不執行識別所述至少一第二實體單元中至少部分的所述第二有效資料的操作。
在本發明的一範例實施例中，在所述第一資料整併操作中，根據所述第一映射資訊所識別的所述至少一第二實體單元中的所述第二有效資料僅包括所述第二有效資料的第一部分，其中在所述第二資料整併操作中，從所述可複寫式非揮發性記憶體模組中讀取第二映射資訊，並根據所述第二映射資訊識別所述至少一第二實體單元中的所述第二有效資料的第二部分，其中所述第一映射資訊的邏輯至實體映射範圍不包含所述第二映射資訊的邏輯至實體映射範圍。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述可複寫式非揮發性記憶體模組包括多個實體單元。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以啟動第一資料整併操作，並從所述實體單元中選擇用以執行第一資料整併操作的至少一第一實體單元與執行第二資料整併操作的至少一第二實體單元，所述記憶體控制電路單元更用以在所述第一資料整併操作中，從所述可複寫式非揮發性記憶體模組中讀取第一映射資訊，並根據所述第 一映射資訊將從所述至少一第一實體單元中收集的第一有效資料複製到所述實體單元中的至少一第三實體單元，所述記憶體控制電路單元更用以在所述第一資料整併操作中，根據所述第一映射資訊識別所述至少一第二實體單元中的第二有效資料，以及所述記憶體控制電路單元更用以啟動所述第二資料整併操作，將從所述至少一第二實體單元中收集的所述第二有效資料複製到所述實體單元中的至少一第四實體單元。
在本發明的一範例實施例中，所述第二資料整併操作是在所述第一資料整併操作結束後啟動。
在本發明的一範例實施例中，根據所述第一映射資訊將從所述至少一第一實體單元中收集的所述第一有效資料複製到所述實體單元中的所述至少一第三實體單元之後的操作包括：更新所述第一映射資訊，其中在所述第一資料整併操作中，根據所述第一映射資訊識別所述至少一第二實體單元中的所述第二有效資料的操作包括：根據更新的所述第一映射資訊識別所述至少一第二實體單元中的所述第二有效資料。
在本發明的一範例實施例中，在所述第一資料整併操作中，根據所述第一映射資訊識別所述至少一第二實體單元中的所述第二有效資料的操作包括：根據所識別的所述第二有效資料記錄一有效資料位址表，其中所述有效資料位址表用以反應出所述至少一第二實體單元中的所述第二有效資料的儲存位址。
在本發明的一範例實施例中，將從所述至少一第二實體 單元中收集的所述第二有效資料複製到所述實體單元中的至少一第四實體單元的操作包括：根據所述有效資料位址表將所述至少一第二實體單元中的所述第二有效資料複製到所述至少一第四實體單元。
在本發明的一範例實施例中，在所述第二資料整併操作中，所述記憶體控制電路單元不執行識別所述至少一第二實體單元中至少部分的所述第二有效資料的操作。
在本發明的一範例實施例中，在所述第一資料整併操作中，根據所述第一映射資訊所識別的所述至少一第二實體單元中的所述第二有效資料僅包括所述第二有效資料的第一部分，其中在所述第二資料整併操作中，所述記憶體控制電路單元從所述可複寫式非揮發性記憶體模組中讀取第二映射資訊，並根據所述第二映射資訊識別所述至少一第二實體單元中的所述第二有效資料的第二部分，其中所述第一映射資訊的邏輯至實體映射範圍不包含所述第二映射資訊的邏輯至實體映射範圍。
本發明的範例實施例另提供一種記憶體控制電路單元，其用於控制可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個實體單元。所述記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面與所述記憶體介面。所述記憶體管理電路用以啟動第一資料整併操作， 並從所述實體單元中選擇用以執行第一資料整併操作的至少一第一實體單元與執行第二資料整併操作的至少一第二實體單元，所述記憶體管理電路更用以在所述第一資料整併操作中，從所述可複寫式非揮發性記憶體模組中讀取第一映射資訊，並根據所述第一映射資訊將從所述至少一第一實體單元中收集的第一有效資料複製到所述實體單元中的至少一第三實體單元，所述記憶體管理電路更用以在所述第一資料整併操作中，根據所述第一映射資訊識別所述至少一第二實體單元中的第二有效資料，以及所述記憶體管理電路更用以啟動所述第二資料整併操作，將從所述至少一第二實體單元中收集的所述第二有效資料複製到所述實體單元中的至少一第四實體單元。
在本發明的一範例實施例中，所述第二資料整併操作是在所述第一資料整併操作結束後啟動。
在本發明的一範例實施例中，根據所述第一映射資訊將從所述至少一第一實體單元中收集的所述第一有效資料複製到所述實體單元中的所述至少一第三實體單元之後的操作包括：更新所述第一映射資訊，其中在所述第一資料整併操作中，根據所述第一映射資訊識別所述至少一第二實體單元中的所述第二有效資料的操作包括：根據更新的所述第一映射資訊識別所述至少一第二實體單元中的所述第二有效資料。
在本發明的一範例實施例中，所述在所述第一資料整併操作中，根據所述第一映射資訊識別所述至少一第二實體單元中 的所述第二有效資料的操作包括：根據所識別的所述第二有效資料記錄有效資料位址表，其中所述有效資料位址表用以反應出所述至少一第二實體單元中的所述第二有效資料的儲存位址。
在本發明的一範例實施例中，將從所述至少一第二實體單元中收集的所述第二有效資料複製到所述實體單元中的至少一第四實體單元的操作包括：根據所述有效資料位址表將所述至少一第二實體單元中的所述第二有效資料複製到所述至少一第四實體單元。
在本發明的一範例實施例中，在所述第二資料整併操作中，所述記憶體管理電路不執行識別所述至少一第二實體單元中至少部分的所述第二有效資料的操作。
在本發明的一範例實施例中，在所述第一資料整併操作中，根據所述第一映射資訊所識別的所述至少一第二實體單元中的所述第二有效資料僅包括所述第二有效資料的第一部分，其中在所述第二資料整併操作中，所述記憶體管理電路從所述可複寫式非揮發性記憶體模組中讀取第二映射資訊，並根據所述第二映射資訊識別所述至少一第二實體單元中的所述第二有效資料的第二部分，其中所述第一映射資訊的邏輯至實體映射範圍不包含所述第二映射資訊的邏輯至實體映射範圍。
基於上述，記憶體管理電路在一個資料整併操作中，在目前的資料整併操作中預先選擇下一個資料整併操作中的來源節點，由此可在此資料整併操作中的來源節點所映射的映射資訊包 含下一個資料整併操作中的來源節點的映射資訊時，預先識別所述來源節點之有效資料，使下一個資料整併操作中存取來源節點所使用的邏輯至實體映射表的讀取操作可被省略。由此可有效地減少資料整併操作中記憶體儲存裝置的存取次數，進而提升記憶體儲存裝置的整體運作效能。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、30:記憶體儲存裝置
11、31:主機系統
110:系統匯流排
111:處理器
112:隨機存取記憶體
113:唯讀記憶體
114:資料傳輸介面
12:輸入/輸出(I/O)裝置
20:主機板
201:隨身碟
202:記憶卡
203:固態硬碟
204:無線記憶體儲存裝置
205:全球定位系統模組
206:網路介面卡
207:無線傳輸裝置
208:鍵盤
209:螢幕
210:喇叭
32:SD卡
33:CF卡
34:嵌入式儲存裝置
341:嵌入式多媒體卡
342:嵌入式多晶片封裝儲存裝置
402:連接介面單元
404:記憶體控制電路單元
406:可複寫式非揮發性記憶體模組
502:記憶體管理電路
504:主機介面
506:記憶體介面
508:錯誤檢查與校正電路
510:緩衝記憶體
512:電源管理電路
601:儲存區
602:閒置區
603:儲存區
610(0)~610(C)、710(0)~710(3)、720(0)、810(0)~810(3)、810(4)~810(7)、820(0):實體單元
612(0)~612(D):邏輯單元
GC1、GC2:資料整併操作
S1~S4:階段
T0~T4、T5、T6:邏輯至實體映射表
T0'~T4'、T5'、T6':更新的邏輯至實體映射表
S801:步驟(啟動第一資料整併操作，並從可複寫式非揮發性記憶體模組中的實體單元中選擇用以執行所述第一資料整併操作的至少一第一實體單元與執行第二資料整併操作的至少一第二實體單元)
S803:步驟(在所述第一資料整併操作中，從所述可複寫式非揮發性記憶體模組中讀取第一映射資訊，並根據所述第一映射資訊將從所述至少一第一實體單元中收集的第一有效資料複製到所述實體單元中的至少一第三實體單元)
S805:步驟(在所述第一資料整併操作中，根據所述第一映射資訊識別所述至少一第二實體單元中的第二有效資料)
S807:步驟(啟動所述第二資料整併操作，將從所述至少一第二實體單元中收集的所述第二有效資料複製到所述實體單元中的至少一第四實體單元)
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。
圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。
圖7A與圖7B是根據本發明的一範例實施例所繪示的資料整併操作的示意圖。
圖8是根據本發明的一範例實施例所繪示的資料整併方法的流程圖。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory,RAM)112、唯讀記憶體(read only memory,ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸 介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive,SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication,NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System,GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發 明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的安全數位(Secure Digital,SD)卡32、小型快閃(Compact Flash,CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card,eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package,eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
連接介面單元402用以將記憶體儲存裝置10耦接至主機系統11。記憶體儲存裝置10可透過連接介面單元402與主機系統11通訊。在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面 (Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、SD介面標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage,UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell,SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階 記憶胞(Quad Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體 中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte,B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504及記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令， 並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路502的操作時，等同於說明記憶體控制電路單元404的操作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體 寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或記憶胞群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路502還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。
主機介面504是耦接至記憶體管理電路502。記憶體管理電路502可透過主機介面504與主機系統11通訊。主機介面504可用以接收與識別主機系統11所傳送的指令與資料。例如，主機系統11所傳送的指令與資料可透過主機介面504來傳送至記憶體管理電路502。此外，記憶體管理電路502可透過主機介面504將資料傳送至主機系統11。在本範例實施例中，主機介面504是 相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路502要存取可複寫式非揮發性記憶體模組406，記憶體介面506會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路502產生並且透過記憶體介面506傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元404還包括錯誤檢查與校正電路508、緩衝記憶體510與電源管理電路512。
錯誤檢查與校正電路508是耦接至記憶體管理電路502 並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路508會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code,ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路508會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
緩衝記憶體510是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路512是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
在一範例實施例中，圖4的可複寫式非揮發性記憶體模組406亦稱為快閃(flash)記憶體模組，記憶體控制電路單元404亦稱為用於控制快閃記憶體模組的快閃記憶體控制器，及/或圖5的記憶體管理電路502亦稱為快閃記憶體管理電路。
圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。
請參照圖6，記憶體管理電路502可將可複寫式非揮發性 記憶體模組406的實體單元610(0)~610(C)邏輯地分組至儲存區601、閒置(spare)區602及系統區603。儲存區601中的實體單元610(0)~610(A)儲存有資料。例如，儲存區601中的實體單元610(0)~610(A)可儲存有效(valid)資料與無效(invalid)資料。閒置區602中的實體單元610(A+1)~610(B)尚未用來儲存資料(例如有效資料)。系統區603中的實體單元610(B+1)~610(C)用以儲存系統資料，例如邏輯至實體映射表、壞塊管理表、裝置型號或其他類型的管理資料。
記憶體管理電路502可從閒置區602的實體單元610(A+1)~610(B)中選擇一個實體單元並且將來自主機系統11或來自儲存區601中至少一實體單元的資料儲存至所選的實體單元中。同時，所選的實體單元會被關聯至儲存區601。此外，在抹除儲存區601中的某一個實體單元後，所抹除的實體單元會被重新關聯至閒置區602。
在本範例實施例中，屬於儲存區601的每一個實體單元亦稱為非閒置(non-spare)實體單元，而屬於閒置區602的每一個實體單元亦稱為閒置實體單元。在本範例實施例中，一個實體單元是指一個實體抹除單元。然而，在另一範例實施例中，一個實體單元亦可以包含多個實體抹除單元。
記憶體管理電路502可配置邏輯單元612(0)~612(D)以映射儲存區601中的實體單元610(0)~610(A)。在本範例實施例中，每一個邏輯單元是指一個邏輯位址。然而，在另一範例實施例中， 一個邏輯單元也可以是指一個邏輯程式化單元、一個邏輯抹除單元或者由多個連續或不連續的邏輯位址組成。此外，邏輯單元612(0)~612(D)中的每一者可被映射至一或多個實體單元。須注意的是，記憶體管理電路502可不配置映射至系統區603的邏輯單元，以防止儲存於系統區603的系統資料被使用者修改。
記憶體管理電路502會將邏輯單元與實體單元之間的映射資訊(亦稱為邏輯至實體映射資訊)記錄於至少一邏輯至實體映射表。此映射資訊可反映儲存區601中的某一個實體單元與某一個邏輯單元之間的映射關係。邏輯至實體映射表是儲存於系統區603的實體單元610(B+1)~610(C)中。記憶體管理電路502可根據此邏輯至實體映射表來執行對於記憶體儲存裝置10的資料存取操作。例如，記憶體管理電路502可根據某一個邏輯至實體映射表獲得儲存區601中的某一個實體單元與某一個邏輯單元之間的映射關係。記憶體管理電路502可根據此映射關係存取此實體單元。
在本範例實施例中，有效資料是屬於某一個邏輯單元的最新資料，而無效資料則不是屬於任一個邏輯單元的最新資料。例如，若主機系統11將一筆新資料儲存至某一邏輯單元而覆蓋掉此邏輯單元原先儲存的舊資料(即，更新屬於此邏輯單元的資料)，則儲存至儲存區601中的此筆新資料即為屬於此邏輯單元的最新資料並且會被標記為有效，而被覆蓋掉的舊資料可能仍然儲存在儲存區601中但被標記為無效。
在本範例實施例中，若屬於某一邏輯單元的資料被更 新，則此邏輯單元與儲存有屬於此邏輯單元之舊資料的實體單元之間的映射關係會被移除，並且此邏輯單元與儲存有屬於此邏輯單元之最新資料的實體單元之間的映射關係會被建立。然而，在另一範例實施例中，若屬於某一邏輯單元的資料被更新，則此邏輯單元與儲存有屬於此邏輯單元之舊資料的實體單元之間的映射關係仍可被維持。
當記憶體儲存裝置10出廠時，屬於閒置區602的實體單元的總數會是一個預設數目(例如，30)。在記憶體儲存裝置10的運作中，越來越多的實體單元會被從閒置區602選擇並且被關聯至儲存區601以儲存資料(例如，來自主機系統11的使用者資料)。因此，屬於閒置區602的實體單元的總數可隨著記憶體儲存裝置10的使用而逐漸減少。
在記憶體儲存裝置10的運作中，記憶體管理電路502可持續更新屬於閒置區602的實體單元的總數。記憶體管理電路502可根據閒置區602中實體單元的數目(即，閒置實體單元的總數)執行資料整併操作。例如，記憶體管理電路502可判斷屬於閒置區602的實體單元的總數是否小於或等於一個門檻值(亦稱為第一門檻值)。此第一門檻值例如是2或者更大的值(例如，10)，本發明不加以限制。若屬於閒置區602的實體單元的總數小於或等於第一門檻值，記憶體管理電路502可執行資料整併操作。在一範例實施例中，資料整併操作亦稱為垃圾收集(garbage collection)操作。
在資料整併操作中，記憶體管理電路502可從儲存區601中選擇至少一個實體單元作為來源節點。記憶體管理電路502可將有效資料從所選擇的實體單元(即來源節點)複製到作為回收節點的至少一個實體單元。用來儲存所複製之有效資料的實體單元(即回收節點)是從閒置區602中選擇並且會被關聯至儲存區601。若某一個實體單元所儲存的有效資料皆已被複製至回收節點，則此實體單元可被抹除並且被關聯至閒置區602。在一範例實施例中，將某一個實體單元從儲存區601重新關聯回閒置區602的操作(或抹除某一個實體單元的操作)亦稱為釋放一個閒置實體單元。藉由執行資料整併操作，一或多個閒置實體單元會被釋放並且使得屬於閒置區602的實體單元的總數逐漸增加。
在開始執行資料整併操作後，若屬於閒置區602之實體單元符合一特定條件，資料整併操作可被停止。例如，記憶體管理電路502可判斷屬於閒置區602的實體單元的總數是否大於或等於一個門檻值(以下亦稱為第二門檻值)。例如，第二門檻值可以大於第一門檻值。若屬於閒置區602的實體單元的總數大於或等於第二門檻值，記憶體管理電路502可停止資料整併操作。須注意的是，停止資料整併操作是指結束當前執行中的資料整併操作。在停止一個資料整併操作之後，若屬於閒置區602的實體單元的總數再次小於或等於第一門檻值，則下一個資料整併操作可再次被執行，以釋放新的閒置實體單元。
特別是，在本發明範例實施例中，在一個資料整併操作 中，不僅會選擇此次資料整併操作(亦稱為第一資料整併操作)之作為來源節點的實體單元(亦稱為至少一第一實體單元)，還會預先選擇下一個資料整併操作(亦稱為第二資料整併操作)中之作為來源節點的實體單元(亦稱為至少一第二實體單元)，由此可在第一資料整併操作中的至少一第一實體單元所映射之邏輯單元的映射資訊包含第二資料整併操作中的至少一第二實體單元之邏輯單元的映射資訊時，在第一資料整併操作中同步識別出至少一第二實體單元中的有效資料。當進入第二資料整併操作時(例如，在結束第一資料整併操作之後，若屬於閒置區602的實體單元的總數再次小於或等於第一門檻值時)，則可省去從可複寫式非揮發性記憶體模組中讀取至少一第二實體單元的映射資訊的步驟，直接將所識別出的至少一第二實體單元中的有效資料直接複製到目標節點，由此達到在資料整併程序中減少對於記憶體儲存裝置的存取次數。以下將參照圖7A與圖7B來更詳細地說明本發明的資料整併方法。
圖7A與圖7B是根據本發明的一範例實施例所繪示的資料整併操作的示意圖。
請先參照圖7A，一個資料整併操作例如包括第一階段S1~第四階段S4，其中第一階段S1為選擇來源節點與目標節點的步驟、第二階段S2為識別有效資料的步驟、第三階段S3為複製資料的步驟以及第四階段S4為更新映射資訊的步驟。在本發明範例實施例的資料整併操作中，記憶體管理電路502會在啟動一個資料整併操作GC1(亦稱為第一資料整併操作GC1)後的第一階段 S1中，從可複寫式非揮發性記憶體模組406中選擇用以執行此第一資料整併操作的至少一實體單元(亦稱為至少一第一實體單元)與執行下一個資料整併操作GC2(亦稱為第二資料整併操作GC2)的至少一實體單元(亦稱為至少一第二實體單元)。例如，在此範例實施例中，記憶體管理電路502選擇至少一第一實體單元710(0)~710(3)作為第一資料整併操作GC1的來源節點，以及選擇至少一第二實體單元810(0)~810(3)作為第二資料整併操作GC2的來源節點。必須瞭解的是，本發明並不限制記憶體管理電路502所選擇的作為來源節點的實體單元的數目，例如，在另一範例實施例中，所選擇的至少一第一實體單元與至少一第二實體單元可分別大於或小於4個。
接著，在第一資料整併操作GC1的第二階段S2中，記憶體管理電路502會從可複寫式非揮發性記憶體模組406中讀取映射資訊(亦稱為第一映射資訊)，在此，第一映射資訊例如是包含至少一第一實體單元710(0)~710(3)之邏輯至實體映射資訊的邏輯至實體映射表T0~T4。並且，記憶體管理電路502會根據此些邏輯至實體映射表T0~T4識別至少一第一實體單元710(0)~710(3)中的有效資料(亦稱為第一有效資料)。
在第一資料整併操作GC1的第三階段S3中，記憶體管理電路502會根據邏輯至實體映射表T0~T4將從至少一第一實體單元710(0)~710(3)中收集的第一有效資料複製到作為目標節點的至少一實體單元720(0)(亦稱為至少一第三實體單元720(0))。必須 瞭解的是，本發明並不限制記憶體管理電路502在第一階段S1所選擇的作為目標節點的實體單元的數目，例如，所選擇的至少一第三實體單元可大於1個。
在至少一第一實體單元710(0)~710(3)中的第一有效資料被複製到至少一實體單元720(0)之後，由於對應於至少一第一實體單元710(0)~710(3)的邏輯單元的資料已更動，因此在第一資料整併操作GC1的第四階段S4中，記憶體管理電路502會更新第一映射資訊(即，邏輯至實體映射表T0~T4)，例如，邏輯至實體映射表T0~T4被更新為邏輯至實體映射表T0'~T4'。
需注意的是，在第一資料整併操作GC1中，記憶體管理電路502還會根據第一映射資訊識別下一個資料整併操作(即，第二資料整併操作GC2)之來源節點的至少一第二實體單元810(0)~810(3)中的有效資料(亦稱為第二有效資料)。例如，在此範例實施例中，記憶體管理電路502是在第一資料整併操作GC1的第四階段S4中，根據更新的第一映射資訊(即，邏輯至實體映射表T0'~T4')識別至少一第二實體單元810(0)~810(3)中的第二有效資料。然而，本發明並不限於此，記憶體管理電路502亦可以在第一資料整併操作GC1的其他的階段中識別作為第二資料整併操作GC2之來源節點的至少一第二實體單元810(0)~810(3)中的第二有效資料。例如，在另一範例實施例中，記憶體管理電路502可在第一資料整併操作GC1的第二階段S2中，根據邏輯至實體映射表T0~T4識別至少一第一實體單元710(0)~710(3)中的第一有效 資料的同時，根據邏輯至實體映射表T0~T4識別至少一第二實體單元810(0)~810(3)中的第二有效資料。
特別是，在此範例實施例中，由於上述記憶體管理電路502在第一資料整併操作GC1的第二階段S2中，所讀取的包含至少一第一實體單元710(0)~710(3)之邏輯至實體映射資訊的第一映射資訊亦包含識別至少一第二實體單元810(0)~810(3)中第二有效資料所需的所有的邏輯至實體映射資訊。因此，記憶體管理電路502根據邏輯至實體映射表T0~T4或更新的邏輯至實體映射表T0'~T4'即可識別出至少一第二實體單元810(0)~810(3)中所有的有效資料(即，第二有效資料)。具體而言，記憶體管理電路502會將所識別的第二有效資料的儲存位址記錄於一有效資料位址表。換言之，有效資料位址表用以反應出至少一第二實體單元810(0)~810(3)中的第二有效資料的儲存位址。
請繼續參照圖7A，記憶體管理電路502在第一資料整併操作GC1結束後，進入下一個資料整併操作(即，第二資料整併操作GC2)時，即可直接根據在第一資料整併操作GC1中所識別的第二有效資料，將從至少一第二實體單元810(0)~810(3)中收集的第二有效資料複製到作為來源節點的至少一實體單元(亦稱為至少一第四實體單元)。更詳細地說，在第二資料整併操作GC2的第一階段S1中的至少一第二實體單元810(0)~810(3)為在第一資料整併操作GC1中所預先選擇的來源節點，並且在此範例實施例中，由於在第一資料整併操作GC1中所記錄的有效資料位址表記錄有 至少一第二實體單元810(0)~810(3)中的所有的有效資料(即，第二有效資料)，因此記憶體管理電路502在第二資料整併操作GC2的第三階段S3中，可僅根據此有效資料位址表將至少一第二實體單元810(0)~810(3)中的第二有效資料直接複製到至少一第四實體單元820(0)。由此可知，在此第二資料整併操作GC2中，用以識別來源節點之有效資料的第二階段S2可被省去，亦即，記憶體管理電路502不需執行識別至少一第二實體單元810(0)~810(3)中的第二有效資料的操作。換言之，透過本發明的資料整併方法可達到在一個資料整併操作中，不需執行讀取作為目前資料整併操作之來源節點的實體單元的邏輯至實體映射表以識別有效資料的操作，由此可確實地減少在資料整併操作中對於記憶體儲存裝置的存取次數。
更具體而言，在圖7A的範例實施例的情況中，記憶體管理電路502在第一資料整併操作GC1所讀取的至少一第一實體單元710(0)~710(3)的第一映射資訊(即，邏輯至實體映射表T0~T4)的邏輯至實體映射範圍包含第二資料整併操作GC2的至少一第二實體單元810(0)~810(3)中所有有效資料(即，第二有效資料)所對應的邏輯至實體映射資訊的範圍。因此，在第二資料整併操作GC2中原本需讀取的5個邏輯至實體映射表的操作可完全被省略。在另一範例實施例中，倘若記憶體管理電路502在第一資料整併操作GC1所讀取的至少一第一實體單元的邏輯至實體映射表的數量為100個，而此100個邏輯至實體映射表中的80個邏輯至實體映 射表可用於識別第二資料整併操作GC2的至少一第二實體單元中所有的有效資料，則透過本發明的資料整併方法可達到在一個資料整併操作(例如，第二資料整併操作GC2)中省略從可複寫式非揮發性記憶體模組406讀取80個邏輯至實體映射表的操作，由此減少在資料整併操作中對於記憶體儲存裝置的存取次數。
在本發明的另一範例實施例中，說明在一個資料整併操作中所讀取的來源節點之實體單元的映射資訊僅亦包含下一個資料整併操作中來源節點之實體單元的一部分的映射資訊的情況。請參照圖7B，記憶體管理電路502在啟動第一資料整併操作GC1後的第一階段S1中，從可複寫式非揮發性記憶體模組406中選擇用以執行此第一資料整併操作的至少一第一實體單元710(0)~710(3)與執行下一個資料整併操作GC2(即，第二資料整併操作GC2)的至少一第二實體單元810(4)~810(7)。類似地，在此範例實施例中，本發明亦不限制記憶體管理電路502所選擇的作為來源節點的實體單元的數目。
接著，在第一資料整併操作GC1的第二階段S2中，記憶體管理電路502會從可複寫式非揮發性記憶體模組406中讀取包含至少一第一實體單元710(0)~710(3)之邏輯至實體映射資訊的第一映射資訊，例如，第一映射資訊包括邏輯至實體映射表T0~T4。並且，記憶體管理電路502會根據此些邏輯至實體映射表T0~T4識別至少一第一實體單元710(0)~710(3)中的第一有效資料。
在第一資料整併操作GC1的第三階段S3中，記憶體管理電路502會根據邏輯至實體映射表T0~T4將從至少一第一實體單元710(0)~710(3)中收集的第一有效資料複製到作為目標節點的至少一第三實體單元720(0)。在此，本發明亦不限制記憶體管理電路502所選擇的作為目標節點的實體單元的數目。在至少一第一實體單元710(0)~710(3)中的第一有效資料被複製到至少一實體單元720(0)之後，由於對應於至少一第一實體單元710(0)~710(3)的邏輯單元的資料已更動，因此在第一資料整併操作GC1的第四階段S4中，記憶體管理電路502會將邏輯至實體映射表T0~T4更新為邏輯至實體映射表T0'~T4'。
在此範例實施例中，上述記憶體管理電路502在第一資料整併操作GC1的第二階段S2中，所讀取的包含至少一第一實體單元710(0)~710(3)之邏輯至實體映射資訊的第一映射資訊僅包含識別至少一第二實體單元810(4)~810(7)中第二有效資料的一部分(亦稱為第一部分)所需的邏輯至實體映射資訊。例如，在第一資料整併操作GC1的第四階段S4中，記憶體管理電路502根據更新的邏輯至實體映射表T1'、T2'、T4'可識別出至少一第二實體單元810(4)~810(7)中第二有效資料的第一部分，並且記憶體管理電路502會將所識別的第二有效資料的第一部分的儲存位址記錄於有效資料位址表。在此，有效資料位址表用以反應出至少一第二實體單元810(4)~810(7)中的第二有效資料的第一部分的儲存位址。
請繼續參照圖7B，在第一資料整併操作GC1結束後，進入下一個資料整併操作(即，第二資料整併操作GC2)時，由於在第一資料整併操作GC1中所記錄的有效資料位址表僅記錄有至少一第二實體單元810(4)~810(7)中的有第二有效資料的第一部分，因此在第二資料整併操作GC2的第三階段S2中，記憶體管理電路502會從可複寫式非揮發性記憶體模組406中讀取對應至少一第二實體單元810(4)~810(7)的映射資訊(亦稱為第二映射資訊)，在此，第二映射資訊僅包含識別至少一第二實體單元810(4)~810(7)中第二有效資料的另一部分(亦稱為第二部分)所需的邏輯至實體映射資訊，例如邏輯至實體映射表T5、T6。換言之，由於第一映射資訊僅包含識別至少一第二實體單元810(4)~810(7)中第二有效資料的第一部分所需的邏輯至實體映射資訊，因此上述第一映射資訊的邏輯至實體映射範圍不包含第二映射資訊的邏輯至實體映射範圍。此外，在此範例實施例中，第二有效資料的第一部分與第二有效資料的第二部分的總和為至少一第二實體單元810(4)~810(7)中所有的有效資料。
之後，在第二資料整併操作GC2的第三階段S3中，記憶體管理電路502可根據上述有效資料位址表與從邏輯至實體映射表T5、T6，將至少一第二實體單元810(4)~810(7)中的所有的有效資料(即，第二有效資料的第一部分與第二有效資料的第二部分)複製到至少一第四實體單元820(0)，並且類似地，在第二資料整併操作GC2的第三階段S4中，記憶體管理電路502會更新第二 映射資訊(即，邏輯至實體映射表T5、T6)，例如，邏輯至實體映射表T5、T6被更新為邏輯至實體映射表T5'、T6'。
基於上述可知，可用以識別至少一第二實體單元810(4)~810(7)中的第二有效資料的邏輯至實體映射表包括5個邏輯至實體映射表T1、T2、T4、T5、T6(或者邏輯至實體映射表T1'、T2'、T4'、T5、T6)，其中邏輯至實體映射表T1、T2、T4(或者邏輯至實體映射表T1'、T2'、T4')中屬於第二有效資料之第一部分的邏輯至實體映射資訊已在第一資料整併操作GC1中被記錄於有效資料位址表中。因此在第二資料整併操作GC2的第二階段S2中原本需讀取的5個邏輯至實體映射表的操作可被省略為僅讀取2個邏輯至實體映射表，由此可相對地減少在資料整併操作中對於記憶體儲存裝置的存取次數。
在另一範例實施例中，倘若記憶體管理電路502在第一資料整併操作GC1所讀取的至少一第一實體單元的邏輯至實體映射表的數量為100個，而此100個邏輯至實體映射表中的60個邏輯至實體映射表可用於識別第二資料整併操作GC2的至少一第二實體單元中有效資料的一部分，且至少一第二實體單元中有效資料的另一部分尚需由另外40個邏輯至實體映射表來識別，則透過本發明的資料整併方法可達到在一個資料整併操作(例如，第二資料整併操作GC2)中省略從可複寫式非揮發性記憶體模組406中讀取60個邏輯至實體映射表的操作，即，所需讀取之邏輯至實體映射表的數目(40)可少於在此資料整併操作中原本所需讀取之邏輯 至實體映射表的數目(100)的一半以上，由此減少在資料整併操作中對於記憶體儲存裝置的存取次數。
透過本發明的資料整併操作中的在一個資料整併操作中預先選擇下一個資料整併操作中來源節點並預先識別所述來源節點之有效資料的機制，可有效減少在資料整併操作中需要載入的邏輯至實體映射表的數目，進而減少記憶體管理電路執行資料整併操作的次數。由此可有效減少對圖4的可複寫式非揮發性記憶體模組406的存取次數，更提升記憶體儲存裝置的整體運作效能。
圖8是根據本發明的一範例實施例所繪示的資料整併方法的流程圖。請參照圖8，在步驟S801中，記憶體管理電路502啟動第一資料整併操作，並從可複寫式非揮發性記憶體模組中的實體單元中選擇用以執行所述第一資料整併操作的至少一第一實體單元與執行第二資料整併操作的至少一第二實體單元。在步驟S803中，記憶體管理電路502在所述第一資料整併操作中，從所述可複寫式非揮發性記憶體模組中讀取第一映射資訊，並根據所述第一映射資訊將從所述至少一第一實體單元中收集的第一有效資料複製到所述實體單元中的至少一第三實體單元。在步驟S805中，記憶體管理電路502在所述第一資料整併操作中，根據所述第一映射資訊識別所述至少一第二實體單元中的第二有效資料。在步驟S807中，記憶體管理電路502啟動所述第二資料整併操作，將從所述至少一第二實體單元中收集的所述第二有效資料複製到所述實體單元中的至少一第四實體單元。
然而，圖8中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖8中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖8的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，在本發明的範例實施例中，提出的資料整併方法、記憶體儲存裝置與記憶體控制電路單元，透過在目前的資料整併操作中預先選擇下一個資料整併操作中的來源節點並預先識別所述來源節點之有效資料，使下一個資料整併操作中存取來源節點所使用的邏輯至實體映射表的讀取操作可被省略。如此一來，資料整併操作中記憶體儲存裝置的存取次數可被有效減少，進而延長記憶體儲存裝置的使用壽命。特別是，在來源節點所對應的邏輯至實體映射表的數目龐大且與前一次的資料整併操作所使用的邏輯至實體映射表重複率高的情況下，透過本發明的資料整併方法，可減少在資料整併操作中需要載入的邏輯至實體映射表的數目與記憶體管理電路執行資料整併操作的次數，進而提升記憶體儲存裝置的整體運作效能。
S801:步驟(啟動第一資料整併操作，並從可複寫式非揮發性記憶體模組中的實體單元中選擇用以執行所述第一資料整併操作的至少一第一實體單元與執行第二資料整併操作的至少一第二實體單元)
S803:步驟(在所述第一資料整併操作中，從所述可複寫式非 揮發性記憶體模組中讀取第一映射資訊，並根據所述第一映射資訊將從所述至少一第一實體單元中收集的第一有效資料複製到所述實體單元中的至少一第三實體單元)
S805:步驟(在所述第一資料整併操作中，根據所述第一映射資訊識別所述至少一第二實體單元中的第二有效資料)
S807:步驟(啟動所述第二資料整併操作，將從所述至少一第二實體單元中收集的所述第二有效資料複製到所述實體單元中的至少一第四實體單元)

Claims (21)

  1. 一種資料整併方法，用於一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元，該資料整併方法包括： 啟動一第一資料整併操作，並從該些實體單元中選擇用以執行該第一資料整併操作的至少一第一實體單元與執行一第二資料整併操作的至少一第二實體單元； 在該第一資料整併操作中，從該可複寫式非揮發性記憶體模組中讀取一第一映射資訊，並根據該第一映射資訊將從該至少一第一實體單元中收集的第一有效資料複製到該些實體單元中的至少一第三實體單元； 在該第一資料整併操作中，根據該第一映射資訊識別該至少一第二實體單元中的第二有效資料；以及 啟動該第二資料整併操作，將從該至少一第二實體單元中收集的該第二有效資料複製到該些實體單元中的至少一第四實體單元。
  2. 如請求項1所述的資料整併方法，其中該第二資料整併操作是在該第一資料整併操作結束後啟動。
  3. 如請求項1所述的資料整併方法，其中根據該第一映射資訊將從該至少一第一實體單元中收集的該第一有效資料複製到該些實體單元中的該至少一第三實體單元之後的步驟包括： 更新該第一映射資訊， 其中在該第一資料整併操作中，根據該第一映射資訊識別該至少一第二實體單元中的該第二有效資料的步驟包括： 根據更新的該第一映射資訊識別該至少一第二實體單元中的該第二有效資料。
  4. 如請求項1所述的資料整併方法，其中在該第一資料整併操作中，根據該第一映射資訊識別該至少一第二實體單元中的該第二有效資料的步驟包括： 根據所識別的該第二有效資料記錄一有效資料位址表，其中該有效資料位址表用以反應出該至少一第二實體單元中的該第二有效資料的儲存位址。
  5. 如請求項4所述的資料整併方法，其中將從該至少一第二實體單元中收集的該第二有效資料複製到該些實體單元中的至少一第四實體單元的步驟包括： 根據該有效資料位址表將該至少一第二實體單元中的該第二有效資料複製到該至少一第四實體單元。
  6. 如請求項1所述的資料整併方法，其中在該第二資料整併操作中， 不執行識別該至少一第二實體單元中至少部分的該第二有效資料的操作。
  7. 如請求項1所述的資料整併方法，其中在該第一資料整併操作中，根據該第一映射資訊所識別的該至少一第二實體單元中的該第二有效資料僅包括該第二有效資料的一第一部分， 其中在該第二資料整併操作中，從該可複寫式非揮發性記憶體模組中讀取一第二映射資訊，並根據該第二映射資訊識別該至少一第二實體單元中的該第二有效資料的一第二部分， 其中該第一映射資訊的邏輯至實體映射範圍不包含該第二映射資訊的邏輯至實體映射範圍。
  8. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中該記憶體控制電路單元用以啟動一第一資料整併操作，並從該些實體單元中選擇用以執行該第一資料整併操作的至少一第一實體單元與執行一第二資料整併操作的至少一第二實體單元， 該記憶體控制電路單元更在該第一資料整併操作中，從該可複寫式非揮發性記憶體模組中讀取一第一映射資訊，並根據該第一映射資訊將從該至少一第一實體單元中收集的第一有效資料複製到該些實體單元中的至少一第三實體單元， 該記憶體控制電路單元更用以在該第一資料整併操作中，根據該第一映射資訊識別該至少一第二實體單元中的第二有效資料，以及 該記憶體控制電路單元更用以啟動該第二資料整併操作，將從該至少一第二實體單元中收集的該第二有效資料複製到該些實體單元中的至少一第四實體單元。
  9. 如請求項8所述的記憶體儲存裝置，其中該第二資料整併操作是在該第一資料整併操作結束後啟動。
  10. 如請求項8所述的記憶體儲存裝置，其中根據該第一映射資訊將從該至少一第一實體單元中收集的該第一有效資料複製到該些實體單元中的該至少一第三實體單元之後的操作包括： 更新該第一映射資訊， 其中在該第一資料整併操作中，根據該第一映射資訊識別該至少一第二實體單元中的該第二有效資料的操作包括： 根據更新的該第一映射資訊識別該至少一第二實體單元中的該第二有效資料。
  11. 如請求項8所述的記憶體儲存裝置，其中在該第一資料整併操作中，根據該第一映射資訊識別該至少一第二實體單元中的該第二有效資料的操作包括： 根據所識別的該第二有效資料記錄一有效資料位址表，其中該有效資料位址表用以反應出該至少一第二實體單元中的該第二有效資料的儲存位址。
  12. 如請求項11所述的記憶體儲存裝置，其中將從該至少一第二實體單元中收集的該第二有效資料複製到該些實體單元中的至少一第四實體單元的操作包括： 根據該有效資料位址表將該至少一第二實體單元中的該第二有效資料複製到該至少一第四實體單元。
  13. 如請求項8所述的記憶體儲存裝置，其中在該第二資料整併操作中， 該記憶體控制電路單元不執行識別該至少一第二實體單元中至少部分的該第二有效資料的操作。
  14. 如請求項8所述的記憶體儲存裝置，其中在該第一資料整併操作中，根據該第一映射資訊所識別的該至少一第二實體單元中的該第二有效資料僅包括該第二有效資料的一第一部分， 其中在該第二資料整併操作中，該記憶體控制電路單元從該可複寫式非揮發性記憶體模組中讀取一第二映射資訊，並根據該第二映射資訊識別該至少一第二實體單元中的該第二有效資料的一第二部分， 其中該第一映射資訊的邏輯至實體映射範圍不包含該第二映射資訊的邏輯至實體映射範圍。
  15. 一種記憶體控制電路單元，用於控制一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元，其中該記憶體控制電路單元包括： 一主機介面，用以耦接至一主機系統； 一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及 一記憶體管理電路，耦接至該主機介面與該記憶體介面， 其中該記憶體管理電路用以啟動一第一資料整併操作，並從該些實體單元中選擇用以執行該第一資料整併操作的至少一第一實體單元與執行一第二資料整併操作的至少一第二實體單元， 該記憶體管理電路更用以從該可複寫式非揮發性記憶體模組中讀取一第一映射資訊，並根據該第一映射資訊將從該至少一第一實體單元中收集的第一有效資料複製到該些實體單元中的至少一第三實體單元， 該記憶體管理電路更用以在該第一資料整併操作中，根據該第一映射資訊識別該至少一第二實體單元中的第二有效資料，以及 該記憶體管理電路更用以啟動該第二資料整併操作，將從該至少一第二實體單元中收集的該第二有效資料複製到該些實體單元中的至少一第四實體單元。
  16. 如請求項15所述的記憶體控制電路單元，其中該第二資料整併操作是在該第一資料整併操作結束後啟動。
  17. 如請求項15所述的記憶體控制電路單元，其中根據該第一映射資訊將從該至少一第一實體單元中收集的該第一有效資料複製到該些實體單元中的該至少一第三實體單元之後的操作包括： 更新該第一映射資訊， 其中在該第一資料整併操作中，根據該第一映射資訊識別該至少一第二實體單元中的該第二有效資料的操作包括： 根據更新的該第一映射資訊識別該至少一第二實體單元中的該第二有效資料。
  18. 如請求項15所述的記憶體控制電路單元，其中在該第一資料整併操作中，根據該第一映射資訊識別該至少一第二實體單元中的該第二有效資料的操作包括： 根據所識別的該第二有效資料記錄一有效資料位址表，其中該有效資料位址表用以反應出該至少一第二實體單元中的該第二有效資料的儲存位址。
  19. 如請求項18所述的記憶體控制電路單元，其中將從該至少一第二實體單元中收集的該第二有效資料複製到該些實體單元中的至少一第四實體單元的操作包括： 根據該有效資料位址表將該至少一第二實體單元中的該第二有效資料複製到該至少一第四實體單元。
  20. 如請求項15所述的記憶體控制電路單元，其中在該第二資料整併操作中， 該記憶體管理電路不執行識別該至少一第二實體單元中至少部分的該第二有效資料的操作。
  21. 如請求項15所述的記憶體控制電路單元，其中在該第一資料整併操作中，根據該第一映射資訊所識別的該至少一第二實體單元中的該第二有效資料僅包括該第二有效資料的一第一部分， 其中在該第二資料整併操作中，該記憶體管理電路從該可複寫式非揮發性記憶體模組中讀取一第二映射資訊，並根據該第二映射資訊識別該至少一第二實體單元中的該第二有效資料的一第二部分， 其中該第一映射資訊的邏輯至實體映射範圍不包含該第二映射資訊的邏輯至實體映射範圍。
TW109139185A 2020-11-10 2020-11-10 資料整併方法、記憶體儲存裝置及記憶體控制電路單元 TWI741870B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109139185A TWI741870B (zh) 2020-11-10 2020-11-10 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
US17/113,122 US11455243B2 (en) 2020-11-10 2020-12-07 Data merge method performing data merge operations with identifying valid data of source nodes for next data merge operation, memory storage device, and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109139185A TWI741870B (zh) 2020-11-10 2020-11-10 資料整併方法、記憶體儲存裝置及記憶體控制電路單元

Publications (2)

Publication Number Publication Date
TWI741870B true TWI741870B (zh) 2021-10-01
TW202219946A TW202219946A (zh) 2022-05-16

Family

ID=80782338

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109139185A TWI741870B (zh) 2020-11-10 2020-11-10 資料整併方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (2)

Country Link
US (1) US11455243B2 (zh)
TW (1) TWI741870B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI897614B (zh) * 2024-09-09 2025-09-11 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置與記憶體控制電路單元

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107239225A (zh) * 2016-03-29 2017-10-10 群联电子股份有限公司 存储器管理方法、存储器储存装置及存储器控制电路单元
TWI668570B (zh) * 2018-08-09 2019-08-11 群聯電子股份有限公司 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
TW202009709A (zh) * 2018-08-28 2020-03-01 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101649357B1 (ko) * 2010-05-10 2016-08-19 삼성전자주식회사 데이터 저장 장치, 그것의 동작 방법, 그리고 그것을 포함한 스토리지 서버
TWI451247B (zh) * 2010-09-23 2014-09-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
KR101954995B1 (ko) * 2011-04-27 2019-05-31 시게이트 테크놀로지 엘엘씨 저장 매체에 라이트 된 데이터 머지 방법, 저장 매체에 대한 라이트 동작 제어 방법, 이를 적용한 저장 장치, 컴퓨터 시스템 및 저장 매체
US9280479B1 (en) * 2012-05-22 2016-03-08 Applied Micro Circuits Corporation Multi-level store merging in a cache and memory hierarchy
TWI470431B (zh) * 2013-06-14 2015-01-21 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI501243B (zh) * 2013-11-12 2015-09-21 Phison Electronics Corp 資料寫入方法、記憶體儲存裝置、記憶體控制電路單元
TWI545572B (zh) * 2014-12-12 2016-08-11 群聯電子股份有限公司 記憶胞程式化方法、記憶體控制電路單元與記憶體儲存裝置
US10409526B2 (en) * 2014-12-17 2019-09-10 Violin Systems Llc Adaptive garbage collection
US10229049B2 (en) * 2015-12-17 2019-03-12 Toshiba Memory Corporation Storage system that performs host-initiated garbage collection
KR20200078046A (ko) * 2018-12-21 2020-07-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107239225A (zh) * 2016-03-29 2017-10-10 群联电子股份有限公司 存储器管理方法、存储器储存装置及存储器控制电路单元
TWI668570B (zh) * 2018-08-09 2019-08-11 群聯電子股份有限公司 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
US20200050399A1 (en) * 2018-08-09 2020-02-13 Phison Electronics Corp. Data merge method, memory storage device and memory control circuit unit
TW202009709A (zh) * 2018-08-28 2020-03-01 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI897614B (zh) * 2024-09-09 2025-09-11 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置與記憶體控制電路單元

Also Published As

Publication number Publication date
TW202219946A (zh) 2022-05-16
US11455243B2 (en) 2022-09-27
US20220147443A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
TWI587135B (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
TWI676176B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
CN110879793B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI701552B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN111737165B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
US11755242B2 (en) Data merging method, memory storage device for updating copied L2P mapping table according to the physical address of physical unit
TWI714840B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TW202038098A (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI717755B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI702496B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN110390985A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN112051971B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
TWI688956B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI738272B (zh) 快閃記憶體之資料整理方法、快閃記憶體儲存裝置及快閃記憶體控制電路單元
TWI741870B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
CN112835536A (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN111767005B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI741779B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
CN112394883B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
CN112988076B (zh) 快闪存储器控制方法、存储装置及控制器
TWI712886B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI720400B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI724427B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
TW201933103A (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TW202236100A (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元