TWI740632B

TWI740632B - 電腦裝置及電源閘控電路

Info

Publication number: TWI740632B
Application number: TW109130196A
Authority: TW
Inventors: 邱建珽
Original assignee: 宏碁股份有限公司
Priority date: 2020-09-03
Filing date: 2020-09-03
Publication date: 2021-09-21
Also published as: TW202210997A

Abstract

一種電腦裝置，包括：一中央處理器；一周邊組件互連(PCI)插槽，用以判斷是否有一介面卡插設至該周邊組件互連插槽以產生一插設狀態判斷信號；一平台控制集線器，電性連接至該中央處理器及該周邊組件互連插槽；一橋接電路，用以將來自該平台控制集線器之第一匯流排信號轉換為第二匯流排信號，並將該第二匯流排信號傳送至該周邊組件互連插槽；以及一電源閘控電路，電性連接至該周邊組件互連插槽，用以依據該插設狀態判斷信號以決定是否在該電源閘控電路之輸出端提供電壓源至該橋接電路。

Description

電腦裝置及電源閘控電路

本發明係有關於電源控制，特別是有關於一種電腦裝置及電源閘控電路。

現今的節能標準對於個人電腦的能源消耗的規範愈來愈嚴格，例如能源之星(Energy Star)8.0以及加州能源委員會(California Energy Commission，CEC)第一階段(tier 1)及第二階段(tier 2)。儘管周邊組件互連(PCI)插槽在現今的個人電腦中已很少使用，但仍有部分新的個人電腦之主機板仍然會支援PCI插槽，但主機板上的平台控制集線器(PCH)往往只有支援快速周邊組件互連(PCIe)標準，故需要透過PCI橋接晶片進行PCIe信號至PCI信號的轉換。然而，目前在個人電腦中的PCI橋接晶片通常是利用舊有的電路技術進行設計，所以往往沒有良好的節能設計，以致於無法有效地降低PCI橋接晶片的功耗以符合現今的節能標準之需求。

因此，需要一種電腦裝置及電源閘控電路以解決上述問題。

本發明係提供一種電腦裝置，包括：一中央處理器；一周邊組件互連(PCI)插槽，用以判斷是否有一介面卡插設至該周邊組件互連插槽以產生一插設狀態判斷信號；一平台控制集線器，電性連接至該中央處理器及該周邊組件互連插槽；以及一橋接電路，用以將來自該平台控制集線器之第一匯流排信號轉換為第二匯流排信號，並將該第二匯流排信號傳送至該周邊組件互連插槽；一電源閘控電路，電性連接至該周邊組件互連插槽，用以依據該插設狀態判斷信號以決定是否在該電源閘控電路之輸出端提供電壓源至該橋接電路。

本發明更提供一種電源閘控電路，用於一電腦裝置，其中該電腦裝置包括一中央處理器、一平台控制集線器、一橋接電路及一周邊組件互連插槽，且該周邊組件互連插槽係判斷是否有一介面卡插設至該周邊組件互連插槽以產生一插設狀態判斷信號，該電源閘控電路包括：一輸入級，用以依據該插設狀態判斷信號以產生一橋接電路電源致能信號；一驅動級，用以依據該橋接電路電源致能信號以產生開關控制信號；以及一輸出級，用以依據該開關控制信號以決定是否將一電壓源輸出至該電源閘控電路之輸出端以提供至該橋接電路。

以下說明係為完成發明的較佳實現方式，其目的在於描述本發明的基本精神，但並不用以限定本發明。實際的發明內容必須參考之後的權利要求範圍。

必須了解的是，使用於本說明書中的"包含"、"包括"等詞，係用以表示存在特定的技術特徵、數值、方法步驟、作業處理、元件以及/或組件，但並不排除可加上更多的技術特徵、數值、方法步驟、作業處理、元件、組件，或以上的任意組合。

於權利要求中使用如"第一"、"第二"、"第三"等詞係用來修飾權利要求中的元件，並非用來表示之間具有優先權順序，先行關係，或者是一個元件先於另一個元件，或者是執行方法步驟時的時間先後順序，僅用來區別具有相同名字的元件。

第1圖係顯示依據本發明一實施例中之電腦裝置的方塊圖。

電腦裝置10例如可為一個人電腦或伺服器。如第1圖所示，電腦裝置10包括一中央處理器110、一平台控制集線器(platform controller hub)120、一橋接電路130、一周邊組件互連(peripheral component interconnect，PCI)插槽140。中央處理器110、平台控制集線器120、橋接電路130及PCI插槽140係設置於一主機板150上，且中央處理器110係經由平台控制集線器120以電性連接至橋接電路130及PCI插槽140。

平台控制集線器120例如為一晶片組(chipset)，用以讓中央處理器110與連接至電腦裝置10的周邊設備(未繪示)進行溝通。中央處理器110例如可透過直接媒體介面(direct media interface，DMI)匯流排111以連接至平台控制集線器120。平台控制集線器120例如可支援快速周邊組件互連(peripheral component interconnect express，PCIe)標準，並且提供了PCIe介面以供連接至其他PCIe周邊設備。主機板150係配置PCI插槽140以供支援PCI標準的介面卡170插設，以使介面卡170電性連接至電腦系統10。介面卡170例如可為支援PCI標準的網路卡、音效卡、轉接卡等等，但本發明並不限於此。此外，主機板150所需之直流電源例如可來自一電源供應器(未繪示)，且主機板150可將該直流電源轉換為供中央處理器110、平台控制集線器120及PCI插槽140所需的各種電壓源，例如電壓源3P3V_S0、3P3V_DSW、VCC_S0、VCC3_S0、V12_S0、3VSB等等，但本發明並不限於此。

橋接電路130係用以進行PCIe匯流排信號122及PCI匯流排信號132之轉換。舉例來説，因為平台控制集線器120係支援PCIe標準，故需要透過橋接電路130以將PCIe匯流排信號122轉換為PCIe匯流排信號132，以讓中央處理器110可透過平台控制集線器120及橋接電路130與設置於PCI插槽140之介面卡170進行溝通。在此實施例中，橋接電路130例如可用一積體電路所實現，且橋接電路130之電壓源131例如為來自主機板150所提供的電壓源3P3V_S0，意即為用於S0狀態之3.3伏特的電壓源。橋接電路130係從平台控制集線器120接收時脈信號121，其中時脈信號121例如為100MHz的時脈信號。

PCI插槽140之腳位142(PRSNT_B腳位)係電性連接至平台控制集線器120中的腳位123，其中腳位123例如為通用輸入輸出腳位1(GPIO1腳位)，用以通知平台控制集線器120是否有介面卡170插入PCI插槽140。舉例來説，PCI插槽140之腳位142係輸出一插設狀態判斷信號141(PCI_DET信號)至平台控制集線器120中的腳位123，且插設狀態判斷信號141例如為低位致能(low active)信號。當介面卡170已插入至PCI插槽140時，PCI插槽140之腳位142所輸出的插設狀態判斷信號141係處於低邏輯狀態，故平台控制集線器120可得知介面卡170已插設至PCI插槽140，並輸出時脈信號121及PCIe匯流排信號122至橋接電路130。當介面卡170未插入至PCI插槽140時，PCI插槽140之腳位142所輸出的插設狀態判斷信號141係處於高邏輯狀態，故平台控制集線器120可得知介面卡170未插設至PCI插槽140，並停止輸出時脈信號121及PCIe匯流排信號122至橋接電路130。

對於現今市面上的橋接電路130而言，雖然其規格表可能記載支援了不同的裝置電源狀態(Device Power State，簡稱Dx state)以達到節省功耗之效果，但是實際上並無法達到省電狀態。舉例來説，橋接電路130會將3.3伏特的電壓轉換為1.8伏特電壓(例如電壓1.8VD、1.8VA、1.8V_AUXA及1.8V_AUXK)以供橋接電路130之內部電路進行運作，且會具有100或200毫安培(mA)的輸出電流。當橋接電路130處於D0狀態(即正常工作狀態)，可量測到橋接電路130具有至少0.8W的功率消耗。就算橋接電路130進入D3hot狀態，仍然可以量測到橋接電路130具有至少0.4W的功率消耗。此外，若電腦裝置10進入進階組態與電源介面(Advanced Configuration and Power Interface，ACPI)標準之S1～S5節能狀態，仍然可以量測到橋接電路130之不同的輸出電流，約介於 1µA至100mA。橋接電路130之電壓、最大輸出電流及工作狀態的關係如表1所示：

電壓	最大輸出電流	工作狀態
3.3VD	150mA	S0/S1
3.3V_AUX	260µA	S5/S3/S4
3.3V_AUX	80mA	S0/S1
1.8VD	30mA	S0/S1
1.8VA	100mA	S0/S1
1.8V_AUXA	1µA	S5/S3/S4
1.8V_AUXK	1µA	S5/S3/S4
1.8V_AUXA	80mA	S0/S1
1.8V_AUXK	6mA	S0/S1

表1

因此，在電腦裝置10之硬體配置下，橋接電路130並無法有效地降低功耗以達到能源之星(Energy Star)8.0以及加州能源委員會(California Energy Commission，CEC)第一階段(tier 1)及第二階段(tier 2)的要求。

第2圖係顯示依據本發明另一實施例中之電腦裝置的方塊圖。

第2圖之電腦裝置20係與第1圖之電腦裝置10類似，其差別在於第2圖之電腦裝置20更包含了電源閘控電路(power gating circuit)160。在電腦裝置20中，PCI插槽140之腳位142係電性連接至平台控制集線器120中的通用輸入輸出腳位1(GPIO1腳位)以及電源閘控電路160。電源閘控電路160係依據來自PCI插槽140的插設狀態判斷信號141以開啟或斷開提供至橋接電路130的電壓源163。舉例來説，PCI插槽140之腳位142係輸出插設狀態判斷信號141(PCI_DET信號)至平台控制集線器120中的腳位123及電源閘控電路160，且電源閘控電路160係依據插設狀態判斷信號141的邏輯狀態以決定是否要斷開提供至橋接電路130的電壓源163。

當介面卡170已插入至PCI插槽140時，PCI插槽140之腳位142所輸出的插設狀態判斷信號141係處於低邏輯狀態，故平台控制集線器120可得知介面卡170已插設至PCI插槽140，並輸出時脈信號121及PCIe匯流排信號122至橋接電路130。此時，電源閘控電路160係將電壓源163提供至橋接電路130以使橋接電路130可正常運作。

當介面卡170未插入至PCI插槽140時，PCI插槽140之腳位142所輸出的插設狀態判斷信號141係處於高邏輯狀態，故平台控制集線器120可得知介面卡170未插設至PCI插槽140，並停止輸出時脈信號121及PCIe匯流排信號122至橋接電路130。此時，電源閘控電路160係斷開提供至橋接電路130的電壓源163，故可以完全關閉橋接電路130以進一步降低電腦裝置20之功耗。電源閘控電路160之詳細操作將於第3圖之實施例中詳述。

第3圖為依據本發明一實施例中之電源閘控電路的電路圖。

請同時參考第2圖及第3圖。電源閘控電路160包括電晶體M1～M3、電阻R1～R3以及電容C1～C2。電晶體M1及M2為N型電晶體，電晶體M3為P型電晶體。

舉例來説，PCI插槽140之腳位142所輸出的插設狀態判斷信號141(PCI_DET信號)係連接至電晶體M1的閘極，且電晶體M1之源極及汲極係分別連接至接地端及節點N1，其中節點N1係透過電阻R1以連接至電壓源3P3V_DSW，其中電壓源3P3V_DSW例如為主機板150所提供之用於深度睡眠喚醒(Deep Sleep Well)電源。節點N1即為電晶體M1之汲極，其係連接至電晶體M2之閘極。電晶體M1之汲極係產生輸出信號BRIDGE_PWREN，其中輸出信號BRIDGE_PWREN亦可稱為橋接電路電源致能信號。電晶體M1例如可視為一輸入級，用以依據PCI插槽140之腳位142所輸出的插設狀態判斷信號141以產生橋接電路電源致能信號。

電晶體M2之閘極、源極及汲極係分別連接至節點N1、接地端及節點N2，其中節點N2係透過電阻R2以連接至電壓源3P3V_S0，並透過電阻R3以連接至節點N3。電晶體M2例如可視為一驅動級，用以依據橋接電路電源致能信號(例如BRIDGE_PWREN信號)以產生開關控制信號。

電晶體M3之閘極、源極及汲極係分別連接至節點N3、電壓源3P3V_S0及電源閘控電路160之輸出端。電晶體M3例如可視為一輸出級，用以依據開關控制信號以決定是否將電壓源(例如為電壓源3P3V_S0)輸出至電源閘控電路160之輸出端以提供至橋接電路130。電容C1及C2例如為濾波電容，且在直流操作時可視為開路。

當介面卡170已插入至PCI插槽140時，PCI插槽140之腳位142所輸出的插設狀態判斷信號141(PCI_DET信號)係處於低邏輯狀態。此時，電晶體M1係處於關閉狀態(turn off)，故電晶體M1之汲極(節點N1)之輸出信號BRIDGE_PWREN被拉高(pull high)至電壓源3P3V_DSW而處於高邏輯狀態。因為電晶體M1之輸出信號BRIDGE_PWREN係連接至電晶體M2之閘極，故此時電晶體M2會導通，且電晶體M2之汲極(節點N2)之電壓會被拉低至接地(0V)而處於低邏輯狀態。

節點N2係經由電阻R3而連接至電晶體M3之閘極(節點N3)。因此，當節點N2為低邏輯狀態時，節點N3亦為低邏輯狀態，故電晶體M3會導通，而使電壓源3P3V_S0可經由電晶體M3而傳送至電源閘控電路160之輸出端(電晶體M3之汲極)以產生輸出電壓3P3V_S0_BRIDGE，其中輸出電壓3P3V_S0_BRIDGE即為第2圖所示的電壓源163，並且提供至橋接電路130。

當介面卡170未插入至PCI插槽140時，PCI插槽140之腳位142所輸出的插設狀態判斷信號141(PCI_DET信號)係處於高邏輯狀態。此時，電晶體M1會導通，故電晶體M1之汲極(節點N1)之輸出信號BRIDGE_PWREN被拉低至接地(0V)而處於低邏輯狀態。因為電晶體M1之輸出信號BRIDGE_PWREN係連接至電晶體M2之閘極，故此時電晶體M2係處於關閉狀態，且電晶體M2之汲極(節點N2)之電壓會被拉高至電壓3P3V_S0而處於高邏輯狀態。

節點N2係經由電阻R3而連接至電晶體M3之閘極(節點N3)。因此，當節點N2為高邏輯狀態時，節點N3亦為高邏輯狀態，故電晶體M3會處於關閉狀態。因此，電壓源3P3V_S0並無法經由電晶體M3而傳送至電源閘控電路160之輸出端，故電源閘控電路160之輸出端係處於浮接(floating)狀態。此時，電源閘控電路160係斷開提供至橋接電路130的電壓源163，所以故可以完全關閉橋接電路130以進一步降低電腦裝置20之功耗。

綜上所述，本發明之實施例係提供一種電腦裝置及電源閘控電路，其可利用適當設計的電源閘控機制以使電腦裝置之PCI插槽在未插設介面卡的情況下可完全關閉橋接電路之電源，以進一步降低電腦裝置20之功耗，藉以符合現階段更嚴格的節能標準，例如能源之星8.0、以及CEC第一階段及第二階段的要求。

本發明之實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明實施例之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10、20:電腦裝置 110:中央處理器 111:直接媒體介面匯流排 120:平台控制集線器 121:時脈信號 122:快速周邊組件互連匯流排信號 123:腳位 130:橋接電路 131:電壓源 132:周邊組件互連匯流排信號 140:周邊組件互連插槽 141:插設狀態判斷信號 142:腳位 150:主機板 160:電源閘控電路 161、162、163:電壓源 170:介面卡 3P3V_S0、3P3V_DSW:電壓源 3P3V_S0_BRIDGE:輸出電壓 PCI_DET:插設狀態判斷信號 M1-M3:電晶體 N1-N4:節點 C1-C2:電容 R1-R3:電阻

第1圖係顯示依據本發明一實施例中之電腦裝置方塊圖。第2圖係顯示依據本發明另一實施例中之電腦裝置的方塊圖。第3圖為依據本發明一實施例中之電源閘控電路的電路圖。

20:電腦裝置

110:中央處理器

111:直接媒體介面匯流排

120:平台控制集線器

121:時脈信號

122:快速周邊組件互連匯流排信號

123:腳位

130:橋接電路

132:周邊組件互連匯流排信號

140:周邊組件互連插槽

141:插設狀態判斷信號

142:腳位

150:主機板

160:電源閘控電路

161、162、163:電壓源

170:介面卡

3P3V_S0、3P3V_DSW:電壓源

Claims

一種電腦裝置，包括：一中央處理器；一周邊組件互連(PCI)插槽，用以判斷是否有一介面卡插設至該周邊組件互連插槽以產生一插設狀態判斷信號；一平台控制集線器，電性連接至該中央處理器及該周邊組件互連插槽；一橋接電路，用以將來自該平台控制集線器之第一匯流排信號轉換為第二匯流排信號，並將該第二匯流排信號傳送至該周邊組件互連插槽；以及一電源閘控電路，電性連接至該周邊組件互連插槽，用以依據該插設狀態判斷信號以決定是否在該電源閘控電路之輸出端提供電壓源至該橋接電路。
如請求項1之電腦裝置，其中該第一匯流排信號為一快速周邊組件互連匯流排(PCIe)信號且該第二匯流排信號為一周邊組件互連(PCI)匯流排信號。
如請求項1之電腦裝置，其中當該介面卡已插設至該周邊組件互連插槽時，該插設狀態判斷信號係處於低邏輯狀態，其中當該介面卡未插設至該周邊組件互連插槽時，該插設狀態判斷信號係處於高邏輯狀態。
如請求項3之電腦裝置，其中當該插設狀態判斷信號處於低邏輯狀態，該電源閘控電路係提供該電壓源至該橋接電路，其中當該插設狀態判斷信號處於高邏輯狀態，該電源閘控電路係斷開該電壓源。
如請求項4之電腦裝置，其中該電源閘控電路包括：一第一N型電晶體，其中該第一N型電晶體之閘極、源極及汲極係分別連接至該插設狀態判斷信號、接地端及第一節點，其中該第一節點係經由第一電阻以連接至第一電壓源；一第二N型電晶體，其中該第二N型電晶體之閘極、源極及汲極係分別連接至該第一節點、該接地端及第二節點，其中該第二節點係經由第二電阻以連接至第二電壓源，並經由第三電阻以連接至第三節點；以及一P型電晶體，其中該P型電晶體之閘極、源極及汲極係分別連接至該第三節點、該第二電壓源及該電源閘控電路之該輸出端。
如請求項5之電腦裝置，其中當該插設狀態判斷信號處於低邏輯狀態，該第一N型電晶體係處於關閉狀態，且該第一節點係處於高邏輯狀態，該第二N型電晶體導通以使該第二節點及該第三節點處於低邏輯狀態，且該P型電晶體導通以使該第二電壓源透過該P型電晶體以傳送至該電源閘控電路之該輸出端，其中當該插設狀態判斷信號處於高邏輯狀態，該第一N型電晶體導通以使該第一節點處於低邏輯狀態，該第二N型電晶體處於關閉狀態以使該第二節點及該第三節點處於高邏輯狀態，且該P型電晶體處於關閉狀態以使該電源閘控電路之該輸出端為浮接狀態。
一種電源閘控電路，用於一電腦裝置，其中該電腦裝置包括一中央處理器、一平台控制集線器、一橋接電路及一周邊組件互連插槽，且該周邊組件互連插槽係判斷是否有一介面卡插設至該周邊組件互連插槽以產生一插設狀態判斷信號，該電源閘控電路包括：一輸入級，用以依據該插設狀態判斷信號以產生一橋接電路電源致能信號；一驅動級，用以依據該橋接電路電源致能信號以產生開關控制信號；以及一輸出級，用以依據該開關控制信號以決定是否將一電壓源輸出至該電源閘控電路之輸出端以提供至該橋接電路。
如請求項7之電源閘控電路，其中當該介面卡已插設至該周邊組件互連插槽時，該插設狀態判斷信號係處於低邏輯狀態，其中當該介面卡未插設至該周邊組件互連插槽時，該插設狀態判斷信號係處於高邏輯狀態。
如請求項8之電源閘控電路，其中當該插設狀態判斷信號處於低邏輯狀態，該電源閘控電路係提供該電壓源至該橋接電路，其中當該插設狀態判斷信號處於高邏輯狀態，該電源閘控電路係斷開該電壓源。
如請求項9之電源閘控電路，其中該輸入級為一第一N型電晶體，且該第一N型電晶體之閘極、源極及汲極係分別連接至該插設狀態判斷信號、接地端及第一節點，其中該第一節點係經由第一電阻以連接至第一電壓源，其中該驅動級為一第二N型電晶體，且該第二N型電晶體之閘極、源極及汲極係分別連接至該第一節點、該接地端及第二節點，其中該第二節點係經由第二電阻以連接至第二電壓源，並經由第三電阻以連接至第三節點，其中該輸出級為一P型電晶體，且該P型電晶體之閘極、源極及汲極係分別連接至該第三節點、該第二電壓源及該電源閘控電路之該輸出端。
如請求項10之電源閘控電路，其中當該插設狀態判斷信號處於低邏輯狀態，該第一N型電晶體係處於關閉狀態，且該第一節點係處於高邏輯狀態，該第二N型電晶體導通以使該第二節點及該第三節點處於低邏輯狀態，且該P型電晶體導通以使該第二電壓源透過該P型電晶體以傳送至該電源閘控電路之該輸出端，其中當該插設狀態判斷信號處於高邏輯狀態，該第一N型電晶體導通以使該第一節點處於低邏輯狀態，該第二N型電晶體處於關閉狀態以使該第二節點及該第三節點處於高邏輯狀態，且該P型電晶體處於關閉狀態以使該電源閘控電路之該輸出端為浮接狀態。