TWI636449B

TWI636449B - 畫素電路

Info

Publication number: TWI636449B
Application number: TW106139348A
Authority: TW
Inventors: 廖偉見; 莊銘宏
Original assignee: 友達光電股份有限公司
Priority date: 2017-11-14
Filing date: 2017-11-14
Publication date: 2018-09-21
Also published as: TW201919031A; CN108597463B; CN108597463A

Abstract

一種畫素電路包含寫入單元、記憶單元以及液晶單元。寫入單元根據閘極訊號致能，用以接收第一資料訊號以及工作電壓。記憶單元耦接於寫入單元。液晶單元耦接於寫入單元以及記憶單元。當工作電壓為第一工作電壓準位時，液晶單元接收來自寫入單元的第一資料訊號，當工作電壓為第二工作電壓準位時，記憶單元儲存來自寫入單元的第一資料訊號，並依據所儲存的第一資料訊號，液晶單元選擇性接收第一資料訊號或第二資料訊號。第一工作電壓準位與第二工作電壓準位不同。

Description

畫素電路

本案是有關於一種畫素電路，且特別是有關於具有儲存功能的畫素電路。

隨著顯示裝置的快速發展，人們在任何場合任何時間都會使用大大小小的顯示裝置，例如：手機、電腦等。在使用顯示裝置的同時，每次顯示裝置的畫面變動時皆會造成不同的耗電量，而耗電量也直接影響了人們對於使用顯示裝置的更多顧慮。許多的方法被提出以漸少顯示裝置的耗電量，例如，透過記憶單元保持對液晶電容施加的電壓，以降低對顯示裝置的畫素單元寫入訊號的頻率，進而降低顯示裝置的耗電量。然而，受限於製程技術，上述方法將會導致顯示裝置無法滿足高階顯示品質的要求。

因此，隨著人們對省電節能的問題日漸重視，如何在不降低顯示裝置的效能的同時，降低顯示裝置的功耗，為本領域待改進的問題之一。

本案之一態樣是在提供一種畫素電路。此畫素電路包含寫入單元、記憶單元以及液晶單元。寫入單元根據閘極訊號致能，用以接收第一資料訊號以及工作電壓。記憶單元耦接於寫入單元。液晶單元耦接於寫入單元以及記憶單元。當工作電壓為第一工作電壓準位時，液晶單元接收來自寫入單元的第一資料訊號，當工作電壓為第二工作電壓準位時，記憶單元儲存來自寫入單元的第一資料訊號，並依據所儲存的第一資料訊號，液晶單元選擇性接收第一資料訊號或第二資料訊號。工作電壓的第一工作電壓準位與第二工作電壓準位不同。

本案之另一態樣是在提供一種畫素電路。此畫素電路包含寫入單元、記憶單元以及液晶電容。寫入單元根據閘極訊號，用以接收第一資料訊號以及工作電壓。記憶單元耦接於寫入單元。液晶電容之一端耦接於寫入單元以及記憶單元，另一端用以接收共同電壓。記憶單元包含栓鎖器、第一開關、第二開關。第一開關之第一端用以接收第一資料訊號，第一開關之控制端耦接於栓鎖器之一端。第二開關之第二端用以接收第二資料訊號，第二開關之控制端耦接於栓鎖器之另一端，且第一開關之第二端與第二開關之第一端耦接於液晶電容。寫入單元包含第一開關、第二開關、第三開關以及第四開關。第一開關根據閘極訊號，第一開關的第一端用以接收第一資料訊號。第二開關的控制端用以接收工作電壓，第二開關的第一端與第一開關的第二端相耦接，第二開關的第二端與記憶單元相耦接。第三開關的控制端用以接收閘極訊號，第三開關的第一端用以接收第一資料訊號。第四開關的控制端接收工作電壓，第四開關的第一端與第三開關的第二端相耦接，第四開關的第二端與液晶單元相耦接。

因此，根據本案之技術態樣，本案之實施例藉由提供一種畫素電路，且特別是有關於具有儲存功能的畫素電路，藉以在不降低顯示裝置的效能的同時，降低顯示裝置的功耗。

100‧‧‧顯示裝置

110‧‧‧主動區域

130‧‧‧源極驅動電路

150‧‧‧閘極驅動電路

D1-DN‧‧‧資料線

G1-GM‧‧‧閘極線

P11-PMN、P‧‧‧畫素電路

T1-T6‧‧‧開關

MNS‧‧‧工作電壓

G[n]‧‧‧閘極訊號

D[n]、D[n+1]‧‧‧資料訊號

VCOM‧‧‧共同電壓

VSS‧‧‧工作電壓

I1、I2‧‧‧反向器

C‧‧‧電容

210‧‧‧寫入單元

230‧‧‧記憶單元

235‧‧‧栓鎖器

250‧‧‧液晶單元

VCH、VCL‧‧‧共同電壓準位

VDH、VDL‧‧‧資料訊號準位

VH、VL‧‧‧工作電壓準位

W1、W2、W3、W4‧‧‧時間區間

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖係根據本案之一實施例所繪示之一種顯示裝置的示意圖；第2圖係根據本案之一實施例所繪示之一種畫素電路的示意圖；第3圖係根據本案之一實施例所繪示之一種操作波形的示意圖；第4圖係根據本案之一實施例所繪示之一種畫素電路的操作示意圖；第5圖係根據本案之一實施例所繪示之一種畫素電路的操作示意圖；第6圖係根據本案之一實施例所繪示之一種畫素電路的操作示意圖；第7圖係根據本案之一實施例所繪示之一種畫素電路的操作示意圖；以及第8圖係根據本案之一實施例所繪示之一種操作波形的示意圖。

以下揭示提供許多不同實施例或例證用以實施本發明的不同特徵。特殊例證中的元件及配置在以下討論中被用來簡化本揭示。所討論的任何例證只用來作解說的用途，並不會以任何方式限制本發明或其例證之範圍和意義。此外，本揭示在不同例證中可能重複引用數字符號且/或字母，這些重複皆為了簡化及闡述，其本身並未指定以下討論中不同實施例且/或配置之間的關係。

在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。

關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『耦接』或『連接』還可指二或多個元件相互操作或動作。

在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本發明的本意。如本文所用，詞彙『與/或』包含了列出的關聯項目中的一個或多個的任何組合。本案文件中提到的「及/或」是指表列元件的任一者、全部或至少一者的任意組合。

請參閱第1圖。第1圖係根據本案之一些實施例所繪示之一種顯示裝置100的示意圖。如第1圖所繪示，顯示裝置100包含主動區域110、閘極驅動電路150、以及源極驅動電路130。閘極驅動電路150與多條閘極線G1-GM相耦接。源極驅動電路130與多條資料線D1-DN相耦接。主動區域110包含多個畫素電路P11-PMN。多個畫素電路P11-PMN分別與多條閘極線G1-GM中之一者以及多條資料線D1-DN中之一者相耦接。

請參閱第2圖。第2圖係根據本案之一些實施例所繪示之一種畫素電路P的示意圖。畫素電路P用以代表第1圖中的多個畫素電路P11-PMN之一者。畫素電路P包含寫入單元210、記憶單元230以及液晶單元250。記憶單元230與寫入單元210相耦接。液晶單元250與寫入單元210以及記憶單元230相耦接。寫入單元210接收閘極訊號G[n]、資料訊號D[n]以及工作電壓MNS。閘極訊號G[n]是由閘極驅動電路150透過與畫素電路P相耦接的多條閘極線G1-GM中之一者傳送至畫素電路P。資料訊號D[n]是由源極驅動電路130透過與畫素電路P相耦接的多條資料線D1-DN中之一者傳送至畫素電路P。

舉例來說，請一併參閱第1圖與第2圖。畫素電路P11透過資料線D1接收資料訊號D[1]，並透過閘極線G1接收閘極訊號G[1]。畫素電路P21透過資料線D1接收資料訊號D[1]，並透過閘極線G2接收閘極訊號G[2]，其餘依此類推。

寫入單元210根據閘極訊號G[n]致能，用以接收資料訊號D[n]以及工作電壓MNS。也就是說，當閘極訊號G[n]傳送脈波訊號至寫入單元210時，寫入單元210接收資料訊號D[n]以及工作電壓MNS。

當工作電壓MNS為第一工作電壓準位時，液晶單元250接收來自寫入單元210的資料訊號D[n]，當工作電壓MNS為第二工作電壓準位時，記憶單元230儲存來自寫入單元210的資料訊號D[n]，並依據所儲存的資料訊號D[n]，液晶單元250選擇性接收資料訊號D[n]或資料訊號D[n+1]。其中第一工作電壓準位與第二工作電壓準位不同。

舉例來說，請參閱第3圖。第3圖係根據本案之一些實施例所繪示之一種操作波形300的示意圖。請一併參閱第2圖與第3圖。當工作電壓MNS為工作電壓準位VL時，液晶單元250接收來自寫入單元210的資料訊號D[n]，當工作電壓MNS為工作電壓準位VH時，記憶單元230儲存來自寫入單元210的資料訊號D[n]，並依據所儲存的資料訊號D[n]，液晶單元250選擇性接收資料訊號D[n]或資料訊號D[n+1]。

再舉例來說，請一併參閱第1圖至第3圖。以畫素電路P11為例，當工作電壓MNS為工作電壓準位VL時，液晶單元250接收來自寫入單元210的資料訊號D[1]，當工作電壓MNS為工作電壓準位VH時，記憶單元230儲存來自寫入單元210的資料訊號D[1]，並依據所儲存的資料訊號D[1]，液晶單元250選擇性接收資料訊號D[1]或資料訊號D[2]。以畫素電路P12為例，當工作電壓MNS為工作電壓準位VL時，液晶單元250接收來自寫入單元210的資料訊號D[1]，當工作電壓MNS為工作電壓準位VH時，記憶單元230儲存來自寫入單元210的資料訊號D[2]，並依據所儲存的資料訊號D[2]，液晶單元250選擇性接收資料訊號D[2]或資料訊號D[3]。其餘畫素電路的操作方式依此類推。

請參閱第3圖。在一些實施例中，當工作電壓MNS為工作電壓準位VL時，於時間區間W2，資料訊號D[n]以及資料訊號D[n+1]分別為數位訊號，於時間區間W3，資料訊號D[n]以及資料訊號D[n+1]週期性的於資料訊號準位VDL以及資料訊號準位VDH之間轉換。

在一些實施例中，於時間區間W3時，資料訊號D[n]與第二資料訊號D[n+1]具有大體上反相的相位。也就是說，當資料訊號D[n]為資料訊號準位VDL時，資料訊號D[n+1]為資料訊號準位VDH。當資料訊號D[n]為資料訊號準位VDH時，資料訊號D[n+1]為資料訊號準位VDL。

在一些實施例中，共同電壓VCOM週期性的於共同電壓準位VCH以及共同電壓準位VCL之間轉換。

在一些實施例中，共同電壓VCOM、資料訊號D[n]以及資料訊號D[n+1]轉換的週期相同。

請回頭參閱第2圖。在一些實施例中，寫入單元210更包含開關T1、開關T2、開關T3以及開關T4。開關T1的控制端用以接收閘極訊號G[n]。開關T1的第一端用以接收資料訊號D[n]。開關T2的控制端用以接收工作電壓MNS。開關T2的第一端與開關T1的第二端相耦接。開關T2的第二端與記憶單元230相耦接。開關T3的控制端用以接收閘極訊號G[n]。開關T3的第一端用以接收資料訊號D[n]。開關T4的控制端接收工作電壓MNS。開關T4的第一端與開關T3的第二端相耦接。開關T4的第二端與液晶單元250相耦接。

在一些實施例中，開關T2與開關T4不同時導通。開關T2與開關T4可以分別由不同型電晶體所製成。

在一些實施例中，液晶單元250的第一端與寫入單元210以及記憶單元230相耦接，液晶單元230的第二端接收共同電壓VCOM。

在一些實施例中，液晶單元250包含電容C。電容C的第一端與寫入單元210以及記憶單元230相耦接，電容C的第二端接收共同電壓VCOM。

在一些實施例中，記憶單元230包含開關T5、開關T6以及栓鎖器235。開關T5的控制端與栓鎖器235的第一端相耦接。開關T5的第一端透過寫入單元210接收資料訊號D[n]，開關T5的第二端與開關T6的第一端相耦接。開關 T6的控制端與栓鎖器235的第二端相耦接。開關T6的第二端接收資料訊號D[n+1]。

在一些實施例中，栓鎖器235包含反向器I1以及反向器I2。反向器I1以及反向器I2分別接收工作電壓MNS以及工作電壓VSS。反向器I1的輸出端耦接至反向器I2的輸入端，而反向器I2的輸出端耦接至反向器I1的輸入端。

第4圖係根據本案之一些實施例所繪示之一種畫素電路P的操作示意圖。請一併參閱第3圖與第4圖。於時間區間W1，工作電壓MNS為工作電壓準位VL，因此開關T2與開關T5不導通，開關T4導通。當畫素電路P由閘極線G1-GM中的其中一者接收到閘極訊號G[n]的脈衝訊號時，開關T1與開關T3導通。由於開關T2不導通，反向器I1與反向器I2均未接收到電壓準位。由於開關T6的控制端與反向器I1的輸出端相耦接，開關T6的控制端亦未接收電壓準位，因此開關T6不導通。

因此，於時間區間W1，資料訊號D[n]經由開關T1、開關T3以及開關T4，傳送至液晶單元250的電容C。在一些實施例中，在時間區間W1，資料訊號D[n]為8位元的訊號。也就是說，在時間區間W1，畫素電路P可顯示256種顏色。

第5圖係根據本案之一些實施例所繪示之一種畫素電路P的操作示意圖。請一併參閱第3圖與第5圖。於時間區間W2，工作電壓MNS為工作電壓準位VH，因此開關 T4不導通，開關T2導通。當畫素電路P由閘極線G1-GM中的其中一者接收到閘極訊號G[n]的脈衝訊號時，開關T1與開關T3導通。

因此，於時間區間W2，資料訊號D[n]經由開關T1以及開關T2，傳送至記憶單元230。在一些實施例中，於時間區間W2，資料訊號D[n]為1位元的訊號。在一些實施例中，於時間區間W2，資料訊號D[n]為1或0。在一些實施例中，栓鎖器235儲存於時間區間W2所接收的資料訊號D[n]。在一些實施例中，時間區間W2會持續一個幀(frame)的時間。

第6圖係根據本案之一些實施例所繪示之一種畫素電路P的操作示意圖。請一併參閱第3圖與第6圖。於時間區間W3，工作電壓MNS為工作電壓準位VH，因此開關T4不導通，開關T2導通。由於畫素電路P並未由閘極線G1-GM中的其中一者接收到閘極訊號G[n]的脈衝訊號，開關T1與開關T3不導通。若是栓鎖器235於時間區間W2所儲存的資料訊號D[n]為1時，由於節點A的電壓為高電壓準位，開關T5導通。節點A的高電壓經過反向器I1後，於節點B的電壓為低電壓準位，開關T6不導通。

因此，於時間區間W3，資料訊號D[n]經由開關T5傳送至液晶單元250的電容C。當資料訊號D[n]為資料訊號準位VDL時，共同電壓VCOM為共同電壓準位VCH，而當資料訊號D[n]為資料訊號準位VDH時，共同電壓VCOM為共同電壓準位VCL。由於資料訊號D[n]與共同電壓VCOM反相，電容C的兩端的夾壓為最大壓差。

第7圖係根據本案之一些實施例所繪示之一種畫素電路P的操作示意圖。請一併參閱第3圖與第7圖。於時間區間W3，工作電壓MNS為工作電壓準位VH，因此開關T4不導通，開關T2導通。由於畫素電路P並未由閘極線G1-GM中的其中一者接收到閘極訊號G[n]的脈衝訊號，開關T1與開關T3不導通。若是栓鎖器235於時間區間W2所儲存的資料訊號D[n]為0時，由於節點A的電壓為低電壓準位，開關T5不導通。節點A的低電壓經過反向器I1後，於節點B的電壓為高電壓準位，開關T6導通。

因此，於時間區間W3，資料訊號D[n+1]經由開關T6傳送至液晶單元250的電容C。當資料訊號D[n+1]為資料訊號準位VDL時，共同電壓VCOM為共同電壓準位VCL，而當資料訊號D[n]為資料訊號準位VDH時，共同電壓VCOM為共同電壓準位VCH。由於資料訊號D[n+1]與共同電壓VCOM同相，電容C的兩端的夾壓為最小壓差。

於時間區間W4，畫素電路P的操作與時間區間W1時相同。在一些實施例中，畫素電路P會重複執行時間區間W1-W3的操作。

如上所述，若栓鎖器235於時間區間W2所儲存的資料訊號D[n]為0時，電容C的兩端於時間區間W3的夾壓為最小壓差。若栓鎖器235於時間區間W2所儲存的資料訊號D[n]為1時，電容C的兩端於時間區間W3的夾壓為最大壓差。也就是說，因應栓鎖器235於時間區間W2所儲存的不同資料訊號D[n]，液晶單元250於時間區間W3顯示暗或亮兩種狀態。

第8圖係根據本案之一些實施例所繪示之一種操作波形800的示意圖。操作波形800中的資料訊號D[n]、資料訊號D[n+1]、工作電壓MNS以及閘極訊號G[n]與第3圖的操作波形300相同，僅共同電壓VCOM與第3圖的操作波形300不同。如第8圖所繪示，當工作電壓MNS為工作電壓準位VH時，共同電壓VCOM為共同電壓準位VCH，當工作電壓MNS為工作電壓準位VL時，共同電壓VCOM週期性的於共同電壓準位VCH以及共同電壓準位VCL之間轉換。

由於操作波形800中的資料訊號D[n]、資料訊號D[n+1]、工作電壓MNS以及閘極訊號G[n]與第3圖的操作波形300相同，因此與畫素電路P在如第3圖所示的操作波形300下操作的情況相同，於時間區間W1時，畫素電路P的操作示意圖如第4圖所示，於時間區間W2時，畫素電路P的操作示意圖如第5圖所示，於時間區間W3時，畫素電路P的操作示意圖如第6圖或第7圖所示，於時間區間W4時，畫素電路P的操作示意圖如第4圖所示。

在一些實施例中，請一併參閱第2圖與第8圖。當工作電壓MNS為工作電壓準位VL時，液晶單元250接收來自寫入單元210的資料訊號D[n]，當工作電壓MNS為工作電壓準位VH時，記憶單元230儲存來自寫入單元210的資料訊號D[n]，並依據所儲存的資料訊號D[n]，液晶單元250選擇性接收資料訊號D[n]或資料訊號D[n+1]。

由上述可知，於本案中，於時間區間W1，畫素電路P於一般模式(normal mode)下操作，此時畫素電路P的液晶單元250接收資料訊號D[n]，資料訊號D[n]為8位元訊號，以使得顯示裝置100可顯示256種色彩。於時間區間W2，畫素電路P於預備記憶模式(pre-still mode)下操作，此時畫素電路P的記憶單元230儲存資料訊號D[n]所傳送的1位元訊號。於時間區間W3，畫素電路P於記憶模式(still mode)下操作，此時畫素電路P的液晶單元250依據記憶單元230所儲存的資料訊號D[n]，顯示暗或亮。

由上述本案之實施方式可知，本案之實施例藉由提供一種畫素電路，且特別是有關於具有儲存功能的畫素電路，藉以在不降低顯示裝置的效能的同時，降低顯示裝置的功耗。

另外，上述例示包含依序的示範步驟，但該些步驟不必依所顯示的順序被執行。以不同順序執行該些步驟皆在本揭示內容的考量範圍內。在本揭示內容之實施例的精神與範圍內，可視情況增加、取代、變更順序及/或省略該些步驟。

雖然本案已以實施方式揭示如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種畫素電路，包含：一寫入單元，根據一閘極訊號致能，用以接收一第一資料訊號以及一工作電壓；一記憶單元，耦接於該寫入單元；以及一液晶單元，耦接於該寫入單元以及該記憶單元；當該工作電壓為一第一工作電壓準位時，該液晶單元接收來自該寫入單元的該第一資料訊號，當該工作電壓為一第二工作電壓準位時，該記憶單元儲存來自該寫入單元的該第一資料訊號，並依據所儲存的該第一資料訊號，該液晶單元選擇性接收該第一資料訊號或一第二資料訊號，其中該工作電壓的該第一工作電壓準位與該第二工作電壓準位不同。
如請求項第1項所述之畫素電路，其中當該工作電壓為該第二工作電壓準位時，於一第一時間區間該第一資料訊號以及該第二資料訊號分別為一數位訊號，於一第二時間區間該第一資料訊號與該第二資料訊號週期性的於一第一資料訊號準位以及一第二資料訊號準位之間轉換。
如請求項第2項所述之畫素電路，其中於該第二時間區間時，該第一資料訊號與該第二資料訊號具有大體上反相的相位。
如請求項第1項所述之畫素電路，其中該記憶單元還包含：一第一開關；以及一第二開關；其中當該記憶單元所儲存的該第一資料訊號為一第一數值時，導通該第一開關，當該記憶單元所儲存的該第一資料訊號為一第二數值時，導通該第二開關，用以選擇性地將該第一資料訊號傳送至該液晶單元。
如請求項第1項所述之畫素電路，其中該記憶單元還包含：一第一開關；一第二開關；以及一栓鎖器；其中該第一開關的一控制端與該栓鎖器的一第一端相耦接，該第一開關的一第一端接收該第一資料訊號，該第一開關的一第二端與該第二開關的一第一端相耦接；其中該第二開關的一控制端與該栓鎖器的一第二端相耦接，該第二開關的一第二端接收該第二資料訊號。
如請求項第1項所述之畫素電路，其中該液晶單元的一第一端與該寫入單元以及該記憶單元相耦接，該液晶單元的一第二端接收一共同電壓。
如請求項第6項所述之畫素電路，其中該共同電壓週期性的於一第一共同電壓準位以及一第二共同電壓準位之間轉換。
如請求項第7項所述之畫素電路，其中當該工作電壓為該第一工作電壓準位時，該共同電壓為一第一共同電壓準位，當該工作電壓為該第二工作電壓準位時，該共同電壓週期性的於該第一共同電壓準位以及一第二共同電壓準位之間轉換。
如請求項第1項所述之畫素電路，其中該寫入單元還包含：一第一開關，該第一開關的一控制端用以接收一閘極訊號，該第一開關的一第一端用以接收該第一資料訊號；一第二開關，該第二開關的一控制端用以接收該工作電壓，該第二開關的一第一端與該第一開關的一第二端相耦接，該第二開關的一第二端與該記憶單元相耦接；一第三開關，該第三開關的一控制端用以接收該閘極訊號，該第三開關的一第一端用以接收該第一資料訊號；以及一第四開關，該第四開關的一控制端接收該工作電壓，該第四開關的一第一端與該第三開關的一第二端相耦接，該第四開關的一第二端與該液晶單元相耦接。
一種畫素電路，包含：一寫入單元，根據一閘極訊號，用以接收一第一資料訊號以及一工作電壓；一記憶單元，耦接於該寫入單元；以及一液晶電容，該液晶電容之一端耦接於該寫入單元以及該記憶單元，另一端用以接收一共同電壓；其中該記憶單元包含：一栓鎖器，一第一開關，該第一開關之一第一端用以接收該第一資料訊號，該第一開關之一控制端耦接於該栓鎖器之一端，以及一第二開關，該第二開關之一第二端用以接收一第二資料訊號，該第二開關之一控制端耦接於該栓鎖器之另一端，且該第一開關之一第二端與該第二開關之一第一端耦接於該液晶電容；其中該寫入單元包含：一第一開關，根據該閘極訊號，該第一開關的一第一端用以接收該第一資料訊號；一第二開關，該第二開關的一控制端用以接收該工作電壓，該第二開關的一第一端與該第一開關的一第二端相耦接，該第二開關的一第二端與該記憶單元相耦接；一第三開關，該第三開關的一控制端用以接收該閘極訊號，該第三開關的一第一端用以接收該第一資料訊號；以及一第四開關，該第四開關的一控制端接收該工作電壓，該第四開關的一第一端與該第三開關的一第二端相耦接，該第四開關的一第二端與該液晶單元相耦接。
如請求項第10項所述之畫素電路，其中該寫入單元的該第二開關與該寫入單元的該第四開關不同時導通。