[go: up one dir, main page]

TWI623021B - 乾電漿蝕刻時之選擇性的提升方法 - Google Patents

乾電漿蝕刻時之選擇性的提升方法 Download PDF

Info

Publication number
TWI623021B
TWI623021B TW104135324A TW104135324A TWI623021B TW I623021 B TWI623021 B TW I623021B TW 104135324 A TW104135324 A TW 104135324A TW 104135324 A TW104135324 A TW 104135324A TW I623021 B TWI623021 B TW I623021B
Authority
TW
Taiwan
Prior art keywords
layer
power
etching
substrate
pulse
Prior art date
Application number
TW104135324A
Other languages
English (en)
Other versions
TW201630049A (zh
Inventor
Vinayak Rastogi
維納亞克 哈斯托基
Alok RANJAN
艾洛克 蘭傑
Original Assignee
Tokyo Electron Limited
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited, 東京威力科創股份有限公司 filed Critical Tokyo Electron Limited
Publication of TW201630049A publication Critical patent/TW201630049A/zh
Application granted granted Critical
Publication of TWI623021B publication Critical patent/TWI623021B/zh

Links

Classifications

    • H10P50/287—
    • H10P76/4085—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)

Abstract

描述一種在基板上一層的蝕刻方法。該方法包含在電漿處理系統的處理空間中配置具有異質層的基板，該異質層係由第一材料及第二材料組成，其中該異質層具有將該第一材料及該第二材料曝露於在該處理空間中之電漿環境的初始上表面；及執行調變電漿蝕刻製程，其以大於移除該第二材料的速率選擇性地移除該第一材料。該調變電漿蝕刻製程包含一調變週期，於該調變週期的第一相位期間，使蝕刻劑優先地與該第一材料反應，且於該調變週期的第二相位期間，使鈍化劑相對於該第一材料有差別地附著在該第二材料之上。

Description

乾電漿蝕刻時之選擇性的提升方法
相關申請案的交互參照：本申請案主張於西元2014年10月28日申請之共同待審理的美國暫時申請案第62/069,387號的優先權，其全部內容於此藉由參照明確地納入本案揭示內容。
本發明關於在基板上選擇性地蝕刻異質層的方法。
在半導體元件的生產上，保持成本及性能之競爭性的需求已造成積體電路的元件密度持續提升。為在半導體積體電路中達成較高整合及微型化，亦須達成於半導體晶圓上所形成的電路圖案的微型化。
光微影係一種標準技術，用於藉由將遮罩上的幾何形狀及圖案轉移至半導體晶圓的表面以製造半導體積體電路。然而，目前最先進的光微影工具允許最小特徵部尺寸至約25nm。因此，需要新的方法形成更小的特徵部。
嵌段共聚物(BCPs)的自組裝已被視為一種有潛力的工具，其能將解析度提升至優於單獨使用習知微影方法所獲得數值之更佳數值。嵌段共聚物在奈米製造中係有用的化合物，這是因為它們可在冷卻至低於特定溫度(有序-無序轉變溫度TOD)時進行有序-無序轉變，如此會造成不同化學性質之共聚 物嵌段的相分離，而形成數十奈米或甚至小於10nm尺寸的有序、化性不同之區域。該等區域的尺寸及形狀可藉由操控共聚物之不同嵌段類型的分子量及組成而加以控制。區域之間的介面可具有1nm至5nm等級的寬度，且可藉由共聚物嵌段之化學組成的調整而加以操控。
嵌段共聚物在自組裝時可形成諸多不同的相，其係取決於嵌段的體積分率、在每一嵌段類型之內的聚合程度(即：在每個個別嵌段之內的每個個別類型的單體數目)、溶劑的選用性使用、及表面交互作用。當應用於薄膜中時，幾何上的限制約束可能造成額外的邊界條件，其可能會限制相的數目。一般而言，實際上在自組裝嵌段共聚物的薄膜中會觀察到圓球體(例如：立方堆積)、管柱狀(例如：四角管柱或六角管柱)、及層狀相(即：具有立方狀、六角狀、或層狀空間填充對稱的自組裝相)，且所觀察到的相類型可能取決於不同聚合物嵌段的相對體積分率。自組裝聚合物相可以平行或垂直基板的對稱軸定向，而層狀及管柱狀對於微影應用而言係引人注目的，這是因為它們可分別形成線與間隔的圖案、以及孔洞陣列，並可當多個區域類型的其中一者係隨後加以蝕刻時提供良好的對比度。
用於將嵌段共聚物的自組裝指引或引導至表面之上的二種方法係製圖磊晶法及化學預圖案方法(亦稱為化學磊晶法)。在製圖磊晶法中，嵌段共聚物的自我組織(self-organization)係受到基板的拓樸(topological)預圖案化加以引導。自我對準的嵌段共聚物可形成平行線性圖案，具有在由圖案化的基板界定的溝槽中之不同聚合物嵌段區域的相鄰線。例如，若嵌段共聚物係在聚合物鏈中為「帶有A及B嵌段的雙嵌段共聚物」，其中在本質上A係親水性而B係疏水性，則A嵌段可組裝成「鄰近溝槽側壁形成的區域」(若該側壁本質 上亦係親水性)。藉由細分基板上之預圖案間隔的嵌段共聚物圖案，將解析度提高到優於圖案化的基板之解析度。
在化學磊晶法中，嵌段共聚物區域的自組裝係受基板上的化學圖案(即：化學模板)引導。化學圖案與嵌段共聚物鏈中之共聚物嵌段類型的其中至少一者之間的化學親和力(affinity)可造成將區域類型的其中一者精確放置(在此亦稱為針紮(pinning))於基板上的化學圖案之一對應區域之上。例如，若嵌段共聚物係具有A及B嵌段的雙嵌段共聚物，其中在本質上A係親水性而B係疏水性，且化學圖案係由具有疏水性區域(該區域鄰近對A及B而言為中性之區域)的表面構成，則B區域可能會優先組裝至疏水性區域之上，而因此促使隨後A及B嵌段兩者在中性區域上的對準。如同製圖磊晶的對準方法，可藉由細分基板上之預圖案化的特徵部之間隔的嵌段共聚物圖案，將解析度提高到優於圖案化的基板之解析度(稱為密度或頻率倍增)。然而，化學磊晶法不限制於線性的預圖案；例如，預圖案可為適合作為與「形成圓柱狀相的嵌段共聚物」一同使用之圖案的2-D點陣列型式。例如，製圖磊晶法及化學磊晶法可用於引導層狀或圓柱狀相的自我組織，其中不同區域的類型係在基板表面上並排地排列。
因此，為了達到由嵌段共聚物的製圖磊晶法及化學磊晶法所提供的優點，需利用新的微影圖案化及定向自組裝技術，其包含在圖案化的工作流程中整合此類材料的能力。一個嵌段共聚物的例子係聚苯乙烯-b-聚(甲基丙烯酸甲酯)(PS-b-PMMA)。然而，當自聚苯乙烯-b-聚(甲基丙烯酸甲酯)(PS-b-PMMA)層移除PMMA部分以留下聚苯乙烯(PS)的圖案時，傳統的蝕刻技術有一些問題。由於兩者材料的有機本質及其相似性，發展有適合蝕刻選擇性的蝕刻化學品已變得具有挑戰性。此外，傳統的蝕刻製程產生無法接受的 圖案缺陷，諸如線邊緣粗糙度/線寬粗糙度(LER/LWR)。在極端的情況下，由於圖案崩塌，PS的缺陷可為災難性的，這將於下文更詳細地討論。在未來的方法中，使用乾蝕刻技術選擇性移除一種材料且同時保留其他材料的能力，對於此類圖案化實施方式的成功係當務之急。因此，有需要產生可接受的結果之受控制的蝕刻技術及製程。
本發明的實施例關於一種在基板上選擇性地蝕刻異質層(諸如圖案化層或定向自組裝(DSA)層)的方法。本發明的其他實施例關於選擇性地移除第一材料(諸如自組裝嵌段共聚物層的第一區域)，且同時保留第二材料(諸如自組裝嵌段共聚物層的第二區域)。
根據一實施例，一種在基板上一層的蝕刻方法係加以描述。該方法包含在電漿處理系統的處理空間中配置具有異質層的基板，該異質層係由第一材料及第二材料組成，其中該異質層具有將該第一材料及該第二材料曝露於在該處理空間中之電漿環境的初始上表面；及執行調變電漿蝕刻製程，其以大於移除該第二材料的速率選擇性地移除該第一材料。該調變電漿蝕刻製程包含一調變週期，於該調變週期的第一相位期間，使蝕刻劑優先地與該第一材料反應，且於該調變週期的第二相位期間，使鈍化劑相對於該第一材料有差別地附著在該第二材料之上。
110‧‧‧基板
120‧‧‧第二材料層
130‧‧‧第一材料層
135‧‧‧中性層
140‧‧‧自組裝嵌段共聚物(層)
142‧‧‧區域
144‧‧‧區域
150‧‧‧圖案
170‧‧‧特徵部
180‧‧‧嵌段共聚物層
200‧‧‧流程圖
420‧‧‧流程圖
460‧‧‧流程圖
500‧‧‧電漿處理系統
510‧‧‧電漿處理腔室
520‧‧‧基板支架
522‧‧‧電極
525‧‧‧基板
526‧‧‧背側氣體供應系統
528‧‧‧夾持系統
530‧‧‧RF產生器
531‧‧‧脈衝偏壓訊號控制器
532‧‧‧阻抗匹配網路
540‧‧‧氣體分配系統
545‧‧‧電漿處理區域
550‧‧‧真空泵系統
555‧‧‧控制器
600‧‧‧電漿處理系統
660‧‧‧磁場系統
700‧‧‧電漿處理系統
770‧‧‧上電極
772‧‧‧RF產生器
774‧‧‧阻抗匹配網路
800‧‧‧電漿處理系統
890‧‧‧DC電源
900‧‧‧電漿處理系統
980‧‧‧感應線圈
982‧‧‧RF產生器
984‧‧‧阻抗匹配網路
1000‧‧‧電漿處理系統
1080‧‧‧感應線圈
1100‧‧‧電漿處理系統
1180‧‧‧表面波電漿源
1182‧‧‧微波產生器
1184‧‧‧阻抗匹配網路
在附圖中： 圖1A及1B說明在基板上之定向自組裝層的示意圖；圖2根據一實施例提供一流程圖，該流程圖說明一種在基板上蝕刻定向自組裝層的方法；圖3A至3E根據其他實施例提供在基板上蝕刻定向自組裝層之方法的示意圖示；圖4A至4B根據其他實施例提供在基板上蝕刻定向自組裝層之方法的示意圖示；圖4C係流程圖，其根據一實施例說明一種在基板上執行調變電漿蝕刻製程的方法，該調變電漿蝕刻製程包含一調變週期；圖4D係操作的流程圖，該等操作根據一實施例用於在基板上的電漿蝕刻製程；圖5顯示根據一實施例的電漿處理系統之示意圖；圖6顯示根據另一實施例的電漿處理系統之示意圖；圖7顯示根據另一實施例的電漿處理系統之示意圖；圖8顯示根據另一實施例的電漿處理系統之示意圖；圖9顯示根據另一實施例的電漿處理系統之示意圖；圖10顯示根據另一實施例的電漿處理系統之示意圖；以及圖11顯示根據另一實施例的電漿處理系統之示意圖。
在下面敘述中，為了解釋而非限制之目的，具體細節係加以說明，諸如製程系統的特殊幾何形狀、於其中使用的各種元件及製程的描述。然而，應理解本發明可在背離這些具體細節的其他實施例中加以實行。
相似地，為了解釋之目的，闡述具體的數量、材料及構造以對本發明徹底地瞭解。儘管如此，本發明可在沒有這些具體細節的情況下加以實施。此外，吾人應當了解，圖式中所顯示的各種實施例係說明性的表示，且係不必然按比例繪製。
各種不同操作將以最有助於理解本發明的方式依次描述成複數個別操作。然而，不應將所述之順序理解成暗示該等操作必定為順序相依。尤其，該等操作不需以敘述的順序執行。所述之操作可以不同於所述之實施例的順序執行。在額外的實施例中可執行各種不同的額外操作及/或可省略所述之操作。
當於此處使用，術語「輻射敏感性材料」表示及包含光敏感材料(諸如：光阻)。
當於此處使用，術語「聚合物嵌段」表示及包含將單一類型(即：均聚物嵌段)或複數類型(即：共聚物嵌段)構成單元之複數單體單元聚合成為具有若干長度之連續聚合物鏈，該連續聚合物鏈形成長度再更長之更大聚合物的一部分，並與其他不同單體類型的聚合物嵌段展現足以讓相分離發生之N值。係Flory-Huggins交互作用參數，及N係嵌段共聚物之總聚合度。根據本發明的實施例，較大共聚物中的一聚合物嵌段與至少一其他聚合物嵌段的N值可能等於或大於約10.5。
當於此處使用，術語「嵌段共聚物」表示及包含由複數鏈組成之聚合物，其中每一鏈包含二個以上如上述定義的聚合物嵌段，且該等嵌段之至少二者係具有足以讓該等嵌段相分離之分離強度(例如：N>10.5)。在此設想許多不同的嵌段聚合物，包含雙嵌段共聚物(即：包含二個聚合物嵌段之聚合物(AB))、三嵌段共聚物(即：包含三個聚合物嵌段之聚合物(ABA或ABC))、多嵌段共聚物(即：包含大於三個聚合物嵌段之聚合物(ABCD等))、及其組合。
如此處使用的「基板」泛指根據本發明加以處理的物件。基板可包含元件(尤其是半導體或其他電子元件)的任何材料部分或結構，及例如可為基底基板結構，諸如半導體晶圓、或基底基板結構上或覆蓋基底基板結構的一層(諸如薄膜)。基板可為習知的矽基板或包含半導電性材料層之其他的主體基板。如此處使用的術語「主體基板(bulk substrate)」不僅表示及包含矽晶圓，亦表示及包含矽絕緣體(SOI)基板(諸如：矽藍寶石(SOS)基板、及矽玻璃(SOG)基板)、基底半導體基部上的矽磊晶層、及其他半導體或光電材料(諸如：矽-鍺、鍺、砷化鎵、氮化鎵、及磷化銦)。基板可經摻雜或未摻雜。因此，基板係非意圖限於任何特定的基底結構、底層或覆蓋層、圖案化或未圖案化，而是，係設想以包含任何這樣的層或基底結構，及層及/或基底結構的任何組合。下面描述可論及特殊的基板類型，但此係僅用於說明而非限制之目的。
如此處使用的術語「微相分離」及「微相分隔」表示及包含嵌段共聚物之均質嵌段互相聚集而異質嵌段分離成不同區域所憑藉的性質。在主體中，嵌段共聚物可自組裝成具有球狀、圓柱狀、層狀、雙連續螺旋二十四面體、 或雜臂星形微域狀(miktoarm star microdomain)的有序形態，其中嵌段共聚物的分子量決定所形成之微區域的尺寸。
自組裝嵌段共聚物形態的區域尺寸或節距週期(Lo)可用作用於設計圖案化的結構之關鍵尺寸的基礎。相似地，結構週期(Ls)可用作用於設計圖案化的結構之關鍵尺寸的基礎，結構週期係於選擇性地將嵌段共聚物的聚合物嵌段之一者蝕去後所留下之特徵部的尺寸。對於這些嵌段共聚物之聚合物嵌段所形成的區域尺寸而言，組成嵌段共聚物之每一聚合物嵌段的長度可為本質上的限制。例如，聚合物嵌段的每一者可被選擇成具有促進自組裝成期望之區域圖案的長度，而更短及/或更長的共聚物可能無法依所期望地自組裝。
如此處使用的術語「退火步驟」或「退火」表示及包含嵌段共聚物的處理，以促使該嵌段共聚物之二個以上不同聚合性嵌段成分之間的足夠微相分離，而形成藉由重複該等聚合物嵌段所形成之結構性單元所定義之有序的圖案。本發明中的嵌段共聚物之退火可以各種不同的習知技術之方法達成，該等方法包含但非限於：(在真空或在諸如氮或氬之惰性氛圍中的)熱退火、(在室溫或室溫之上的)溶劑蒸氣輔助退火、超臨界流體輔助退火、或以吸收為基礎(absorption-based)的退火(例如：光學烘烤)。作為一具體的範例，嵌段共聚物的熱退火可藉由將嵌段共聚物曝露於一升高的溫度加以進行，該升高的溫度係高於嵌段共聚物的玻璃轉換溫度(Tg)，但低於嵌段共聚物的降解溫度(Td)，如將在下文中更詳細地說明。亦可使用本文未說明的其他習知退火方法。
嵌段共聚物的自我組織能力可用以形成遮罩圖案。嵌段共聚物係由二個以上化性不同的嵌段加以形成。例如，每個嵌段可由不同的單體形成。該等嵌段係不混溶的或熱力學不相容的，例如：一個嵌段可為極性，而其他嵌 段可為非極性。由於熱力學效應，共聚物會在溶液中自我組織以最小化系統整體能量；一般而言，此情形造成共聚物相對於彼此移動，使得例如類似嵌段聚集在一起，從而形成含有每個嵌段類型或物種的交替區域。例如，若共聚物係由極性嵌段(例如：含有機金屬的聚合物)及非極性嵌段(例如：碳氫聚合物)加以形成，則該等嵌段會分離，使得非極性嵌段與其他非極性嵌段聚集，而極性嵌段與其他極性嵌段聚集。應理解嵌段共聚物可被描述為自組裝材料，因為嵌段可在沒有主動施加外力以引導特定個別分子的移動之情況下移動以形成圖案(雖可施加熱，以增加分子群體整體的移動速率)。
除了聚合物嵌段物種之間的交互作用，嵌段共聚物的自組裝可受地貌特徵(諸如：從嵌段共聚物沉積於其上的水平表面垂直延伸的階梯或導部)的影響。例如：雙嵌段共聚物(其係由二個不同的聚合物嵌段物種形成的共聚物)可形成複數個交替區域(或區)，該等區域係各自由實質不同的聚合物嵌段物種加以形成。當聚合物嵌段物種之自組裝發生在階梯或導部之垂直壁之間的區域時，該等階梯或導部可與聚合物嵌段交互作用，使得例如由該等嵌段形成的每個交替區域形成具有定向成大致平行於壁及水平表面之特徵部的規律間隔圖案。
此種自組裝對於在半導體製造製程期間形成用於圖案化特徵部的遮罩係有用的。例如：交替區域的其中一者可加以移除，藉此留下形成其他區之材料以用作遮罩。該遮罩可用以將諸如下方半導體基板中之電子元件的特徵部加以圖案化。形成嵌段共聚物遮罩的方法係在美國專利案第7,579,279號、美國專利案第7,723,009號、及在西元2013年3月14日由Sommervell等人申請之美國專利申請案第13/830,859，號名稱為“CHEMI-EPITAXY IN DIRECTED SELF-ASSEMBLY APPLICATIONS USING PHOTO-DECOMPOSABLE AGENTS”中加以揭露，各個申請案的全部揭示內容於此藉由參照納入本案揭示內容。
在材料處理方法學中，圖案蝕刻可包含塗佈輻射敏感材料(諸如光阻)的薄層於基板的上表面，接著使用微影技術圖案化該材料的薄層。在DSA圖案化中，初始圖案係藉由下述步驟加以形成：存在於DSA層中之兩種以上的相之相分離、使用乾圖案蝕刻選擇性移除至少一個相、及保留其餘相的至少一者，從而提供用於後續乾圖案蝕刻的圖案。在乾圖案蝕刻期間，電漿蝕刻製程可加以使用，其中電漿係由下列操作自處理氣體加以形成：耦合電磁(EM)能量(諸如射頻(RF)功率)至處理氣體，以加熱電子且造成後續處理氣體之原子及/或分子組成的離子化及解離。在使用一系列的乾蝕刻製程的情況下，初始圖案可在DSA層中加以形成，接著將該圖案轉移至在膜堆疊之內的底層，該膜堆疊包含最終產品(例如電子元件)期望的一種以上材料層。這樣做的話，相對於其他材料選擇性的移除一種材料係必要的。以及，除了其他事項，於圖案轉移處理期間，對於擴展至底層的圖案之輪廓控制係至關重要的。
如上所述，定向自組裝嵌段共聚物層(諸如聚苯乙烯-b-聚(甲基丙烯酸甲酯)(PS-b-PMMA))在次22nm的圖案化方法中已被證明係有用的。然而，為了移除自組裝的PMMA部分且同時保留PS的部分，需要高選擇性的蝕刻製程。
現參照圖示，其中類似的參考數字在數個視圖中指定相同或相對應的部件，圖1A和1B、以及圖2根據一實施例說明用於在基板上將定向自組裝層圖案化的方法。在圖1A及1B中，材料層(諸如基板110、第二材料層120、第一 材料層130、及圖案化的中性層135)係類似地加以編號且具有相同的功能及用途。該方法係以流程圖200加以說明，且始於212：在電漿處理系統中設置具有自組裝嵌段共聚物層於其上的基板。如圖1A及1B所示，具有自組裝嵌段共聚物層140配置於其上的基板110係使用定向自組裝(DSA)技術加以設置。參照圖1A，自組裝嵌段共聚物層140係加以塗佈並容許相分離，以在圖案化的中性層135上形成圖案並曝露第一材料層130。基板110可進一步包含在第一材料層130下的第二材料層120。該自組裝嵌段共聚物層140包含至少兩種聚合物區域142、144，該等區域可相對於另一者選擇性地加以蝕刻，即，蝕刻化學品係加以選擇以當使用定義的蝕刻條件之集合時，蝕刻嵌段共聚物的第一區域142相對於蝕刻嵌段共聚物的第二區域144達到至少2-2.5的蝕刻選擇性(使用該定義的蝕刻條件之集合，第一區域142的蝕刻速率係第二區域144的蝕刻速率的至少兩倍)。此外，自組裝嵌段共聚物層140係由可以期望及可預測的方式自我組織的材料組成，以實現圖1A的第一及第二區域142、144，例如：聚合物嵌段係不互溶的且在適當條件下將分離以形成主要包含單一嵌段物種的區域。
基板110可包含主體矽基板、單晶矽(經摻雜或未摻雜)基板、絕緣體載半導體(semiconductor-on-insulator,SOI)基板、或任何其他半導體基板，該其他半導體基板包含例如Si、SiC、SiGe、SiGeC、Ge、GaAs、InAs、InP、以及其他III/V或II/VI化合物半導體、或其任何組合。基板110可為任何尺寸，例如200mm(毫米)的基板、300mm的基板、或甚至更大的基板。在一例子中，基板110包含拉伸應變式(tensile-strained)Si層。
嵌段共聚物可藉由各種方法加以沉積，該等各種方法包含例如旋轉塗覆、旋轉澆鑄(spin casting)、刷塗、或氣相沉積。例如：嵌段共聚物可用 作在諸如有機溶劑(例如甲苯)之載體溶劑中的溶液。可將該嵌段共聚物的溶液塗佈於層狀結構，且接著移除該載體溶劑而形成該嵌段共聚物。雖然本發明係非侷限於理論，但吾人應理解由於在類似於材料之區域分離之製程中的熱力學考量，不同的嵌段物種應被理解成會自我聚集。自我組織係受到圖案化的中性層135之物理界面、以及在下方第一材料層130之化學物種與該嵌段共聚物鏈內之聚合物嵌段的其中至少一者之間的化學親和力加以引導。因此，嵌段共聚物的組成嵌段可由於界面的交互作用及化學親和力而沿著圖案化的中性層135及下方第一材料層130的長度自我定向。
繼續參考圖1A，自組裝嵌段共聚物層140的形成係伴隨曝露於退火條件，以促進嵌段共聚物自組裝成複數個交替區域(即：第一及第二區域142、144)，該等交替區域如圖所示在其間並排對齊。在顯示於圖1A的此示例性實施例中，該自組裝嵌段共聚物140具有第一及第二區域142、144，其配置於第一材料層130對於包含區域144的聚合物嵌段具有化學親和力之處。因此，在該嵌段共聚物之聚合物嵌段的其中一者與第一材料層130之間的化學親和力將第二區域144針紮在基板110上。相反地，若在圖案化的中性層135與嵌段共聚物之聚合物嵌段之間的化學親和力係中性的，則區域142、144可能在整個中性表面自我組織，如此會有利提供頻率倍增。在顯示於圖1的實施例中，3X的頻率倍增係加以顯示。吾人應理解可獲得其他在1X-10X範圍的頻率倍增。在1X的頻率倍增情況下，亦可使中性層對包含區域142的嵌段有化學吸引力，且因而進一步增加用於組裝的化學驅動力。在替代的實施例中，中性層135係連續的，因而促進頻率倍增。
吾人應理解針紮區的尺寸(例如：在此實施例中特徵部170的尺寸)可設計成與自組裝嵌段共聚物形態的Lo相關。若針紮區係約Lo/2，則其將有效地匹配嵌段共聚物之嵌段的其中一者之尺寸。約3Lo/2的針紮區亦將有效地用於針紮嵌段共聚物之嵌段的其中一者。因此，根據本發明之一實施態樣，此方法亦包含製備具有在約0.30Lo至約0.9Lo範圍、或約1.25Lo至約1.6Lo範圍之尺寸的特徵部。
在形成圖1A顯示的層狀結構中，自我組織可藉由退火加以協助及加速。退火製程的溫度可選擇為足夠低以避免不利地影響嵌段共聚物或層狀結構。該退火步驟可在低於約150℃、低於約300℃、低於約250℃、低於約200℃、或在一些實施例中在約180℃的溫度下加以執行。根據另一個實施例，退火製程可包含溶劑退火，該溶劑退火通常降低退火的溫度。可使用傳統的溶劑退火方法以及較新的技術，諸如於2013年3月15日申請之美國專利申請案序號第13/843,122號標題為“SOLVENT ANNEAL PROCESSING FOR DIRECTED-SELF ASSEMBLY APPLICATIONS”中所揭露的技術，其全部內容於此藉由參照納入本案揭示內容。
根據一實施態樣，為了在不會氧化或燃燒嵌段共聚物的有機聚合物嵌段的情況下促進較快的退火時間，可在小於約1小時的退火時間內在大於約250℃的退火溫度下於低氧氛圍中進行退火。如使用於此處，低氧氛圍包含小於約50ppm的氧。例如：低氧氛圍可包含小於約45ppm的氧、小於約40ppm的氧、小於約35ppm的氧、小於約30ppm的氧、小於約25ppm的氧、小於約20ppm的氧、或在以上濃度之間範圍的氧。此外，低氧氛圍退火方法可伴隨熱淬滅方法。示例性的低氧氛圍退火及熱淬滅退火方法係在西元2013年3月15日申請之美國 專利申請案序號第61/793,204，號中加以揭示，此專利申請案名稱為“MULTI-STEP BAKE APPARATUS AND METHOD FOR DIRECTED SELF-ASSEMBLY LITHOGRAPHY CONTROL”，其全部內容於此藉由參照納入本案揭示內容。
退火時間的範圍可由約數小時至約1分鐘。例如：高於溫度250℃的退火時間範圍可由約1小時至約2分鐘，由約30分鐘至約2分鐘、或由約5分鐘至約2分鐘。
根據一實施例，退火溫度範圍可在約260℃至約350℃之間，其中低氧氛圍包含小於約40ppm的氧。例如：嵌段共聚物層140可在小於約40ppm的氧中於310℃的退火條件下曝露約2分鐘至約5分鐘。
因此，該嵌段共聚物層的退火步驟形成具有一第一區域142的自組裝嵌段共聚物層140，該第一區域142係由一個聚合物嵌段形成，且夾在由另一嵌段聚合物形成的區域144之間。此外，根據由適當聚合物嵌段之選擇提供的內在蝕刻選擇性，吾人理解該等區域的其中一者可選擇性地使用單一蝕刻化學品以單一步驟移除，或可藉由不同的蝕刻化學品使用多個蝕刻加以移除。
例如：在第一區域142係由聚甲基丙烯酸甲酯(PMMA)形成且第二區域144係由聚苯乙烯(PS)形成的情況下，該PMMA區域142可藉由執行選擇性的電漿蝕刻(將於本文描述)加以移除，且同時留下PS區域144。吾人理解根據使用的共聚物尺寸及製程條件，所得到的特徵部尺寸可能會改變。應進一步理解亦可設想除了在圖1A中顯示的層狀相之外的區域相，而因此本發明不限於此。
如上所述，傳統蝕刻技術會產生無法接受的差蝕刻選擇性以及圖案缺陷(諸如：線邊緣粗糙度/線寬粗糙度(LER/LWR))，而在極端的情況下，由於圖案崩塌，PS的缺陷係災難性的。
在圖1B及圖2的214中，藉由執行脈衝蝕刻製程，自組裝嵌段共聚物層140的第一區域142係選擇性地加以移除，且同時保留自組裝嵌段共聚物層140的第二區域144，以在基板110上形成圖案150。該脈衝蝕刻製程包含：(i)將處理氣體組成物引進電漿處理系統，其中該處理氣體組成物包括含CxHyRz的氣體，其中R代表鹵族元素，x和y代表大於0的實數，及z代表大於或等於0的實數；(ii)使用電漿源點燃電漿；(iii)使用射頻(RF)功率電偏壓支撐基板的基板支架；及(iv)脈衝輸送用於電偏壓的RF功率。
該含CxHyRz的氣體可具有大於1的氫-對-碳比(H/C)，及大於或等於1的氫-對-鹵素比(H/R)。例如：該含CxHyRz的氣體可包含CH4、C2H4、C2H2、C2H6、C3H4、C3H6、C3H8、C4H6、C4H8、C4H10、C5H8、C5H10、C6H6、C6H10、C6H12、CH3F、或CH2F2、或其中任何兩種以上的組合。
處理氣體組成物可包括含氧氣體，諸如O、O2、O3、CO、CO2、NO、N2O、NO2等；及稀有氣體，諸如Ar或He。處理氣體組成物可進一步包括含鹵素氣體及選用性的添加劑氣體，該添加劑氣體具有作為原子成分的C及F；C、H及F；或N及F。該含鹵素氣體可包含選自由Cl2、Br2、HBr、HCl、及BCl3組成之群組的一種以上氣體。
在脈衝蝕刻製程期間，RF功率的脈衝輸送之至少一個特性可加以調整。該至少一個特性可包含脈衝振幅、脈衝頻率、脈衝工作週期、脈衝波形、 或脈衝相位。在一實施例中，用於電偏壓之RF功率的脈衝輸送包含在關閉狀態及開啟狀態之間脈衝輸送RF功率。
在一實施例中，脈衝蝕刻製程可包含一製程參數空間，該製程參數空間包含：高達約1000mtorr(毫托)的腔室壓力(例如：高達約200mtorr，或高達約50-150mtorr)；高達約2000sccm(每分鐘標準立方厘米)的含氧氣體流率(例如：高達約1000sccm，或約1sccm至約200sccm)；高達約2000sccm之含CxHyRz氣體的流率(例如：高達約1000sccm，或約1sccm至約100sccm)；高達約2000sccm之一選用性稀有氣體(例如：He或Ar)的流率(例如：高達約1000sccm)；高達約2000W(瓦)的上電極(例如：圖7中的元件770)的RF功率(例如：高達約1000W，或高達約600W)；高達約1000W的下電極(例如：圖7中的元件522)的RF偏壓(例如：高達約600W，或高達約100W，或高達50W)；高達約1000Hz的下電極脈衝頻率(例如：高達約100Hz，或高達約10Hz，或高達1Hz)；及從約1：4(20%開啟/80%關閉)至約4：1(80%開啟/20%關閉)之範圍的下電極脈衝工作週期(例如：從約1：2至約2：1，或約1：1(50%開啟/50%關閉))。此外，上電極偏壓頻率的範圍可從約0.1MHz至約200MHz，例如：約60MHz。此外，下電極偏壓頻率的範圍可從約0.1MHz至約100MHz，例如：約2MHz。
現在開始圖3A至3E的圖示說明，其提供脈衝輸送RF功率及引入含CxHyRz氣體的幾個實施例。如圖3A及3B所示，含CxHyRz的氣體係作為脈衝流加以引入，該脈衝流係實質上與RF功率的脈衝同相(即，含CxHyRz的氣體係於RF功率的開啟狀態期間加以引入)。或者，如圖3A及3C所示，含CxHyRz的氣體係於RF功率的脈衝輸送期間作為連續流加以引入(即，含CxHyRz的氣體係於RF 功率的開啟及關閉狀態期間加以引入)。又或者，如圖3A及3D所示，含CxHyRz的氣體係作為脈衝流加以引入，該脈衝流係實質上與RF功率的脈衝不同相(即，含CxHyRz的氣體係於RF功率的關閉狀態期間加以引入)。含CxHyRz的氣體可作為脈衝流加以引入，該脈衝流係實質上與RF功率的脈衝不同相，但可能有一些重疊。此外，如圖3E所示，從一個脈衝至下一脈衝，RF功率位準(或RF振幅)可加以變化。例如：RF功率位準於基板的電偏壓期間可為勻變下降或降低。
在一實施例中，用於電偏壓之RF功率的脈衝輸送可包含：(i)對於第一持續時間，以第一RF功率位準脈衝輸送RF功率；(ii)連續地流動第一氣體(氣體A)，該第一氣體係主要的蝕刻劑；及(iii)連續地流動第二氣體(氣體B)，該第二氣體係聚合或鈍化氣體(參照圖4A)。作為一個例子，該第一氣體可包含O2及選用性的Ar，且該第二氣體可包括含CxHyRz的氣體。在替代的實施例中，可脈衝輸送第一氣體、或第二氣體、或兩者。
在另一實施例中，用於電偏壓之RF功率的脈衝輸送可包含：(i)對於第一持續時間，以第一RF功率位準脈衝輸送RF功率；及(ii)對於第二持續時間，以第二RF功率位準脈衝輸送RF功率，其中該第二RF功率位準係低於該第一RF功率位準，且該第二持續時間在該第一持續時間之後。在另一實施例中，用於電偏壓之RF功率的脈衝輸送可進一步包含：(iii)對於第三持續時間，以第三RF功率位準脈衝輸送RF功率，其中該第三RF功率位準係低於該第二RF功率位準，且該第三持續時間在該第二持續時間之後。此外，在其他實施例中，用於電偏壓之RF功率的脈衝輸送可進一步包含：(iv)連續地流動第一氣體(氣體A)，該第一氣體係主要的蝕刻劑；及(v)連續地流動第二氣體(氣體B)，該第二氣體係聚合或鈍化氣體(參照圖4B)。作為一個例子，該第一氣體可包 含O2及選用性的Ar，且該第二氣體可包括含CxHyRz的氣體。在替代的實施例中，可脈衝輸送該第一氣體、或該第二氣體、或兩者。
在又另一實施例中，用於電偏壓之RF功率的脈衝輸送可包含：(i)對於第一持續時間，以第一RF功率位準脈衝輸送RF功率；(ii)對於第二持續時間，以第二RF功率位準脈衝輸送RF功率，其中該第二RF功率位準係低於該第一RF功率位準，且該第二持續時間在該第一持續時間之後；及(iii)對於第三持續時間，終止脈衝輸送功率，其中該第三持續時間在該第二持續時間之後。
在這樣做時，可得到比第二區域144的蝕刻速率至少2.5倍大的第一區域142的蝕刻速率。此外，可得到比第二區域144的蝕刻速率至少4倍大的第一區域142的蝕刻速率。再者，可得到比第二區域144的蝕刻速率至少8倍大的第一區域142的蝕刻速率。又再者，可得到比第二區域144的蝕刻速率至少10倍大的第一區域142的蝕刻速率。
作為一個例子，表1提供使用脈衝蝕刻製程將定向自組裝層圖案化之例示性的製程條件。各個脈衝蝕刻製程的性能係藉由PMMA相的移除之蝕刻選擇性(即，PMMA的蝕刻速率對PS的蝕刻速率之比值)的測量而加以評估。脈衝蝕刻製程包含：(A)第一蝕刻製程，無脈衝輸送或添加含CxHyRz氣體，作為基線條件；(B)第二蝕刻製程，使用脈衝輸送及添加含CxHyRz的氣體；(C)第三蝕刻製程，無脈衝輸送但添加含CxHyRz的氣體；及(D)第四蝕刻製程，無脈衝輸送但以與條件B相同的流率添加含CxHyRz的氣體。各個脈衝蝕刻製程可在將於下面說明之圖7的電漿處理系統中加以執行。然而，可使用其他的電漿處理系統。
對於各個條件，遞送至上電極(UEL)及下電極(LEL)的功率(當開啟時)係相同的。此外，對於各個條件O2及Ar的氣體流率係相同的。在條件B中，脈衝輸送RF功率至下電極(50%工作週期)係在含CxHyRz氣體的存在下加以執行。在條件C及D中，未使用脈衝輸送，且含CxHyRz的氣體之流率係變化的。清楚地，當脈衝輸送功率至下電極時及當含CxHyRz的氣體係引入時，本發明者已觀察到蝕刻選擇性上的明顯差異。在低流率(例如：12sccm的CH4)下，蝕刻選擇性的差異係較不明顯。當CH4的流率係增加且偏壓脈衝係執行時，此差異變為可觀察的。
本發明者亦已觀察到藉由降低施加至下電極的偏壓功率位準(例如：20W)，蝕刻選擇性從低於2的數值增加至超過2的數值(例如：蝕刻製程A)。在一實施例中，施加至下電極的RF功率係降低至足以達到100eV或更少的離子能量之一位準。在替代的實施例中，施加至下電極的RF功率係降低至足以達到50eV或更少的離子能量之一位準。
在其他的實施例中，RF功率可供應至下電極而非上電極。在之後將討論之其他替代的實施例中，RF功率及/或DC功率可以下列圖5至11描述的任何方式加以耦合。
現參照圖4C，圖4C係流程圖420，其根據一實施例說明一種在基板上執行調變電漿蝕刻製程的方法，該調變電漿蝕刻製程包含一調變週期。在操作424，具有由第一材料及第二材料組成之異質層的基板係在電漿處理系統的處理空間中加以配置，其中，該異質層具有將第一材料及第二材料曝露於在處理空間中之電漿環境的初始上表面。該第一材料的曝露表面可與該第二材料的曝露表面共平面。該第一材料及該第二材料可為不同組成的含矽材料。此外，該第一材料及該第二材料可為不同組成的含有機物材料。
在操作428，調變電漿蝕刻製程係加以執行，其以大於移除第二材料的速率選擇性地移除第一材料，該調變電漿蝕刻製程包含一調變週期。第一材料可為自組裝嵌段共聚物層的第一區域，及第二材料可為自組裝嵌段共聚物層的第二區域。自組裝嵌段共聚物的第一區域可為聚(甲基丙烯酸甲酯)，及自組裝嵌段共聚物的第二區域可為聚苯乙烯。調變週期係一操作集合，該等操作使用蝕刻劑及/或鈍化劑以造成優先蝕刻基板的一層或一層的部分或保護基板的一層或一層的部分。在操作432，於調變週期的第一相位期間，蝕刻劑優先地與第一材料反應。在操作436，於調變週期的第二相位期間，鈍化劑相對於第一材料有差別地附著在第二材料之上。
圖4D係操作的流程圖460，該等操作根據一實施例用於在基板上之調變電漿蝕刻製程。在操作464，處理氣體組成物係引進電漿處理系統，該處理氣體組成物包括含CxHyRz的氣體，其中R代表鹵族元素，x和y代表大於0的實數，及z代表大於或等於0的實數。該含CxHyRz的氣體可具有大於1的氫-對-碳比(H/C)，及大於或等於1的氫-對-鹵素比(H/R)。在操作468，電漿係使用電 漿源加以點燃。在操作472，支撐基板的基板支架係使用射頻(RF)功率加以電偏壓。
在操作476，在調變週期之第一相位期間的第一功率狀態與在調變週期之第二相位期間的第二功率狀態之間，用於電偏壓的RF功率係加以調變以達到電漿蝕刻製程的預期結果。用於電偏壓之RF功率的調變可包含在關閉狀態及開啟狀態之間脈衝輸送RF功率。在操作480，用於調變電漿蝕刻製程及用於控制在異質層之內形成的圖案輪廓之製程條件係加以選擇，該製程條件包含設定脈衝振幅、脈衝頻率、脈衝工作週期、或脈衝波形、或其任何組合。
執行特定蝕刻製程的持續時間可使用實驗設計(DOE)技術或先前的經驗加以決定；然而，其亦可使用光學偵測加以決定。一種可能的光學偵測方法係監控來自電漿區域的發射光光譜之一部分，此光譜可指出何時發生電漿化學品的改變，該改變係由於蝕刻製程中的改變。在對應於監控的波長之發射位準越過特定閾值(例如：降至特定位準以下、或增至特定位準以上)之後，可視為達到蝕刻製程中的轉變點。針對正被使用的蝕刻化學品及正被蝕刻的材料層之各種波長可加以使用。此外，蝕刻時間可加以延長至包含過蝕刻時期，其中該過蝕刻時期構成在該蝕刻製程之開始以及關於轉變偵測時間之間的時間之一分率(即：1到100%)。
上述將DSA層圖案化的一種以上方法可使用電漿處理系統(諸如圖7中描述的電漿處理系統)加以執行。然而，所討論的方法係非限於此示例性呈現內容的範圍。根據上述各種不同的實施例，在基板上將閘堆疊圖案化的方法可在下列圖5至11描述及說明之任何一個電漿處理系統中加以執行。圖5至11 中類似編號的系統元件執行相同的功能，且這些系統元件的先前描述將不再重覆以聚焦在新元件的描述。
參照圖5，根據一實施例，配置成執行上述確定之製程條件的電漿處理系統500係在圖5中加以描繪，該電漿處理系統500包含：一電漿處理腔室510；基板支架520，待處理之基板525係固定於其上；及真空泵系統550。基板525可為半導體基板、晶圓、平板顯示器、或液晶顯示器。電漿處理腔室510可建構成促進在基板525表面附近的電漿處理區域545中之電漿的產生。可離子化氣體或處理氣體混合物係經由氣體分配系統540加以導入。針對特定處理氣體的流量，製程壓力係使用真空泵系統550加以調整。電漿可加以利用以產生專門針對預定材料處理的材料，及/或協助自基板525的曝露表面移除材料。電漿處理系統500可配置成處理任何期望尺寸的基板，諸如：200mm的基板、300mm的基板、或更大者。
基板525可藉由諸如機械夾持系統或電夾持系統(例如：靜電夾持系統)的夾持系統528固定於基板支架520。此外，基板支架520可包含加熱系統(未顯示)或冷卻系統(未顯示)，其配置成調整及/或控制基板支架520及基板525的溫度。該加熱系統或冷卻系統可包含熱傳送流體的再循環流動，其在冷卻時自基板支架520接收熱並將熱傳送至熱交換器系統(未顯示)，或在加熱時自熱交換器系統傳送熱至基板支架520。在其他實施例中，加熱/冷卻元件(諸如電阻加熱元件或熱電加熱器/冷卻器)可包含於基板支架520、及電漿處理腔室510的腔室壁、及在電漿處理系統500之內的任何其他構件中。
此外，熱傳送氣體可經由背側氣體供應系統526傳送至基板525的背側，以增進在基板525及基板支架520之間的氣體間隙熱傳導。此類系統可當 需要在升高或降低的溫度下控制基板的溫度時加以利用。例如：背側氣體供應系統可包含二區氣體分配系統，其中氦氣體間隙壓力可獨立地在基板525的中心及邊緣之間加以改變。
在顯示於圖5的實施例中，基板支架520可包含一電極522，RF功率係經由該電極522耦合至電漿處理區域545中的處理電漿。例如：可藉由將來自RF產生器530的RF功率經由一選用性阻抗匹配網路532傳送至基板支架520，而在一RF電壓下電偏壓基板支架520。該RF偏壓可用以加熱電子以形成及維持電漿。在此配置中，系統可運作為反應性離子蝕刻(RIE)反應器，其中腔室及上部氣體注射電極作為接地表面。典型的RF偏壓頻率可在約0.1MHz至約100MHz的範圍。用於電漿處理的RF系統係為熟習此技術者所熟知。
此外，電極522在一RF電壓下的電偏壓可使用脈衝偏壓訊號控制器531脈衝輸送。例如：來自RF產生器530的RF功率輸出可在關閉狀態及開啟狀態之間脈衝輸送。
或者，RF功率係以在多個頻率下施加於基板支架電極。此外，阻抗匹配網路532可藉由減少反射的功率而增進RF功率對電漿處理腔室510中之電漿的傳送。匹配網路拓樸(例如：L型、π型、T型等)及自動控制方法係為熟習此技術者所熟知。
氣體分配系統540可包含用於導入處理氣體混合物的噴淋頭設計。或者，氣體分配系統540可包含多區噴淋頭設計，該多區噴淋頭設計用於導入處理氣體混合物及調整在基板525上方之處理氣體混合物的分布。例如，多區噴淋頭設計可配置成相對於流向基板525上方之實質上中心區域的處理氣體流 或組成物的量，而調整流向基板525上方之實質上周圍區域的處理氣體流或組成物。
真空泵系統550可包含能夠高達約每秒5000公升(或更大)泵速度之渦輪分子真空泵(TMP)及用於調節腔室壓力的閘閥。在用於乾電漿蝕刻的習知電漿處理裝置中，可使用每秒1000至3000公升的TMP。對於一般小於約50mTorr的低壓處理而言，TMP係有用的。對於高壓處理(即：大於約100mTorr)而言，可使用機械升壓泵及乾粗抽泵。此外，用於監控腔室壓力的裝置(未顯示)可耦接至電漿處理腔室510。
控制器555包含微處理器、記憶體、及數位I/O埠，其能夠產生控制電壓，此控制電壓足以傳輸及啟動至電漿處理系統500的輸入，以及監控來自電漿處理系統500的輸出。此外，控制器555可耦接至RF產生器530、脈衝偏壓訊號控制器531、阻抗匹配網路532、氣體分配系統540、真空泵系統550、以及基板加熱/冷卻系統(未顯示)、背側氣體供應系統526、及/或靜電夾持系統528，並與以上元件交換資訊。例如：儲存於記憶體中的程式可根據一製程配方用以啟動電漿處理系統500之前述元件的輸入，以在基板525上執行一電漿輔助製程，諸如電漿蝕刻製程。
控制器555可相對於電漿處理系統500就近地加以設置，或其可相對於電漿處理系統500遠端地加以設置。例如：控制器555可使用直接連接、網內網路、及或網際網路與電漿處理系統500交換資訊。控制器555可耦接至例如位於客戶位置(即：元件製造商等)的網內網路，或其可耦接至例如位於供應商位置(即：設備製造者)的網內網路。或者或額外地，控制器555可耦接至網 際網路。此外，另一電腦(即：控制器、伺服器等)可經由直接連接、網內網路、及/或網際網路存取控制器555以交換資料。
在顯示於圖6的實施例中，電漿處理系統600可類似於圖5的實施例，且在除了那些參照圖5描述的元件之外，進一步包含固定的、或機械或電旋轉磁場系統660，以潛在地增加電漿密度及/或增進電漿處理均勻性。此外，控制器555可耦接至磁場系統660以調節旋轉的速度及場強度。旋轉磁場的設計及實施係為熟習此技術者所熟知。
在顯示於圖7的實施例中，電漿處理系統700可類似於圖5或圖6的實施例，且可進一步包含一上電極770，RF功率可從RF產生器772經由選用性阻抗匹配網路774耦接至該上電極770。施加於上電極的RF功率頻率之範圍可從約0.1MHz至約200MHz。此外，施加於下電極的功率頻率之範圍可從約0.1MHz至約100MHz。此外，控制器555係耦接至RF產生器772及阻抗匹配網路774，以控制對上電極770的RF功率施加。上電極的設計及實施係為熟習此技術者所熟知。上電極770及氣體分配系統540可如圖所示設計成在相同的腔室組件之內。或者，上電極770可包含多區電極設計，該多區電極設計用於調整耦接至基板525之上的電漿之RF功率分佈。例如：上電極770可分隔為中心電極及邊緣電極。
在顯示於圖8的實施例中，電漿處理系統800可類似於圖7的實施例，且可進一步包含一直流(DC)電源890，其耦接至與基板525對向的上電極770。該上電極770可包含一電極板。該電極板可包含一含矽電極板。此外，該電極板可包含經摻雜的矽電極板。DC電源890可包含可變DC電源。此外，DC電源890可包含雙極DC電源。DC電源890可進一步包含一系統，該系統用以執行監控、調整、或控制DC電源890之極性、電流、電壓、或開啟/關閉狀態的其中至 少一者。一旦形成電漿，DC電源890促進彈道電子束的形成。電過濾器(未顯示)可加以使用以將RF功率與DC電源890去耦合。
例如：由DC電源890施加於上電極770的DC電壓範圍可從約-2000伏特(V)至約1000V。較佳是，DC電壓的絕對值具有等於或大於約100V的值，且更佳是，DC電壓的絕對值具有等於或大於約500V的值。此外，吾人期望DC電壓具有負極性。此外，吾人期望DC電壓係負電壓，該負電壓具有大於在上電極770的表面上產生之自偏壓電壓的絕對值。面向基板支架520的上電極770之表面可由含矽材料所構成。
在顯示於圖9的實施例中，電漿處理系統900可類似於圖5及6的實施例，且可進一步包含一感應線圈980，RF功率係藉由RF產生器982透過選用性阻抗匹配網路984耦接至該感應線圈980。RF功率係從感應線圈980經由介電窗(未顯示)感應耦合至電漿處理區域545。施加於感應線圈980的RF功率頻率之範圍可從約10MHz至約100MHz。相似地，施加於夾盤電極的功率頻率之範圍可從約0.1MHz至約100MHz。此外，槽口式法拉第擋板(slotted Faraday shield，未顯示)可用以減少在感應線圈980及在電漿處理區域545中的電漿之間的電容耦合。此外，控制器555可耦接至RF產生器982及阻抗匹配網路984，以控制對感應線圈980的功率施加。
在如圖10所示之一替代的實施例中，電漿處理系統1000可類似於圖9的實施例，且可進一步包含一感應線圈1080，如同在變壓器耦合電漿(TCP)反應器中，其係從上方連通電漿處理區域545的「螺旋型」線圈或「盤餅形」線圈。感應耦合電漿(ICP)源或變壓器耦合電漿(TCP)源的設計及實施係為熟習此技術者所熟知。
或者，電漿可使用電子迴旋共振(ECR)加以形成。在又另一實施例中，電漿係由一螺旋波(Helicon wave)的發射加以形成。在又另一實施例中，電漿係由一傳播表面波加以形成。上述每一電漿源係為熟習此技術者所熟知。
在顯示於圖11的實施例中，電漿處理系統1100可類似於圖5的實施例，且可進一步包含一表面波電漿(SWP)源1180。SWP源1180可包含一槽孔天線(諸如輻射線槽孔天線)，微波功率係藉由微波產生器1182經由選用性阻抗匹配網路1184耦接至該槽孔天線。
雖然以上僅詳述本發明的某些實施例，但熟悉本領域者將容易瞭解在本質上不脫離本發明的新穎教示及優點的情況下，許多修改係可能的。因此，所有此等修改係意圖被包含在本發明的範圍之內。

Claims (23)

  1. 一種在基板上一層的蝕刻方法，該方法包含：在一電漿處理系統的一處理空間中配置具有一異質層的一基板，該異質層係由一第一材料及一第二材料構成，其中該異質層具有一初始上表面，該初始上表面將該第一材料及該第二材料曝露於在該處理空間中的電漿環境；以及執行一調變電漿蝕刻製程，藉由施加射頻(RF)功率脈衝至支撐該基板的一基板支架，以大於移除該第二材料的速率選擇性地移除該第一材料，該調變電漿蝕刻製程包含一調變週期，其中：(i)於該調變週期的一第一相位期間，使一蝕刻劑優先與該第一材料反應，以及(ii)於該調變週期的一第二相位期間，使一鈍化劑相對於該第一材料有差別地附著在該第二材料之上，以及其中脈衝輸送該RF功率進一步包含：(i)以一第一RF功率位準脈衝輸送該RF功率一第一持續時間，以及(ii)以一第二RF功率位準脈衝輸送該RF功率一第二持續時間，其中該第二RF功率位準係低於該第一RF功率位準，且該第二持續時間在該第一持續時間之後。
  2. 如申請專利範圍第1項之在基板上一層的蝕刻方法，其中，該第一材料的一曝露表面係與該第二材料的一曝露表面共平面。
  3. 如申請專利範圍第1項之在基板上一層的蝕刻方法，其中，該第一材料及該第二材料係不同組成的含矽材料。
  4. 如申請專利範圍第1項之在基板上一層的蝕刻方法，其中，該第一材料及該第二材料係不同組成的含有機物材料。
  5. 如申請專利範圍第1項之在基板上一層的蝕刻方法，其中，該調變電漿蝕刻製程包含：將一處理氣體組成物引進該電漿處理系統，該處理氣體組成物包括一含CxHyRz的氣體，其中R代表鹵族元素，x和y代表大於0的實數，及z代表大於或等於0的實數，使用一電漿源點燃電漿，使用射頻(RF)功率電偏壓支撐該基板的一基板支架；以及於該調變週期之該第一相位期間的一第一功率狀態與於該調變週期之該第二相位期間的一第二功率狀態之間，調變用於該電偏壓步驟的RF功率。
  6. 如申請專利範圍第5項之在基板上一層的蝕刻方法，進一步包含：選擇一製程條件，用於該調變電漿蝕刻製程及控制在該異質層之內形成的一圖案輪廓，該製程條件包含設定一脈衝振幅、一脈衝頻率、一脈衝工作週期、或一脈衝波形、或其任何組合。
  7. 如申請專利範圍第5項之在基板上一層的蝕刻方法，其中，調變用於該電偏壓步驟之RF功率的步驟包含在一關閉狀態及一開啟狀態之間脈衝輸送RF功率。
  8. 如申請專利範圍第5項之在基板上一層的蝕刻方法，其中，該含CxHyRz的氣體具有大於1的氫-對-碳比(H/C)，及大於或等於1的氫-對-鹵素比(H/R)。
  9. 如申請專利範圍第1項之在基板上一層的蝕刻方法，其中，該第一材料係一自組裝嵌段共聚物層的一第一區域，及該第二材料係該自組裝嵌段共聚物層的一第二區域。
  10. 如申請專利範圍第9項之在基板上一層的蝕刻方法，其中，該自組裝嵌段共聚物的該第一區域係聚(甲基丙烯酸甲酯)，及該自組裝嵌段共聚物的該第二區域係聚苯乙烯。
  11. 如申請專利範圍第7項之在基板上一層的蝕刻方法，進一步包含：達成該第一區域的一蝕刻速率，該蝕刻速率係該第二區域的蝕刻速率的至少4倍。
  12. 如申請專利範圍第7項之在基板上一層的蝕刻方法，其中，該處理氣體組成物係於脈衝輸送期間連續地流進該電漿處理系統。
  13. 如申請專利範圍第7項之在基板上一層的蝕刻方法，其中，該處理氣體組成物的至少一成分係於脈衝輸送期間脈衝輸送進入該電漿處理系統。
  14. 如申請專利範圍第13項之在基板上一層的蝕刻方法，其中，該處理氣體組成物的該至少一成分的脈衝流係與脈衝輸送RF功率同相或不同相。
  15. 如申請專利範圍第5項之在基板上一層的蝕刻方法，其中，調變用於該電偏壓步驟之RF功率的步驟進一步包含：以一第一RF功率位準脈衝輸送RF功率一第一持續時間；以及以一第二RF功率位準脈衝輸送RF功率一第二持續時間，其中該第二RF功率位準係低於該第一RF功率位準，且該第二持續時間係在該第一持續時間之後。
  16. 如申請專利範圍第15項之在基板上一層的蝕刻方法，其中，脈衝輸送用於該電偏壓步驟之RF功率的步驟進一步包含：以一第三RF功率位準脈衝輸送RF功率一第三持續時間，其中該第三RF功率位準係低於該第二RF功率位準，且該第三持續時間係在該第二持續時間之後。
  17. 如申請專利範圍第15項之在基板上一層的蝕刻方法，其中，脈衝輸送用於該電偏壓步驟之RF功率的步驟進一步包含：降低用於脈衝輸送RF功率的一RF功率位準。
  18. 如申請專利範圍第15項之在基板上一層的蝕刻方法，其中，脈衝輸送用於該電偏壓步驟之RF功率的步驟進一步包含：以一第一RF功率位準脈衝輸送RF功率一第一持續時間；以一第二RF功率位準脈衝輸送RF功率一第二持續時間，其中該第二RF功率位準係低於該第一RF功率位準，且該第二持續時間係在該第一持續時間之後；以及終止脈衝輸送RF功率一第三持續時間，該第三持續時間係在該第二持續時間之後。
  19. 如申請專利範圍第1項之在基板上一層的蝕刻方法，其中該鈍化劑係作為與RF脈衝同相的一脈衝流而引入。
  20. 如申請專利範圍第1項之在基板上一層的蝕刻方法，其中該鈍化劑係作為與RF脈衝不同相的一脈衝流而引入。
  21. 如申請專利範圍第1項之在基板上一層的蝕刻方法，其中，該鈍化劑包括一含CxHyRz的氣體，其中R代表鹵族元素，x和y代表大於0的實數，及z代表大於或等於0的實數。
  22. 一種在基板上一層的圖案化蝕刻方法，該方法包含：在一電漿處理系統中配置具有一相分離之嵌段共聚物層於其上的一基板；以及藉由執行一脈衝蝕刻製程，選擇性地移除該相分離之嵌段共聚物層的一第一相且同時保留該相分離之嵌段共聚物層的一第二相以在該基板上形成一圖案，該脈衝蝕刻製程包含：將一處理氣體組成物引進該電漿處理系統，該處理氣體組成物包括一含CxHyRz的氣體，其中R代表鹵族元素，x和y代表大於0的實數，及z代表大於或等於0的實數，使用一電漿源點燃電漿，使用射頻(RF)功率電偏壓支撐該基板的一基板支架；以及脈衝輸送用於該電偏壓步驟的RF功率。
  23. 如申請專利範圍第22項之在基板上一層的圖案化蝕刻方法，其中，該含CxHyRz的氣體具有大於1的氫-對-碳比(H/C)，及大於或等於1的氫-對-鹵素比(H/R)。
TW104135324A 2014-10-28 2015-10-28 乾電漿蝕刻時之選擇性的提升方法 TWI623021B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462069387P 2014-10-28 2014-10-28
US62/069,387 2014-10-28

Publications (2)

Publication Number Publication Date
TW201630049A TW201630049A (zh) 2016-08-16
TWI623021B true TWI623021B (zh) 2018-05-01

Family

ID=55792550

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104135324A TWI623021B (zh) 2014-10-28 2015-10-28 乾電漿蝕刻時之選擇性的提升方法

Country Status (3)

Country Link
US (1) US9666447B2 (zh)
KR (1) KR101755869B1 (zh)
TW (1) TWI623021B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI857332B (zh) * 2022-03-19 2024-10-01 日商鎧俠股份有限公司 半導體製造裝置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12444651B2 (en) 2009-08-04 2025-10-14 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
FR3041120B1 (fr) * 2015-09-11 2017-09-29 Commissariat Energie Atomique Procede de gravure selective d’un copolymere a blocs
WO2017111822A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Pitch division using directed self-assembly
US20170330764A1 (en) * 2016-05-12 2017-11-16 Lam Research Corporation Methods and apparatuses for controlling transitions between continuous wave and pulsing plasmas
US10566211B2 (en) * 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals
US9941121B1 (en) * 2017-01-24 2018-04-10 International Business Machines Corporation Selective dry etch for directed self assembly of block copolymers
US10510575B2 (en) 2017-09-20 2019-12-17 Applied Materials, Inc. Substrate support with multiple embedded electrodes
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
WO2020154310A1 (en) 2019-01-22 2020-07-30 Applied Materials, Inc. Feedback loop for controlling a pulsed voltage waveform
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US11043362B2 (en) * 2019-09-17 2021-06-22 Tokyo Electron Limited Plasma processing apparatuses including multiple electron sources
US11848176B2 (en) 2020-07-31 2023-12-19 Applied Materials, Inc. Plasma processing using pulsed-voltage and radio-frequency power
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
GB202020822D0 (en) 2020-12-31 2021-02-17 Spts Technologies Ltd Method and apparatus
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US12322573B2 (en) * 2021-05-12 2025-06-03 Applied Materials, Inc. Pulsing plasma treatment for film densification
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US12148595B2 (en) 2021-06-09 2024-11-19 Applied Materials, Inc. Plasma uniformity control in pulsed DC plasma chamber
US12525441B2 (en) 2021-06-09 2026-01-13 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US12525433B2 (en) 2021-06-09 2026-01-13 Applied Materials, Inc. Method and apparatus to reduce feature charging in plasma processing chamber
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
KR20230004014A (ko) 2021-06-30 2023-01-06 삼성전자주식회사 반도체 소자 제조 방법
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US12106938B2 (en) 2021-09-14 2024-10-01 Applied Materials, Inc. Distortion current mitigation in a radio frequency plasma processing chamber
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US12315732B2 (en) 2022-06-10 2025-05-27 Applied Materials, Inc. Method and apparatus for etching a semiconductor substrate in a plasma etch chamber
US12272524B2 (en) 2022-09-19 2025-04-08 Applied Materials, Inc. Wideband variable impedance load for high volume manufacturing qualification and on-site diagnostics
US12111341B2 (en) 2022-10-05 2024-10-08 Applied Materials, Inc. In-situ electric field detection method and apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7188630B2 (en) 2003-05-07 2007-03-13 Freescale Semiconductor, Inc. Method to passivate conductive surfaces during semiconductor processing
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
GR1006618B (el) * 2008-06-13 2009-12-03 Εθνικο Κεντρο Ερευνας Φυσικων Επιστημων (Εκεφε) "Δημοκριτος" Μεθοδος για την κατασκευη περιοδικων δομων σε πολυμερη με διεργασιες πλασματος
WO2012031818A2 (en) * 2010-09-09 2012-03-15 Asml Netherlands B.V. Lithography using self-assembled polymers
EP2717296B1 (en) * 2012-10-02 2016-08-31 Imec Etching of block-copolymers
EP2733533B1 (en) 2012-11-14 2018-02-28 IMEC vzw Etching method using block-copolymers
JP6002556B2 (ja) 2012-11-27 2016-10-05 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
US9153457B2 (en) * 2013-06-14 2015-10-06 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity using direct current positioning
US9418867B2 (en) * 2014-01-10 2016-08-16 Applied Materials, Inc. Mask passivation using plasma

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI857332B (zh) * 2022-03-19 2024-10-01 日商鎧俠股份有限公司 半導體製造裝置

Also Published As

Publication number Publication date
KR20160050000A (ko) 2016-05-10
TW201630049A (zh) 2016-08-16
US9666447B2 (en) 2017-05-30
KR101755869B1 (ko) 2017-07-10
US20160118256A1 (en) 2016-04-28

Similar Documents

Publication Publication Date Title
TWI623021B (zh) 乾電漿蝕刻時之選擇性的提升方法
US9153457B2 (en) Etch process for reducing directed self assembly pattern defectivity using direct current positioning
US8945408B2 (en) Etch process for reducing directed self assembly pattern defectivity
US9576816B2 (en) Method for roughness improvement and selectivity enhancement during arc layer etch using hydrogen
US9607843B2 (en) Method for roughness improvement and selectivity enhancement during arc layer etch via adjustment of carbon-fluorine content
US9530667B2 (en) Method for roughness improvement and selectivity enhancement during arc layer etch using carbon
KR102328025B1 (ko) 서브-해상도 스케일들로 상이한 임계 치수들을 패터닝하기 위한 방법
KR102744988B1 (ko) 제1 물질과 제2 물질을 가진 구조 패턴 층의 에칭 방법
WO2016131061A1 (en) Method for roughness improvement and selectivity enhancement during arc layer etch
JP2016537830A (ja) ガスパルスを用いる深掘りシリコンエッチングのための方法
CN108780738B (zh) 满足线边缘粗糙度及其他集成目的的等离子体处理方法
US9947597B2 (en) Defectivity metrology during DSA patterning
KR101787299B1 (ko) 직류 중첩을 사용해서 유도 자기조립 패턴 결함률을 감소시키기 위한 에칭 프로세스

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees