TWI622301B - 用於減少對於黑訊號之類比數位轉換時間之方法及系統 - Google Patents

Abstract

本發明揭示一種用於減少對於黑訊號之類比數位轉換(ADC)時間之方法，其以像素陣列擷取包含第一圖框及第二圖框之圖框之影像資料開始。像素陣列包含可見像素及黑色像素(OPB)。接著，掃描電路選擇待讀出之第一圖框之OPB。OPB在由掃描電路選擇時產生一黑訊號。接著，讀出電路中所包含之行讀出電路擷取第一圖框之該黑訊號，且基於自讀出電路中所包含之斜波產生器接收之一斜波訊號處理該黑訊號以產生黑ADC輸出。接著，讀出電路基於第一圖框之該黑訊號判定一斜波時序偏移。接著，該斜波時序偏移施加於該第二圖框，此包含由該斜波產生器針對一第二圖框產生包含該斜波時序偏移之該斜波訊號。亦描述其他實施例。

Description

用於減少對於黑訊號之類比數位轉換時間之方法及系統

本發明之一實例大體上係關於影像感測器。更具體言之，本發明之實例係關於用於減少對於黑訊號之類比數位轉換(ADC)時間且藉此增加圖框速率之方法及系統。

高速影像感測器已廣泛用於不同領域(其包含汽車領域、機器視覺領域及專業視訊攝影領域)之諸多應用中。用於製造影像感測器之技術，且特定言之，用於製造互補金屬氧化物半導體(CMOS)影像感測器之技術已經快速地持續發展。舉例而言，對更高圖框速率及更低電力消耗之需求已經促進此等影像感測器之進一步微型化及整合。 CMOS影像感測器必須考慮光電二極體上之黑電流或像素之浮動擴散。黑電流在自一像素陣列讀出影像訊號時呈現為黑訊號。在當前影像感測器系統中，訊號與黑訊號之總和同時讀出。因此，當處理影像訊號時，存在對於黑訊號之一ADC時間。 當前接觸式影像感測器(CIS)通常具有讀出黑訊號之光學黑色像素。自可見像素(或可見訊號)之輸出訊號減去自光學黑色像素讀出之黑訊號以提取真實訊號。自可見訊號減去黑訊號之先前技術解決方案包含：(i)減去數位域中之黑訊號；及(ii)減去類比域中之黑訊號。 在一種先前技術中，在ADC之後，自可見像素訊號輸出減去黑訊號，使得需要首先將黑訊號與可見訊號之加總自類比轉換成數位。在另一先前技術中，在ADC之前，自類比域中之可見訊號減去黑訊號。在此先前技術中，雖然不存在對於黑訊號之ADC時間，然需要特殊之類比電路以減去黑訊號。此等類比電路產生一空間及電力要求，且通常使水平隨機雜訊惡化。此外，類比電路不夠精確，使得需要除類比BLC之外之數位黑色位準校正(BLC)。

在以下描述中，陳述眾多特定細節以便提供對本發明之一詳盡理解。然而，應理解，可無需運用此等特定細節而實踐本發明之實施例。在其他例項下，未展示熟知電路、結構及技術以避免模糊對此描述之理解。 貫穿本說明書對“一項實施例”或“一實施例”之提及意指與該實施例相結合而描述之一特定特徵、結構或特性包含于本發明之至少一項實施例中。因此，貫穿本說明書在多個地方出現短語“在一項實施例中”或“在一實施例中”未必皆係指同一實施例。此外，特定特徵、結構或特性可以任何合適方式組合於一或多個實施例中。特定特徵、結構或特性可包含於一積體電路、一電子電路、一組合邏輯電路或提供所描述之功能性之其他合適之組件中。 根據本發明之教示之實例描述一種影像感測器，其藉由基於對來自黑訊號之時序偏移之一判定而改變第二ADC轉換之開始時序來減少對於黑訊號之ADC時間。 圖1係根據本發明之一項實施例之繪示實施對於黑訊號之ADC時間之一減少之一實例成像系統100之一方塊圖。成像系統100可係一互補金屬氧化物半導體(「CMOS」)影像感測器。如所描繪之實例中所展示，成像系統100包含像素陣列105，像素陣列105耦合至控制電路120及讀出電路110，讀出電路110耦合至功能邏輯115及邏輯控制108。 像素陣列105之所繪示之實施例係成像感測器或像素單元(例如，像素單元P1、P2、…、Pn)之一二維(「2D」)陣列。在一項實例中，各像素單元係一CMOS成像像素。參考圖4A，繪示根據本發明之一項實施例之可包含於像素陣列105中之一例示性像素單元(電路)。各像素電路包含一光電二極體及電晶體(例如，轉移電晶體、重設電晶體，及選擇電晶體)。在操作期間，轉移電晶體接收一轉移訊號TX，其將光電二極體中所累積之電荷轉移至一浮動擴散節點(圖中未展示)。在一項實施例中，浮動擴散節點可耦合至一儲存電容器(圖中未展示)以用於臨時儲存影像電荷。重設及設定電晶體在一重設訊號RST及設定訊號RS之控制下重設及設定像素。選擇電晶體耦合於電力軌VDD與讀出行線之間。選擇電晶體選擇性地將像素電路之輸出耦合至讀出行線。 返回參考圖1，各像素單元經配置成一列(例如，列R1至Ry)及一行(例如，行C1至Cx)以擷取一人員、場所或物體等等之影像資料，接著可使用該影像資料再現該人員、場所或物體等等之一影像。像素陣列105包含可見像素及光學黑色像素(OPB)。可見像素將入射至像素之光轉換成一電訊號(例如，一可見訊號)且輸出可見訊號，而OPB輸出一黑訊號。 在一項實例中，在各像素已擷取其影像資料或影像電荷之後，由讀出電路110透過讀出行位元線109讀出該影像資料且接著將其轉移至功能邏輯115。在一項實施例中，一邏輯電路108可控制讀出電路110，且將影像資料輸出至功能邏輯115。在各種實例中，讀出電路110可包含放大電路(圖中未繪示)、行讀出電路220或其他。功能邏輯115可單純地儲存影像資料或甚至藉由應用後影像效果(例如，剪裁、旋轉、消除紅眼、調整亮度、調整對比度或其他)操縱該影像資料。在一項實例中，讀出電路110可沿著讀出行線一次讀出一行影像資料(圖中已繪示)，或可使用例如一串列讀出或同時全並行讀出所有像素之多種其他技術(圖中未繪示)來讀出該影像資料。 在一項實例中，控制電路120耦合至像素陣列105以控制像素陣列105之操作特性。舉例而言，控制電路120可產生用於控制影像擷取之一快門訊號。在一項實例中，該快門訊號係一全域快門訊號，其用於同時啟用像素陣列105內之所有像素以在一單一擷取窗期間同時擷取其等各自影像資料。在另一實例中，該快門訊號係一滾動快門訊號，使得在連續擷取窗期間循序地啟用像素之各列、行或群組。在另一實例中，控制電路120可包括水平及垂直掃描電路，其選擇待讀出之像素之列及/或行。掃描電路可包含選擇電路(例如，多工器)等等以沿著讀出行位元線109一次讀出一列或一行影像資料，或可使用例如一串列讀出或同時全並行讀出所有像素之多種其他技術來讀出該影像資料。當掃描電路選擇像素陣列105中之可見像素時，可見像素將入射至像素之光轉換成可見訊號且將可見訊號輸出至行讀出電路220。當水平及垂直掃描電路選擇像素陣列105中之黑像素時，黑像素將黑訊號輸出至行讀出電路220。行讀出電路220可自掃描電路或像素陣列105接收可見訊號或黑訊號。 圖2係根據本發明之一項實施例之繪示圖1中實施對於黑訊號之ADC時間之一減少之成像系統100之讀出電路110及邏輯電路108之細節之一方塊圖。如圖2中所展示，讀出電路110可包含一行讀出電路220及一斜波產生器250。斜波產生器250產生同步於ADC時脈訊號之一斜波訊號。 如圖2中所展示，邏輯電路108包含一鎖相迴路(PLL) 230、一時脈分頻器240、一斜波產生器250及一系統控制器260。PLL 230產生被發射至時脈分頻器240之一時脈訊號。藉由劃分時脈訊號，時脈分頻器240產生被發射至斜波產生器250之一ADC時脈訊號及被發射至系統控制器260之一系統時脈訊號。系統控制器260產生訊號以控制影像感測器100中待同步於系統時脈之各區塊。在一項實施例中，讀出電路基於黑訊號判定數位黑色位準校正(BLC)且將數位BLC施加於可見訊號。 圖3係根據本發明之一項實施例之繪示圖2中之行讀出電路220之細節之一方塊圖。雖然未繪示，然在一些實施例中，讀出電路110中可包含複數個行讀出電路220。在此實施例中，行讀出電路220包含一雙斜波ADC。然而，其他類型之行ADC (即，SAR、迴圈等等)亦可用於其他實施例中。亦應理解，針對各行像素陣列105，行讀出電路220可為類似的。如圖3中所展示，行讀出電路220包含例如一全差分運算放大器之一比較器310及一計數器320。比較器310可自斜波產生器250接收一斜波訊號作為輸入及自位元線109接收可見訊號及/或黑訊號作為輸入。計數器320接收比較器310之輸出及自時脈分頻器240接收ADC時脈訊號。計數器320經啟用以基於ADC時脈訊號進行計數直至比較器310翻轉(例如，發送一非匹配訊號)。在一項實施例中，ADC時脈訊號將一計數啟用訊號(例如，count_en)提供至計數器320。計數器320可係一非同步計數器、一算術計數器等等。可將來自計數器320之輸出資料(例如，count_code)讀出至功能邏輯115。來自計數器320之輸出資料亦可為ADC輸出(例如，基於可見訊號之可見ADC輸出及基於黑訊號之黑ADC輸出)。在一項實施例中，功能邏輯115接收ADC輸出且處理該等ADC輸出以產生一最終ADC輸出。 圖4B至圖4C係繪示來自圖4A中之使用一雙斜波ADC之一光電二極體之讀出訊號之時序圖。在一雙斜波ADC之基本操作中，如圖4B至圖4C中所展示，藉由使用一計數器執行一第一及一第二ADC而獲得自計數器320輸出之訊號(例如，最終ADC輸出)之計數碼。如圖4C中所展示，第二ADC輸出包含ADC偏移、黑訊號及可見訊號。因此，第二ADC輸出之ADC時間包含一偏移計數週期、一黑訊號計數週期，及一訊號計數週期。 圖4D係繪示來自圖4A中之使用本發明之一項實施例減少對於黑訊號之ADC時間之一光電二極體之讀出訊號之一時序圖。在此實施例中，將基於黑訊號之一時序偏移施加於第二ADC之開始時序。如圖4D中所展示，若訊號相同，則第二ADC結束時序同樣係具有或不具有黑訊號。由位元線之穩定時間判定自轉移訊號TX之下降沿開始至第二ADC之週期(例如，Tset)。據此，當處理一黑訊號而不影響影像品質時，可使斜波開始時序偏移(例如，向前挪動)。 此外，可將本發明之以下實施例描述為一程序，通常將該程序描繪為一流程圖、一結構圖或一方塊圖。儘管一流程圖可將操作描述為一循序程序，然諸多操作可並行或同時執行。另外，可重新配置操作之順序。一程序在其操作完成時終止。一程序可對應於一方法、一程式等等。 圖5係根據本發明之一第一實施例之繪示用於減少黑訊號之類比數位轉換(ADC)時間之一方法500之一流程圖。方法500以在方塊501處像素陣列105擷取包含一第一圖框及一第二圖框之複數個圖框之影像資料開始。第二圖框可在第一圖框之後。像素陣列105可包含複數個可見像素及複數個光學黑色像素(OPB)。在方塊502處，控制電路120選擇待讀出之第一圖框之OPB。OPB在由控制電路120選擇時產生一黑訊號。在方塊503處，行讀出電路220擷取第一圖框之黑訊號，且在方塊504處，行讀出電路220基於自斜波產生器250所接收之一斜波訊號處理該黑訊號以產生一黑ADC輸出。在一項實施例中，處理黑訊號包含：比較器310比較第一圖框之黑訊號與斜波訊號以輸出一比較器輸出訊號；及計數器320基於一ADC時脈訊號及比較器輸出訊號進行計數以產生黑ADC輸出。比較器310及計數器320可包含於行讀出電路220中。 在方塊505處，行讀出電路110基於第一圖框之黑訊號判定一斜波時序偏移。在一些實施例中，斜波產生器250基於第一圖框之黑訊號判定斜波時序偏移。在方塊506處，將斜波時序偏移施加於第二圖框。在一項實施例中，施加斜波時序偏移包含：讀出電路110產生用於行讀出電路220之一斜波訊號以針對一第二圖框輸出用於計數器之包含斜波時序偏移之一計數啟用訊號。在一項實施例中，施加斜波時序偏移進一步包含：使用一鎖相迴路(PLL)產生一時脈訊號；及由邏輯電路108中所包含之時脈分頻器240產生ADC時脈訊號。時脈分頻器240藉由劃分自PLL所接收之時脈訊號而產生ADC時脈訊號。在一項實施例中，施加斜波時序偏移進一步包含：讀出電路110中所包含之斜波產生器250接收ADC時脈訊號且產生同步於ADC時脈訊號之斜波訊號。在此實施例中，斜波訊號包含斜波時序偏移。在一項實施例中，施加斜波時序偏移進一步包含：使用系統控制器260產生訊號以基於系統時脈訊號控制影像感測器100。在一項實施例中，將斜波時序偏移施加於第一圖框或第二圖框。 在方塊507處，控制電路120選擇待讀出之第二圖框之OPB，其中OPB在由控制電路120選擇時輸出一黑訊號。在方塊508處，行讀出電路220擷取第二圖框之黑訊號。 在方塊509處，行讀出電路220基於自斜波產生器250所接收之一斜波訊號處理第二圖框之黑訊號以產生一黑ADC輸出。在一項實施例中，處理黑訊號包含：比較器310比較第二圖框之黑訊號與斜波訊號以輸出一比較器輸出訊號；及計數器320基於一ADC時脈訊號及比較器輸出訊號進行計數以產生黑ADC輸出。比較器310及計數器320可包含於行讀出電路220中。 在方塊510處，讀出電路110基於第二圖框之黑訊號判定數位黑色位準校正(BLC)。在一些實施例中，在ADC時序控制之後判定數位BLC，此係因為數位BLC之解析度比ADC解析度更精確。在方塊511處，控制電路120選擇待讀出之第二圖框之可見像素。可見像素在由控制電路120選擇時產生一可見訊號。在方塊512處，行讀出電路220擷取第二圖框之可見訊號。在方塊513處，行讀出電路220基於斜波訊號處理第二圖框之可見訊號以產生一可見ADC輸出。在一項實施例中，由行讀出電路220處理第二圖框之可見訊號包含：由行讀出電路220中所包含之比較器310比較第二圖框之可見訊號與斜波訊號以輸出一比較器輸出訊號；及由行讀出電路220中所包含之計數器320基於ADC時脈訊號及比較器輸出訊號進行計數以產生可見ADC輸出。在一項實施例中，功能邏輯115處理來自行讀出電路之可見及黑ADC輸出以產生一最終ADC輸出。在方塊514處，在由讀出電路110施加之情況下，將數位BLC施加於第二圖框之可見ADC輸出。 圖6係根據本發明之一第二實施例之繪示用於減少對於黑訊號之類比數位轉換(ADC)時間之一方法600之一流程圖。 方法600以在方塊601處像素陣列105擷取包含一第一圖框及一第二圖框之複數個圖框之影像資料開始。第二圖框可在第一圖框之後。像素陣列105包含複數個可見像素及複數個光學黑色像素(OPB)，該OPB包含一第一OPB及一第二OPB。在方塊602處，控制電路120選擇待讀出之第一圖框之第一OPB以獲得一第一黑訊號。OPB在由控制電路120選擇時產生一黑訊號。在方塊603處，行讀出電路220擷取第一圖框之第一黑訊號。在方塊604處，行讀出電路220基於自斜波產生器250所接收之一斜波訊號處理該第一黑訊號以產生一第一黑ADC輸出。在方塊605處，行讀出電路110基於第一黑ADC輸出判定一斜波時序偏移。在一些實施例中，斜波產生器250基於第一黑ADC輸出判定斜波時序偏移。在方塊606處，將斜波時序偏移施加於第一圖框之第二OPB及可見像素。在一項實施例中，施加斜波時序偏移包含：讀出電路110產生用於行讀出電路220之斜波訊號以針對第一圖框之第二OPB及可見像素輸出用於計數器之包含斜波時序偏移之一計數啟用訊號。在一項實施例中，施加斜波時序偏移進一步包含：一鎖相迴路(PLL) 230產生一時脈訊號；及一時脈分頻器240產生ADC時脈訊號。PLL 230及時脈分頻器240可包含於邏輯電路108中。時脈分頻器240藉由劃分自PLL 230所接收之時脈訊號而產生ADC時脈訊號。在一項實施例中，施加斜波時序偏移進一步包含：讀出電路110中所包含之斜波產生器250接收ADC時脈訊號且產生同步於ADC時脈訊號之斜波訊號。在此實施例中，斜波訊號包含斜波時序偏移。在一項實施例中，施加斜波時序偏移進一步包含：使用系統控制器260產生訊號以基於系統時脈訊號控制影像感測器100。在一項實施例中，將斜波時序偏移施加於第一圖框或第二圖框。 在方塊607處，控制電路120選擇待讀出之第一圖框之第二OPB，其中OPB在由控制電路120選擇時輸出一黑訊號。在方塊608處，行讀出電路220擷取第一圖框之第二黑訊號。 在方塊609處，行讀出電路220基於自斜波產生器250所接收之一斜波訊號處理第一圖框之黑訊號以產生一第二黑ADC輸出。在一項實施例中，處理黑訊號包含：比較器310比較第二圖框之黑訊號與斜波訊號以輸出一比較器輸出訊號；及計數器320基於一ADC時脈訊號及比較器輸出訊號進行計數以產生黑ADC輸出。比較器310及計數器320可包含於行讀出電路220中。 在方塊610處，讀出電路110基於第一圖框之第二黑訊號判定數位黑色位準校正(BLC)。在方塊611處，控制電路120選擇待讀出之第一圖框之可見像素，其中可見像素在由控制電路120選擇時產生一可見訊號。 在方塊612處，行讀出電路220擷取第一圖框之可見訊號。在方塊613處，行讀出電路220基於斜波訊號處理第一圖框之可見訊號以產生一可見ADC輸出。在一項實施例中，由行讀出電路220處理第二圖框之可見訊號包含：由行讀出電路220中所包含之比較器310比較第二圖框之可見訊號與斜波訊號以輸出一比較器輸出訊號；及由行讀出電路220中所包含之計數器320基於ADC時脈訊號及比較器輸出訊號進行計數以產生可見ADC輸出。在一項實施例中，功能邏輯115處理來自行讀出電路220之可見及黑ADC輸出以產生一最終ADC輸出。在方塊614處，將數位BLC施加於第二圖框之可見ADC輸出。根據方法500及600：(i)與僅具有數位BLC相比，減少了用於黑訊號之ADC之時間，從而增加影像感測器100之圖框速率；及(ii)與類比BLC解決方案相比，減少了面積及電力要求以及水平隨機雜訊。 依據電腦軟體及硬體描述上文闡釋之程序。所描述之技術可組成體現於一機器(例如，電腦)可讀儲存媒體內之機器可執行指令，該指令在由一機器執行時將致使該機器執行所描述之操作。另外，該程序可體現於硬體內，例如專用積體電路(「ASIC」)或類似者。 本發明所繪示之實例之上文描述，包含說明書摘要中所描述之內容，不意欲為詳盡的或被限制為所揭示之精確形式。雖然為了繪示目的，本文描述本發明之特定實施例及實例，然在不脫離本發明之更廣泛精神及範疇之情況下，多種等效修改係可行的。 鑒於上文詳細之描述，可對本發明之實例做出此等修改。隨附申請專利範圍中所使用之術語不應被解釋為將本發明限制於本說明書及申請專利範圍中揭示之特定實施例。實情係，該範疇將完全由隨附申請專利範圍判定，該隨附申請專利範圍應根據建立之隨附申請專利範圍解釋之公認原則來解釋。據此，本說明書及圖被認為係繪示性的而非限制性的。

100‧‧‧成像系統/影響感測器
105‧‧‧像素陣列
108‧‧‧邏輯控制
109‧‧‧位元線
110‧‧‧讀出電路
115‧‧‧功能邏輯
120‧‧‧控制電路
220‧‧‧行讀出電路
230‧‧‧鎖相迴路
240‧‧‧時脈分頻器
250‧‧‧斜波產生器
260‧‧‧系統控制器
310‧‧‧比較器
320‧‧‧計數器
500‧‧‧方法
501‧‧‧方塊
502‧‧‧方塊
503‧‧‧方塊
504‧‧‧方塊
505‧‧‧方塊
506‧‧‧方塊
507‧‧‧方塊
508‧‧‧方塊
509‧‧‧方塊
510‧‧‧方塊
511‧‧‧方塊
512‧‧‧方塊
513‧‧‧方塊
514‧‧‧方塊
600‧‧‧方法
601‧‧‧方塊
602‧‧‧方塊
603‧‧‧方塊
604‧‧‧方塊
605‧‧‧方塊
606‧‧‧方塊
607‧‧‧方塊
608‧‧‧方塊
609‧‧‧方塊
610‧‧‧方塊
611‧‧‧方塊
612‧‧‧方塊
613‧‧‧方塊
614‧‧‧方塊
C1、C2、C3、…、Cx‧‧‧行
P1、P2、P3、…、Pn‧‧‧像素單元
R1、R2、R3、…、Ry‧‧‧列

在附圖之圖中藉由實例且並非藉由限制方式繪示本發明之實施例，其中相似元件符號指示遍及各種視圖之類似元件，若無另外指示。應注意，在本發明中對本發明之“一”或“一個”實施例之參考未必係指同一實施例，且其意謂至少一者。在圖式中： 圖1係根據本發明之一項實施例之繪示實施對於黑訊號之ADC時間之一減少之一實例成像系統之一方塊圖。 圖2係根據本發明之一項實施例之繪示圖1中實施對於黑訊號之ADC時間之一減少之成像系統之讀出電路及邏輯電路之細節之一方塊圖。 圖3係根據本發明之一項實施例之繪示圖2中之行讀出電路之細節之一方塊圖。 圖4A繪示根據本發明之一項實施例之可包含於像素陣列中之一例示性像素單元；圖4B至圖4C係繪示來自圖4A中之使用一雙斜波ADC之一光電二極體之讀出訊號之時序圖；且圖4D係繪示來自圖4A中之使用本發明之一項實施例減少對於黑訊號之ADC時間之一光電二極體之讀出訊號之一時序圖。 圖5係根據本發明之一第一實施例之繪示用於減少對於黑訊號之類比數位轉換(ADC)時間之一方法之一流程圖。 圖6係根據本發明之一第二實施例之繪示用於減少對於黑訊號之類比數位轉換(ADC)時間之一方法之一流程圖。 對應參考字元指示貫穿圖式中若干視圖之對應組件。熟習此項技術者應瞭解，出於簡單且清楚起見，繪示圖中之元件，且未必按比例繪製元件。舉例而言，圖中部分元件之尺寸可相對於其他元件而被誇大以幫助改善對本發明之各種實施例之理解。此外，為了更方面地瞭解本發明之此類各種實施例，通常不描繪在商業可行之實施例中有用或必要之常見但好理解之元件。

Claims (18)

1. 一種影像感測器，其包括：一像素陣列，其用於擷取(acquiring)複數個圖框之影像資料，該複數個圖框包含一第一圖框及一第二圖框，其中該像素陣列包含複數個可見像素及複數個光學黑色像素(OPB)；一控制電路，其包含一掃描電路以選擇待讀出之像素，其中該等可見像素在由該掃描電路選擇時產生一可見訊號，且該OPB在由該掃描電路選擇時產生該第一圖框之一黑訊號(dark signal)及該第二圖框之一黑訊號；一讀出電路，其耦合至該像素陣列以自該像素陣列接收一訊號，其中該讀出電路包含：一斜波產生器(ramp generator)，其產生同步於一ADC時脈訊號之一斜波訊號，其中該斜波訊號包含基於該第一圖框之黑訊號之一斜波時序偏移(ramp timing offset)，其中該斜波時序偏移施加於該第一圖框或該第二圖框，一行(column)讀出電路，其接收該可見訊號及該第一圖框之黑訊號或該第二圖框之黑訊號，其中該行讀出電路包含：一比較器，其將來自該像素陣列之該第一圖框或該第二圖框之該黑訊號與該斜波訊號比較且輸出一比較器輸出訊號，及一ADC計數器(counter)，其基於一ADC時脈訊號及該比較器輸出訊號進行計數，以產生該第一圖框或該第二圖框之一ADC輸出；及 一邏輯電路，其控制該讀出電路，該邏輯電路包含：一時脈分頻器(divider)，其產生該ADC時脈訊號。
2. 如請求項1之影像感測器，其中該邏輯電路進一步包括：一鎖相迴路(PLL)，其產生一時脈訊號，其中該時脈分頻器劃分來自該PLL之該時脈訊號以產生該ADC時脈訊號及一系統時脈訊號；及一系統控制器，其產生訊號以基於該系統時脈訊號控制該影像感測器。
3. 如請求項2之影像感測器，其中該第二圖框接續在該第一圖框之後。
4. 如請求項3之影像感測器，其中該讀出電路基於該第二圖框之黑訊號判定一數位黑色位準校正(digital black level correction；BLC)，且將該數位BLC施加於該第二圖框之該可見訊號。
5. 一種用於減少對於黑訊號之類比數位轉換(ADC)時間之方法，其包括：由一像素陣列擷取包含一第一圖框及一第二圖框之複數個圖框之影像資料，其中該像素陣列包含複數個可見像素及複數個光學黑色像素(OPB)；由一控制電路中所包含之一掃描電路選擇待讀出之該第一圖框之該OPB，其中該OPB在由該掃描電路選擇時產生該第一圖框之一黑訊號及該第二圖框之一黑訊號； 由一讀出電路中所包含之一行讀出電路擷取該第一圖框之黑訊號；由該行讀出電路基於自該讀出電路中所包含之一斜波產生器所接收之一斜波訊號處理該第一圖框之黑訊號以產生該第一圖框之一黑ADC輸出；由該讀出電路基於該第一圖框之黑訊號判定一斜波時序偏移；及將該斜波時序偏移施加於該第二圖框，其中施加該斜波時序偏移包含：由該斜波產生器針對一第二圖框產生包含該斜波時序偏移之該斜波訊號。
6. 如請求項5之方法，其進一步包括：由該行讀出電路基於自該讀出電路中所包含之該斜波產生器所接收之該斜波訊號處理該第二圖框之該黑訊號，以產生該第二圖框之一黑ADC輸出由該讀出電路基於該第二圖框之該黑訊號判定一數位黑色位準校正(BLC)；由該掃描電路選擇待讀出之該第二圖框之該等可見像素，其中該等可見像素在由該掃描電路選擇時產生一可見訊號；由該行讀出電路擷取該第二圖框之該可見訊號且將該數位BLC施加於該第二圖框之該可見訊號。
7. 如請求項6之方法，其進一步包括：由該行讀出電路基於該斜波訊號處理該第二圖框之該可見訊號以產生該第二圖框之一可見ADC輸出，其中由該行讀出電路處理該第二圖框 之該可見訊號包含：由該行讀出電路中所包含之一比較器將該第二圖框之該可見訊號與該斜波訊號比較，且輸出一比較器輸出訊號，及由該行讀出電路中所包含之一ADC計數器基於一ADC時脈訊號及該比較器輸出訊號進行計數以產生該第二圖框之該可見ADC輸出。
8. 如請求項7之方法，其中該行讀出電路處理該第二圖框之該黑訊號包含：由該行讀出電路中所包含之該比較器將該第二圖框之該黑訊號與該斜波訊號比較，且輸出該比較器輸出訊號，及由該行讀出電路中所包含之該ADC計數器基於該ADC時脈訊號及該比較器輸出訊號進行計數以產生該第二圖框之該黑ADC輸出。
9. 如請求項8之方法，其中施加該斜波時序偏移進一步包含該邏輯電路進行以下操作：由該邏輯電路中所包含之一時脈分頻器產生該ADC時脈訊號，由該讀出電路中所包含之該斜波產生器接收該ADC時脈訊號，及由該斜波產生器產生同步於該ADC時脈訊號之該斜波訊號，其中該斜波訊號包含一斜波時序偏移。
10. 如請求項9之方法，其中施加該斜波時序偏移進一步包含該邏輯電路進行以下操作：使用一鎖相迴路(PLL)產生一時脈訊號，其中該時脈分頻器劃分來自 該PLL之該時脈訊號以產生該ADC時脈訊號及一系統時脈訊號；及使用一系統控制器產生訊號以基於該系統時脈訊號控制該影像感測器。
11. 如請求項10之方法，其中該掃描電路包含於一控制電路中。
12. 如請求項11之方法，其進一步包括：由功能邏輯處理來自該行讀出電路之該可見輸出及該黑ADC輸出以產生一最終ADC輸出。
13. 一種用於減少對於黑訊號之類比數位轉換(ADC)時間之方法，其包括：由一像素陣列擷取包含一第一圖框及一第二圖框之複數個圖框之影像資料，其中該像素陣列包含複數個可見像素及複數個光學黑色像素(OPB)；由一控制電路中所包含之一掃描電路兩次選擇待讀出之該第一圖框之該OPB以獲得一第一黑訊號及一第二黑訊號，其中該OPB在由該掃描電路選擇時產生一黑訊號；由一讀出電路中所包含之一行讀出電路擷取該第一圖框之該第一黑訊號及該第一圖框之該第二黑訊號；由該行讀出電路基於自該讀出電路中所包含之一斜波產生器所接收之一斜波訊號處理該第一黑訊號，以產生一第一黑ADC輸出；由該讀出電路基於該第一圖框之該第一黑訊號判定一斜波時序偏 移；及將該斜波時序偏移施加於該第一圖框之該第二黑訊號，其中施加該斜波時序偏移包含：由該斜波產生器產生包含該斜波時序偏移之該斜波訊號。
14. 如請求項13之方法，其進一步包括：由該讀出電路基於該第一圖框之該第二黑訊號判定一數位黑色位準校正(BLC)；由該掃描電路選擇待讀出之該第一圖框之該等可見像素，其中該等可見像素在由該掃描電路選擇時產生一可見訊號；及由該行讀出電路擷取該第一圖框之該可見訊號且將該數位BLC施加於該第一圖框之該可見訊號。
15. 如請求項14之方法，其進一步包括：由該行讀出電路基於該斜波訊號處理該第一圖框之該可見訊號以產生一可見ADC輸出，其中由該行讀出電路處理該第一圖框之該可見訊號包含：由該行讀出電路中所包含之一比較器比較該第一圖框之該可見訊號與該斜波訊號且輸出一比較器輸出訊號，及由該行讀出電路中所包含之一ADC計數器基於一ADC時脈訊號及該比較器輸出訊號進行計數以產生該可見ADC輸出。
16. 如請求項15之方法，其中該行讀出電路處理該第一圖框之該第一黑 訊號包含：由該行讀出電路中所包含之該比較器比較該第一圖框之該黑訊號與該斜波訊號且輸出該比較器輸出訊號，及由該行讀出電路中所包含之該ADC計數器基於該ADC時脈訊號及該比較器輸出訊號進行計數以產生該黑ADC輸出。
17. 如請求項16之方法，其中施加該斜波時序偏移進一步包含該邏輯電路進行以下操作：由該邏輯電路中所包含之一時脈分頻器產生該ADC時脈訊號，由該讀出電路中所包含之該斜波產生器接收該ADC時脈訊號，及由該斜波產生器產生同步於該ADC時脈訊號之該斜波訊號。
18. 如請求項17之方法，其中施加該斜波時序偏移進一步包含該邏輯電路進行以下操作：使用一鎖相迴路(PLL)產生一時脈訊號，其中該時脈分頻器劃分來自該PLL之該時脈訊號以產生該ADC時脈訊號及一系統時脈訊號；及使用一系統控制器產生訊號以基於該系統時脈訊號控制該影像感測器。