[go: up one dir, main page]

TWI622181B - 奈米異質結構 - Google Patents

奈米異質結構 Download PDF

Info

Publication number
TWI622181B
TWI622181B TW105121348A TW105121348A TWI622181B TW I622181 B TWI622181 B TW I622181B TW 105121348 A TW105121348 A TW 105121348A TW 105121348 A TW105121348 A TW 105121348A TW I622181 B TWI622181 B TW I622181B
Authority
TW
Taiwan
Prior art keywords
carbon nanotube
metal
type carbon
semiconductor
layer
Prior art date
Application number
TW105121348A
Other languages
English (en)
Other versions
TW201803143A (zh
Inventor
張金
魏洋
姜開利
范守善
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Publication of TW201803143A publication Critical patent/TW201803143A/zh
Application granted granted Critical
Publication of TWI622181B publication Critical patent/TWI622181B/zh

Links

Classifications

    • H10P14/3464—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/123—Nanowire, nanosheet or nanotube semiconductor bodies comprising junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本發明涉及一種奈米異質結構，包括一第一金屬型奈米碳管，一半導體型奈米碳管，一半導體層以及一第二金屬型奈米碳管；所述半導體層包括一第一表面以及一相對的第二表面，所述第一金屬型奈米碳管和所述半導體型奈米碳管平行間隔設置於第一表面，所述第二金屬型奈米碳管設置於第二表面；所述第一金屬型奈米碳管和所述半導體型奈米碳管朝第一方向延伸，所述第二金屬型奈米碳管朝第二方向延伸，第二方向和第一方向形成一夾角，該夾角大於0度小於等於90度。

Description

奈米異質結構
本發明涉及一種奈米異質結構。
異質結是由兩種不同的半導體材料相接觸所形成的介面區域。按照兩種材料的導電類型不同，異質結可分為同型異質結(P-p結或N-n結)和異型異質(P-n或p-N)結，多層異質結稱為異質結構。通常形成異質的條件是：兩種半導體有相似的晶體結構、相近的原子間距和熱膨脹係數。利用介面合金、外延生長、真空澱積等技術，都可以製造異質結。異質結常具有兩種半導體各自的PN結都不能達到的優良的光電特性，使它適宜於製作超高速開關器件、太陽能電池以及半導體雷射器等。
近年來，二維半導體材料由於具有優異的電子和光學性能，成為異質結構領域的研究熱點。然而，受技術水準的限制，這種材料的異質結構通常為微米結構，一定程度上限制了其應用範圍。
有鑑於此，確有必要提供一種奈米異質結構。
一種奈米異質結構，其包括一第一金屬型奈米碳管，一半導體型奈米碳管，一半導體層以及一第二金屬型奈米碳管；所述半導體層包括一第一表面以及一相對的第二表面，所述第一金屬型奈米碳管和所述半導體型奈米碳管平行間隔設置於第一表面，所述第二金屬型奈米碳管設置於第二表面；所述第一金屬型奈米碳管和所述半導體型奈米碳管朝第一方向延伸，所述第二金屬型奈米碳管朝第二方向延伸，第二方向和第一方向形成一夾角，該夾角大於0度小於等於90度。
進一步地，所述第一金屬型奈米碳管，半導體型奈米碳管和第二金屬型奈米碳管分別為單壁奈米碳管。
相較於先前技術，本發明所提供的奈米異質結構中，所述第一金屬型奈米碳管，n型半導體層以及第二金屬型奈米碳管的交叉點形成一個n型奈米異質結，所述半導體型奈米碳管，半導體層以及第二金屬型奈米碳管的交叉 點形成一個異型奈米異質結P-n結。由於第一奈米碳管和第二奈米碳管的直徑均為奈米級，該n型奈米異質結以及P-n結的結區也為奈米級，因此，該奈米異質結構具有較低的能耗以及更高的可集成度。
100‧‧‧奈米異質結構
102‧‧‧第一金屬型奈米碳管
104‧‧‧半導體型奈米碳管
106‧‧‧半導體層
108‧‧‧第二金屬型奈米碳管
110‧‧‧第一三層立體結構
120‧‧‧第二三層立體結構
200‧‧‧半導體器件
201‧‧‧第一電極
202‧‧‧第二電極
203‧‧‧第三電極
204‧‧‧第四電極
205‧‧‧絕緣層
圖1為本發明第一實施例提供的奈米異質結構的整體結構示意圖。
圖2為本發明第二實施例提供的奈米異質結構的製備方法流程圖。
圖3為本發明第三實施例提供的半導體器件的結構示意圖。
圖4為本發明第三實施例提供的半導體器件的電路示意圖。
圖5為本發明第四實施例提供的半導體器件的製備方法流程圖。
下面將結合附圖及具體實施例，對本發明提供的奈米異質結構及其製備方法和採用上述奈米異質結構的半導體器件做進一步的詳細說明。
請參閱圖1，本發明第一實施例提供一種奈米異質結構100。該奈米異質結構100包括一第一金屬型奈米碳管102，一半導體型奈米碳管104，一半導體層106以及一第二金屬型奈米碳管108。所述半導體層106包括一第一表面以及一相對的第二表面，所述第一金屬型奈米碳管102和所述半導體型奈米碳管104平行間隔設置於第一表面，所述第二金屬型奈米碳管108設置於第二表面。所述第一金屬型奈米碳管102和所述半導體型奈米碳管104均朝第一方向延伸，所述第二金屬型奈米碳管108朝第二方向延伸，第二方向和第一方向形成一夾角，該夾角大於0度小於等於90度。
所述第一金屬型奈米碳管102可以為單壁奈米碳管、雙壁奈米碳管或多壁奈米碳管。第一金屬型奈米碳管102的直徑不限，可以為0.5奈米~100奈米，在某些實施例中，第一金屬型奈米碳管102的直徑可以為0.5奈米~10奈米。優選地，第一金屬型奈米碳管102為單壁奈米碳管，其直徑為0.5奈米~2奈米。本實施例中，第一金屬型奈米碳管102為單壁奈米碳管，其直徑為1奈米。
所述半導體型奈米碳管104可以為單壁奈米碳管、雙壁奈米碳管或多壁奈米碳管。半導體型奈米碳管104的直徑不限，可以為0.5奈米~10奈米，在某些實施例中，半導體型奈米碳管104的直徑可以為0.5奈米~5奈米。優選地， 半導體型奈米碳管104為單壁奈米碳管，其直徑為0.5奈米~2奈米。本實施例中，半導體型奈米碳管104為單壁奈米碳管，其直徑為1奈米。
所述半導體層106為一二維結構的半導體層，即半導體層106的厚度較小，半導體層的厚度為1奈米~200奈米，優選地，半導體層的厚度為5奈米~30奈米，本實施例中，半導體層的厚度為8奈米。所述半導體層106的材料不限，可以為無機化合物半導體、元素半導體或有機半導體材料，如：砷化鎵、碳化矽、多晶矽、單晶矽、萘或硫化鉬等。在一些實施例中，半導體層106的材料為過渡金屬硫化物材料。本實施例中，半導體層106的材料為硫化鉬(MoS2)，其厚度為8奈米。
所述第二金屬型奈米碳管108可以為單壁奈米碳管、雙壁奈米碳管或多壁奈米碳管。第二金屬型奈米碳管108的直徑不限，可以為0.5奈米~100奈米，在某些實施例中，第二金屬型奈米碳管108的直徑可以為0.5奈米~10奈米。優選地，第二金屬型奈米碳管108為單壁奈米碳管，其直徑為0.5奈米~2奈米。本實施例中，第二金屬型奈米碳管108為單壁奈米碳管，其直徑為1奈米。第二金屬型奈米碳管108和第一金屬型奈米碳管102的材料和尺寸可以相同，也可以不同。
所述第一金屬型奈米碳管102和所述半導體型奈米碳管104平行間隔設置，所述第一金屬型奈米碳管102和所述半導體型奈米碳管104的間距優選10奈米到10微米之間。
所述第一金屬型奈米碳管102的延伸方向以及半導體型奈米碳管104的延伸方向均和第二金屬型奈米碳管108的延伸方向之間形成一夾角，該夾角大於0度小於等於90度，即，第一方向和第二方向之間的夾角大於0度小於等於90度。在某些實施例中，第一方向和第二方向之間的夾角為大於60度小於等於90度。更優選地，第一方向和第二方向之間的夾角為90度。本實施例中，所述第一金屬型奈米碳管102的延伸方向以及半導體型奈米碳管104的延伸方向均和第二金屬型奈米碳管108的延伸方向相互垂直，即夾角為90度。
第一金屬型奈米碳管102和第二金屬型奈米碳管108相互交叉，在交叉點形成一由第一金屬型奈米碳管102、半導體層106和第二金屬型奈米碳管108組成的一第一三層立體結構110。該第一三層立體結構110的橫截面的面積由第一金屬型奈米碳管102和第二金屬型奈米碳管108的直徑決定。由於第一金 屬型奈米碳管102和第二金屬型奈米碳管108均為奈米材料，該第一三層立體結構110的橫截面面積也是奈米級。優選地，該第一三層立體結構110的橫截面的面積為0.25nm2~1000nm2之間。更優選地，該第一三層立體結構110的橫截面的面積為0.25nm2~100nm2之間。
同樣地，半導體型奈米碳管104和第二金屬型奈米碳管108相互交叉，在交叉點形成一由半導體型奈米碳管104、半導體層106和第二金屬型奈米碳管108組成的一第二三層立體結構120。該第二三層立體結構120的橫截面的面積由半導體型奈米碳管104和第二金屬型奈米碳管108的直徑決定。由於半導體型奈米碳管104和第二金屬型奈米碳管108均為奈米材料，該第二三層立體結構120的橫截面面積也是奈米級。優選地，該第二三層立體結構120的橫截面的面積為0.25nm2~1000nm2之間。更優選地，該第二三層立體結構120的橫截面的面積為0.25nm2~100nm2之間。
該第一金屬型奈米碳管102，半導體型奈米碳管104以及第二金屬型奈米碳管108的直徑均為奈米級，在不需要奈米光刻的情況下，所述第一金屬型奈米碳管102，半導體層106以及第二金屬型奈米碳管108的交叉點形成一個n型奈米異質結。所述半導體型奈米碳管104，半導體層106以及第二金屬型奈米碳管108的交叉點形成一個異型奈米異質結P-n結。在應用時，當電流穿過該n型奈米異質結時，半導體型奈米碳管和奈米異質結P-n結處於截止狀態；當電流穿過該半導體型奈米碳管和奈米異質結P-n結時，n型奈米異質結處於截止狀態。由於第一金屬型奈米碳管102和第二金屬型奈米碳管108均為奈米材料，因此，該奈米異質結構具有較低的能耗以及更高的集成度。
請參見圖2，本發明第二實施例進一步提供一種上述奈米異質結構100的製備方法，其包括以下步驟：S1：提供一支撐結構，在所述支撐結構上形成一第一奈米碳管層，該第一奈米碳管層包括複數個第一奈米碳管；S2：在所述第一奈米碳管層上形成一半導體層；S3：覆蓋一第二奈米碳管層於所述半導體層上，該第二奈米碳管層包括複數個第二奈米碳管；S4：在所述第一奈米碳管層中找出平行且間隔設置的一個第一金屬型奈米碳管和一個半導體型奈米碳管，標識該第一金屬型奈米碳管和半導體型奈米碳 管，在第二奈米碳管層中找出一個第二金屬型奈米碳管，該第二金屬型奈米碳管的延伸方向與所述第一金屬型奈米碳管和半導體型奈米碳管的延伸方向交叉，標識該第二金屬型奈米碳管，將其餘的第一奈米碳管和第二奈米碳管刻蝕去除；以及S5：將上述結構進行退火處理。
在步驟S1中，所述支撐結構用於支撐第一奈米碳管層，其材料不限。優選地，支撐結構為絕緣材料。本實施例中，支撐結構為一雙層結構，下層為矽材料，上層為氧化矽，其中氧化矽的厚度為300奈米。所述複數個第一奈米碳管的排列方向不限，可以交叉排列或平行排列。本實施例中，第一奈米碳管層中的複數個第一奈米碳管相互平行。
所述第一金屬型奈米碳管可以為單壁奈米碳管、雙壁奈米碳管或多壁奈米碳管。第一金屬型奈米碳管的直徑不限，可以為0.5奈米~150奈米，在某些實施例中，第一金屬型奈米碳管的直徑可以為0.5奈米~10奈米。優選地，第一金屬型奈米碳管為單壁奈米碳管，其直徑為0.5奈米~2奈米。
所述半導體型奈米碳管可以為單壁奈米碳管、雙壁奈米碳管或多壁奈米碳管。半導體型奈米碳管的直徑不限，可以為0.5奈米~10奈米，在某些實施例中，半導體型奈米碳管的直徑可以為0.5奈米~5奈米。優選地，半導體型奈米碳管為單壁奈米碳管，其直徑為0.5奈米~2奈米。本實施例中，半導體型奈米碳管為單壁奈米碳管，其直徑為1奈米。
在支撐結構上形成一第一奈米碳管層的方法可以為轉移方法，該轉移方法包括以下步驟：
S11：在一基底上生長一第一奈米碳管層，該第一奈米碳管層包括複數個第一奈米碳管。其中，所述基底為矽基底。
S12：塗覆一過渡層於上述第一奈米碳管層的表面。本實施例中，所述過渡層的材料為PMMA。所述過渡層的厚度不限，優選為0.1~1微米。
S13：將塗覆有過渡層的第一奈米碳管層以及基底放入一鹼性溶液中加熱至70~100攝氏度，使過渡層和第一奈米碳管層與基底分離。本步驟中，第一奈米碳管層被轉移至過渡層上。本步驟中，第一奈米碳管層與過渡層結合更加緊密，在過渡層與基底分離時，絕大部分第一奈米碳管層形成於過渡層上。所述鹼性 溶液可以為氫氧化鈉溶液或氫氧化鉀溶液。本實施例中，塗覆有過渡層的第一奈米碳管層以及基底放入氫氧化鉀溶液中加熱至90攝氏度左右，加熱20分鐘。
S14：將黏有第一奈米碳管層的過渡層鋪設於支撐結構上，除去過渡層，使第一奈米碳管層形成於支撐結構的表面。本實施例中，PMMA過渡層通過丙酮溶解的方法去除。
在步驟S2中，提供一半導體層晶體，通過膠帶多次對撕的方法對撕該半導體晶體，使半導體層的厚度越來越薄，直到在膠帶上形成一二維的半導體層，然後將該二維的半導體層設置於第一奈米碳管層的表面，除去膠帶。本實施例中，硫化鉬單晶採用膠帶多次對撕，使得到的片狀硫化鉬的厚度越來越薄，直到得到奈米厚度的硫化鉬層。將帶有半導體層的膠帶覆蓋在第一奈米碳管層上，使半導體層與第一奈米碳管層接觸，揭下膠帶，至少部分半導體層留在第一奈米碳管層的表面。
在步驟S3中，第二奈米碳管層中的複數個第二奈米碳管的排列方向平行排列。本實施例中，第二奈米碳管層中的複數個第二奈米碳管相互平行，第一奈米碳管的排列方向與第二奈米碳管的排列方向相互垂直。所述第二奈米碳管層通過轉移方法轉移至半導體層的表面。第二奈米碳管層的轉移方法與第一奈米碳管的轉移方法相同。
步驟S4具體包括以下步驟：S41：在掃描電鏡(SEM)輔助下選取所述第一奈米碳管層中平行且間隔設置的一個第一金屬型奈米碳管和一個半導體型奈米碳管，標識該第一金屬型奈米碳管和半導體型奈米碳管的坐標位置；在第二奈米碳管層中找出一個第二金屬型奈米碳管，該第二金屬型奈米碳管的延伸方向與所述第一金屬型奈米碳管和半導體型奈米碳管的延伸方向交叉，標識該第二金屬型奈米碳管的坐標位置；S42：用電子束曝光的方法將標識出的第一金屬型奈米碳管和半導體型奈米碳管，以及第二金屬型奈米碳管保護，第一奈米碳管層和第二奈米碳管層中的其它奈米碳管露出，採用等離子體刻蝕的方法將第一奈米碳管層和第二奈米碳管層中的其它奈米碳管刻蝕掉。
步驟S41中，先將支撐結構的長度和寬度上標識坐標刻度，可以為XY坐標；然後在掃描電鏡下，選取第一金屬性奈米碳管和一個半導體性奈米 碳管以及第二金屬型奈米碳管，並讀出該組相互交叉的第一奈米碳管和第二奈米碳管的坐標值。
步驟S5中，退火步驟在真空環境下進行，退火溫度為300~400攝氏度。經過退火處理之後，可以除去奈米異質結構表面的一些雜質，還可以使第一奈米碳管層、半導體層以及第二奈米碳管層之間的接觸更好。
請參閱圖3，本發明第三實施例還提供一使用上述奈米異質結構100的半導體器件200，該半導體器件200包括上述奈米異質結構100、一第一電極201、一第二電極202、一第三電極203以及一第四電極204。所述第一電極201通過一絕緣層205與所述第二電極202、第三電極203、第四電極204以及所述奈米異質結構100電絕緣；所述第二電極202、第三電極203、第四電極204與所述奈米異質結構100電連接。所述奈米異質結構100的具體結構與第一實施例提供的奈米異質結構100相同，在此不再重複做詳述。
所述第二電極202、第三電極203、第四電極204均由導電材料組成，該導電材料可選擇為金屬、ITO、ATO、導電銀膠、導電聚合物以及導電奈米碳管等。該金屬材料可以為鋁、銅、鎢、鉬、金、鈦、鈀或任意組合的合金。所述第二電極202、第三電極203、第四電極204也可以均為一層導電薄膜，該導電薄膜的厚度為0.01微米-10微米。本實施例中，所述第二電極202、第三電極203、第四電極204為金屬Au和Ti得到的金屬複合結構，具體地，所述金屬複合結構是由金屬Au在金屬Ti的表面複合而成，所述金屬Ti的厚度為5奈米，金屬Au的厚度為50奈米。本實施例中，所述第二電極202與所述第一金屬型奈米碳管102電連接，設置於第一金屬型奈米碳管102的一端；所述第三電極203與所述第二金屬型奈米碳管108電連接，設置於第二金屬型奈米碳管108的一端；所述第四電極204與所述半導體型奈米碳管104電連接，設置於半導體型奈米碳管104的一端。
所述第一電極201由導電材料組成，該導電材料可選擇為金屬、ITO、ATO、導電銀膠、導電聚合物以及導電奈米碳管等。該金屬材料可以為鋁、銅、鎢、鉬、金、鈦、鈀或任意組合的合金。本實施例中，所述第一電極201為一層狀結構，絕緣層設置於第一電極201的表面，所述第二電極202、第三電極203、第四電極204、以及奈米異質結構100設置於絕緣層205上，並由第一電極201和絕緣層205支撐。
所述絕緣層205的材料為氮化矽、氧化矽等硬性材料或苯並環丁烯(BCB)、聚酯或丙烯酸樹脂等柔性材料。該絕緣層的厚度為2奈米~100微米。本實施例中，所述絕緣層205的材料為氧化矽。
所述第一金屬型奈米碳管102，半導體層106，第二金屬型奈米碳管108第二電極202，第四電極204，第一電極201以及絕緣層205形成一個NMOS管。所述半導體型奈米碳管104，半導體層106，第二金屬型奈米碳管108，第三電極203，第四電極204，第一電極201以及絕緣層205形成一個PMOS管。請參閱圖4，為該半導體器件的電路圖，當輸入低電平時，PMOS管導通，NMOS管截止，輸出高電平。當輸入高電平時，PMOS管截止，NMOS管導通，輸出為低電平。即，電路中NMOS管和PMOS管交替工作，形成一個反相器，使得電源工作電壓VDD和公共接地端電壓VSS之間無低阻抗直流通路，因此靜態功耗極小。
本實施例中的半導體器件是由兩個奈米垂直異質結組合而成，是一個三維器件結構，同時平面內尺寸在奈米量級，對於器件小型化和提高器件集成度是非常有意義的。
請參見圖5，本發明第四實施例進一步提供一種上述半導體器件的製備方法，其包括以下步驟：M1：提供一支撐結構，在所述支撐結構上形成一第一奈米碳管層，該第一奈米碳管層包括複數個第一奈米碳管；M2：在所述第一奈米碳管層上形成一半導體層；M3：覆蓋一第二奈米碳管層於所述半導體層上，該第二奈米碳管層包括複數個第二奈米碳管；M4：在所述第一奈米碳管層中找出平行且間隔設置的一個第一金屬型奈米碳管和一個半導體型奈米碳管，標識該第一金屬型奈米碳管和半導體型奈米碳管，在第二奈米碳管層中找出一個第二金屬型奈米碳管，該第二金屬型奈米碳管的延伸方向與所述第一金屬型奈米碳管和半導體型奈米碳管的延伸方向交叉，標識該第二金屬型奈米碳管，將其餘的第一奈米碳管和第二奈米碳管刻蝕去除；以及 M5：在標識出的第一金屬性奈米碳管的一端形成一第三電極，在標識出的半導體型奈米碳管的一端形成一第四電極，在標識出的第二金屬型奈米碳管的一端形成一第二電極；以及M6：將上述結構進行退火處理；本實施例中，所述步驟M1中，所述支撐結構為一雙層結構，下層為一導電層，上層為一絕緣層。所述第一奈米碳管層形成於該絕緣層上。支撐結構中的導電層可以為該半導體器件的第一電極。
步驟M1到M4和M6與上述第二實施例製備奈米異質結構中的步驟S1到S5相同，在此不再重複講述。
步驟M5中，所述第二電極，第三電極和第四電極均由導電材料組成，該導電材料可選擇為金屬、合金、ITO、ATO、導電銀膠、導電聚合物以及導電奈米碳管等。該金屬材料可以為鋁、銅、鎢、鉬、金、鈦、鈀或任意組合的合金。所述第二電極，第三電極和第四電極也可以均為一層導電薄膜，該導電薄膜的厚度為0.01微米-10微米。
根據形成第二電極，第三電極和第四電極的材料種類的不同，可以採用不同方法形成該第二電極，第三電極和第四電極。具體地，當該第二電極，第三電極和第四電極的材料為金屬、合金、ITO或ATO時，可以通過蒸鍍、濺射、沉積、掩模及刻蝕等方法形成第二電極，第三電極和第四電極。當該第二電極，第三電極和第四電極的材料為導電銀膠、導電聚合物或導電奈米碳管時，可以通過印刷塗附或直接黏附的方法，將該導電銀膠或導電奈米碳管塗附或黏附於奈米碳管表面，形成第二電極，第三電極和第四電極。
本實施例中，所述第二電極，第三電極和第四電極為金屬Au和Ti得到的金屬複合結構，上述步驟M5具體包括以下步驟：M51：在支撐結構表面塗覆一層光刻膠；M52：通過電子束曝光，顯影及電子束蒸鍍等方法在上述第一金屬型奈米碳管，半導體型奈米碳管以及第二金屬型奈米碳管的表面分別沉積一金屬層；M53：用丙酮等有機溶劑剝離。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專 利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

Claims (10)

  1. 一種奈米異質結構，包括一第一金屬型奈米碳管，一半導體型奈米碳管，一半導體層以及一第二金屬型奈米碳管；所述半導體層包括一第一表面以及一相對的第二表面，所述第一金屬型奈米碳管和所述半導體型奈米碳管平行間隔設置於第一表面，所述第二金屬型奈米碳管設置於第二表面；所述第一金屬型奈米碳管和所述半導體型奈米碳管朝第一方向延伸，所述第二金屬型奈米碳管朝第二方向延伸，第二方向和第一方向形成一夾角，該夾角大於0度小於等於90度。
  2. 如請求項第1項所述的奈米異質結構，其中，所述第一金屬型奈米碳管或第二金屬型奈米碳管為單壁奈米碳管，第一金屬型奈米碳管或第二金屬型奈米碳管的直徑為0.5奈米~10奈米。
  3. 如請求項第1項所述的奈米異質結構，其中，所述半導體型奈米碳管為單壁奈米碳管，該半導體型奈米碳管的直徑為0.5奈米~10奈米。
  4. 如請求項第1項所述的奈米異質結構，其中，所述半導體層的厚度為5奈米~30奈米。
  5. 如請求項第1項所述的奈米異質結構，其中，所述半導體層為過渡金屬硫化物。
  6. 如請求項第5項所述的奈米異質結構，其中，所述半導體層為硫化鉬材料。
  7. 如請求項第1項所述的奈米異質結構，其中，第一方向和第二方向之間的夾角大於60度小於等於90度。
  8. 如請求項第7項所述的奈米異質結構，其中，第一方向和第二方向之間的夾角為90度。
  9. 如請求項第1項所述的奈米異質結構，其中，所述第一金屬型奈米碳管，半導體層以及第二金屬型奈米碳管的交叉點形成一個第一三層立體結構，該第一三層立體結構的橫截面的面積為0.25nm2~1000nm2。
  10. 如請求項第1項所述的奈米異質結構，其中，所述半導體型奈米碳管，半導體層以及第二金屬型奈米碳管的交叉點形成一個第二三層立體結構，該第二三層立體結構的橫截面的面積為0.25nm2~1000nm2。
TW105121348A 2016-07-01 2016-07-06 奈米異質結構 TWI622181B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??201610502873.1 2016-07-01
CN201610502873.1A CN107564917B (zh) 2016-07-01 2016-07-01 纳米异质结构

Publications (2)

Publication Number Publication Date
TW201803143A TW201803143A (zh) 2018-01-16
TWI622181B true TWI622181B (zh) 2018-04-21

Family

ID=60807114

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105121348A TWI622181B (zh) 2016-07-01 2016-07-06 奈米異質結構

Country Status (4)

Country Link
US (1) US10020190B2 (zh)
JP (1) JP6377814B2 (zh)
CN (1) CN107564917B (zh)
TW (1) TWI622181B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564947A (zh) * 2016-07-01 2018-01-09 清华大学 纳米异质结构
CN112786715B (zh) * 2019-11-08 2022-11-22 清华大学 太阳能电池
CN112786678B (zh) * 2019-11-08 2022-11-22 清华大学 半导体结构及半导体器件
CN112786755B (zh) * 2019-11-08 2023-03-17 清华大学 发光二极管
CN117637756A (zh) * 2022-08-19 2024-03-01 清华大学 反相器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070141762A1 (en) * 2005-12-20 2007-06-21 Hyde Roderick A Deletable nanotube circuit
TW200903812A (en) * 2007-05-04 2009-01-16 Ibm Carbon nanotube diodes and electrostatic discharge circuits and methods

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679547B1 (ko) * 1999-02-22 2007-02-07 조셉 이. 쥬니어 클로손 극미세구조 소자 및 장치
ATE481745T1 (de) * 1999-07-02 2010-10-15 Harvard College Nanoskopischen draht enthaltende anordnung, logische felder und verfahren zu deren herstellung
DE10134866B4 (de) * 2000-07-18 2005-08-11 Lg Electronics Inc. Verfahren zum horizontalen Wachsenlassen von Kohlenstoff-Nanoröhren und Feldeffekttransistor, der die durch das Verfahren gewachsenen Kohlenstoff-Nanoröhren verwendet
CA2470946A1 (en) * 2001-12-18 2003-06-26 Yale University Controlled growth of single-wall carbon nanotubes
WO2004061859A2 (en) * 2002-07-25 2004-07-22 California Institute Of Technology Stochastic assembly of sublithographic nanoscale interfaces
JP4501339B2 (ja) * 2002-11-29 2010-07-14 ソニー株式会社 ｐｎ接合素子の製造方法
US7525833B2 (en) * 2005-10-21 2009-04-28 Hewlett-Packard Development Company, L.P. Nanoscale shift register and signal demultiplexing using microscale/nanoscale shift registers
JP5157074B2 (ja) * 2006-03-16 2013-03-06 富士通株式会社 電界効果トランジスタ及びその製造方法
US8217386B2 (en) * 2006-06-29 2012-07-10 University Of Florida Research Foundation, Inc. Short channel vertical FETs
CN100472755C (zh) * 2006-09-19 2009-03-25 北京大学 单壁碳纳米管器件集成方法
CN102194623B (zh) * 2010-03-17 2013-11-20 清华大学 透射电镜微栅的制备方法
CN102244002B (zh) * 2011-07-14 2013-01-09 合肥工业大学 金属/半导体纳米线交叉结构异质结的制备方法
CN102420244B (zh) * 2011-11-14 2013-10-09 清华大学 一种一维金属/半导体纳米异质结晶体管及其制备方法
CN103377749B (zh) * 2012-04-25 2016-08-10 北京富纳特创新科技有限公司 电子元件
CN103219403B (zh) * 2013-04-19 2016-06-08 苏州大学 基于二维层状原子晶体材料的光探测器
US9472686B2 (en) * 2013-08-02 2016-10-18 Northwestern University Gate-tunable P-N heterojunction diode, and fabrication method and application of same
CN107564910B (zh) * 2016-07-01 2020-08-11 清华大学 半导体器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070141762A1 (en) * 2005-12-20 2007-06-21 Hyde Roderick A Deletable nanotube circuit
TW200903812A (en) * 2007-05-04 2009-01-16 Ibm Carbon nanotube diodes and electrostatic discharge circuits and methods

Also Published As

Publication number Publication date
TW201803143A (zh) 2018-01-16
CN107564917A (zh) 2018-01-09
US10020190B2 (en) 2018-07-10
CN107564917B (zh) 2020-06-09
US20180005825A1 (en) 2018-01-04
JP2018006756A (ja) 2018-01-11
JP6377814B2 (ja) 2018-08-22

Similar Documents

Publication Publication Date Title
TWI639551B (zh) 半導體器件
TWI622181B (zh) 奈米異質結構
Sun et al. Bendable GaAs metal-semiconductor field-effect transistors formed with printed GaAs wire arrays on plastic substrates
TWI628139B (zh) 奈米電晶體
TWI619156B (zh) 奈米異質結構
US10347856B2 (en) Light detector
TWI643265B (zh) 奈米異質結構及奈米電晶體的製備方法
TWI636575B (zh) 薄膜電晶體的製備方法
TWI639550B (zh) 奈米異質結構的製備方法
TW201841820A (zh) 薄膜電晶體的製備方法