[go: up one dir, main page]

TWI620325B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI620325B
TWI620325B TW103113868A TW103113868A TWI620325B TW I620325 B TWI620325 B TW I620325B TW 103113868 A TW103113868 A TW 103113868A TW 103113868 A TW103113868 A TW 103113868A TW I620325 B TWI620325 B TW I620325B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
layer
electrode layer
transistor
Prior art date
Application number
TW103113868A
Other languages
English (en)
Other versions
TW201501311A (zh
Inventor
本堂英
Suguru HONDO
花岡一哉
Kazuya Hanaoka
笹川慎也
Shinya Sasagawa
楠本直人
Naoto Kusumoto
Original Assignee
半導體能源研究所股份有限公司
Semiconductor Energy Laboratory Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司, Semiconductor Energy Laboratory Co., Ltd. filed Critical 半導體能源研究所股份有限公司
Publication of TW201501311A publication Critical patent/TW201501311A/zh
Application granted granted Critical
Publication of TWI620325B publication Critical patent/TWI620325B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明提供一種具有即使微型化也容易製造的結構且可以抑制微型化所導致的電特性下降的半導體裝置。該半導體裝置包括氧化物半導體層、與氧化物半導體層接觸地設置的第一導電物、與第一導電物接觸地設置的絕緣物，在第一導電物及絕緣物中設置有開口部，在開口部中，使氧化物半導體層、第一導電物及絕緣物的側面成一直線，氧化物半導體層及第一導電物藉由側接觸與第二導電物電連接。

Description

半導體裝置
本發明係關於一種物體、方法或者製造方法。本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。本發明的一個方式尤其係關於一種半導體裝置、顯示裝置、發光裝置、記憶體裝置、算術裝置、拍攝裝置、上述裝置的驅動方法或者上述裝置的製造方法。
在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。電晶體、半導體電路為半導體裝置的一個方式。另外，記憶體裝置、顯示裝置、電子裝置有時包含半導體裝置。
藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體(也稱為薄膜電晶體(TFT))的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被周 知。另外，作為其他材料，氧化物半導體受到注目。
例如，在專利文獻1中，已公開了一種電晶體，該電晶體的活性層包括包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物半導體。
[專利文獻1]日本專利申請公開第2006-165528號公報
當實現積體電路的高密度化時，電晶體的微型化是必不可少的技術。然而，已知隨著電晶體的微型化，製程的難度上升而通態電流、臨界電壓及S值(亞臨界值)等電晶體的電特性卻劣化。就是說，由電晶體的微型化導致積體電路的良率容易下降。
因此，本發明的一個方式的目的之一是提供一種可以藉由簡易製程實現微型化的半導體裝置。本發明的一個方式的另一目的是提供一種具有能夠抑制微型化所導致的良率下降的結構的半導體裝置。本發明的一個方式的目的之一是提供一種能夠抑制因微型化而逐漸顯著的電特性下降的半導體裝置。本發明的一個方式的另一目的是提供一種積體度高的半導體裝置。本發明的一個方式的另一目的是提供一種通態電流特性的劣化得到抑制的半導體裝置。本發明的一個方式的另一目的是提供一種低功耗的半導體裝置。本發明的一個方式的另一目的是提供一種可靠性高的半導體裝置。本發明的一個方式的另一目的是提 供一種在關閉電源的狀態下也能保持資料的半導體裝置。
注意，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個方式並不需要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍等的記載得知並抽出上述以外的目的。
本發明的一個方式係關於一種半導體裝置，其中氧化物半導體層、閘極電極層、源極電極層或汲極電極層藉由側接觸與佈線層電連接。
注意，在本說明書中，側接觸(side contact)是指如下狀態：藉由形成在一個構成要素的開口部中的側壁與形成在該開口部中的其他構成要素的一部分接觸，可以獲得一方的要素與另一方的要素的電連接。
本發明的一個方式是一種半導體裝置，該半導體裝置包括絕緣表面上的氧化物半導體層、與氧化物半導體層接觸的第一導電物、與第一導電物接觸的絕緣物，在氧化物半導體層、第一導電物及絕緣物中設置有開口部，在開口部中，使氧化物半導體層、第一導電物及絕緣物的側面成一直線，氧化物半導體層及第一導電物與第二導電物電連接，第二導電物與絕緣表面接觸。另外，開口部具有朝向底部孔徑變小的圓台形狀。
注意，在本說明書等中使用的“第一”、“第二”等序數詞是為了方便識別構成要素而附的，而不是為了在數目方面上進行限定的。
上述絕緣物較佳為包含氧化鋁。
本發明的另一方式是一種半導體裝置，該半導體裝置包括：在絕緣表面上依次層疊有第一氧化物半導體層、第二氧化物半導體層的疊層；與疊層的一部分接觸的源極電極層及汲極電極層；與絕緣表面、疊層、源極電極層和汲極電極層的各一部分接觸的第三氧化物半導體層；第三氧化物半導體層上的閘極絕緣膜；閘極絕緣膜上的閘極電極層；源極電極層、汲極電極層以及閘極電極層上的絕緣層，其中，在疊層、源極電極層及絕緣層中設置有第一開口部，在疊層、汲極電極層及絕緣層中設置有第二開口部，在閘極電極層及絕緣層中設置有第三開口部，在第一開口部中疊層、源極電極層及絕緣層的側面成一直線，第二氧化物半導體層及源極電極層與第一佈線電連接，在第二開口部中疊層、汲極電極層及絕緣層的側面成一直線，第二氧化物半導體層及汲極電極層與第二佈線電連接，在第三開口部中閘極電極層及絕緣層的側面成一直線，閘極電機層與第三佈線電連接。第一開口部、第二開口部以及第三開口部都可以具有朝向底部孔徑變小的圓台形狀。
上述第二氧化物半導體層的頂面也可以具有比第一氧化物半導體層的頂面小的面積。
較佳為採用第一氧化物半導體層的不與第二氧化物半導體層、源極電極層和汲極電極層重疊的區域接觸於第三氧化物半導體層的結構。
第一氧化物半導體層及第三氧化物半導體層 的導帶底的能量較佳為比第二氧化物半導體層的導帶底的能量更接近真空能階0.05eV以上且2eV以下。
另外，第一氧化物半導體層至第三氧化物半導體層是In-M-Zn氧化物層(M為Al、Ti、Ga、Y、zr、La、Ce、Nd或Hf)，第一氧化物半導體層及第三氧化物半導體層中的相對於In的M原子數比比第二氧化物半導體層中的相對於In的M原子數比較佳為大。
第一氧化物半導體層至第三氧化物半導體層較佳為都包括c軸配向結晶。
另外，上述絕緣層較佳為包含鋁。
藉由使用本發明的一個方式，可以提供一種可以藉由簡易製程實現微型化的半導體裝置。此外，可以提供一種具有能夠抑制微型化所導致的良率下降的結構的半導體裝置。此外，可以提供一種能夠抑制因微型化而逐漸顯著的電特性下降的半導體裝置。另外，可以提供一種積體度高的半導體裝置。另外，可以提供一種通態電流特性的劣化得到抑制的半導體裝置。另外，可以提供一種低功耗的半導體裝置。另外，可以提供一種可靠性高的半導體裝置。另外，可以提供一種在關閉電源的狀態下也能保持資料的半導體裝置。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個方式並不需要具有所有上述效果。另外，可以從說明書、圖式、申請專利範圍等的記載得知並抽出上述以外的效果。
100‧‧‧電晶體
101‧‧‧電晶體
110‧‧‧基板
120‧‧‧基底絕緣膜
130‧‧‧氧化物半導體層
131‧‧‧第一氧化物半導體層
132‧‧‧第二氧化物半導體層
133‧‧‧第三氧化物半導體層
135‧‧‧邊界
137‧‧‧通道區域
140‧‧‧源極電極層
145‧‧‧第一佈線
147‧‧‧開口部
150‧‧‧汲極電極層
155‧‧‧第二佈線
157‧‧‧開口部
160‧‧‧閘極絕緣膜
170‧‧‧閘極電極層
172‧‧‧導電膜
175‧‧‧第三佈線
177‧‧‧開口部
180‧‧‧絕緣層
185‧‧‧絕緣層
331‧‧‧第一氧化物半導體膜
332‧‧‧第二氧化物半導體膜
333‧‧‧第三氧化物半導體膜
360‧‧‧絕緣膜
370‧‧‧第二導電膜
3000‧‧‧基板
3001‧‧‧第一佈線
3002‧‧‧第二佈線
3003‧‧‧第三佈線
3004‧‧‧第四佈線
3005‧‧‧第五佈線
3100‧‧‧元件隔離絕緣層
3150‧‧‧絕緣層
3200‧‧‧電晶體
3250‧‧‧電極
3300‧‧‧電晶體
3400‧‧‧電容元件
4250‧‧‧記憶單元
4300‧‧‧電晶體
4400‧‧‧電容元件
4500‧‧‧第一佈線
4600‧‧‧第二佈線
8000‧‧‧電視機
8001‧‧‧外殼
8002‧‧‧顯示部
8003‧‧‧揚聲器部
8004‧‧‧CPU
8100‧‧‧警報裝置
8101‧‧‧微型電腦
8102‧‧‧檢測部
8200‧‧‧室內機
8201‧‧‧外殼
8202‧‧‧出風口
8203‧‧‧CPU
8204‧‧‧室外機
8300‧‧‧電冷藏冷凍箱
8301‧‧‧外殼
8302‧‧‧冷藏室門
8303‧‧‧冷凍室門
8304‧‧‧CPU
9700‧‧‧電動汽車
9701‧‧‧二次電池
9702‧‧‧電路
9703‧‧‧驅動裝置
9704‧‧‧處理裝置
在圖式中：圖1A和圖1B是電晶體的俯視圖及剖面圖；圖2是電晶體的剖面圖；圖3A至圖3C是電晶體的剖面圖；圖4A至圖4C是電晶體的俯視圖及剖面圖；圖5A和圖5B是說明氧化物半導體層的能帶結構的圖；圖6是電晶體的放大剖面圖；圖7是電晶體的剖面圖；圖8是電晶體的剖面圖；圖9A至圖9C是說明電晶體的製造方法的圖；圖10A至圖10C是說明電晶體的製造方法的圖；圖11A和圖11B是說明電晶體的製造方法的圖；圖12A和圖12B是半導體裝置的剖面圖及電路圖；圖13是半導體裝置的電路圖；圖14A至圖14C是說明可適用半導體裝置的電子裝置的圖；圖15A至圖15C是電晶體的剖面圖；圖16A和圖16B是電晶體的俯視圖及剖面圖。
參照圖式對實施方式進行詳細說明。注意， 本發明不侷限於以下說明，所屬發明所屬之技術領域的普通技術人員可以很容易地理解一個事實就是，其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定於以下所示的實施方式的記載內容中。注意，在以下說明的發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。
另外，在本說明書等中，當明確地記載“X與Y連接”時，包括如下情況：X與Y電連接的情況；X與Y在功能上連接的情況；以及X與Y直接連接的情況。這裡，X和Y為目標物(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。因此，還包括圖式或文章所示的連接關係以外的連接關係，而不侷限於規定的連接關係，例如圖式或文章所示的連接關係。
在X與Y電連接的情況下，例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件、負載等)。另外，開關具有控制導通和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。
在X與Y在功能上連接的情況下，例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y 的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號產生電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，X與Y也可以說是在功能上連接。
此外，當明確地記載“X與Y連接”時，包括如下情況：X與Y電連接的情況(換言之，以中間夾有其他元件或其他電路的方式連接X與Y的情況)；X與Y在功能上連接的情況(換言之，以中間夾有其他電路的方式在功能上連接X與Y的情況)；以及X與Y直接連接的情況(換言之，以中間不夾有其他元件或其他電路的方式連接X與Y的情況)。換言之，當明確地記載“電連接”時，與簡單地明確記載“連接”的情況相同。
另外，即使在電路圖上獨立的構成要素互相電連接，也有一個構成要素兼有多個構成要素的功能的情況。例如，在佈線的一部分用作電極時，一個導電膜兼有佈線和電極的兩個構成要素的功能。因此，本說明書中的“電連接”在其範疇內還包括這種一個導電膜兼有多個構成要素的功能的情況。
另外，在本說明書等中，可以使用各種基板形成電晶體。對基板的種類沒有特別的限制。作為該基板的一個例子，可以舉出半導體基板(例如，單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、包含不鏽鋼箔的基板、鎢基板、包含鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀材料的紙或者基材薄膜等。作為玻璃基板的一個例子，可以舉出鋇硼矽酸鹽玻璃基板、鋁硼矽酸鹽玻璃基板、鈉鈣玻璃基板等。作為撓性基板的一個例子，可以使用以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠或丙烯酸樹脂等具有撓性的合成樹脂等。作為貼合薄膜的一個例子，可以舉出聚丙烯、聚酯、聚氟化乙烯、聚氯乙烯等。作為基材薄膜的一個例子，可以舉出聚酯、聚醯胺、聚醯亞胺、無機蒸鍍薄膜、紙等。尤其是，藉由使用半導體基板、單晶基板或SOI基板等製造電晶體，可以製造特性、尺寸或形狀等的偏差小、電流能力高且尺寸小的電晶體。當利用上述電晶體構成電路時，可以實現電路的低功耗化或電路的高積體化。
另外，也可以使用一個基板形成電晶體，然後將該電晶體轉置到另一個基板上。作為轉置電晶體的基板，除了上述可以設置電晶體的基板之外，還可以使用紙基板、玻璃紙基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生 聚酯)等)、皮革基板、橡皮基板等。藉由使用上述基板，可以形成特性良好的電晶體或功耗低的電晶體，可以製造不容易發生故障並具有耐熱性的裝置，或者可以實現輕量化或薄型化。
實施方式1
在本實施方式中，參照圖式簡單說明本發明的一個方式的半導體裝置。
圖1A和圖1B是本發明的一個方式的電晶體的俯視圖及剖面圖。圖1A是俯視圖，圖1A所示的點劃線A1-A2的剖面相當於圖1B。圖2是圖1A所示的點劃線A3-A4的剖面圖。另外，在圖1A的俯視圖中，為了明確起見，省略一部分的構成要素。此外，有時將點劃線A1-A2的方向稱為通道長度方向，將點劃線A3-A4的方向稱為通道寬度方向。
圖1A、圖1B及圖2所示的電晶體100包括：形成在基板110上的基底絕緣膜120；在該基底絕緣膜上依次形成有第一氧化物半導體層131、第二氧化物半導體層132的疊層；與該疊層的一部分接觸地形成的源極電極層140及汲極電極層150；形成在基底絕緣膜120及該疊層上且與源極電極層140及汲極電極層150的各一部分接觸的第三氧化物半導體層133；形成在該第三氧化物半導體層上的閘極絕緣膜160；形成在該閘極絕緣膜上的閘極電極層170；以及形成在源極電極層140、汲極電極 層150及閘極電極層170上的絕緣層180。
另外，也可以在絕緣層180上形成有由氧化物構成的絕緣層185。該絕緣層185根據需要設置即可，也可以在其上還設置其他絕緣層。另外，將第一氧化物半導體層131、第二氧化物半導體層132以及第三氧化物半導體層133總稱為氧化物半導體層130。
在上述疊層、源極電極層140及絕緣層180中設置有第一開口部147。在上述疊層、汲極電極層150及絕緣層180中設置有第二開口部157。在閘極電極層170及絕緣層180中設置有第三開口部177。在第一開口部147中，疊層、源極電極層140及絕緣層180的側面成一直線，在第二開口部157中，疊層、汲極電極層150及絕緣層180的側面成一直線，在第三開口部177中，閘極電極層170及絕緣層180的側面成一直線。第一開口部147、第二開口部157以及第三開口部177都可以具有朝向底部孔徑變小的圓台形狀。
並且，在第一開口部147中，第二氧化物半導體層132及源極電極層140藉由側接觸與第一佈線145電連接。在第二開口部157中，第二氧化物半導體層132及汲極電極層150藉由側接觸與第二佈線155電連接。在第三開口部177中，閘極電極層170藉由側接觸與第三佈線175電連接。
另外，電晶體的“源極”和“汲極”的功能在使用極性不同的電晶體的情況下或在電路工作中當電流 方向變化時，有時互相調換。因此，在本說明書中，“源極”和“汲極”可以互相調換。
如上述，源極電極層140等電極層與第一佈線145等佈線藉由側接觸電連接。在習知技術中沒有設置穿過電極層的開口部，藉由在形成在電極層的上部的絕緣層等中設置開口部，並使形成在該開口部中的佈線的一部分與電極層的一部分接觸，來實現電連接。
然而，隨著電晶體微型化的進展，製程的難度上升，這導致產生設置在上述絕緣層等的開口部的不良或開口部的深度方向的不均勻。由此，在元件之間容易產生電極層與佈線的接觸電阻的不均勻。即，因微型化而製程的難度的上升造成電晶體的電特性不均勻。
另一方面，在本發明的一個方式中，藉由設置穿過電極層的開口部，使該開口部中的電極層的側壁與形成在開口部中的佈線的一部分接觸來獲得電連接，所以可以不容易產生電極層與佈線的接觸面積的不均勻。即，因為可以抑制在元件之間產生電極層與佈線的接觸電阻的不均勻，所以也可以抑制起因於該不均勻的電晶體的電特性不均勻。
另外，當在形成在電極層的上部的絕緣層等中設置開口部時，與嚴密地控制蝕刻條件以不穿過電極層的方式形成開口部的情況相比，在以穿過電極層的方式形成開口部的情況下其製程的難度很低。例如，在蝕刻製程中，即使在電極層的蝕刻速度比絕緣層的蝕刻速度充分小 的情況下，在容許對電極層的過剩蝕刻形成開口部時也可以擴大蝕刻條件的自由度。因此，可以提高電晶體的良率。
另外，在本發明的一個方式中，如圖1B所示，較佳的是以不僅電極層而且第二氧化物半導體層132及第一氧化物半導體層131穿過的方式形成開口部。藉由在穿過第二氧化物半導體層132及第一氧化物半導體層131的開口部中形成佈線層的一部分，該佈線層可以成為電極層的一部分，從而可以擴大在第二氧化物半導體層132中的用作源極或汲極的n型化區域。關於上述詳細內容，以後進行說明。
另外，關於閘極電極層170及第三佈線175的連接，也藉由採用如圖2所示的側接觸，可以不容易產生電極層與佈線的接觸面積的不均勻，從而可以抑制接觸電阻的不均勻。
注意，第一開口部147及第二開口部157的結構不侷限於圖1B所示的例子。例如，也可以採用如圖3A所示的不穿過第二氧化物半導體層132的結構。另外，也可以採用如圖3B所示的穿過第二氧化物半導體層132而不穿過第一氧化物半導體層131的結構。也可以採用第一開口部147及第二開口部157的底部位於第一氧化物半導體層131中或第二氧化物半導體層132中的結構。也可以採用如圖3C所示的第一開口部147及第二開口部157的底部到達基底絕緣膜120中的結構。注意，第三開 口部177的底部不侷限於圖2所示的例子，也可以採用該底部位於閘極絕緣膜160、第三半導體層133或基底絕緣膜120中的結構。
另外，本發明的一個方式的電晶體也可以為圖4A至圖4C所示的結構。圖4A是俯視圖，圖4A所示的點劃線B1-B2的剖面相當於圖4B。另外，圖4A所示的點劃線B3-B4的剖面相當於圖4C。
圖4A至圖4C所示的電晶體101包括：形成在基板110上的基底絕緣膜120；形成在該基底絕緣膜上的第一氧化物半導體層131；形成在該第一氧化物半導體層上的其頂面具有比第一氧化物半導體層131的頂面小的面積且其整個部分重疊於第一氧化物半導體層131的第二氧化物半導體層132；與各第一氧化物半導體層131及第二氧化物半導體層132部分地接觸的源極電極層140及汲極電極層150；形成在第一氧化物半導體層131及第二氧化物半導體層132上的與源極電極層140及汲極電極層150部分地接觸的第三氧化物半導體層133；形成在該第三氧化物半導體層上的閘極絕緣膜160；以及形成在該閘極絕緣膜上的閘極電極層170。
另外，第一氧化物半導體層131中的分別接觸於源極電極層140或汲極電極層150的區域的膜厚度比第一氧化物半導體層131中的重疊於第二氧化物半導體層132的區域的膜厚度薄。
另外，本發明的一個方式的電晶體也可以為 圖16A及圖16B所示的結構。圖16A是俯視圖，圖16A所示的點劃線A1-A2的剖面相當於圖16B。在圖1A和圖1B所示的電晶體中，閘極電極層170、閘極絕緣膜160及第三氧化物半導體層133的頂面形狀大致為相同，而在圖16A和圖16B所示的電晶體中，閘極電極層170、閘極絕緣膜160及第三氧化物半導體層133的頂面形狀不同。此外，閘極電極層170的頂面具有比閘極絕緣膜160及第三氧化物半導體層133的頂面小的區域。藉由採用這種結構，可以減少閘極洩漏電流。
在電晶體101與電晶體100之間，第一氧化物半導體層131的頂面形狀不同以外，其他部分相同。關於電晶體101，形成閘極電極層170到為止第一氧化物半導體層131殘留在基板的整個表面，所以可以在需要高溫的電晶體101的製程中抑制從基底絕緣膜120的氧的不需要的釋放。因此，可以從基底絕緣膜120向用來形成通道的第二氧化物半導體層132有效地供應氧，所以可以提高電晶體的電特性。
另外，作為本發明的一個方式的電晶體，在重疊於氧化物半導體層(第一氧化物半導體層131及第二氧化物半導體層132)的源極電極層140或汲極電極層150中，將圖1A及圖16A的俯視圖所示的從氧化物半導體層的一端到源極電極層140或汲極電極層150的一端的距離(△W)設定為50nm以下，較佳為25nm以下。藉由縮小△W，可以抑制基底絕緣膜120所包含的氧擴散到源 極電極層140及汲極電極層150的構成材料的金屬材料。因此，可以抑制基底絕緣膜120所包含的氧、尤其是所包含得過剩的氧的不需要的釋放，從基底絕緣膜120向氧化物半導體層有效地供應氧。
接著，對本發明的一個方式的電晶體100的構成要素進行詳細的說明。注意，該構成要素可適用於電晶體101。
基板110不侷限於僅進行支撐的基板，也可以是形成有電晶體等其他裝置的基板。此時，電晶體100的閘極電極層170、源極電極層140和汲極電極層150中的至少一個也可以與上述裝置電連接。
基底絕緣膜120除了防止雜質從基板110擴散的功能以外，還可以具有對氧化物半導體層130供應氧的功能。因此，基底絕緣膜120較佳為包含氧，更佳為包含比化學計量比多的氧。此外，如上所述，當基板110是形成有其他裝置的基板時，基底絕緣膜120還用作層間絕緣膜。在此情況下，較佳為利用CMP(Chemical Mechanical Polishing；化學機械拋光)法等進行平坦化處理，以使其表面平坦。
另外，在形成電晶體100的通道的區域中，氧化物半導體層130具有從基板110一側依次層疊有第一氧化物半導體層131、第二氧化物半導體層132及第三氧化物半導體層133的結構。另外，由於第一氧化物半導體層131的不與第二氧化物半導體層132、源極電極層140 和汲極電極層150重疊的區域接觸於第三氧化物半導體層133，因此，第二氧化物半導體層132具有被第一氧化物半導體層131及第三氧化物半導體層133包圍的結構。
在此，例如，第二氧化物半導體層132使用其電子親和力(真空能階與導帶底之間的能量差)大於第一氧化物半導體層131及第三氧化物半導體層133的氧化物半導體。電子親和力是從真空能階與價帶頂之間的能量差(游離電位)減去導帶底與價帶頂之間的能量差(能隙)的值。
注意，在本實施方式中說明氧化物半導體層130為三層的疊層的情況，但是也可以是氧化物半導體層130為單層、兩層或四層以上的情況。當如圖15A所示那樣氧化物半導體層130為單層時，例如可以使用相當於第二氧化物半導體層132的層。當如圖15B所示那樣氧化物半導體層130為兩層時，例如可以採用不設置第三氧化物半導體層133的結構。當採用上述結構時，可以調換第二氧化物半導體層132與第一氧化物半導體層131。當如圖15C所示那樣氧化物半導體層130為三層時，可以採用與圖1A和圖1B不同的結構。當氧疊層為四層以上時，例如可以採用在本實施方式中所說明的三層結構的疊層上還層疊其他氧化物半導體層的結構或者在該三層結構中的任一介面中插入其他氧化物半導體層的結構。
第一氧化物半導體層131及第三氧化物半導體層133較佳為包含一種以上的構成第二氧化物半導體層 132的金屬元素。例如，第一氧化物半導體層131及第三氧化物半導體層133較佳為使用其導帶底的能量比第二氧化物半導體層132的導帶底的能量更接近真空能階0.05eV、0.07eV、0.1eV或0.15eV以上且2eV、1eV、0.5eV或0.4eV以下。
在上述結構中，當對閘極電極層170施加電場時，通道形成在氧化物半導體層130中的導帶底的能量最低的第二氧化物半導體層132中。換言之，由於在第二氧化物半導體層132與閘極絕緣膜160之間形成有第三氧化物半導體層133，所以電晶體的通道不與該閘極絕緣膜接觸。
另外，第一氧化物半導體層131包含一種以上的構成第二氧化物半導體層132的金屬元素，因此，與第二氧化物半導體層132和基底絕緣膜120接觸時的兩者之間的介面相比，在第二氧化物半導體層132與第一氧化物半導體層131之間的介面不容易形成介面能階。上述介面能階有時形成通道，因此有時這導致電晶體的臨界電壓的變動。所以，藉由設置第一氧化物半導體層131，能夠抑制電晶體的臨界電壓等電特性的不均勻。此外，可以提高該電晶體的可靠性。
另外，第三氧化物半導體層133包含一種以上的構成第二氧化物半導體層132的金屬元素，因此，與第二氧化物半導體層132與閘極絕緣膜160接觸時的兩者之間的介面相比，在第二氧化物半導體層132與第三氧化 物半導體層133之間的介面不容易發生載子散射。所以，藉由設置第三氧化物半導體層133，能夠提高電晶體的場效移動率。
例如，第一氧化物半導體層131及第三氧化物半導體層133可以使用如下材料：包含Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf且該元素的原子數比高於第二氧化物半導體層132的材料。明確而言，第一氧化物半導體層131及第三氧化物半導體層133的金屬元素的原子數比為第二氧化物半導體層132的1.5倍以上，較佳為2倍以上，更佳為3倍以上。上述元素與氧堅固地鍵合，所以具有抑制在氧化物半導體層中產生氧缺陷的功能。由此可說，與第二氧化物半導體層132相比，在第一氧化物半導體層131及第三氧化物半導體層133中不容易產生氧缺陷。
另外，在第一氧化物半導體層131、第二氧化物半導體層132及第三氧化物半導體層133為至少包含銦、鋅及M(Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金屬)的In-M-Zn氧化物層，且第一氧化物半導體層131的原子數比為In：M：Zn=x1：y1：z1，第二氧化物半導體層132的原子數比為In：M：Zn=x2：y2：z2，第三氧化物半導體層133的原子數比為In：M：Zn=x3：y3：z3的情況下，y1/x1及y3/x3較佳為大於y2/x2。y1/x1及y3/x3為y2/x2的1.5倍以上，較佳為2倍以上，更佳為3倍以上。此時，在第二氧化物半導體層132中，在y2為x2以上的情況 下，能夠使電晶體的電特性變得穩定。注意，在y2為x2的3倍以上的情況下，電晶體的場效移動率降低，因此y2較佳為低於x2的3倍。
注意，在本說明書中，表示氧化物半導體層的組成的原子數比還意味著原材料的原子數比。在以氧化物半導體材料為靶材利用濺射法進行成膜的情況下，根據濺射氣體的種類或比例、靶材的密度以及成膜條件，成膜之後的氧化物半導體膜的組成有時與原材料的靶材的組成不同。因此，在本說明書中，表示氧化物半導體層的組成的原子數比包括原材料的原子數比。例如，在利用濺射法進行成膜時，可以將“原子數比為1：1：1的In-Ga-Zn氧化物膜”解釋為“以原子數比為1：1：1的In-Ga-Zn-O材料為靶材形成的In-Ga-Zn氧化物膜”。
第一氧化物半導體層131及第三氧化物半導體層133中的除了Zn及O之外的In與M的原子百分比較佳為如下：In的比率低於50atomic%，M的比率為50atomic%以上，更佳為如下：In的比率低於25atomic%，M的比率為75atomic%以上。另外，第二氧化物半導體層132中的除了Zn及O之外的In與M的原子百分比較佳為如下：In的比率為25atomic%以上，M的比率低於75atomic%，更較佳為如下：In的比率為34atomic%以上，M的比率低於66atomic%。
第一氧化物半導體層131及第三氧化物半導體層133的厚度為1nm以上且100nm以下，較佳為3nm 以上且50nm以下。另外，第二氧化物半導體層132的厚度為1nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為10nm以上且50nm以下。
第一氧化物半導體層131、第二氧化物半導體層132及第三氧化物半導體層133例如可以使用包含銦、鋅及鎵的氧化物半導體。尤其是，當第二氧化物半導體層132包含銦時，載子移動率得到提高，所以是較佳的。
此外，為了對其通道形成在氧化物半導體層中的電晶體賦予穩定電特性，藉由降低氧化物半導體層中的雜質濃度，來使氧化物半導體層成為本質或實質上本質是有效的。在此，“實質上本質”是指氧化物半導體層的載子密度低於1×1017/cm3，較佳為低於1×1015/cm3，更佳為低於1×1013/cm3。
此外，對氧化物半導體層來說，氫、氮、碳、矽以及主要成分以外的金屬元素是雜質。例如，氫和氮引起施體能階的形成，而增高載子密度。此外，矽引起氧化物半導體層中的雜質能階的形成。該雜質能階成為陷阱，有可能使電晶體的電特性劣化。因此，較佳為降低第一氧化物半導體層131、第二氧化物半導體層132及第三氧化物半導體層133中以及各層之間的介面的雜質濃度。
為了使氧化物半導體層成為本質或實質上本質，例如在氧化物半導體層的某個深度處或氧化物半導體層的某個區域中較佳為包含如下部分：藉由SIMS(Secondary Ion Mass Spectrometry：二次離子質譜)分析 測定出的矽濃度低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於1×1018atoms/cm3的部分。此外，例如在氧化物半導體層的某個深度處或氧化物半導體層的某個區域中較佳為包含如下部分：氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步佳為5×1018atoms/cm3以下的部分。此外，例如在氧化物半導體層的某個深度處或氧化物半導體層的某個區域中較佳為包含如下部分：氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步佳為5×1017atoms/cm3以下的部分。
此外，當氧化物半導體層包含結晶時，如果以高濃度包含矽或碳，氧化物半導體層的結晶性則有可能降低。為了防止氧化物半導體層的結晶性的降低，例如在氧化物半導體層的某個深度處或氧化物半導體層的某個區域中包含如下部分即可：矽濃度低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於1×1018atoms/cm3的部分。此外，例如在氧化物半導體層的某個深度處或氧化物半導體層的某個區域中包含如下部分即可：碳濃度低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於1×1018atoms/cm3的部分。
此外，將如上述那樣的被高度純化了的氧化物半導體層用於通道形成區的電晶體的關態電流(off-state current)極小。例如，可以使以源極與汲極之間的 電壓為0.1V、5V或10V左右時的電晶體的通道寬度歸一化的關態電流降低到幾yA/μm至幾zA/μm。
另外，作為電晶體的閘極絕緣膜，大多使用包含矽的絕緣膜，由於上述原因較佳為如本發明的一個方式的電晶體那樣不使氧化物半導體層的用作通道的區域與閘極絕緣膜接觸。另外，當通道形成在閘極絕緣膜與氧化物半導體層之間的介面時，有時在該介面產生載子散射而使電晶體的場效移動率降低。從上述觀點來看，可以說較佳為使氧化物半導體層的用作通道的區域與閘極絕緣膜離開。
因此，藉由使氧化物半導體層130具有第一氧化物半導體層131、第二氧化物半導體層132及第三氧化物半導體層133的疊層結構，能夠將通道形成在第二氧化物半導體層132中，由此能夠形成具有高場效移動率及穩定的電特性的電晶體。
接著，對氧化物半導體層130的能帶結構進行說明。在能帶結構的解析中，將能隙為3.5eV的In-Ga-Zn氧化物用於相當於第一氧化物半導體層131及第三氧化物半導體層133的層，並將能隙為3.15eV的In-Ga-Zn氧化物用於相當於第二氧化物半導體層132的層，由此形成相當於氧化物半導體層130的疊層。
將第一氧化物半導體層131、第二氧化物半導體層132及第三氧化物半導體層133的厚度都設定為10nm，能隙利用光譜橢圓偏光計(HORIBA JOBIN YVON 公司製造的UT-300)進行測定。真空能階與價帶頂之間的能量差利用紫外線光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司製造的VersaProbe)進行測定。
圖5A是示意地示出從真空能階與價帶頂之間的能量差減去各層的能隙而算出的真空能階與導帶底之間的能量差(電子親和力)的能帶結構的一部分。圖5A為以與第一氧化物半導體層131和第三氧化物半導體層133接觸的方式設置氧化矽膜時的能帶圖。在此，Evac表示真空能階的能量，EcI1及EcI2表示氧化矽膜的導帶底的能量，EcS1表示第一氧化物半導體層131的導帶底的能量，EcS2表示第二氧化物半導體層132的導帶底的能量，EcS3表示第三氧化物半導體層133的導帶底的能量。
如圖5A所示，第一氧化物半導體層131、第二氧化物半導體層132及第三氧化物半導體層133的導帶底的能量連續地變化。這是可以理解的，因為：由於第一氧化物半導體層131、第二氧化物半導體層132及第三氧化物半導體層133的組成相互相似，氧容易互相擴散。由此可以說，雖然第一氧化物半導體層131、第二氧化物半導體層132及第三氧化物半導體層133是組成互不相同的疊層體，但是在物性上是連續的。因此，在圖式中，被層疊的各氧化物半導體層之間的介面由虛線表示。
主要成分相同而層疊的氧化物半導體層130 不是簡單地將各層層疊，而以形成連續結合(在此，尤其是指各層之間的導帶底的能量連續地變化的U型井(U-shaped well)結構)的方式形成。換言之，以在各層的介面之間不存在會形成捕獲中心或再結合中心等缺陷能階的雜質的方式形成疊層結構。如果，雜質混入被層疊的氧化物半導體層的層間，能帶則失去連續性，因此載子在介面被俘獲或者再結合而消失。
注意，圖5A示出EcS1與EcS3相同的情況，但是也可以相互不同。例如，圖5B示出EcS1高於EcS3的情況下的能帶結構的一部分。
例如，在EcS1=EcS3的情況下，第一氧化物半導體層131及第三氧化物半導體層133可以使用In：Ga：Zn=1：3：2、1：3：3、1：3：4、1：3：6、1：6：4或1：9：6(原子數比)的In-Ga-Zn氧化物等，第二氧化物半導體層132可以使用In：Ga：Zn=1：1：1、5：5：6或3：1：2(原子數比)的In-Ga-Zn氧化物等。另外，在EcS1>EcS3的情況下，第一氧化物半導體層131可以使用In：Ga：Zn=1：6：4或1：9：6(原子數比)的In-Ga-Zn氧化物等，第二氧化物半導體層132可以使用In：Ga：Zn=1：1：1、5：5：6或3：1：2(原子數比)的In-Ga-Zn氧化物等，第三氧化物半導體層133可以使用In：Ga：Zn=1：3：2、1：3：3、1：3：4或1：3：6(原子數比)的In-Ga-Zn氧化物等。
由圖5A和圖5B可知，氧化物半導體層130中的第二氧化物半導體層132用作井(well)，而在包括 氧化物半導體層130的電晶體中，通道形成在第二氧化物半導體層132中。另外，氧化物半導體層130的導帶底的能量連續地變化，因此，也可以將氧化物半導體層130稱為U型井。另外，也可以將具有上述結構的通道稱為埋入通道。
另外，雖然在第一氧化物半導體層131與氧化矽膜等絕緣膜之間以及第三氧化物半導體層133與氧化矽膜等絕緣膜之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階，但是藉由設置第一氧化物半導體層131及第三氧化物半導體層133，可以使第二氧化物半導體層132和該陷阱能階相隔。注意，當EcS1與EcS2之間或EcS3與EcS2之間的能量差小時，有時第二氧化物半導體層132的電子越過該能量差到達陷阱能階。當電子被陷阱能階俘獲時，在絕緣膜的介面產生負固定電荷，使得電晶體的臨界電壓向正方向漂移。
因此，為了抑制電晶體的臨界電壓的變動，需要使EcS1與EcS2之間及EcS3與EcS2之間產生能量差。該能量差都較佳為0.1eV以上，更佳為0.15eV以上。
另外，較佳的是，第一氧化物半導體層131、第二氧化物半導體層132及第三氧化物半導體層133包含結晶部。尤其是，藉由使用c軸配向結晶，能夠對電晶體賦予穩定的電特性。
另外，在氧化物半導體層130使用In-Ga-Zn 氧化物的情況下，為了防止In擴散到閘極絕緣膜，較佳為第三氧化物半導體層133中的In的含量小於第二氧化物半導體層132。
源極電極層140、汲極電極層150、第一佈線145、第二佈線155及第三佈線175較佳為使用容易與氧鍵合的導電材料。例如，可以使用Al、Cr、Cu、Ta、Ti、Mo和W等。在上述材料中，尤其較佳為使用容易與氧鍵合的Ti或在後面能以較高的溫度進行處理的熔點高的W。此外，容易與氧鍵合的導電材料包括氧容易擴散的材料。另外，第一佈線145、第二佈線155及第三佈線175也可以採用諸如Ti/Al/Ti等的疊層結構。
當使容易與氧鍵合的導電材料與氧化物半導體層接觸時，發生氧化物半導體層中的氧擴散到容易與氧鍵合的導電材料一側的現象。該現象隨著溫度的提高而明顯。因為在電晶體的製程中有幾個加熱製程，所以因上述現象而在氧化物半導體層的與源極電極層或汲極電極層接觸的區域的附近發生氧缺陷，包含於膜中的微量的氫與該氧缺陷鍵合而使該區域n型化。因此，可以將被n型化了的該區域用作電晶體的源極或汲極。
上述n型化的區域示出在圖6的電晶體的放大剖面圖(通道長度方向的剖面的一部分，源極電極層140的附近)。在第一氧化物半導體層131與第二氧化物半導體層132中由虛線表示的邊界135是本質半導體區域與n型半導體區域的邊界。在第一氧化物半導體層131與 第二氧化物半導體層132中，與源極電極層140及第一佈線145接觸的附近的區域為n型化區域。注意，邊界135是示意地示出的，實際上有時不太清楚。另外，雖然在圖6中示出邊界135的一部分在第二氧化物半導體層132中在橫方向上延伸的情況，但是有時第一氧化物半導體層131及第二氧化物半導體層132中的夾在源極電極層140和基底絕緣膜120的整個區域在膜厚度方向上被n型化。
另外，在本發明的一個方式中採用第一佈線145及第二佈線155埋在第一氧化物半導體層131及第二氧化物半導體層132中的結構，所以可以擴大形成在第一氧化物半導體層131及第二氧化物半導體層132中的n型化區域。該n型化區域用作電晶體的源極(或汲極)的區域，藉由擴大該n型化區域，可以減少在通道形成區與源極電極(或汲極電極)之間或者在通道形成區與第一佈線145(或第二佈線155)之間的串聯電阻成分，從而可以提高電晶體的電特性。
注意，當形成通道長度極小的電晶體時，有時因上述氧缺陷的發生而n型化的區域向電晶體的通道長度方向超出。此時，電晶體的電特性發生變化，例如臨界電壓漂移或難以由閘極電壓控制開關(此時電晶體處於導通狀態)。因此，當形成通道長度極小的電晶體時，不一定較佳為將容易與氧鍵合的導電材料用於源極電極層及汲極電極層。
在此情況下，源極電極層140及汲極電極層 150也可以使用比上述材料更不容易與氧鍵合的導電材料。作為該導電材料，例如可以使用包含氮化鉭、氮化鈦、金、鉑、鈀或釕的材料等。另外，當該導電材料與第二氧化物半導體層132接觸時，源極電極層140及汲極電極層150也可以採用層疊該導電材料與上述容易與氧鍵合的材料的結構。
作為閘極絕緣膜160，可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜。此外，閘極絕緣膜160也可以是上述材料的疊層。
作為閘極電極層170，可以使用Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、Ta和W等的導電膜。此外，該閘極電極層也可以是上述材料的疊層。另外，該閘極電極層可以使用包含氮的導電膜。
在閘極絕緣膜160及閘極電極層170上較佳為形成有絕緣層180。作為該絕緣層，較佳為使用氧化鋁。氧化鋁膜具有不使氫、水分等雜質及氧的兩者透過的高遮斷效果。因此，將氧化鋁膜用作具有如下效果的保護膜：在電晶體的製程中及製造電晶體之後，防止導致電晶體的電特性的變動的氫、水分等雜質向氧化物半導體層130混入；防止作為構成氧化物半導體層130的主要成分的材料的氧從氧化物半導體層釋放；防止從基底絕緣膜120的氧的不需要的釋放。此外，也可以使包含在氧化鋁 膜中的氧擴散在氧化物半導體層中。
另外，在絕緣層180上較佳為形成有絕緣層185。作為絕緣層185，可以使用包含氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜。此外，該絕緣層185也可以是上述材料的疊層。
在此，絕緣層185較佳為包含過剩氧。包含過剩氧的絕緣層是指因加熱處理等而能夠釋放氧的絕緣層。較佳的是，藉由利用熱脫附譜分析，換算為氧原子的氧的釋放量為1.0×1019atoms/cm3以上的膜。能夠將該絕緣層釋放的氧經由閘極絕緣膜160擴散到氧化物半導體層130的通道形成區，因此即使在通道形成區形成氧缺陷的情況下也能夠補充氧。因此，能夠獲得穩定的電晶體電特性。
為了實現半導體裝置的高積體化，必須進行電晶體的微型化。另一方面，已知伴隨著電晶體的微型化，電晶體的電特性劣化，特別是通道寬度的縮短直接導致的通態電流的減少顯著。
另一方面，在本發明的一個方式的電晶體中，如上所述，其中形成通道的第二氧化物半導體層132與閘極絕緣膜160之間形成有第三氧化物半導體層133。因此，能夠抑制在形成通道的第二氧化物半導體層132與閘極絕緣膜的介面產生的載子散射，而可以提高電晶體的 場效移動率。
另外，在本發明的一個方式的電晶體中，以覆蓋其中形成通道的第二氧化物半導體層132的方式形成有第三氧化物半導體層133，因此與頂面同樣地可以抑制在第二氧化物半導體層132的側面產生的載子散射。
因此，作為本發明的一個方式的電晶體，在採用如圖7的通道寬度方向的剖面圖所示地通道寬度方向上的第二氧化物半導體層132的頂面長度(WT)為與該氧化物半導體層的膜厚度相同程度或縮小到該膜厚度以下的結構時，顯著地提高電特性。
例如，作為圖7所示的電晶體，當WT為如上所述地充分小時，從閘極電極層170施加到第二氧化物半導體層132的側面的電場施加至第二氧化物半導體層132的整個部分，所以也在第二氧化物半導體層132的側面被形成與形成在頂面的通道相等的通道。因此，本發明的一個方式的電晶體的通態電流可以比習知的電晶體多。
當如圖7所示的通道區域137形成在電晶體時，可以將通道寬度定義為WT加以通道寬度方向上的第二氧化物半導體層132的側面的長度(WS1、WS2)的和(WT+WS1+WS2)，在該電晶體中對應於該通道寬度的通態電流流過。另外，當WT充分小時，電流流過在整個第二氧化物半導體層132。
注意，當WS=WS1=WS2時，為了高效地增加電晶體的通態電流，使WS滿足0.3WS WT 3WS(WT為 0.3WS以上且3WS以下)的關係。另外，較佳為滿足WT/WS為0.5以上且1.5以下，更佳為滿足WT/WS為0.7以上且1.3以下的關係。當WT/WS>3時，S值(亞臨界值)或關態電流有可能增高。
如上所述，在本發明的一個方式的電晶體中，在進行電晶體的微型化的情況下也能夠獲得足夠大的通態電流。
另外，在本發明的一個方式的電晶體中，藉由將第二氧化物半導體層132形成在第一氧化物半導體層131上，來使介面能階不容易產生。此外，藉由使第二氧化物半導體層132位於三層結構中的中間層，來消除從上下方混入的雜質的影響。由於第二氧化物半導體層132被第一氧化物半導體層131及第三氧化物半導體層133包圍，因此，除了可以增加上述電晶體的通態電流之外，還可以實現臨界電壓的穩定化或S值的改善。因此，可以降低Icut(閘極電壓VG為0V時的電流)，而可以降低功耗。另外，由於電晶體的臨界電壓穩定，所以可以提高半導體裝置的長期可靠性。
另外，如圖8所示，本發明的一個方式的電晶體也可以包括氧化物半導體層130與基板110之間的導電膜172。藉由將該導電膜用作第二閘極電極，能夠進一步增加通態電流或控制臨界電壓。當想要增加通態電流時，例如，對閘極電極層170和導電膜172供應相同的電位來實現雙閘極電晶體即可。另外，當想要控制臨界電壓 時，對導電膜172供應與閘極電極層170不同的恆電位即可。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式2
在本實施方式中，參照圖9A至圖11B對實施方式1所說明的圖1A和圖1B所示的電晶體100的製造方法進行說明。
基板110可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，也可以採用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且也可以在上述基板上設置半導體元件並將其用作基板110。
作為基底絕緣膜120可以藉由電漿CVD法或濺射法等形成氧化鋁、氧化鎂、氧化矽、氧氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭等的氧化物絕緣膜、氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等的氮化物絕緣膜或者混合上述材料而形成的膜。此外，基底絕緣膜120也可以是上述材料的疊層，其中，較佳為與氧化物半導體層130接觸的上層至少使用包含過剩氧的材料形成，以對氧化物半導體層130供應氧。
另外，也可以利用離子植入法、離子摻雜法、電漿浸沒離子植入法(Plasma-immersion ion implantation method)等對基底絕緣膜120添加氧。藉由添加氧，可以更容易地將氧從基底絕緣膜120供應到氧化物半導體層130中。
注意，在基板110的表面由絕緣體構成，並且，雜質不會擴散到後面形成的氧化物半導體層130中的情況下，也可以不設置基底絕緣膜120。
接著，利用濺射法、CVD(Chemical Vapor Deposition：化學氣相沉積)法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、ALD(Atomic Layer Deposition：原子層沉積)法或PLD(Pulse Laser Deposition：脈衝雷射沉積)法在基底絕緣膜120上形成成為第一氧化物半導體層131的第一氧化物半導體膜331及成為第二氧化物半導體層132的第二氧化物半導體膜332(參照圖9A)。
接著，藉由對第一氧化物半導體膜331及第二氧化物半導體膜332選擇性地進行蝕刻，形成第一氧化物半導體層131及第二氧化物半導體層132(參照圖9B)。
為了在第一氧化物半導體層131與第二氧化物半導體層132的疊層中形成連續結合，較佳為使用具備負載鎖定室的多室成膜裝置(例如，濺射裝置)以不暴露於大氣的方式連續地層疊各個層。在濺射裝置中的各室 中，較佳為使用低溫泵等吸附式真空泵進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)且將被成膜的基板加熱到100℃以上，較佳為500℃以上，來盡可能地去除對氧化物半導體來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止將包含碳成分或水分等的氣體從排氣系統倒流到各室內。
為了獲得高純度本質的氧化物半導體，不僅需要對各室進行高真空抽氣，而且需要進行濺射氣體的高度純化。藉由作為用作濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下的高度純化的氧氣體或氬氣體，能夠盡可能地防止水分等混入氧化物半導體層。
第一氧化物半導體層131、第二氧化物半導體層132及在後面的製程中形成的第三氧化物半導體層133可以使用實施方式1所說明的材料。例如，第一氧化物半導體層131可以使用原子數比為In：Ga：Zn=1：3：6、1：3：4、1：3：3或1：3：2的In-Ga-Zn氧化物，第二氧化物半導體層132可以使用原子數比為In：Ga：Zn=1：1：1或5：5：6的In-Ga-Zn氧化物，第三氧化物半導體層133可以使用原子數比為In：Ga：Zn=1：3：6、1：3：4、1：3：3或1：3：2的In-Ga-Zn氧化物。
另外，能夠用於第一氧化物半導體層131、第二氧化物半導體層132及第三氧化物半導體層133的氧化物半導體較佳為至少包含銦(In)或鋅(Zn)。或者，較 佳為包含In和Zn的兩者。另外，為了減少使用該氧化物半導體的電晶體的電特性不均勻，除了上述元素以外，較佳為還包含穩定劑(stabilizer)。
作為穩定劑，可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定劑，可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)等。
例如，作為氧化物半導體，可以使用氧化銦、氧化錫、氧化鋅、In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物、In-Ga-Zn氧化物、In-Al-Zn氧化物、In-Sn-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Hf-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Pr-Zn氧化物、In-Nd-Zn氧化物、In-Sm-Zn氧化物、In-Eu-Zn氧化物、In-Gd-Zn氧化物、In-Tb-Zn氧化物、In-Dy-Zn氧化物、In-Ho-Zn氧化物、In-Er-Zn氧化物、In-Tm-Zn氧化物、In-Yb-Zn氧化物、In-Lu-Zn氧化物、In-Sn-Ga-Zn氧化物、In-Hf-Ga-Zn氧化物、In-Al-Ga-Zn氧化物、In-Sn-Al-Zn氧化物、In-Sn-Hf-Zn氧化物、In-Hf-Al-Zn氧化物。
注意，例如In-Ga-Zn氧化物是指作為主要成分包含In、Ga和Zn的氧化物。另外，也可以包含In、 Ga、Zn以外的金屬元素。此外，在本說明書中，將由In-Ga-Zn氧化物構成的膜稱為IGZO膜。
另外，也可以使用以InMO3(ZnO)m(m>0，且m不是整數)表示的材料。注意，M表示選自Ga、Y、Zr、La、Ce或Nd中的一種金屬元素或多種金屬元素。另外，也可以使用以In2SnO5(ZnO)n(n>0，且n是整數)表示的材料。
注意，如在實施方式1中詳細地說明那樣，以使第二氧化物半導體層132的電子親和力大於第一氧化物半導體層131及第三氧化物半導體層133的方式形成。
另外，當形成氧化物半導體層時，較佳為利用濺射法。作為濺射法，可以使用RF濺射法、DC濺射法、AC濺射法等。
當使用In-Ga-Zn氧化物時，例如可以使用In、Ga、Zn的原子數比為In：Ga：Zn=1：1：1、In：Ga：Zn=2：2：1、In：Ga：Zn=3：1：2、In：Ga：Zn=5：5：6、In：Ga：Zn=1：3：2、In：Ga：Zn=1：3：3、In：Ga：Zn=1：3：4、In：Ga：Zn=1：3：6、In：Ga：Zn=1：4：3、In：Ga：Zn=1：5：4、In：Ga：Zn=1：6：6、In：Ga：Zn=1：6：4、In：Ga：Zn=1：9：6、In：Ga：Zn=1：1：4、In：Ga：Zn=1：1：2中的任一個的材料作為第一氧化物半導體層131、第二氧化物半導體層132或/及第三氧化物半導體層133。
另外，例如In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成與原子數比為 In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成相似是指a、b、c滿足如下算式：(a-A)2+(b-B)2+(c-C)2 r2。r例如可以為0.05。其他氧化物也是同樣的。
另外，較佳的是，第二氧化物半導體層132的銦的含量多於第一氧化物半導體層131及第三氧化物半導體層133的銦的含量。在氧化物半導體中，重金屬的s軌道主要有助於載子傳導，並且藉由增加In的比率來增加s軌道的重疊，由此In的比率高於Ga的氧化物的移動率比In的比率等於或低於Ga的氧化物高。因此，藉由將銦的比率高的氧化物用於第二氧化物半導體層132，可以實現高移動率的電晶體。
下面，對氧化物半導體膜的結構進行說明。
注意，在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態，因此也包括角度為-5°以上且5°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態，因此也包括角度為85°以上且95°以下的狀態。
另外，在本說明書中，六方晶系包括三方晶系和菱方晶系。
氧化物半導體膜大致分為非單晶氧化物半導體膜和單晶氧化物半導體膜。非單晶氧化物半導體膜包括CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜、多晶氧化物半導體膜、微晶氧化物半導體膜、非晶氧化物半導體膜等。
首先，對CAAC-OS膜進行說明。
CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一，大部分的結晶部的尺寸為能夠容納於一邊短於100nm的立方體內的尺寸。因此，有時包括在CAAC-OS膜中的結晶部的尺寸為能夠容納於一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。
在CAAC-OS膜的穿透式電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
由剖面TEM影像及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction) 裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時常出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(φ軸)旋轉樣本的條件下進行分析(φ掃描)。當該樣本是InGaZnO4的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行φ掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向性的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由 此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的結晶度不一定均勻。例如，當CAAC-OS膜的結晶部是由CAAC-OS膜的頂面近旁的結晶成長而形成時，有時頂面附近的結晶度高於被形成面附近的結晶度。另外，當對CAAC-OS膜添加雜質時，被添加了雜質的區域的結晶度改變，所以有時CAAC-OS膜中的結晶度根據區域而不同。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向性的結晶。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體膜的主要成分之外的元素。尤其是，與構成氧化物半導體膜的金屬元素相比，與氧的鍵合力強的元素諸如矽等從氧化物半導體膜奪取氧而擾亂氧化物半導體膜的原子排列，成為降低結晶性的主要原因。另外，因為鐵和鎳等重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以如果包含在氧化物半導體膜內部，則擾亂氧化物半導體膜的原子排列，成為降低結晶性的主要原因。此外，包含在 氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
此外，CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺陷有時成為載子陷阱或者藉由俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺陷少)的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體膜具有很少的載子發生源，因此可以具有較低的載子密度。因此，使用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常導通(normally-on)特性)。此外，高純度本質或實質上高純度本質的氧化物半導體膜具有很少的載子陷阱。因此，使用該氧化物半導體膜的電晶體的電特性變動小，而成為可靠性高的電晶體。此外，被氧化物半導體膜的載子陷阱俘獲的電荷到被釋放為止需要的時間長，有時像固定電荷那樣動作。因此，使用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體的電特性有時不穩定。
此外，在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
接下來，對微晶氧化物半導體膜進行說明。
在微晶氧化物半導體膜的TEM影像中有時觀察不到明確的結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下或1nm以上且 10nm以下。尤其是，將尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶稱為奈米晶(nc：nanocrystal)。並且，包含該奈米晶(nc)的氧化物半導體膜稱為nc-OS(奈米晶氧化物半導體：nanocrystalline Oxide Semiconductor)膜。另外，例如在nc-OS膜的TEM影像中，有時觀察不到明確的晶界。
在nc-OS膜中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，在nc-OS膜中的不同的結晶部之間沒有晶體配向的規律性。因此，在膜整體上觀察不到配向性。所以，在有的分析方法中，有時無法將nc-OS膜與非晶氧化物半導體膜區別開來。例如，當利用使用其束徑比結晶部大的X射線的XRD裝置藉由out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在使用其束徑比結晶部大(例如，50nm以上)的電子射線獲得的nc-OS膜的選區電子繞射圖案中，觀察到光暈圖案。另一方面，在使用其束徑近於或小於結晶部(例如，1nm以上且30nm以下)的電子射線獲得的nc-OS膜的奈米束電子繞射圖案中，觀察到斑點。另外，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到環狀的區域內的多個斑點。
nc-OS膜是其規律性比非晶氧化物半導體膜高 的氧化物半導體膜。因此，nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是，在nc-OS膜中的不同的結晶部之間沒有晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。
注意，氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
CAAC-OS膜例如可以使用多晶的氧化物半導體濺射靶材，利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域沿著a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時，由於該平板狀或顆粒狀的濺射粒子帶電，所以濺射粒子不在電漿中凝集而保持結晶狀態的狀態到達基板，由此可以形成CAAC-OS膜。
當使用In-M-Zn氧化物(M是Ga、Y、Zr、La、Ce或Nd)形成第二氧化物半導體層132時，在用來形成第二氧化物半導體層132的濺射靶材中的金屬元素的原子數比為In：M：Zn=a1：b1：c1的情況下，a1/b1較佳為1/3以上且6以下，更佳為1以上且6以下，c1/b1較佳為1/3以上且6以下，更佳為1以上且6以下。藉由使c1/b1為1以上且6以下，可以作為第二氧化物半導體層132較容易地形成CAAC-OS膜。靶材中的金屬元素的原子數比的典型例子為In：M：Zn=1：1：1、In：M：Zn=3：1：2、In：M：Zn=5：5：6等。
當使用In-M-Zn氧化物(M是Ga、Y、Zr、La、Ce或Nd)形成第一氧化物半導體層131及第三氧化物半導體層133時，在用來形成第一氧化物半導體層131及第三氧化物半導體層133的濺射靶材中的金屬元素的原子數比為In：M：Zn=a2：b2：c2的情況下，較佳的是a2/b2<a1/b1且c2/b2為1/3以上且6以下，更佳為1以上且6以下。藉由使c2/b2為1以上且6以下，可以作為第一氧化物半導體層131及第三氧化物半導體層133較容易地形成CAAC-OS膜。靶材中的金屬元素的原子數比的典型例子為In：M：Zn=1：3：2、In：M：Zn=1：3：3、In：M：Zn=1：3：4、In：M：Zn=1：3：6等。
在形成第二氧化物半導體層132之後可以進行第一加熱處理。第一加熱處理在250℃以上且650℃以下，較佳為300℃以上且500℃以下的溫度下且在惰性氣體氛圍、包含10ppm以上的氧化氣體的氛圍或減壓狀態下進行即可。作為第一加熱處理，也可以進行惰性氣體氛圍下的加熱處理，然後為了補充脫離了的氧而進行包含10ppm以上的氧化氣體的氛圍下的加熱處理。藉由進行第一加熱處理，可以提高第二氧化物半導體層132的結晶性，而且可以從基底絕緣膜120、第一氧化物半導體層131中去除氫或水等雜質。此外，也可以在用來形成第二氧化物半導體層132的蝕刻之前進行第一加熱處理。
接著，在第一氧化物半導體層131及第二氧化物半導體層132上形成成為源極電極層140及汲極電極 層150的第一導電膜。作為第一導電膜，可以使用Al、Cr、Cu、Ta、Ti、Mo、W或以它們為主要成分的合金材料。例如，利用濺射法等形成100nm厚的鈦膜。此外，也可以利用CVD法形成鎢膜。
接著，以在第二氧化物半導體層132上使第一導電膜分割的方式對第一導電膜進行蝕刻，來形成源極電極層140及汲極電極層150(參照圖9C)。此時，由於第一導電膜的過蝕刻，第二氧化物半導體層132的一部分也可以被蝕刻。
接著，在第一氧化物半導體層131、第二氧化物半導體層132、源極電極層140及汲極電極層150上形成成為第三氧化物半導體層133的第三氧化物半導體膜333。
在形成第三氧化物半導體膜333之後可以進行第二加熱處理。第二加熱處理可以在與第一加熱處理相同的條件下進行。藉由進行第二加熱處理，可以從第三氧化物半導體膜333中去除氫或水等雜質。此外，還可以從第一氧化物半導體層131及第二氧化物半導體層132中進一步去除氫或水等雜質。
接著，在第三氧化物半導體膜333上形成成為閘極絕緣膜160的絕緣膜360。絕緣膜360可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭等形成。此外，絕緣膜360也可以是上述材 料的疊層。絕緣膜360可以利用濺射法、CVD法、MBE法、ALD法或PLD法等形成。
接著，在絕緣膜360上形成成為閘極電極層170的第二導電膜370(參照圖10A)。作為第二導電膜370，可以使用Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、Ta、W或以它們為主要成分的合金材料。第二導電膜370可以利用濺射法或CVD法等形成。另外，第二導電膜370可以使用包含氮的導電膜，也可以使用包含上述材料中的任一的導電膜與包含氮的導電膜的疊層。
接著，使用用來形成閘極電極層170的光阻遮罩對第二導電膜370選擇性地進行蝕刻，來形成閘極電極層170。
接著，以上述光阻遮罩或者閘極電極層170為遮罩對絕緣膜360選擇性地進行蝕刻，來形成閘極絕緣膜160。
接著，以上述光阻遮罩或者閘極電極層170為遮罩對第三氧化物半導體膜333進行蝕刻，來形成第三氧化物半導體層133(參照圖10B)。
上述第二導電膜370、絕緣膜360及第三氧化物半導體膜333的蝕刻既可以分別進行，又可以連續地進行。
接著，在源極電極層140、汲極電極層150及閘極電極層170上形成絕緣層180及絕緣層185(參照圖10C)。絕緣層180及絕緣層185可以與基底絕緣膜120 同樣的材料及方法形成。另外，絕緣層180特別較佳為使用氧化鋁。
另外，也可以利用離子植入法、離子摻雜法、電漿浸沒離子植入法等對絕緣層180添加氧。藉由添加氧，可以更容易地將氧從氧化物絕緣層180供應到氧化物半導體層130中。
接著，也可以進行第三加熱處理。第三加熱處理可以在與第一加熱處理相同的條件下進行。藉由進行第三加熱處理，容易使基底絕緣膜120、閘極絕緣膜160及絕緣層180釋放過剩氧，因此可以降低氧化物半導體層130中的氧缺陷。
接著，使用具有開口部的光阻遮罩，對絕緣層185、絕緣層180、源極電極層140、汲極電極層150、第二氧化物半導體層132以及第一氧化物半導體層131進行選擇性地蝕刻，來形成開口部147及開口部157(參照圖11A)。此時，也同樣地形成圖2所示的開口部177。
另外，作為絕緣層185、絕緣層180、源極電極層140、汲極電極層150、第二氧化物半導體層132以及第一氧化物半導體層131的蝕刻，既可以對每個層進行蝕刻，又可以連續進行。此外，作為蝕刻方法，既可以使用乾蝕刻或濕蝕刻，又可以對每個層使用不同的蝕刻方法。
並且，以覆蓋開口部147、開口部157的方式形成第一佈線145、第二佈線155，使第一佈線145與第 二氧化物半導體層132及源極電極層140電連接，使第二佈線155與第二氧化物半導體層132及汲極電極層150電連接(參照圖11B)。另外，此時以覆蓋圖2所示的開口部177的方式形成第三佈線175，使第三佈線175與閘極電極層170電連接。
另外，第一佈線145、第二佈線155以及第三佈線175可以使用與源極電極層140、汲極電極層150或閘極電極層170同樣的材料及方法而形成。
藉由上述製程，可以製造圖1A和圖1B所示的電晶體100。
另外，在本實施方式中說明的金屬膜等典型地可以利用濺射法或電漿CVD法形成，但是也可以利用熱CVD法等其他方法形成。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD法等。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生因電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：將原料氣體及氧化劑同時供應到室內，將室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上發生反應。
另外，可以以如下方法進行利用ALD法的成膜：將室內的壓力設定為大氣壓或減壓，將用於反應的原料氣體依次引入室內，並且按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的 原料氣體依次供應到室內。為了防止多種原料氣體混合，例如，在引入第一原料氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二原料氣體。注意，當同時引入第一原料氣體及惰性氣體時，惰性氣體用作載子氣體，另外，可以在引入第二原料氣體的同時引入惰性氣體。另外，也可以利用真空抽氣將第一原料氣體排出來代替引入惰性氣體，然後引入第二原料氣體。第一原料氣體附著到基板表面形成第一層，之後引入的第二原料氣體與該第一層起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於形成微型FET。
例如，在使用利用ALD法的成膜裝置形成鎢膜時，依次反復引入WF6氣體和B2H6氣體形成鎢膜，然後同時引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用siH4氣體代替B2H6氣體。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式3
在本實施方式中，參照圖式對一種半導體裝置(記憶體裝置)的一個例子進行說明，該半導體裝置(記憶體裝置)使用本發明的一個方式的電晶體，即使在沒有電力供 應的情況下也能夠保持儲存資料，並且對寫入次數也沒有限制。
圖12A示出半導體裝置的剖面圖，並且圖12B示出半導體裝置的電路圖。
在圖12A和圖12B所示的半導體裝置中，下部設置有使用第一半導體材料的電晶體3200，上部設置有使用第二半導體材料的電晶體3300及電容元件3400。此外，作為電晶體3300，可以使用在實施方式1中說明的電晶體101。
此外，電容元件3400的一個電極使用相同於與電晶體3300的源極電極層或汲極電極層電連接的佈線的材料形成，其另一個電極使用相同於與電晶體3300的閘極電極的材料形成，並且其介電質使用相同於與電晶體3300的絕緣層180及絕緣層185的材料形成，因此可以同時形成電晶體3300和電容元件3400。
這裡，第一半導體材料和第二半導體材料較佳為具有不同能量差的材料。例如，可以將氧化物半導體以外的半導體材料(矽等)用於第一半導體材料，並且將在實施方式1中說明的氧化物半導體用於第二半導體材料。使用氧化物半導體以外的材料的電晶體容易進行高速工作。另一方面，使用氧化物半導體的電晶體由於具有關態電流小的電特性而可以在長時間保持電荷。
另外，雖然對上述電晶體都為n通道電晶體的情況進行說明，但是當然也可以使用p通道電晶體。另 外，為了保持資料應用使用氧化物半導體的實施方式1所示那樣的電晶體以外，用於半導體裝置的材料或半導體裝置的結構等半導體裝置的具體結構不侷限於在此所示的結構。
圖12A中的電晶體3200包括：設置在包含半導體材料(例如，結晶矽等)的基板3000中的通道形成區；以夾著通道形成區的方式設置的雜質區域；與雜質區域接觸的金屬間化合物區域；設置在通道形成區上的閘極絕緣膜；以及設置在閘極絕緣膜上的閘極電極層。注意，雖然有時在圖式中不明確地示出源極電極層或汲極電極層，但是為了方便起見有時將這種狀態也稱為電晶體。此時，為了對電晶體的連接關係進行說明，有時將源極區或汲極區也稱為源極電極層或汲極電極層。換言之，在本說明書中，源極電極層的記載會包括源極區。
在基板3000上以包圍電晶體3200的方式設置有元件隔離絕緣層3100，並且以覆蓋電晶體3200的方式設置有絕緣層3150。另外，元件隔離絕緣層3100可以利用LOCOS(Local Oxidation of Silicon：矽局部氧化)或STI(Shallow Trench Isolation：淺溝槽隔離)等元件分離技術形成。
例如，在使用結晶矽基板的情況下，電晶體3200能夠進行高速工作。因此，藉由將該電晶體用作讀出電晶體，可以高速地進行資料的讀出。
在絕緣層3150上設置有電晶體3300，與該電 晶體3300的源極電極層或汲極電極層電連接的佈線用作電容元件3400的一個電極。另外，該電極電連接到電晶體3200的閘極電極層。
圖12A所示的電晶體3300是其通道形成在氧化物半導體層中的頂閘極型電晶體。因為電晶體3300的關態電流小，所以藉由使用該電晶體，可以長期保持儲存資料。換言之，因為可以形成不需要更新工作或更新工作的頻率極低的半導體記憶體裝置，所以可以充分降低功耗。
此外，以與電晶體3300重疊的方式隔著絕緣層3150設置有電極3250。藉由將該電極用作第二閘極電極並對其供應適當的電位，可以控制電晶體3300的臨界電壓。此外，可以提高電晶體3300的長期可靠性。另外，藉由對該電極供應與電晶體3300的閘極電極相同的電位，可以增加通態電流。另外，也可以不設置電極3250。
如圖12A所示那樣，可以在其上形成電晶體3200的基板上形成電晶體3300及電容元件3400，所以可以提高半導體裝置的積體度。
圖12B示出對應於圖12A的電路結構的一個例子。
在圖12B中，第一佈線3001與電晶體3200的源極電極層電連接，第二佈線3002與電晶體3200的汲極電極層電連接。此外，第三佈線3003與電晶體3300的 源極電極層和汲極電極層中的一個電連接，第四佈線3004與電晶體3300的閘極電極層電連接。再者，電晶體3200的閘極電極層及電晶體3300的源極電極層和汲極電極層中的另一個與電容元件3400的電極的一個電連接，第五佈線3005與電容元件3400的電極的另一個電連接。注意，未圖示相當於電極3250的構成要素。
在圖12B所示的半導體裝置中，藉由有效地利用能夠保持電晶體3200的閘極電極層的電位的特徵，可以如下所示那樣進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先，將第四佈線3004的電位設定為使電晶體3300成為導通狀態的電位，使電晶體3300成為導通狀態。由此，第三佈線3003的電位施加到電晶體3200的閘極電極層及電容元件3400。換言之，對電晶體3200的閘極電極層施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一種。然後，藉由將第四佈線3004的電位設定為使電晶體3300成為關閉狀態的電位，來使電晶體3300成為關閉狀態，而保持施加到電晶體3200的閘極電極層的電荷(保持)。
因為電晶體3300的關態電流極小，所以電晶體3200的閘極電極層的電荷被長時間地保持。
接著，對資料的讀出進行說明。當在對第一佈線3001施加規定的電位(恆電位)的狀態下對第五佈線3005施加適當的電位(讀出電位)時，根據保持在電 晶體3200的閘極電極層中的電荷量，第二佈線3002具有不同的電位。這是因為如下緣故：一般而言，在電晶體3200為n通道電晶體的情況下，對電晶體3200的閘極電極層施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體3200的閘極電極層施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體3200成為“導通狀態”所需要的第五佈線3005的電位。因此，藉由將第五佈線3005的電位設定為Vth_L與Vth_H之間的電位V0，可以辨別施加到電晶體3200的閘極電極層的電荷。例如，在寫入時被供應高位準電荷的情況下，如果第五佈線3005的電位為V0(>Vth_H)，電晶體3200則成為“導通狀態”。當被供應低位準電荷時，即使第五佈線3005的電位為V0(<Vth_L)，電晶體3200還保持“關閉狀態”。因此，藉由辨別第二佈線3002的電位，可以讀出所保持的資料。
注意，當將記憶單元配置為陣列狀時，需要僅讀出所希望的記憶單元的資料。如此，當不讀出資料時，對第五佈線3005施加不管閘極電極層的狀態如何都使電晶體3200成為“關閉狀態”的電位，即小於Vth_H的電位，即可。或者，對第五佈線3005施加不管閘極電極層的狀態如何都使電晶體3200成為“導通狀態”的電位，即大於Vth_L的電位，即可。
在本實施方式所示的半導體裝置中，藉由使用將氧化物半導體用於通道形成區的關態電流極小的電晶 體，可以極長期地保持儲存資料。換言之，因為不需要進行更新工作，或者，可以使更新工作的頻率變得極低，所以可以充分降低功耗。另外，即使在沒有電力供給的情況下(注意，較佳為固定電位)，也可以長期保持儲存資料。
另外，在本實施方式所示的半導體裝置中，資料的寫入不需要高電壓，而且也不容易發生元件劣化的問題。由於例如不需要如習知的非揮發性記憶體那樣地對浮動閘極注入電子或從浮動閘極抽出電子，因此不發生如閘極絕緣膜的劣化等的問題。換言之，在根據所公開的發明的半導體裝置中，對重寫的次數沒有限制，這限制是習知的非揮發性記憶體所具有的問題，所以可靠性得到極大提高。再者，根據電晶體的導通狀態或關閉狀態而進行資料寫入，而可以容易實現高速工作。
如上所述，能夠提供一種實現了微型化及高積體化且具有高電特性的半導體裝置。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式4
在本實施方式中，對一種具有與實施方式3不同結構的半導體裝置進行說明，該半導體裝置使用本發明的一個方式的電晶體，而且即使在沒有電力供應的情況下也能夠保持儲存資料，並且對寫入次數也沒有限制。
圖13為半導體裝置的電路結構的一個例子。在該半導體裝置中，第一佈線4500與電晶體4300的源極電極層電連接，第二佈線4600與電晶體4300的閘極電極層電連接，並且電晶體4300的汲極電極層與電容元件4400的第一端子電連接。此外，作為包括在該半導體裝置中的電晶體4300，可以使用在實施方式1中說明的電晶體100。另外，第一佈線4500可以具有位元線的功能，第二佈線4600可以具有字線的功能。
在該半導體裝置(記憶單元4250)中，可以採用與圖12A和圖12B所示的電晶體3300與電容元件3400的連接方式相同的連接方式。因此，與在實施方式3中說明的電容元件3400同樣地，可以在製造電晶體4300的同時形成電容元件4400。
接著，說明對圖13所示的半導體裝置(記憶單元4250)進行資料的寫入及保持的情況。
首先，藉由對第二佈線4600供應使電晶體4300成為導通狀態的電位，以使電晶體4300成為導通狀態。由此，第一佈線4500的電位施加到電容元件4400的第一端子(寫入)。然後，藉由將第二佈線4600的電位設定為使電晶體4300成為關閉狀態的電位，來使電晶體4300成為關閉狀態，由此儲存電容元件4400的第一端子的電位(保持)。
使用氧化物半導體的電晶體4300具有關態電流極小的特徵。因此，藉由使電晶體4300成為關閉狀 態，可以在極長時間儲存電容元件4400的第一端子的電位(或累積在電容元件4400中的電荷)。
接著，對資料的讀出進行說明。當電晶體4300成為導通狀態時，處於浮動狀態的第一佈線4500與電容元件4400導通，於是，電荷在第一佈線4500與電容元件4400之間再次分配。其結果，第一佈線4500的電位發生變化。第一佈線4500的電位的變化量根據電容元件4400的第一端子的電位(或累積在電容元件4400中的電荷)而發生變化。
例如，在以V為電容元件4400的第一端子的電位，以C為電容元件4400的電容，以CB為第一佈線4500所具有的電容成分，並且以VB0為再次分配電荷之前的第一佈線4500的電位的情況下，電荷再次分配之後的第一佈線4500的電位為(CB×VB0+C×V)/(CB+C)。由此可知，記憶單元4250有可能處於兩個狀態，即電容元件4400的第一端子的電位是V1的狀態以及V0(V1>V0)的狀態，並且，保持電位V1時的第一佈線4500的電位(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的第一佈線4500的電位(=(CB×VB0+C×V0)/(CB+C))。
並且，藉由比較第一佈線4500的電位與規定的電位，可以讀出資料。
如上所述，圖13所示的半導體裝置(記憶單元4250)可以利用電晶體4300的關態電流極小的特徵而 在長期保持累積在電容元件4400中的電荷。換言之，因為不需要進行更新工作，或者，可以使更新工作的頻率變得極低，所以可以充分降低功耗。另外，即使在沒有電力供給的情況下，也可以長期保持儲存資料。
較佳為層疊圖13所示的記憶單元4250與形成有用來驅動記憶單元4250的驅動電路的基板。藉由層疊記憶單元4250與驅動電路，可以實現半導體裝置的小型化。另外，對被層疊的記憶單元4250及驅動電路的個數沒有限制。
包括在驅動電路中的電晶體較佳為使用與電晶體4300不同的半導體材料。例如，可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等，更佳為使用單晶半導體。與使用氧化物半導體的電晶體相比，使用這種半導體材料的電晶體能夠進行高速工作，從而，該電晶體適用於記憶單元4250的驅動電路。
如上所述，能夠提供一種實現了微型化及高積體化且具有高電特性的半導體裝置。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式5
實施方式1中所說明的電晶體可用於例如顯示裝置、記憶體裝置、CPU、DSP(Digital Signal Processor：數位訊號處理器)、定製LSI、PLD(Programmable Logic Device：可程式邏輯裝置)等的LSI或RF-ID(Radio Frequency Identification：射頻識別)的半導體裝置。在本實施方式中，說明具有上述半導體裝置的電子裝置的例子。
作為具有上述半導體裝置的電子裝置，可以舉出電視機、顯示器等顯示裝置、照明設備、個人電腦、文字處理機、影像再現裝置、可攜式音訊播放機、收音機、磁帶錄音機、音響、電話機、無繩電話子機、行動電話機、車載電話、步話機、無線設備、遊戲機、計算器、可攜式資訊終端、電子筆記本、電子書閱讀器、電子翻譯器、聲音輸入器、攝影機、數位靜態照相機、電動剃鬚刀、IC晶片、微波爐等高頻加熱裝置、電鍋、洗衣機、吸塵器、空調器等空調設備、洗碗機、烘碗機、乾衣機、烘被機、電冰箱、電冷凍箱、電冷藏冷凍箱、DNA保存用冰凍器、輻射計數器(radiation counters)、透析裝置、X射線診斷裝置等醫療設備等。另外，也可以舉出感煙探測器、感熱探測器、氣體警報裝置、防盜警報裝置等警報裝置。再者，還可以舉出工業設備諸如引導燈、信號機、傳送帶、電梯、自動扶梯、工業機器人、蓄電系統等。另外，利用使用燃料的發動機或來自非水類二次電池的電力藉由電動機推進的移動體等也包括在電子裝置的範疇內。作為上述移動體，例如可以舉出電動汽車(EV)、兼具內燃機和電動機的混合動力汽車(HEV)、插電式混合動力汽車(PHEV)、使用履帶代替上述汽車 的車輪的履帶式車輛、包括電動輔助自行車的電動自行車、摩托車、電動輪椅、高爾夫球車、小型或大型船舶、潛水艇、直升機、飛機、火箭、人造衛星、太空探測器、行星探測器、太空船。圖14A至圖14C示出這些電子裝置的一些具體例子。
在圖14A所示的電視機8000中，外殼8001組裝有顯示部8002，利用顯示部8002可以顯示影像，並且從揚聲器部8003可以輸出聲音。包括本發明的一個方式的電晶體的記憶體裝置可以應用於用來使顯示部8002工作的驅動電路。
另外，電視機8000也可以具備用來進行資訊通信的CPU8004、記憶體等。在CPU8004或記憶體中可以使用包括本發明的一個方式的電晶體的CPU、記憶體裝置。
圖14A所示的警報裝置8100是住宅用火災警報器，是包括感煙或感熱檢測部8102和微型電腦8101的電子裝置的一個例子。微型電腦8101包括在上述實施方式中示出的電晶體、記憶體裝置或CPU。
另外，圖14A所示的包括室內機8200和室外機8204的空調器是包含在上述實施方式中示出的電晶體、記憶體裝置或CPU等的電子裝置的一個例子。明確而言，室內機8200具有外殼8201、出風口8202、CPU8203等。在圖14A中，例示出CPU8203設置在室內機8200中的情況，但是CPU8203也可以設置在室外機 8204中。或者，也可以在室內機8200和室外機8204中都設置有CPU8203。藉由將在本發明的一個實施方式中示出的電晶體用於空調器的CPU，可以實現低功耗化。
另外，圖14A所示的電冷藏冷凍箱8300是包括在上述實施方式中示出的電晶體、記憶體裝置或CPU等的電子裝置的一個例子。明確而言，電冷藏冷凍箱8300包括外殼8301、冷藏室門8302、冷凍室門8303及CPU8304等。在圖14A中，CPU8304設置在外殼8301的內部。藉由將在本發明的一個實施方式中示出的電晶體用於電冷藏冷凍箱8300的CPU8304，可以實現低功耗化。
圖14B和圖14C示出電子裝置的一個例子的電動汽車。電動汽車9700安裝有二次電池9701。二次電池9701的電力由電路9702調整輸出而供應到驅動裝置9703。電路9702由具有未圖示的ROM、RAM、CPU等的處理裝置9704控制。藉由將在本發明的一個實施方式中示出的電晶體用於電動汽車9700的CPU，可以實現低功耗化。
驅動裝置9703包括直流電動機或交流電動機，或者將電動機和內燃機組合而構成。處理裝置9704根據電動汽車9700的駕駛員的操作資料(加速、減速、停止等)、行車資料(爬坡、下坡等資料，或者車輪所受到的負載資料等)等的輸入資料，向電路9702輸出控制信號。電路9702根據處理裝置9704的控制信號而調整從二次電池9701供應的電能並控制驅動裝置9703的輸出。 當安裝交流電動機時，雖然未圖示，但是還安裝有將直流轉換為交流的逆變器。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。

Claims (13)

  1. 一種半導體裝置，包括：絕緣表面上的導電膜；在該導電膜上且與該導電膜重疊的第一氧化物半導體層；該第一氧化物半導體層上的第二氧化物半導體層；都與該第一氧化物半導體層及該第二氧化物半導體層接觸的源極電極層及汲極電極層；與該第一氧化物半導體層、該第二氧化物半導體層、該源極電極層以及該汲極電極層接觸的第三氧化物半導體層；該第三氧化物半導體層上的閘極絕緣膜；該閘極絕緣膜上的閘極電極層；該源極電極層、該汲極電極層以及該閘極電極層上的絕緣層；該第一氧化物半導體層、該第二氧化物半導體層、該源極電極層以及該絕緣層中的第一開口部；該第一氧化物半導體層、該第二氧化物半導體層、該汲極電極層以及該絕緣層中的第二開口部；以及該閘極電極層及該絕緣層中的第三開口部。
  2. 根據申請專利範圍第1項之半導體裝置，還包括：在該第一開口部中且與該第二氧化物半導體層及該源極電極層電連接的第一佈線，在該第二開口部中且與該第二氧化物半導體層及該汲極電極層電連接的第二佈線，在該第三開口部中且與該閘極電極層電連接的第三佈線。
  3. 根據申請專利範圍第1項之半導體裝置，其中該第三氧化物半導體層位於該源極電極層及該汲極電極層上。
  4. 根據申請專利範圍第1項之半導體裝置，還包括該第一氧化物半導體層下的第二絕緣層，該第二絕緣層包括該絕緣表面，其中該第一開口部的底部及該第二開口部的底部位於該第二絕緣層中。
  5. 根據申請專利範圍第1項之半導體裝置，其中該閘極電極層的頂面具有比該閘極絕緣膜的頂面小的面積。
  6. 根據申請專利範圍第1項之半導體裝置，其中該第一開口部設置在該閘極絕緣膜中，其中該第二開口部設置在該閘極絕緣膜中。
  7. 一種半導體裝置，包括：絕緣表面上的導電膜；在該導電膜上且與該導電膜重疊的第一氧化物半導體層；該第一氧化物半導體層上的第二氧化物半導體層；與該第一氧化物半導體層及該第二氧化物半導體層都接觸的源極電極層及汲極電極層；與該第一氧化物半導體層、該第二氧化物半導體層、該源極電極層以及該汲極電極層接觸的第三氧化物半導體層；該第三氧化物半導體層上的閘極絕緣膜；該閘極絕緣膜上的閘極電極層；該源極電極層、該汲極電極層以及該閘極電極層上的絕緣層；該第一氧化物半導體層、該第二氧化物半導體層、該源極電極層以及該絕緣層中的第一開口部；該第一氧化物半導體層、該第二氧化物半導體層、該汲極電極層以及該絕緣層中的第二開口部；以及該閘極電極層及該絕緣層中的第三開口部，其中，該第二氧化物半導體層的頂面具有比該第一氧化物半導體層的頂面小的面積。
  8. 根據申請專利範圍第7項之半導體裝置，還包括：在該第一開口部中與該第二氧化物半導體層及該源極電極層電連接的第一佈線；在該第二開口部中與該第二氧化物半導體層及該汲極電極層電連接的第二佈線；以及在該第三開口部中與該閘極電極層電連接的第三佈線。
  9. 根據申請專利範圍第7項之半導體裝置，其中在該第一氧化物半導體層不與該第二氧化物半導體層、該源極電極層及該汲極電極層重疊的區域中該第一氧化物半導體層與該第三氧化物半導體層接觸。
  10. 根據申請專利範圍第1或7項之半導體裝置，其中該絕緣層包含氧化鋁。
  11. 根據申請專利範圍第1或7項之半導體裝置，其中該第一氧化物半導體層及該第三氧化物半導體層的導帶底的能量比該第二氧化物半導體層的導帶底的能量更接近真空能階0.05eV或更多且2eV或更少。
  12. 根據申請專利範圍第1或7項之半導體裝置，其中該第一氧化物半導體層、該第二氧化物半導體層及該第三氧化物半導體層是In-M-Zn氧化物層，M為Al、Ti、Ga、Y、Zr、La、Ce、Nd和Hf中的至少一個，並且該第一氧化物半導體層及該第三氧化物半導體層中的相對於In的M原子數比比該第二氧化物半導體層中的相對於In的M原子數比大。
  13. 根據申請專利範圍第1或7項之半導體裝置，其中該第一氧化物半導體層、該第二氧化物半導體層及該第三氧化物半導體層都包括c軸配向結晶。
TW103113868A 2013-05-02 2014-04-16 半導體裝置 TWI620325B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013096910 2013-05-02
JP2013-096910 2013-05-02

Publications (2)

Publication Number Publication Date
TW201501311A TW201501311A (zh) 2015-01-01
TWI620325B true TWI620325B (zh) 2018-04-01

Family

ID=51840995

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103113868A TWI620325B (zh) 2013-05-02 2014-04-16 半導體裝置

Country Status (4)

Country Link
US (1) US9837551B2 (zh)
JP (6) JP6410461B2 (zh)
KR (5) KR102222344B1 (zh)
TW (1) TWI620325B (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
US9368636B2 (en) 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
KR102210298B1 (ko) 2013-05-09 2021-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI664731B (zh) * 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
US9590109B2 (en) 2013-08-30 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20160102295A (ko) 2013-12-26 2016-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102529174B1 (ko) 2013-12-27 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102398950B1 (ko) 2014-05-30 2022-05-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이의 제조 방법, 및 전자 장치
US9831238B2 (en) 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
SG10201912585TA (en) 2014-05-30 2020-02-27 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US9455337B2 (en) 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6417125B2 (ja) * 2014-06-25 2018-10-31 株式会社ジャパンディスプレイ 半導体装置
WO2016083952A1 (en) 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
CN113793872A (zh) * 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
WO2016099580A2 (en) 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI683365B (zh) 2015-02-06 2020-01-21 日商半導體能源研究所股份有限公司 裝置及其製造方法以及電子裝置
US9660100B2 (en) 2015-02-06 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6674269B2 (ja) * 2015-02-09 2020-04-01 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
TWI718125B (zh) 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
CN113571588B (zh) * 2015-04-13 2026-01-27 株式会社半导体能源研究所 半导体装置及其制造方法
US10056497B2 (en) 2015-04-15 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102548001B1 (ko) 2015-07-08 2023-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10985278B2 (en) * 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10978489B2 (en) 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
US9825177B2 (en) 2015-07-30 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a semiconductor device using multiple etching mask
CN105261638A (zh) * 2015-08-04 2016-01-20 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种具有鳍型沟道结构的薄膜晶体管及其制备方法
SG10201608814YA (en) 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2017103737A1 (en) 2015-12-18 2017-06-22 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, data processing device, and method for manufacturing display panel
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
US10096720B2 (en) * 2016-03-25 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
JP6462035B2 (ja) * 2016-04-29 2019-01-30 エルジー ディスプレイ カンパニー リミテッド バックプレーン基板及びそれを用いた有機発光表示装置
KR102675913B1 (ko) 2016-04-29 2024-06-17 엘지디스플레이 주식회사 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
TWI737664B (zh) * 2016-07-11 2021-09-01 日商半導體能源硏究所股份有限公司 金屬氧化物及半導體裝置
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2018073689A1 (en) * 2016-10-21 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2018148145A (ja) * 2017-03-08 2018-09-20 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム
CN107425073A (zh) * 2017-05-08 2017-12-01 京东方科技集团股份有限公司 一种薄膜晶体管及制备方法、阵列基板
KR102344003B1 (ko) * 2017-05-31 2021-12-28 엘지디스플레이 주식회사 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판
CN108987482B (zh) 2017-05-31 2022-05-17 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
JP2019091794A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 半導体装置
JP7293190B2 (ja) 2018-03-16 2023-06-19 株式会社半導体エネルギー研究所 半導体装置
JP2020136400A (ja) * 2019-02-15 2020-08-31 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
CN112071915B (zh) * 2019-06-10 2025-07-22 堺显示器制品株式会社 薄膜晶体管及其制造方法以及显示装置
CN110289083A (zh) * 2019-06-26 2019-09-27 苏州泓迅生物科技股份有限公司 一种图像重构方法及装置
KR102840468B1 (ko) * 2019-07-16 2025-07-29 삼성전자주식회사 반도체 장치
JP7026717B2 (ja) * 2020-04-01 2022-02-28 株式会社半導体エネルギー研究所 半導体装置
KR20220019883A (ko) * 2020-08-10 2022-02-18 삼성디스플레이 주식회사 디스플레이 장치
CN115430378B (zh) * 2022-08-05 2025-04-25 杭州领挚科技有限公司 Dna合成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362027B1 (en) * 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
US20080237875A1 (en) * 2007-03-26 2008-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20120138922A1 (en) * 2010-12-03 2012-06-07 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Family Cites Families (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0783127B2 (ja) * 1989-04-20 1995-09-06 三菱電機株式会社 半導体装置
JPH04275436A (ja) * 1991-03-04 1992-10-01 Nec Corp Ｓｏｉｍｏｓトランジスタ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
KR0138307B1 (ko) 1994-12-14 1998-06-01 김광호 반도체 장치의 측면콘택 형성방법
JP3540044B2 (ja) * 1995-01-26 2004-07-07 株式会社半導体エネルギー研究所 エッチング方法および半導体装置の作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP5112577B2 (ja) 1999-10-13 2013-01-09 ソニー株式会社 半導体装置の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4118209B2 (ja) * 2003-08-26 2008-07-16 三菱電機株式会社 半導体装置、その製造方法および回路の製造方法
JP2005109347A (ja) * 2003-10-01 2005-04-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2007013091A (ja) * 2005-05-31 2007-01-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR20070070382A (ko) 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7569886B2 (en) * 2007-03-08 2009-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacture method thereof
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101893332B1 (ko) * 2009-11-13 2018-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
CN102668098B (zh) 2009-12-28 2015-07-22 株式会社半导体能源研究所 制造半导体装置的方法
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR102436902B1 (ko) 2010-04-02 2022-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102357169B1 (ko) 2010-04-02 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011253898A (ja) 2010-06-01 2011-12-15 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及び製造方法
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
KR101952733B1 (ko) * 2010-11-05 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012090973A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012155076A (ja) 2011-01-25 2012-08-16 Sony Corp 半導体装置、表示装置、及び、電子機器
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US8797303B2 (en) * 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US8946066B2 (en) * 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP6009226B2 (ja) * 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6104522B2 (ja) * 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 半導体装置
TWI595565B (zh) * 2011-06-17 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2013005604A1 (ja) 2011-07-07 2013-01-10 シャープ株式会社 半導体装置およびその製造方法
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US9082663B2 (en) * 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI569446B (zh) 2011-12-23 2017-02-01 半導體能源研究所股份有限公司 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
KR102210298B1 (ko) 2013-05-09 2021-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362027B1 (en) * 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
US20080237875A1 (en) * 2007-03-26 2008-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20120138922A1 (en) * 2010-12-03 2012-06-07 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Also Published As

Publication number Publication date
JP7397137B2 (ja) 2023-12-12
JP7634928B2 (ja) 2025-02-25
JP6410461B2 (ja) 2018-10-24
KR102831983B1 (ko) 2025-07-08
JP2014232870A (ja) 2014-12-11
TW201501311A (zh) 2015-01-01
JP2020057818A (ja) 2020-04-09
KR20220119593A (ko) 2022-08-30
JP2018198343A (ja) 2018-12-13
JP6648229B2 (ja) 2020-02-14
US20140326992A1 (en) 2014-11-06
KR20240028409A (ko) 2024-03-05
JP2023126558A (ja) 2023-09-07
KR102222344B1 (ko) 2021-03-02
KR20210020970A (ko) 2021-02-24
US9837551B2 (en) 2017-12-05
JP2025065449A (ja) 2025-04-17
KR102642676B1 (ko) 2024-02-29
JP2022164769A (ja) 2022-10-27
KR20140131264A (ko) 2014-11-12
KR20250107784A (ko) 2025-07-14

Similar Documents

Publication Publication Date Title
KR102831983B1 (ko) 반도체 장치
TWI620324B (zh) 半導體裝置
TWI665792B (zh) 半導體裝置
TWI628798B (zh) 半導體裝置及其製造方法
TW201810528A (zh) 半導體裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees