TWI619130B - 具備不平衡磁場抵銷架構的射頻線圈以及用於進行磁場抵銷的裝置 - Google Patents
具備不平衡磁場抵銷架構的射頻線圈以及用於進行磁場抵銷的裝置 Download PDFInfo
- Publication number
- TWI619130B TWI619130B TW106118589A TW106118589A TWI619130B TW I619130 B TWI619130 B TW I619130B TW 106118589 A TW106118589 A TW 106118589A TW 106118589 A TW106118589 A TW 106118589A TW I619130 B TWI619130 B TW I619130B
- Authority
- TW
- Taiwan
- Prior art keywords
- coil
- partial
- wiring
- radio frequency
- group
- Prior art date
Links
- 230000008878 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 19
- 239000004020 conductor Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 239000002184 metal Substances 0.000 description 5
- 238000004088 simulation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000004907 flux Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 102100021935 C-C motif chemokine 26 Human genes 0.000 description 1
- 244000025254 Cannabis sativa Species 0.000 description 1
- 101000897493 Homo sapiens C-C motif chemokine 26 Proteins 0.000 description 1
- 241000736305 Marsilea quadrifolia Species 0.000 description 1
- 244000062133 Oxalis deppei Species 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本發明提供一種具備不平衡磁場抵銷架構的射頻線圈以及相關裝置,該射頻線圈包括第一射頻埠、一第二射頻埠以及耦接於該第一射頻埠與該第二射頻埠之間的多個局部佈線。該多個局部佈線包括:第一組局部佈線,耦接於第一射頻埠;第二組局部佈線,耦接於第二射頻埠;以及第三組局部佈線,耦接於該第一組局部佈線和該第二組局部佈線之間。由該第一組局部佈線以及該第二組局部佈線包圍形成的一第二區域係不同於由該第三組局部佈線包圍形成的第一區域,以對該射頻線圈提供該不平衡磁場抵銷架構。
Description
本發明係關於積體電路(integrated circuits,IC)的改善、一種具備不平衡磁場抵銷(imbalanced magnetic-cancelling,IMC)架構的射頻線圈以及相關的裝置。
本發明主張美國臨時申請號62/430,876(申請日西元2016年12月6日)的優先權,以上申請案的所有內容以引用方式納入。
為了減少線圈或電感器,尤其是晶片型射頻線圈所造成的元件之間的相互電磁干擾,現有技術提出了一些解決方案,然而一些問題(如副作用)亦隨之產生。例如,這些解決方案通常需要將電感的對稱中心對齊才能發揮磁場抵銷的作用,進而產生抗干擾的效果。此外,現有技術亦提出一些射頻線圈設計來試圖降低上述相互電磁干擾效應。然而,當有人根據這些射頻線圈設計中的一個或多個射頻線圈設計來實作電子產品時,電子產品可能會產生一些副作用,例如:因對齊電感對稱中心線的限制,而無法實現最佳化的電路版圖規劃(floor-plan)。傳統抗干擾射頻線圈設計而導致的一些其架構下必然的固有缺陷。因此,需要一種新穎的結構來適當地、在無副作用或者較少副作用的情況下解決現有技術所面臨的問題。
本發明的一目的在於提供一種具備不平衡磁場抵銷(imbalanced magnetic-cancelling,IMC)架構的射頻線圈以及相關裝置,以解決現有技術所面臨的上述問題。
本發明的另一目的在於提供一種具備不平衡磁場抵銷架構的射頻線圈以及相關裝置,以強化積體電路的效能。
本發明的至少一實施例提供了一種具備不平衡磁場抵銷(imbalanced magnetic-cancelling,IMC)架構的射頻線圈,其中該射頻線圈應用於一電子裝置。該射頻線圈包括一第一射頻埠、一第二射頻埠以及多個局部佈線(partial wiring)。該第一射頻埠係用以將該射頻線圈耦接至該電子裝置的一電路的一射頻埠,該第二射頻埠係用以將射頻線圈耦接至該電子裝置的該電路的另一射頻埠,且該多個局部佈線係耦接於該第一射頻埠與該第二射頻埠之間。該多個局部佈線包括:一第一組局部佈線,其中該第一組局部佈線係耦接至該射頻線圈的該第一射頻埠;一第二組局部佈線,其中該第二組局部佈線係耦接至該射頻線圈的該第二射頻埠;以及一第三組局部佈線,其中該第三組局部佈線係耦接在該第一組局部佈線和該第二組局部佈線之間。此外,由該第一組局部佈線以及該第二組局部佈線包圍形成的一第二區域係不同於由該第三組局部佈線包圍形成的一第一區域,以對該射頻線圈提供該不平衡磁場抵銷架構。
本發明的至少一實施例提供了一種用於進行磁場抵銷的裝置,其中該裝置應用於一電子裝置。該裝置包含具備不平衡磁場抵銷架構的射頻線圈,該射頻線圈包含一第一射頻埠、一第二射頻埠以及多個局部佈線。該第一射頻埠係用以將該射頻線圈耦接至該電子裝置的一電路的一射頻埠,該第二射頻埠係用以將該射頻線圈耦接至該電子裝置的該電路的另一射頻埠,且該多個局部佈線係耦接於該第一射頻埠與該第二射頻埠之間,其中該多個局部佈線包含:串聯的一第一組局部佈線,其中該第一組局部佈線係耦接於該射頻線圈的該第一射頻埠;串聯的一第二組局部佈線,其中該第二組局部佈線係耦接於該射頻線圈的該第二射頻埠;以及串聯的一第三組局部佈線,其中該第三組局部佈線係耦接於該第一組局部佈線與該第二組局部佈線之間。此外,由該第一組局部佈線以及該第二組局部佈線包圍形成的一第二區域係不同於由該第三組局部佈線包圍形成的一第一區域,以對該射頻線圈提供該不平衡磁場抵銷架構。
本發明的射頻線圈以及相關裝置可在無副作用或者較少副作用的情況下解決現有技術所面臨的問題。當有人根據本發明的射頻線圈以及相關裝置來實作電子產品時,他/她將不會遭遇現有技術所面臨的上述問題。舉例來說,本發明的射頻線圈可被組態成降低或消除因一鄰近射頻線圈(RF coil)諸如位於該射頻線圈附近的線圈所導致的電磁干擾(例如不想要的磁力線干擾),無論這個線圈是位於哪個地方、且無論這個線圈是否位於該射頻線圈的任何一個軸(例如其任何一個對稱軸或是其任何一個參考軸(reference axis))上。在一些例子中,上述鄰近線圈係緊鄰於本發明的射頻線圈。
第1圖係根據本發明一實施例的具備不平衡磁場抵銷(imbalanced magnetic-cancelling,IMC)架構的射頻線圈100的示意圖。射頻線圈100係應用於一電子裝置。舉例來說,射頻線圈100可應用於所述電子裝置中的一積體電路(integrated circuit,IC),且射頻線圈100可實作為所述積體電路中多個元件的其中之一。射頻線圈100可用來降低因一鄰近線圈(coil)諸如位於射頻線圈100附近的線圈所導致的電磁干擾(例如不想要的電磁干擾)。根據一些實施例,所述鄰近線圈可緊鄰於本發明的射頻線圈(例如射頻線圈100)。所述積體電路的例子可包含(但不限定於):藍牙收發器前端電路(transceiver front-ends)、無線網路(Wi-Fi,例如IEEE 802.11 a/b/g/n/ac等系列)收發器前端電路、行動電話(cellular)收發器前端電路、數位電視廣播(digital video broadcasting,DVB)收發器前端電路、數位收音機(digital audio broadcasting,DAB)收發器前端電路,以及任何其他類型的射頻積體電路(radio frequency IC,RFIC)收發器前端電路。
如第1圖所示,射頻線圈100可包含多個射頻埠,例如第一射頻埠A以及第二射頻埠B,並且可包含耦接於第一射頻埠A以及第二射頻埠B之間的多個局部佈線,諸如至少一電性導體(例如一或多個電性導體),其具有位於射頻線圈100的第一射頻埠A以及第二射頻埠B之間的一或多個導電路徑上的佈線的局部結構。第一射頻埠A可用來將射頻線圈100耦接至該電子裝置的一電路(例如上述積體電路)的一射頻埠,以及第二射頻埠B可用來將射頻線圈100耦接至該電子裝置的該電路的另一射頻埠。如此一來,該電路可利用射頻線圈100作為該電路的諸多元件的其中之一。此外,該多個局部佈線可包含一第一組局部佈線110(其可為串聯的一組局部佈線)、一第二組局部佈線120(其可為串聯的一組局部佈線),以及一第三組局部佈線130(其可為串聯的一組局部佈線)。第一組局部佈線110可被耦接至射頻線圈100的第一射頻埠A,且第二組局部佈線120可被耦接至射頻線圈100的第二射頻埠B。第三組局部佈線130可被耦接於第一組局部佈線110與第二組局部佈線120之間。除此之外,該多個局部佈線(例如上述至少一電性導體)可被安排成具有兩個迴圈(loop)的形狀,諸如分別於第1圖中標示 “迴圈1” 以及 “迴圈2” 的兩個迴圈,並且,被第一組局部佈線110以及第二組局部佈線120所包圍的一第二區域(例如第1圖中標示為 “迴圈2” 的迴圈所包圍的區域)係不同於被第三組局部佈線130所包圍的一第一區域(例如第1圖中標示為 “迴圈1” 的迴圈所包圍的區域),以對射頻線圈100提供該不平衡磁場抵銷架構。
根據本實施例,第一組局部佈線110的一端點(例如其下端點)係耦接於射頻線圈100的第一射頻埠A,且第二組局部佈線120的一端點(例如其下端點)係耦接於射頻線圈100的第二射頻埠B。第三組局部佈線130係耦接於第一組局部佈線110的另一端點(例如其上端點)與第二組局部佈線120的另一端點(例如其上端點)之間。請注意,一些位於交叉點(cross point)Crossing(1)附近的局部佈線可用虛線來繪示,以更清楚地分別指出對應於這些局部佈線的一特定局部路徑、以及對應於位於這些局部佈線附近的一些其他局部佈線的另一局部路徑,以避免混淆。於交叉點Crossing(1),上述特定局部路徑以及該另一局部路徑並非彼此電性連接。舉例來說,射頻線圈100中的一電流路徑可起始自第一射頻埠A、途經(通過)第一組局部佈線110並且在交叉點Crossing(1) 抵達第三組局部佈線130的右半部,再途經(通過)第三組局部佈線130(沿著逆時針方向)、並且於交叉點Crossing(1) 抵達第二組局部佈線120,且途經(通過)第二組局部佈線120並且抵達第二射頻埠B。
如第1圖所示的架構可視為具有兩種不同大小的迴圈以及一交叉點(例如交叉點Crossing(1))的射頻線圈架構。就第1圖中標示為 “迴圈2” 的迴圈而言,雖然第一組局部佈線110以及第二組局部佈線120在交叉點Crossing(1)沒有直接的電性連接,但是當俯視第1圖,即從第1圖的正交方向(例如平行於Z軸的方向,其中第1圖位在X-Y平面,橫軸方向可為X軸、縱軸方向可為Y軸)看進去時,所述迴圈(即迴圈2) 看起來的確像是一個迴圈,因此可在暫時忽略交叉點Crossing(1)的情況下稱之為“迴圈”。根據一些實施例,本發明的射頻線圈(例如射頻線圈100…等)可被實作在該電路(例如該積體電路)上,其中用於實作該積體電路的一基板(substrate)可位於該X-Y平面上,且該基板的正交方向可與Z軸平行。舉例來說,當從該基板的正交方向看進去時,一或多組具有斷口及/或交叉點的局部佈線會看起來像是一個迴圈,且因此在暫時不管斷口及/或交叉點是否存在的狀況下,該一或多組局部佈線可被稱為迴圈。在一些實施例中,一或多組局部佈線可相似於第1圖中標示為 “迴圈2”的佈線方式,並且也可被稱為迴圈。
根據一些實施例,由於該第二區域(例如第1圖中由多段的局部結構環繞而成、並且被標示為 “迴圈2” 的迴圈所包圍的區域)係不同於該第一區域(例如第1圖中由多段的局部結構環繞而成、並且被標示為 “迴圈1” 的迴圈所包圍的區域),射頻線圈100可用不平衡的方式來進行磁場抵銷(magnetic-cancelling)以將不想要的電磁干擾最小化,並且適用於一侵犯者(aggressor)線圈(例如上述鄰近線圈)位在相對於射頻線圈的各種位置的情況。例如,無論上述侵犯者線圈是位於哪個地方、且無論上述侵犯者線圈是否位於射頻線圈100的任何一個軸(例如其任何一個對稱軸或是其任何一個參考軸)上,射頻線圈100都可用不平衡的方式來進行磁場抵銷以將不想要的電磁干擾最小化。
第2圖係根據本發明另一實施例的具備不平衡磁場抵銷架構的射頻線圈200的示意圖,為了有更好的理解,本實施例中繪示了射頻線圈100的兩個封閉迴圈版本(closed loop version)100-1與100-2來作舉例說明,其中封閉迴圈版本100-1以及100-2中的每一者可視為一圈(turn)線圈,且一些斷口(break point;或稱為斷點)諸如斷口BP(0)、BP(1)、BP(2)…等可用以指出迴圈/線圈可在那些地方被斷開或分段。如第2圖所示,射頻線圈200可藉由結合射頻線圈100的兩個封閉迴圈版本100-1與100-2來實作。假設射頻線圈100的封閉迴圈版本100-1可於兩斷口BP(0)與BP(1)處被斷開而分為兩部分,諸如一S形(S-shape)部分以及一逆S形(inverse-S shape)部分,且射頻線圈100的封閉迴圈版本100-2可於斷口BP(2)處被斷開。射頻線圈200係等效於:封閉迴圈版本100-1的該逆S形部分、於斷口BP(2)斷開的封閉迴圈版本100-2、以及封閉迴圈版本100-1的該S形部分的組合。舉例來說,射頻線圈200中的一電流路徑可起始自第一射頻埠A,並且途經(通過)整合於射頻線圈200中的該逆S形部分(例如起始自該逆S形部分的位在斷口BP(0)處的下端點並且抵達該逆S形部分的位於斷口BP(1)處的上端點),以及可途經(通過)於斷口BP(2)處被斷開並且被整合於射頻線圈200之中的封閉迴圈版本100-2(例如起始自斷口BP(2)的左側的一端並且抵達位於斷口BP(2)的右側的另一端),以及可途經(通過)整合於射頻線圈200之中的該S形部分(例如起始自該S形部分的位在斷口BP(1)的上端點並且抵達該S形部分的位於斷口BP(0)的下端點),最後抵達第二射頻埠B。斷口位置不限於BP0,BP(1)及BP(2),在閉迴路上任意位置斷開亦可定義為射頻埠(RF port)。此處列出的斷口BP0,BP(1)及BP(2)僅為三種可能的實施例,不可視作窮盡列舉。
第2圖所示的架構可被視為具有偶數圈(even-turn)線圈的射頻線圈架構,由於有偶數圈、且由於偶數圈中的每一圈皆對應於射頻線圈100的不平衡磁場抵銷架構,射頻線圈200的不平衡磁場抵銷架構可被視為一偶數圈不平衡磁場抵銷(even-turn IMC,ETIMC)架構。此外,當具備不平衡磁場抵銷架構的射頻線圈100可被視為不平衡磁場抵銷射頻線圈時,具備不平衡磁場抵銷架構的射頻線圈200可被視為偶數圈不平衡磁場抵銷射頻線圈。請注意,射頻線圈200也可應用於一電子裝置諸如上述者。舉例來說,射頻線圈200可被應用至該電子裝置的積體電路中,並且射頻線圈200可被實作為積體電路中的多個元件的其中之一。透過上述偶數圈不平衡磁場抵銷架構,射頻線圈200可大幅降低或抵銷由一鄰近線圈諸如上述者所導致的不想要的電磁干擾。
第3圖係根據本發明一實施例的關於具備不平衡磁場抵銷架構的射頻線圈100V的離軸(off-axis)不平衡磁場抵銷方案的示意圖,其中第3圖所示的射頻線圈100V可作為第1圖所示的射頻線圈100之一例。射頻線圈100V的軸301(用虛線表示)穿過射頻線圈100V的交叉點(cross point)。舉例來說,軸301可以平行於水平軸諸如X軸。在本實施例中,該第二區域(例如第1圖中標示為 “迴圈2” 的迴圈所圍起來的區域)諸如軸301下方的局部佈線所圍起來的區域仍然係不同於該第一區域(例如第1圖中標示為 “迴圈1” 的迴圈所圍起來的區域)諸如軸301上方的局部佈線所圍起來的區域。在本實施例中,射頻線圈100V的附近可能出現該侵犯者線圈諸如第3圖所示的侵犯者線圈Aggressor(1)。當侵犯者線圈Aggressor(1)(精確地說,侵犯者線圈Aggressor(1)的中心)並非位於射頻線圈100V的軸(例如第3圖所示的軸301或是後續第4圖所示的軸302)上時,射頻線圈100V的不平衡磁場抵銷架構能具體地發揮作用。由侵犯者線圈Aggressor(1)所誘發的感應電流(例如第3圖中沿著射頻線圈100V的電流路徑所繪示的箭頭所指出的感應電流)可分別對應於該第一區域以及該第二區域的磁場。由於侵犯者線圈Aggressor(1)相對於射頻線圈100V的位置可事先得知(例如事先決定於該電子裝置的設計階段),所以該第一區域以及該第二區域的面積可以事先決定(例如事先決定於該電子裝置的設計階段),以儘可能降低侵犯者線圈Aggressor(1)所可能導致的干擾效應。舉例來說,由於侵犯者線圈Aggressor(1)與該第二區域(諸如由軸301下方的局部佈線所包圍的區域)的中央之間的距離係大於侵犯者線圈Aggressor(1)與該第一區域(諸如由軸301上方的局部佈線所包圍的區域)的中央之間的距離,所以該第一區域當中由侵犯者線圈Aggressor(1)所導致的磁場強度會比該第二區域當中由侵犯者線圈Aggressor(1) 所導致的磁場強度來得更強(例如在第3圖中繪示了軸301上方的符號 “⊗” 的密度大於軸301下方的符號 “⊗” 的密度,以指出該第一區域的磁通量密度(magnetic flux density)大於該第二區域的磁通量密度。在上述設計階段可考量到第一、第二區域相對於侵犯者線圈Aggressor(1)的距離不同就妥善地設計該第一區域與該第二區域的面積,因此在本實施例中,該第二區域的面積大於該第一區域的面積;例如,對應該第二區域的總感應電流(諸如軸301下方的局部佈線上的總感應電流)可等同於對應該第一區域的總感應電流(諸如軸301上方的局部佈線上的總感應電流),且因此兩者能夠互相抵銷。在一些例子中,上述第一、第二區域的面積大小可被粗略地決定(或估計),使對應該第二區域的總感應電流大致上等同於對應該第一區域的總感應電流,且因此兩者可大致上互相抵銷。
第4圖係根據本發明一實施例的關於第3圖所示的射頻線圈100V的在軸(on-axis)不平衡磁場抵銷方案的示意圖。射頻線圈100V的軸302穿過射頻線圈100V的交叉點。舉例來說,軸302可平行於一垂直軸諸如Y軸,其中本實施例的軸302可被視為射頻線圈100V的一對稱軸(例如射頻線圈100V於軸302的兩側的路徑彼此對稱)。請注意,當該侵犯者線圈諸如第4圖所示的侵犯者線圈Aggressor(1) (精確地說,侵犯者線圈Aggressor(1)的中心)係位於軸302上時,射頻線圈100V的不平衡磁場抵銷架構也能具體地發揮作用。類似地,在上述設計階段可考量到第一、第二區域相對於侵犯者線圈Aggressor(1)的距離不同就妥善地設計該第一區域與該第二區域的面積,因此在本實施例中,該第二區域的面積大於該第一區域的面積;例如,對應於該第二區域的總感應電流可等同於對應於該第一區域的總感應電流,且因此兩者能夠互相抵銷。在一些例子中,上述第一區域以及第二區域的面積大小可被粗略地決定(或估計),使對應該第二區域的總感應電流可幾乎等同於對應該第一區域的總感應電流,且因此可大致上互相抵銷。
關於該在軸不平衡磁場抵銷方案以及該離軸不平衡磁場抵銷方案,決定該第一區域以及該第二區域的面積大小的實作方式可以予以變化。在一些實施例中,可基於射頻線圈100V的一不平衡射頻線圈模型(IMC inductor model)以及侵犯者線圈Aggressor(1)的一侵犯者線圈模型(aggressor coil model)來進行一或多次模擬,來決定該第一區域以及該第二區域的面積大小。在一些實施例中,該第一區域以及該第二區域的面積大小可採用試誤法(trial and error)來決定。
第5圖係根據本發明一實施例的關於具備不平衡磁場抵銷架構的射頻線圈200V的偶數圈不平衡磁場抵銷(ETIMC)方案的示意圖,其中第5圖所示的射頻線圈200V可作為第2圖所示的射頻線圈200之一例。射頻線圈200V的兩個軸,諸如軸401以及與其彼此垂直的另外一軸(例如後續多個實施例中的軸402),穿過射頻線圈200V的中央(例如射頻線圈200V的對稱中心;假設暫時忽略其輕微不對稱的地方,諸如射頻埠A與B所在的地方)。舉例來說,射頻線圈200V的兩軸中的一軸諸如軸401可平行於一水平軸諸如X軸,而射頻線圈200V的兩軸中的另一軸諸如軸402可平行於一垂直軸諸如Y軸。在忽略關於電路佈局(layout)的實施細節的一些輕微差異(例如射頻埠A與B之間的小空隙及/或一或多個局部佈線的一些偏移)的狀況下,在本實施例中軸401與402中任何一者可被視為射頻線圈200V的對稱軸。請注意,當侵犯者線圈Aggressor(1)(精確地說,其中心點)坐落於軸401上時,射頻線圈200V的不平衡磁場抵銷架構能具體地發揮作用。為了簡明起見,本實施例與前述實施例相仿的內容在此不重複贅述。
根據一些實施例,在忽略關於電路佈局的實施細節的一些輕微差異(例如射頻埠A與B之間的小空隙及/或一或多個局部佈線的一些偏移)的狀況下,構成射頻線圈200(例如射頻線圈200V)的兩圈線圈中的一圈(諸如對應於封閉迴圈版本100-2的一第二圈線圈)可被視為這兩圈線圈中的另一圈(諸如對應於封閉迴圈版本100-1的一第一圈線圈)的複製版本。
後續的一些實施例說明了關於偶數圈不平衡磁場抵銷射頻線圈的光罩(mask)設計的一些實施細節,例如射頻線圈200的一些佈局細節。舉例來說,第6圖及第7至9圖分別所示的實施例中所介紹的一第一不平衡磁場抵銷射頻線圈光罩設計可被視為佈局類型I(Layout Style I),且第10至12圖所示的實施例中所介紹的一第二不平衡磁場抵銷射頻線圈光罩設計可視為佈局類型II(Layout Style II)。
第6圖係根據本發明一實施例的關於具備不平衡磁場抵銷架構的射頻線圈500的電磁(electromagnetic,EM)模擬設定的示意圖,其中第6圖所示的射頻線圈500可作為第2圖所示的射頻線圈200之一例。由於本實施例中射頻線圈500係為一不平衡磁場抵銷架構,因此類似地,當位於軸401(或X軸)上的侵犯者線圈Aggressor(2)(尤其指其中心點)靠近時射頻線圈500會開始運作。舉例來說,侵犯者線圈Aggressor(2)可緊鄰於射頻線圈500。為了簡明起見,本實施例與前述實施例相仿的內容在此不重複贅述。
第7圖係根據本發明一實施例的該第一偶數圈不平衡磁場抵銷射頻線圈光罩設計的一第一層510的示意圖、第8圖係第7圖所示實施例中的該第一偶數圈不平衡磁場抵銷射頻線圈光罩設計的一第二層520的示意圖,以及第9圖係第7圖所示實施例中的該第一偶數圈不平衡磁場抵銷射頻線圈光罩設計的一第三層530的示意圖。第一層510、第二層520以及第三層530中的每一者可採用至少一導電材質(例如金屬,或是任何其他類型的導電材質)來實施以提供導電路徑,且這三層(第一層510、第二層520與第三層530)的佈線的局部結構或子結構(sub-structure)(例如這三層的佈線/子佈線(sub-wiring)的各段(segment))可作為前述耦接於第一射頻埠A以及第二射頻埠B之間的該多個局部佈線之一例。此外,第三層530可被實作為這三層中的最底層,第二層520可被實作於第三層530之上,以及第一層510可被實作於第二層520之上。由於第一層510與第二層520係彼此緊鄰,且第二層520與第三層530係彼此緊鄰,所以這三層中的至少兩層(例如兩層或三層)的導電材質(諸如金屬…等)可在一或多個重疊區域(例如上述至少兩層中的導電材質重疊的區域,諸如有導電材質同時存在於上述至少兩層的區域)中結合在一起。為了簡明起見,本實施例與前述實施例相仿的內容在此不重複贅述。
根據一些實施例,這三層的次序可以是相反的(例如第二層520可設置於第一層510之上,以及第三層530可設置於第二層520之上)。根據一些實施例,第二層520可採用通孔(via)諸如矽通孔(through-silicon via,TSV)來實施。舉例來說,所述通孔可以分佈於第8圖所示的第二層520中的導電材質區域(例如金屬區域)。
第10圖係根據本發明另一實施例的該第二偶數圈不平衡磁場抵銷射頻線圈光罩設計的一第一層610的示意圖,第11圖係第10圖所示實施例中的該第二偶數圈不平衡磁場抵銷射頻線圈光罩設計的一第二層620的示意圖,以及第12圖係第10圖所示實施例中的該第二偶數圈不平衡磁場抵銷射頻線圈光罩設計的一第三層630的示意圖。第一層610、第二層620以及第三層630中的每一者可用至少一導電材質(例如金屬或任何其他類型的導電材質)來實作以提供導電路徑,且這三層(第一層610、第二層620與第三層630)的佈線的局部結構或子結構(例如這三層的佈線/子佈線的各段)可作為前述耦接於第一射頻埠A以及第二射頻埠B之間的該多個局部佈線之一例。此外,第三層630可被實作為這三層中的最底層,第二層620可被實作於第三層630之上,以及第一層610可被實作於第二層620之上。由於第一層610與第二層620係彼此緊鄰,且第二層620與第三層630係彼此緊鄰,所以這三層中的至少兩層(例如兩層或三層)的導電材質(諸如金屬…等)可在一或多個重疊區域(例如上述至少兩層中的導電材質重疊的區域,諸如有導電材質同時存在於上述至少兩層的區域)中結合在一起。為了簡明起見,本實施例與前述實施例相仿的內容在此不重複贅述。
根據一些實施例,這三層的次序可以是相反的(例如第二層620可設置於第一層610之上,以及第三層630可設置於第二層620之上)。
第13圖係根據本發明另一實施例的具備不平衡磁場抵銷架構的射頻線圈400的示意圖。為了有更好的理解,本實施例中繪示了射頻線圈200的兩個封閉迴圈版本200-1與200-2來作舉例說明,其中封閉迴圈版本200-1、200-2中的每一者可被視為兩圈(turn)線圈,且一些斷口(或斷點)諸如斷口BP(10)、BP(11)、BP(12)...等可用以指出迴圈/線圈可於那些地方被斷開或分段。如第13圖所示,射頻線圈400可藉由組合射頻線圈200的兩個封閉迴圈版本200-1與200-2來實作。假設:射頻線圈200的封閉迴圈版本200-1可於兩斷口BP(10)以及BP(11) 處斷開而分為兩部分,諸如包含其局部佈線中的大多數局部佈線/子結構的一主要部分(例如封閉迴圈版本200-1中除了斷口BP(10)與BP(11)之間的逆C形(inverse-C shape)部分以外的所有局部佈線)、以及包含其剩餘的局部佈線的一次要部分(例如上述斷口BP(10)與BP(11)之間的逆C形部分);以及射頻線圈200的封閉迴圈版本200-2可於斷口BP(12)被斷開。射頻線圈400係等效於:封閉迴圈版本200-1的該主要部分、於斷口BP(12)處被斷開的封閉迴圈版本200-2、以及封閉迴圈版本200-1的該次要部分的組合。舉例來說,射頻線圈400中的一電流路經可起始自第一射頻埠A,並且途經(通過)已整合於射頻線圈400中的該主要部分(例如起始自該主要部分的位於斷口BP(10)的下端點並且抵達該主要部分的位於斷口BP(11)的另一端點),可途經(通過)於斷口BP(12)處被斷開並且被整合於射頻線圈400中的封閉迴圈版本200-2(例如起始自斷口BP(12)的一側的一端點並且抵達斷口BP(12)的另一側的另一端點),以及可途經(通過)已整合於射頻線圈400中的該次要部分(例如起始自該逆C形部分的位於斷口BP(11)的上端點並且抵達該逆C形部分的位於斷口BP(10)的下端點),最後抵達第二射頻埠B。
第13圖所示的架構可視為一種具有偶數圈線圈的射頻線圈架構,其中射頻線圈400的不平衡磁場抵銷架構可被歸類為偶數圈不平衡磁場抵銷(ETIMC)架構,以及具備上述不平衡磁場抵銷架構的射頻線圈400可被視為一種偶數圈不平衡磁場抵銷射頻線圈。請注意,射頻線圈400也可應用於一電子裝置諸如上述者。舉例來說,射頻線圈400可應用於該電子裝置的積體電路中,以及射頻線圈400可被實施為該積體電路中的多個元件的其中之一。透過上述偶數圈不平衡磁場抵銷架構,射頻線圈400可大幅降低或抵銷由一鄰近線圈諸如上述者所導致的不想要的電磁干擾。
根據一些實施例,射頻線圈400的不平衡磁場抵銷架構可稱為所述偶數圈不平衡磁場抵銷架構。在一些實施例中,射頻線圈400的不平衡磁場抵銷架構可稱為幸運草型(four-leaf clover type或 lucky-clover type)偶數圈不平衡磁場抵銷架構(例如第13圖中射頻線圈400的形狀看起來像是一個有四片葉子的幸運草)。
根據一些實施例,射頻線圈200可包含一第一圈佈線(turn of wirings)(例如封閉迴圈版本100-1)以及一第二圈佈線(例如封閉迴圈版本100-2)。該第一圈佈線可包含第一組局部佈線110、第二組局部佈線120以及第三組局部佈線130。此外,該第二圈佈線可包含多組局部佈線,用以分別模擬(emulate)該第一圈佈線中的第一組局部佈線110、第二組局部佈線120以及第三組局部佈線130。舉例來說,該第一圈佈線可於其一斷口(例如封閉迴圈版本100-1的斷口BP(1))處分為兩個子圈(sub-turn)佈線(例如封閉迴圈版本100-1的該逆S形部分以及該S形部分)。該第二圈佈線(例如封閉迴圈版本100-2)可被插入於位於該第一圈佈線的該斷口的一側的該兩個子圈佈線中的一子圈佈線的一端點(例如該逆S形部分的上端點)以及位於該第一圈佈線的該斷口的另一側的該兩個子圈佈線中的另一子圈佈線的一端點(例如該S形部分的上端點)之間。此外,該第一圈佈線與該第二圈佈線的組合可提供一電流路徑,這個電流路徑起始自第一射頻埠A、途經(通過)上述兩個子圈佈線中的該子圈佈線(例如整合於射頻線圈200當中的該逆S形部分)、該第二圈佈線(例如於斷口BP(2)被斷開並且被整合於射頻線圈200之中的封閉迴圈版本100-2)、以及該兩個子圈佈線中的該另一子圈佈線(例如整合於射頻線圈200之中的該S形部分),且到達(reach)第二射頻埠B。
根據一些實施例,射頻線圈400可包含一第一群組佈線(group of wirings)(例如封閉迴圈版本200-1)以及一第二群組佈線(例如封閉迴圈版本200-2)。該第一群組佈線可包含該第一圈佈線(例如封閉迴圈版本100-1)以及該第二圈佈線(例如封閉迴圈版本100-2),以及該第二群組佈線可包含多圈佈線,該多圈佈線用以分別模擬該第一圈佈線以及該第二圈佈線。舉例來說,該第一群組佈線可於其一斷口(例如封閉迴圈版本200-1的斷口BP(11))處分為兩個子群組(sub-group)(例如封閉迴圈版本200-1的上述主要部分以及上述次要部分)。該第二群組佈線(例如封閉迴圈版本200-2)可被插入於位於該第一群組佈線的該斷口的一側的該兩個子群組中的一子群組的一端點(例如該主要部分的上端點)以及位於該第一群組佈線的該斷口的另一側的該兩個子群組中的另一子群組的一端點(例如該次要部分的上端點)之間。此外,該第一群組佈線以及該第二群組佈線的組合可以提供一電流路徑,這個電流路徑起始自第一射頻埠A、途經(通過)該兩個子群組中的該子群組(例如整合於射頻線圈400中的上述主要部分)、該第二群組佈線(例如於斷口BP(12)處被斷開並且被整合於射頻線圈400中的封閉迴圈版本200-2)以及該兩個子群組中的該另一子群組(例如整合於射頻線圈400中的上述次要部分),且到達第二射頻埠B。
本發明的射頻線圈(例如射頻線圈100、射頻線圈200、射頻線圈400…等)可被組態成降低或抵銷因鄰近線圈所導致的電磁干擾。舉例來說,本發明的射頻線圈可被組態成降低或抵銷因鄰近線圈產生的電磁干擾,無論這個鄰近線圈是位於哪個地方(例如位於相對該射頻線圈的何種位置)。根據第3圖所示的實施例,該鄰近線圈諸如侵犯者線圈Aggressor(1)並非位於射頻線圈100(諸如射頻線圈100V)的一第一軸(例如軸301)上。此外,第一組局部佈線110以及第二組局部佈線120係位於該第一軸的一側(例如第3圖所示的軸301的下方側),且第三組局部佈線130係位於該第一軸的另一側(例如第3圖所示的軸301的上方側)。另外,該第一軸(例如軸301)係垂直於射頻線圈100(諸如射頻線圈100V)的一第二軸(例如軸302)。第一組局部佈線110以及第三組局部佈線130中的一部分係位於該第二軸的一側(例如軸302的左側),且第二組局部佈線120以及第三組局部佈線130中的另一部分係位於該第二軸的另一側(例如軸302的右側)。根據第4圖所示的實施例,該鄰近線圈諸如侵犯者線圈Aggressor(1)係位於射頻線圈100(諸如射頻線圈100V)的一軸(例如軸302)上。第一組局部佈線110以及第三組局部佈線130的一部分係位於該軸的一側(例如軸302的左側),且第二組局部佈線120以及第三組局部佈線130的另一部分係位於該軸的另一側(例如軸302的右側)。根據第5圖所示的實施例,該鄰近線圈諸如侵犯者線圈Aggressor(1)係位於射頻線圈200(諸如射頻線圈200V)的一軸上(例如軸401),以及該軸係通過該射頻線圈的中央(例如其對稱中心)。舉例來說,射頻線圈200(諸如射頻線圈200V)可包含多組局部佈線,用以分別模擬該第一圈佈線中的第一組局部佈線110、第二組局部佈線120以及第三組局部佈線130。第一組局部佈線110、第二組局部佈線120以及第三組局部佈線130的組合(例如整合於射頻線圈200中的封閉迴圈版本100-1)以及該多組局部佈線的組合(例如整合於射頻線圈200中的封閉迴圈版本100-2)均對中到(centered at)該射頻線圈的中央、且分別具有相反的排列方向。其中,該多組局部佈線的組合的排列方向會與第一組局部佈線110、第二組局部佈線120以及第三組局部佈線130的組合的排列方向相差180度。舉例來說,整合於射頻線圈200中的封閉迴圈版本100-1與100-2皆對中到射頻線圈200的對稱中心,且封閉迴圈版本100-1以及100-2各自的的排列方向彼此相反。
本發明的某些實施例提供了一種用來進行磁場抵銷的裝置,其中該裝置可應用於該電子裝置。該裝置可包含本發明的射頻線圈(例如射頻線圈100、射頻線圈200、射頻線圈400…等)。此外,該裝置可包含該電子裝置的至少一部分的(例如一部分或全部)。舉例來說,該裝置可包含該電子裝置的該電路。另舉例來說,該裝置可包含該電子裝置的整體。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100、100V、200、200V、 400、500‧‧‧射頻線圈
110‧‧‧第一組局部佈線
120‧‧‧第二組局部佈線
130‧‧‧第三組局部佈線
100-1、100-2、200-1、200-2‧‧‧封閉迴圈版本
BP(0)、BP(1)、BP(2)、 BP(10)、BP(11)、BP(12)‧‧‧斷口
301、302、401、402‧‧‧軸
510、610‧‧‧第一層
520、620‧‧‧第二層
530、630‧‧‧第三層
Aggressor(1)、Aggressor(2)‧‧‧侵犯者線圈
A‧‧‧第一射頻埠
B‧‧‧第二射頻埠
BP(0)、BP(1)、BP(2)、 BP(10)、BP(11)、BP(12)‧‧‧斷口
Crossing(1)‧‧‧交叉點
110‧‧‧第一組局部佈線
120‧‧‧第二組局部佈線
130‧‧‧第三組局部佈線
100-1、100-2、200-1、200-2‧‧‧封閉迴圈版本
BP(0)、BP(1)、BP(2)、 BP(10)、BP(11)、BP(12)‧‧‧斷口
301、302、401、402‧‧‧軸
510、610‧‧‧第一層
520、620‧‧‧第二層
530、630‧‧‧第三層
Aggressor(1)、Aggressor(2)‧‧‧侵犯者線圈
A‧‧‧第一射頻埠
B‧‧‧第二射頻埠
BP(0)、BP(1)、BP(2)、 BP(10)、BP(11)、BP(12)‧‧‧斷口
Crossing(1)‧‧‧交叉點
第1圖係根據本發明一實施例的具備不平衡磁場抵銷架構的射頻線圈的示意圖。 第2圖係根據本發明另一實施例的具備不平衡磁場抵銷架構的射頻線圈的示意圖。 第3圖係根據本發明一實施例的關於具備不平衡磁場抵銷架構的射頻線圈的離軸(off-axis)不平衡磁場抵銷方案的示意圖,其中第3圖所示的射頻線圈可作為第1圖所示的射頻線圈之一例。 第4圖係根據本發明一實施例的關於第3圖所示的射頻線圈的在軸(on-axis)不平衡磁場抵銷方案的示意圖。 第5圖係根據本發明一實施例的關於具備不平衡磁場抵銷架構的射頻線圈的偶數圈不平衡磁場抵銷(even-turn IMC,ETIMC)方案的示意圖,其中第5圖所示的射頻線圈可作為第2圖所示的射頻線圈之一例。 第6圖係根據本發明一實施例的關於具備不平衡磁場抵銷架構的射頻線圈的電磁模擬設定的示意圖,其中第6圖所示的射頻線圈可作為第2圖所示的射頻線圈之一例。 第7圖係根據本發明一實施例的一第一偶數圈不平衡磁場抵銷射頻線圈光罩設計的一第一層的示意圖。 第8圖係第7圖所示實施例中的該第一偶數圈不平衡磁場抵銷射頻線圈光罩設計的一第二層的示意圖。 第9圖係第7圖所示實施例中的該第一偶數圈不平衡磁場抵銷射頻線圈光罩設計的一第三層的示意圖。 第10圖係根據本發明另一實施例的一第二偶數圈不平衡磁場抵銷射頻線圈光罩設計的一第一層的示意圖。 第11圖係第10圖所示實施例中的該第二偶數圈不平衡磁場抵銷射頻線圈光罩設計的一第二層的示意圖。 第12圖係第10圖所示實施例中的該第二偶數圈不平衡磁場抵銷射頻線圈光罩設計的一第三層的示意圖。 第13圖係根據本發明另一實施例的具備不平衡磁場抵銷架構的射頻線圈的示意圖。
Claims (20)
- 一種具備不平衡磁場抵銷(imbalanced magnetic-cancelling,IMC)架構的射頻線圈,該線圈射頻線圈應用於一電子裝置,該線圈射頻線圈包括: 一第一射頻埠,用以將該射頻線圈耦接至該電子裝置的一電路的一射頻埠; 一第二射頻埠,用以將射頻線圈耦接至該電子裝置的該電路的另一射頻埠;以及 多個局部佈線(partial wiring),耦接於該第一射頻埠與該第二射頻埠之間,其中該多個局部佈線包括: 串聯的一第一組局部佈線,其中該第一組局部佈線係耦接至該射頻線圈的該第一射頻埠; 串聯的一第二組局部佈線,其中該第二組局部佈線係耦接至該射頻線圈的該第二射頻埠;以及 串聯的一第三組局部佈線,其中該第三組局部佈線係耦接在該第一組局部佈線和該第二組局部佈線之間; 其中由該第一組局部佈線以及該第二組局部佈線包圍形成的一第二區域係不同於由該第三組局部佈線包圍形成的一第一區域,以對該射頻線圈提供該不平衡磁場抵銷架構。
- 如請求項1所述之射頻線圈,其中該第一組局部佈線的一端點係耦接於該射頻線圈的該第一射頻埠;以及該第二組局部佈線的一端點係耦接於該射頻線圈的該第二射頻埠。
- 如請求項2所述之射頻線圈,其中該第三組局部佈線係耦接於該第一組局部佈線的另一端點與該第二組局部佈線的另一端點之間。
- 如請求項1所述之射頻線圈,其中該射頻線圈包含: 一第一圈佈線(turn of wirings),其中該第一圈佈線包含該第一組局部佈線、該第二組局部佈線、以及該第三組局部佈線;以及 一第二圈佈線,其中該第二圈佈線包含多組局部佈線,該多組局部佈線分別用以模擬該第一圈佈線中的該第一組局部佈線、該第二組局部佈線以及該第三組局部佈線。
- 如請求項4所述之射頻線圈,其中該第一圈佈線係於該第一圈佈線的一斷口處分為兩個子圈(sub-turn)佈線;且該第二圈佈線係插入於位於該第一圈佈線的該斷口的一側的該兩個子圈佈線中的一子圈佈線的一端點以及位於該第一圈佈線的該斷口的另一側的該兩個子圈佈線中的另一子圈佈線的一端點之間。
- 如請求項5所述之射頻線圈,其中該第一圈佈線以及該第二圈佈線的組合提供: 一電流路徑,其中該電流路徑起始自該第一射頻埠,途經該兩個子圈佈線中的該子圈佈線、該第二圈佈線、以及該兩個子圈佈線中的該另一子圈佈線,且到達該第二射頻埠。
- 如請求項4所述之射頻線圈,其中該射頻線圈包含: 一第一群組佈線(group of wirings),其中該第一群組佈線包含該第一圈佈線以及該第二圈佈線;以及 一第二群組佈線,其中該第二群組佈線包含多圈佈線,該多圈佈線用以分別模擬該第一圈佈線以及該第二圈佈線。
- 如請求項7所述之射頻線圈,其中該第一群組佈線係於該第一群組佈線的一斷口處分為兩個子群組(sub-group);以及該第二群組佈線係插入在位於該第一群組佈線的該斷口的一側的該兩個子群組中的一子群組的一端點以及位於該第一群組佈線的該斷口的另一側的該兩個子群組中的另一子群組的一端點之間。
- 如請求項8所述之射頻線圈,其中該第一群組佈線以及該第二群組佈線的組合提供了: 一電流路徑,其中該電流路徑起始自該第一射頻埠,途經該兩個子群組中的該子群組、該第二群組佈線以及該兩個子群組中的該另一子群組,以及到達該第二射頻埠。
- 如請求項1所述之射頻線圈,其中該射頻線圈係配置以減少或消除來自一鄰近線圈的電磁干擾(electromagnetic (EM) interference)。
- 如請求項10所述之射頻線圈,其中該射頻線圈係配置以減少或消除來自該鄰近線圈的電磁干擾,無論該鄰近線圈被設置於相對該射頻線圈的任何位置。
- 如請求項10所述之射頻線圈,其中該線圈並非位於該射頻線圈的一第一軸上;以及該第一組局部佈線以及該第二組局部佈線係位於該第一軸的一側,且該第三組局部佈線係位於該第一軸的另一側。
- 如請求項12所述之射頻線圈,其中該第一軸係垂直於該射頻線圈的一第二軸;以及該第一組局部佈線以及該第三組局部佈線中的一部分係位於該第二軸的一側,且該第二組局部佈線以及該第三組局部佈線中的另一部分係位於該第二軸的另一側。
- 如請求項10所述之射頻線圈,其中該線圈係位於該射頻線圈的一軸;以及該第一組局部佈線以及該第三組局部佈線的一部分皆位於該軸的一側,且該第二組局部佈線以及該第三組局部佈線的另一部分皆位於該軸的另一側。
- 如請求項10所述之射頻線圈,其中該線圈係位於該射頻線圈的一軸,且該軸係穿過該射頻線圈的中央;該射頻線圈另包含用以分別模擬該第一組局部佈線、該第二組局部佈線以及該第三組局部佈線的多組局部佈線;以及由該第一組局部佈線、該第二組局部佈線以及該第三組局部佈線所構成的組合以及由該多組局部佈線所構成的組合係均對中到(centered at)該射頻線圈的中央、且分別具有相反的排列方向。
- 如請求項15所述之射頻線圈,其中由該多組局部佈線所構成的組合的排列方向與由該第一組局部佈線、該第二組局部佈線以及該第三組局部佈線所構成的組合的排列方向相差180度。
- 如請求項10所述之射頻線圈,其中該鄰近線圈係緊鄰於該射頻線圈。
- 一種用於進行磁場抵銷的裝置,該裝置應用於一電子裝置,該裝置包含: 具備不平衡磁場抵銷(imbalanced magnetic-cancelling,IMC)架構的射頻線圈,該射頻線圈包含: 一第一射頻埠,用以將該射頻線圈耦接至該電子裝置的一電路的一射頻埠; 一第二射頻埠,用以將該射頻線圈耦接至該電子裝置的該電路的另一射頻埠; 多個局部佈線,耦接於該第一射頻埠與該第二射頻埠之間,其中該多個局部佈線包含: 串聯的一第一組局部佈線,其中該第一組局部佈線係耦接於該射頻線圈的該第一射頻埠; 串聯的一第二組局部佈線,其中該第二組局部佈線係耦接於該射頻線圈的該第二射頻埠;以及 串聯的一第三組局部佈線,其中該第三組局部佈線係耦接於該第一組局部佈線與該第二組局部佈線之間; 其中由該第一組局部佈線以及該第二組局部佈線包圍形成的一第二區域係不同於由該第三組局部佈線包圍形成的一第一區域,以對該射頻線圈提供該不平衡磁場抵銷架構。
- 如請求項18所述之裝置,其中該第一組局部佈線的一端點係耦接於該射頻線圈的該第一射頻埠;以及該第二組局部佈線的一端點係耦接於該射頻線圈的該第二射頻埠。
- 如請求項19所述之裝置,其中該第三組局部佈線係耦接於該第一組局部佈線的另一端點與該第二組局部佈線的另一端點之間。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662430876P | 2016-12-06 | 2016-12-06 | |
| US62/430,876 | 2016-12-06 | ||
| US15/435,240 US20180158598A1 (en) | 2016-12-06 | 2017-02-16 | Imbalanced magnetic-cancelling coils |
| US15/435,240 | 2017-02-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI619130B true TWI619130B (zh) | 2018-03-21 |
| TW201822226A TW201822226A (zh) | 2018-06-16 |
Family
ID=62189433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106118589A TWI619130B (zh) | 2016-12-06 | 2017-06-06 | 具備不平衡磁場抵銷架構的射頻線圈以及用於進行磁場抵銷的裝置 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI619130B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI553676B (zh) * | 2015-07-07 | 2016-10-11 | 瑞昱半導體股份有限公司 | 平面式變壓器及平衡不平衡轉換器之結構 |
-
2017
- 2017-06-06 TW TW106118589A patent/TWI619130B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI553676B (zh) * | 2015-07-07 | 2016-10-11 | 瑞昱半導體股份有限公司 | 平面式變壓器及平衡不平衡轉換器之結構 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201822226A (zh) | 2018-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10665380B2 (en) | Compact vertical inductors extending in vertical planes | |
| US12125630B2 (en) | Micro-scale planar-coil transformer with shield | |
| TWI582803B (zh) | 具有8字型和雙8字型嵌套結構的變壓器的變壓器電路 | |
| JP5845227B2 (ja) | 変圧装置 | |
| US8054155B2 (en) | Two layer transformer | |
| JP7285784B2 (ja) | 大面積スケーラブル高共振ワイヤレス電力コイル | |
| TW201342402A (zh) | 晶載式多繞組變壓器 | |
| CN103493288B (zh) | 使用正交耦合的串扰减少 | |
| CN108695309B (zh) | 高度隔离的集成电感器及其制作方法 | |
| WO2016134070A1 (en) | Substrate comprising stacks of interconnects, interconnect on solder resist layer and interconnect on side portion of substrate | |
| US20190074686A1 (en) | Stacked symmetric t-coil with intrinsic bridge capacitance | |
| US8143696B2 (en) | Integrated circuit inductors with reduced magnetic coupling | |
| TWI619130B (zh) | 具備不平衡磁場抵銷架構的射頻線圈以及用於進行磁場抵銷的裝置 | |
| JP2017139314A (ja) | 半導体集積回路装置 | |
| CN108154995A (zh) | 具备不平衡磁场抵消架构的射频线圈以及相关装置 | |
| US20060011993A1 (en) | Junction interconnection structures | |
| US20160211068A1 (en) | Common mode choke | |
| US11069475B2 (en) | Compact isolated inductors | |
| CN105185778A (zh) | 一种片上集成变压器 | |
| US9929095B2 (en) | IO power bus mesh structure design | |
| Kim et al. | Ucie-a mimic channel design and verification for early on-chip system validation | |
| JP2015012168A (ja) | プリント回路板 | |
| TWI356659B (en) | Circuit layout method | |
| JP2021170597A (ja) | 半導体装置 | |
| TW201234551A (en) | Area efficient arrangement of interface devices within an integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |