[go: up one dir, main page]

TWI615860B - 積體電感 - Google Patents

積體電感 Download PDF

Info

Publication number
TWI615860B
TWI615860B TW104113234A TW104113234A TWI615860B TW I615860 B TWI615860 B TW I615860B TW 104113234 A TW104113234 A TW 104113234A TW 104113234 A TW104113234 A TW 104113234A TW I615860 B TWI615860 B TW I615860B
Authority
TW
Taiwan
Prior art keywords
integrated inductor
inductor
disposed
coupled
metal layer
Prior art date
Application number
TW104113234A
Other languages
English (en)
Other versions
TW201638978A (zh
Inventor
顏孝璁
簡育生
葉達勳
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW104113234A priority Critical patent/TWI615860B/zh
Priority to US15/002,356 priority patent/US9780162B2/en
Publication of TW201638978A publication Critical patent/TW201638978A/zh
Application granted granted Critical
Publication of TWI615860B publication Critical patent/TWI615860B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/20Inductors
    • H10W20/497
    • H10W42/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)

Abstract

積體電感包含圖案式接地防護層、內側圍欄以及電感。圖案式接地防護層配置於第一方向上。內側圍欄耦接於圖案式接地防護層,並配置於積體電感內側及第二方向上,第一方向垂直於第二方向。電感配置於圖案式接地防護層之上。

Description

積體電感
本發明係有關於一種半導體結構,且特別是有關於一種積體電感。
隨著科技的進步,積體電感(integrated inductor)之製程已朝向28奈米(nm)及20奈米發展。在此微型尺寸下,存在諸多因微型尺寸所致之負面影響,例如,因積體電感內之氧化層厚度較薄,而導致電容值較高,因積體電感內採用之重配置層(redistribution layer,RDL)較厚,而在RDL層狀結構間產生較高之電容值…等,這些狀況皆會對電感的品質因素產生影響。
由此可見,上述現有的方式,顯然仍存在不便與缺陷,而有待改進。為了解決上述問題,相關領域莫不費盡心思來謀求解決之道,但長久以來仍未發展出適當的解決方案。
發明內容旨在提供本揭示內容的簡化摘要,以使閱讀者對本揭示內容具備基本的理解。此發明內容並非本揭示 內容的完整概述,且其用意並非在指出本發明實施例的重要/關鍵元件或界定本發明的範圍。
本發明內容之一目的是在提供一種積體電感,藉以改善先前技術的問題。
為達上述目的,本發明內容之一技術態樣係關於一種積體電感,此積體電感包含圖案式接地防護層、內側圍欄以及電感。圖案式接地防護層配置於第一方向上。內側圍欄耦接於圖案式接地防護層,並配置於積體電感內側及第二方向上,上述第一方向垂直於第二方向。電感配置於圖案式接地防護層之上。
為達上述目的,本發明內容之另一技術態樣係關於一種積體電感,此積體電感包含圖案式接地防護層、保護環、外側圍欄及電感。圖案式接地防護層配置於第一方向上。保護環耦接於圖案式接地防護層,並配置於積體電感外側。外側圍欄耦接於保護環,並配置於積體電感外側及第二方向上,上述第一方向垂直於第二方向。電感配置於圖案式接地防護層之上。
因此,根據本發明之技術內容,本發明實施例藉由提供一種積體電感,以改善電感之品質因素下降的問題。
在參閱下文實施方式後,本發明所屬技術領域中具有通常知識者當可輕易瞭解本發明之基本精神及其他發明目的,以及本發明所採用之技術手段與實施態樣。
100、100A‧‧‧積體電感
110‧‧‧圖案式接地防護層
112‧‧‧開口
120‧‧‧內側圍欄
122‧‧‧底端
124‧‧‧頂端
130‧‧‧電感
140‧‧‧保護環
150‧‧‧圖案式防護層
161~165‧‧‧條狀部
170‧‧‧外側圍欄
172、174、176、178‧‧‧條狀部
180~185‧‧‧條狀部
910、920、930‧‧‧區塊
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:第1圖係依照本發明一實施例繪示一種積體電感的示意圖。
第2圖係依照本發明另一實施例繪示一種如第1圖所示之積體電感的局部剖面示意圖。
第3圖係依照本發明又一實施例繪示一種如第1圖所示之積體電感的局部剖面示意圖。
第4圖係依照本發明再一實施例繪示一種如第2圖所示之積體電感剖面圖的另一視角圖。
第5圖係依照本發明又一實施例繪示一種積體電感的示意圖。
第6圖係依照本發明另一實施例繪示一種如第5圖所示之積體電感的局部放大圖。
第7圖係依照本發明再一實施例繪示一種如第6圖所示之積體電感的剖面圖。
第8圖係依照本發明又一實施例繪示一種如第5圖所示之積體電感的局部放大圖。
第9圖係依照本發明另一實施例繪示一種如第8圖所示之積體電感的剖面圖。
第10圖係依照本發明再一實施例繪示一種積體電感結構的實驗數據圖。
根據慣常的作業方式,圖中各種特徵與元件並未依比例繪製,其繪製方式是為了以最佳的方式呈現與本發明相關的具體 特徵與元件。此外,在不同圖式間,以相同或相似的元件符號來指稱相似的元件/部件。
為了使本揭示內容的敘述更加詳盡與完備,下文針對了本發明的實施態樣與具體實施例提出了說明性的描述;但這並非實施或運用本發明具體實施例的唯一形式。實施方式中涵蓋了多個具體實施例的特徵以及用以建構與操作這些具體實施例的方法步驟與其順序。然而,亦可利用其他具體實施例來達成相同或均等的功能與步驟順序。
除非本說明書另有定義,此處所用的科學與技術詞彙之含義與本發明所屬技術領域中具有通常知識者所理解與慣用的意義相同。此外,在不和上下文衝突的情形下,本說明書所用的單數名詞涵蓋該名詞的複數型;而所用的複數名詞時亦涵蓋該名詞的單數型。
另外,關於本文中所使用之「耦接」,可指二或多個元件相互直接作實體或電性接觸,或是相互間接作實體或電性接觸,亦可指二或多個元件相互操作或動作。
第1圖係依照本發明一實施例繪示一種積體電感的示意圖。如圖所示,積體電感100包含底層基板(圖中未示)、圖案式接地防護層(patterned ground shield)110、內側圍欄120、電感130及保護環(guard ring)140。於結構配置上,圖案式接地防護層110配置於底層基板上,且配置於第一方向上。內側圍欄120耦接於圖案式接地防護層110,並配置於積 體電感100內側及第二方向上。上述第一方向垂直於第二方向,舉例而言,上述第一方向可為XY平面上的任意方向,而第二方向可為垂直於XY平面的Z方向,換言之,圖案式接地防護層110配置於XY平面上,而內側圍欄120配置於Z方向上,兩者相互垂直。此外,電感130則配置於圖案式接地防護層110之上。
為使本發明實施例之積體電感100的結構易於理解,請參閱第2圖,其係依照本發明另一實施例繪示一種如第1圖所示之積體電感的局部剖面示意圖。需說明的是,第2圖所示之局部剖面示意圖係由第1圖之標號910處進行剖面所產生。由圖中可以清楚地看出,內側圍欄120是由圖案式接地防護層110垂直向上延伸。請回頭參閱第1圖,於積體電感100運作時,電感130內圈產生之磁場會影響其品質因素。然而,由於內側圍欄120採用垂直於圖案式接地防護層110的方式配置,而於電感130內圈形成圍欄結構,此圍欄結構能夠有效地干擾電感130內圈產生之磁場,因此,得以改善電感130的品質因素並具有電磁場屏蔽的效果。
需說明的是,本發明實施例之積體電感100包含第一金屬層M1至第八金屬層M8,其排列方式係由積體電感100之底層開始依序向上排列,亦即由積體電感100之底層開始分別為第一金屬層M1、第二金屬層M2、…、第七金屬層M7、第八金屬層M8。舉例而言,圖案式接地防護層110位於第一金屬層M1或第二金屬層M2,而電感130位於第七金屬層M7或第八金屬層M8。
請參閱第1圖,在另一實施例中,圖案式接地防護層110包含開口112。此開口112配置於積體電感100內側及圖案式接地防護層110的中心。由圖中可知,內側圍欄120繞著開口112而配置。需說明的是,熟習此技藝者可選擇性地依照實際需求而配置元件於開口112內,諸如配置金屬-絕緣體-金屬(metal insulator metal,MIM)電容、金屬-氧化物-金屬(metal oxide metal,MOM)電容及/或金屬-氧化物-半導體(metal oxide semiconductor,MOS)電容於開口112內,上述元件亦可受到本發明實施例之積體電感100的內側圍欄120架構之保護,而避免受到電感130內圈產生之磁場及電場的影響。
第3圖係依照本發明又一實施例繪示一種如第1圖所示之積體電感的局部剖面示意圖。此第3圖所示之局部剖面示意圖係由第1圖之標號920處進行剖面所產生。如圖所示,圖案式接地防護層110及其開口112位於第一金屬層M1或第二金屬層M2,而電感130位於第七金屬層M7或第八金屬層M8。上述內側圍欄120可由位於第一金屬層M1之開口112處垂直向上延伸至位於第八金屬層M8之電感130的下端,並於電感130之下端處封閉。
在另一實施例中,內側圍欄120包含底端122以及頂端124,內側圍欄120之底端122耦接於開口112周圍,並由位於第一金屬層M1之開口112處垂直向上延伸至頂端124。內側圍欄120之頂端124可配置於第六金屬層M6,其位於配置在第八金屬層M8的電感130之下端。此外,積體電感100更包含圖案式防護層150,其耦接於內側圍欄120之頂端124以使內側 圍欄120封閉。在又一實施例中,圖案式接地防護層110配置於第一金屬層M1,而保護環140可選擇性地依據實據需求而配置於第一金屬層M1或第六金屬層M6。
第4圖係依照本發明再一實施例繪示一種如第2圖所示之積體電感剖面圖的另一視角圖。請先行參閱第2圖,第4圖之視角係由第2圖之A點向內側圍欄120觀看之視角。如圖所示,積體電感100更包含複數個條狀部161~165,每一該些條狀部161~165分別耦接於內側圍欄120,並配置於第一方向上,例如配置於XY平面的方向上。此外,圖案式接地防護層110亦配置於XY平面的方向上,而內側圍欄120則配置於Z方向上。如第4圖所示,內側圍欄120與複數個條狀部161~165形成魚骨狀結構,此魚骨狀結構有利於干擾電感130內圈產生之磁場,而得以進一步改善電感130的品質因素,並可使電感和周遭有屏蔽之效果。
第5圖係依照本發明又一實施例繪示一種積體電感的示意圖。相較於第1圖所示之積體電感100,第5圖之積體電感100A更包含外側圍欄170,此外側圍欄170耦接於保護環140,並配置於積體電感100A外側及第二方向上。
為使本發明實施例之積體電感100A的結構易於理解,請參閱第6圖,其係依照本發明另一實施例繪示一種如第5圖所示之積體電感的局部放大圖。需說明的是,第6圖所示之局部放大圖係為第5圖中標號930處的詳細結構圖。如第6圖所示,保護環140耦接於圖案式接地防護層110,而外側圍欄 170的每一條狀部172、174、176、178分別耦接於保護環140與圖案式接地防護層110之交接處。
第7圖係依照本發明再一實施例繪示一種如第6圖所示之積體電感的剖面圖。由圖中可以清楚地看出,外側圍欄170是由位於第一金屬層M1的圖案式接地防護層110垂直向上延伸。於積體電感100A運作時,電感130產生之磁場會影響其品質因素。然而,由於外側圍欄170採用垂直於圖案式接地防護層110的方式配置,而形成圍欄結構,此圍欄結構能夠有效地干擾電感130所產生之磁場,因此,得以改善電感130的品質因素。
第8圖係依照本發明又一實施例繪示一種如第5圖所示之積體電感的局部放大圖。需說明的是,第8圖所示之局部放大圖係為第5圖中標號930處的詳細結構圖,且在本實施例中,積體電感100A更包含複數個條狀部180,該些條狀部180的每一者分別耦接於外側圍欄170,詳細而言,該些條狀部180的每一者分別耦接於外側圍欄170的條狀部172、178。此外,該些條狀部180配置於第一方向上,例如配置於XY平面的方向上,圖案式接地防護層110亦配置於XY平面的方向上,而外側圍欄170則配置於Z方向上。
第9圖係依照本發明另一實施例繪示一種如第8圖所示之積體電感的剖面圖。請先行參閱第8圖,第9圖之視角係由第8圖之B點向外側圍欄170觀看之視角。請參閱第9圖,為使第8圖之積體電感100A的複數個條狀部180之架構易於理解,因此,將複數個條狀部180繪示為條狀部181~185。該些 條狀部181~185的每一者分別耦接於外側圍欄170,並配置於第一方向上,例如配置於XY平面的方向上。此外,圖案式接地防護層110亦配置於XY平面的方向上,而外側圍欄170則配置於Z方向上。如第9圖所示,外側圍欄170與複數個條狀部181~185形成魚骨狀結構,此魚骨狀結構有利於干擾電感130產生之磁場,而得以進一步改善電感130的品質因素。
第10圖係依照本發明再一實施例繪示一種積體電感的實驗數據圖。此實驗數據圖在於說明於不同頻率下,積體電感之電感的相應品質因素Q。如圖所示,曲線C1為未採用垂直於圖案式接地防護層之圍欄的實驗數據。曲線C2為本發明實施例之積體電感採用垂直於圖案式接地防護層之圍欄的驗證數據。由第10圖之實驗數據可知,曲線C2之品質因素較曲線C1之品質因素為佳,因此,得以證明本發明實施例之積體電感確實可改善其內電感之品質因素,進而提升整體積體電感的效能,其效果大部份為5-10%,習其技藝者可改變位置和形狀以達到最佳的效能。
由上述本發明實施方式可知,應用本發明具有下列優點。本發明實施例提供一種積體電感,其內側圍欄及外側圍欄架構能夠干擾電感產生之磁場,因此,得以改善電感的品質因素。此外,熟習此技藝者可選擇性地依照實際需求而配置元件於積體電感的開口內,上述元件可受到內側圍欄架構的保護,而避免受到電感內圈產生之磁場的影響。再者,積體電感的內側圍欄與複數個條狀部形成之魚骨狀結構及/或外側圍 欄與複數個條狀部形成之魚骨狀結構,有利於干擾電感產生之磁場,而得以進一步改善電感的品質因素。
雖然上文實施方式中揭露了本發明的具體實施例,然其並非用以限定本發明,本發明所屬技術領域中具有通常知識者,在不悖離本發明之原理與精神的情形下,當可對其進行各種更動與修飾,因此本發明之保護範圍當以附隨申請專利範圍所界定者為準。
100‧‧‧積體電感
110‧‧‧圖案式接地防護層
112‧‧‧開口
130‧‧‧電感
140‧‧‧保護環
910‧‧‧區塊
120‧‧‧內側圍欄
920‧‧‧區塊

Claims (16)

  1. 一種積體電感,包含:一圖案式接地防護層(patterned ground shield),配置於一第一方向上;一內側圍欄,耦接於該圖案式接地防護層,並配置於該積體電感內側及一第二方向上,其中該第一方向垂直於該第二方向;以及一電感,配置於該圖案式接地防護層之上。
  2. 如請求項1所述之積體電感,其中該圖案式接地防護層包含:一開口,配置於該積體電感內側及該圖案式接地防護層的中心,其中該內側圍欄係繞著該開口而配置。
  3. 如請求項2所述之積體電感,其中該內側圍欄由該開口處垂直向上延伸至該電感之下端,並於該電感之下端處封閉。
  4. 如請求項2所述之積體電感,其中該內側圍欄包含:一底端,耦接於該開口周圍;以及一頂端;其中該積體電感更包含:一圖案式防護層,耦接於該頂端以使該內側圍欄封閉。
  5. 如請求項1所述之積體電感,更包含:複數個條狀部,該些條狀部的每一者分別耦接於該內側圍欄,並配置於該第一方向上。
  6. 如請求項1所述之積體電感,更包含:一保護環(guard ring),耦接於該圖案式接地防護層,並配置於該積體電感外側;以及一外側圍欄,耦接於該保護環,並配置於該積體電感外側及該第二方向上。
  7. 如請求項6所述之積體電感,更包含:複數個條狀部,該些條狀部的每一者分別耦接於該外側圍欄,並配置於該第一方向上。
  8. 如請求項6所述之積體電感,其中該積體電感包含一第一金屬層至一第六金屬層,該第一金屬層至該第六金屬層係由該積體電感之底層開始依序向上排列,其中該圖案式接地防護層配置於該第一金屬層,該保護環配置於該第一金屬層或該第六金屬層。
  9. 一種積體電感,包含:一圖案式接地防護層,配置於一第一方向上;一保護環,耦接於該圖案式接地防護層,並配置於該積體電感外側; 一外側圍欄,耦接於該保護環,並配置於該積體電感外側及一第二方向上,其中該第一方向垂直於該第二方向;以及一電感,配置於該圖案式接地防護層之上。
  10. 如請求項9所述之積體電感,更包含:複數個條狀部,該些條狀部的每一者分別耦接於該外側圍欄,並配置於該第一方向上。
  11. 如請求項9所述之積體電感,其中該積體電感包含一第一金屬層至一第六金屬層,該第一金屬層至該第六金屬層係由該積體電感之底層開始依序向上排列,其中該圖案式接地防護層配置於該第一金屬層,該保護環配置於該第一金屬層或該第六金屬層。
  12. 如請求項9所述之積體電感,更包含:一內側圍欄,耦接於該圖案式接地防護層,並配置於該積體電感內側及該第二方向上。
  13. 如請求項12所述之積體電感,其中該圖案式接地防護層包含:一開口,配置於該積體電感內側及該圖案式接地防護層的中心,其中該內側圍欄係繞著該開口而配置。
  14. 如請求項13所述之積體電感,其中該內側圍欄由該開口處垂直向上延伸至該電感之下端,並於該電感之下端處封閉。
  15. 如請求項13所述之積體電感,其中該內側圍欄包含:一底端,耦接於該開口周圍;以及一頂端;其中該積體電感更包含:一圖案式防護層,耦接於該頂端以使該內側圍欄封閉。
  16. 如請求項12所述之積體電感,更包含:複數個條狀部,該些條狀部的每一者分別耦接於該內側圍欄,並配置於該第一方向上。
TW104113234A 2015-04-24 2015-04-24 積體電感 TWI615860B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104113234A TWI615860B (zh) 2015-04-24 2015-04-24 積體電感
US15/002,356 US9780162B2 (en) 2015-04-24 2016-01-20 Integrated inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104113234A TWI615860B (zh) 2015-04-24 2015-04-24 積體電感

Publications (2)

Publication Number Publication Date
TW201638978A TW201638978A (zh) 2016-11-01
TWI615860B true TWI615860B (zh) 2018-02-21

Family

ID=57148532

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104113234A TWI615860B (zh) 2015-04-24 2015-04-24 積體電感

Country Status (2)

Country Link
US (1) US9780162B2 (zh)
TW (1) TWI615860B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616012B2 (en) 2019-09-24 2023-03-28 Realtek Semiconductor Corporation Patterned shielding structure

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI612540B (zh) * 2015-01-27 2018-01-21 瑞昱半導體股份有限公司 積體電感結構及其製造方法
TWI575696B (zh) * 2016-06-17 2017-03-21 瑞昱半導體股份有限公司 圖案式防護結構
US11004589B2 (en) * 2018-04-27 2021-05-11 Realtek Semiconductor Corp. High-Q integrated inductor and method thereof
US11387315B2 (en) 2020-01-21 2022-07-12 Realtek Semiconductor Corporation Patterned shielding structure and integrated inductor
TWI763269B (zh) 2021-01-20 2022-05-01 瑞昱半導體股份有限公司 圖案式接地防護裝置
TWI750036B (zh) 2021-02-20 2021-12-11 瑞昱半導體股份有限公司 屏蔽結構及電感器裝置
TWI801120B (zh) 2022-01-28 2023-05-01 瑞昱半導體股份有限公司 電感裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998050956A1 (en) * 1997-05-02 1998-11-12 The Board Of Trustees Of The Leland Stanford Junior University Patterned ground shields for integrated circuit inductors
US20090250262A1 (en) * 2008-04-03 2009-10-08 Qualcomm Incorporated Inductor with patterned ground plane
US7847666B2 (en) * 2006-09-27 2010-12-07 Agere Systems Inc. Differential inductor for use in integrated circuits
TWI349362B (en) * 2007-12-07 2011-09-21 Realtek Semiconductor Corp Integrated inductor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534843B2 (en) 2001-02-10 2003-03-18 International Business Machines Corporation High Q inductor with faraday shield and dielectric well buried in substrate
US8659126B2 (en) 2011-12-07 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit ground shielding structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998050956A1 (en) * 1997-05-02 1998-11-12 The Board Of Trustees Of The Leland Stanford Junior University Patterned ground shields for integrated circuit inductors
US7847666B2 (en) * 2006-09-27 2010-12-07 Agere Systems Inc. Differential inductor for use in integrated circuits
TWI349362B (en) * 2007-12-07 2011-09-21 Realtek Semiconductor Corp Integrated inductor
US20090250262A1 (en) * 2008-04-03 2009-10-08 Qualcomm Incorporated Inductor with patterned ground plane

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616012B2 (en) 2019-09-24 2023-03-28 Realtek Semiconductor Corporation Patterned shielding structure

Also Published As

Publication number Publication date
US20160315136A1 (en) 2016-10-27
TW201638978A (zh) 2016-11-01
US9780162B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
TWI615860B (zh) 積體電感
CN105575959B (zh) 集成电路装置
TWI575696B (zh) 圖案式防護結構
CN104218020B (zh) 接地屏蔽结构及半导体器件
JP2017085099A5 (ja) 半導体装置の作製方法
TWI619234B (zh) 積體電路
TWI612540B (zh) 積體電感結構及其製造方法
TWI622068B (zh) 積體電感結構
US10115628B2 (en) Semiconductor device and manufacture thereof
TW201604902A (zh) 積體電感結構
US9305994B2 (en) Semiconductor apparatus with multi-layer capacitance structure
US20080029854A1 (en) Conductive shielding pattern and semiconductor structure with inductor device
TWI617005B (zh) 積體電路裝置
CN106206534A (zh) 积体电感
CN110610924B (zh) 半导体器件及其形成方法、半导体结构
CN206401159U (zh) 干式变压器的屏蔽结构
TWI645428B (zh) 積體電感
CN105448885A (zh) 集成电感结构
Sun et al. Analytical gate fringe capacitance model for nanoscale MOSFET with layout dependent effect and process variations
CN105990322A (zh) 积体电感结构
CN206116180U (zh) 一种变压器用纸板骨架螺旋开口型静电环结构
CN204792424U (zh) 一种电容器
Ali et al. The impact of electromagnetic coupling of guard ring metal lines on the performance of on-chip spiral inductor in silicon CMOS
CN105990311A (zh) 积体电感结构及其制造方法
Tseng et al. 3D electroplated inductors with thickness variation for improved broadband performance