[go: up one dir, main page]

TWI614991B - 驅動電路、轉換器及驅動方法 - Google Patents

驅動電路、轉換器及驅動方法 Download PDF

Info

Publication number
TWI614991B
TWI614991B TW105106428A TW105106428A TWI614991B TW I614991 B TWI614991 B TW I614991B TW 105106428 A TW105106428 A TW 105106428A TW 105106428 A TW105106428 A TW 105106428A TW I614991 B TWI614991 B TW I614991B
Authority
TW
Taiwan
Prior art keywords
voltage
comparator
generating circuit
electrically coupled
voltage generating
Prior art date
Application number
TW105106428A
Other languages
English (en)
Other versions
TW201725858A (zh
Inventor
胡至毅
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Publication of TW201725858A publication Critical patent/TW201725858A/zh
Application granted granted Critical
Publication of TWI614991B publication Critical patent/TWI614991B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

一種驅動電路用以驅動一開關元件。驅動電路包含一主輸出端、一第一電壓產生電路以及一第二電壓產生電路。主輸出端電性耦接開關元件。第一電壓產生電路電性耦接主輸出端。第一電壓產生電路包含一第一比較器及電性耦接第一比較器的一分壓電路。第一電壓產生電路用以於一切換週期之開啟期間的預設時間區間內在主輸出端產生一第一電壓。第二電壓產生電路電性耦接主輸出端。第二電壓產生電路用以於切換週期之開啟期間的剩餘時間區間內在主輸出端產生一第二電壓。第二電壓高於開關元件的臨界電壓。預設時間區間早於剩餘時間區間，第一電壓高於第二電壓。

Description

驅動電路、轉換器及驅動方法
本揭露是有關於一種驅動電路、轉換器及驅動方法，且特別是有關於一種可提升開關元件之驅動速度的驅動電路、轉換器及驅動方法。
在現有技術中，多是利用方波驅動半導體開關元件。當此方波為固定，半導體開關元件的開啟速度亦固定。如此，半導體開關元件的開啟速度難以提升。
本揭露提供一種驅動電路，以改善先前技術的問題。
本揭露內容之一實施方式係關於一種驅動電路用以驅動一開關元件。驅動電路包含一主輸出端、一第一電壓產生電路以及一第二電壓產生電路。主輸出端電性耦接開關元件。第一電壓產生電路電性耦接主輸出端。第一電壓產生電路包含一第一比較器及電性耦接第一比較器的一分壓電路。第一電壓產生電路用以於一切換週期之開啟期間的預設時間區間內在主輸出端產生一第一電壓。第二電壓產生電路電性耦接主輸出端。第二電壓產生電路用以於切換週期之開啟期間的剩餘時間區間內在主輸出端產生一第二電壓。第二電壓高於開關元件的臨界電壓。預設時間區間早於剩餘時間區間，第一電壓高於第二電壓。
在一些實施例中，第一比較器具有一正輸入端、一負輸入端及一輸出端。分壓電路電性耦接第一比較器的正輸入端。第一電壓產生電路更包含一第一參考電壓源。第一參考電壓源與第一二極體串聯耦接於第一比較器的負輸入端。
在一些實施例中，分壓電路更包含一第一電阻及一第二電阻。第一電阻與第二電阻串聯耦接於第一比較器的正輸入端。第一電壓產生電路更包含一第二二極體。第二二極體電性耦接第一比較器的輸出端。
在一些實施例中，第一電壓產生電路更包含一第一放電路徑。第一放電路徑包含一第三二極體以及一第三電阻。第三電阻與第三二極體串聯耦接於第一二極體與一接地端之間。
在一些實施例中，第二電壓產生電路包含一第二比較器、一充電電路以及一第二參考電壓源。第二比較器具有一正輸入端、一負輸入端以及一輸出端。充電電路電性耦接第二比較器的正輸入端。第二參考電壓源電性耦接第二比較器的負輸入端。
在一些實施例中，充電電路更包含一第四電阻及一第一電容。第四電阻的一端電性耦接第二比較器的正輸入端。第一電容電性耦接於第四電阻的該端與一接地端之間。第二電壓產生電路更包含一第四二極體。第四二極體電性耦接第二比較器的輸出端。
在一些實施例中，第二電壓產生電路更包含一第二放電路徑。第二放電路徑包含一第五二極體以及一第五電阻。第五電阻與第五二極體串聯耦接於第二比較器的正輸入端與一接地端之間。
在一些實施例中，驅動電路更包含一磁滯路徑。磁滯路徑用以依據第二電壓產生一拉低電壓，並輸出拉低電壓至第一電壓產生電路的第一比較器的一負輸入端。
在一些實施例中，驅動電路更包含一磁滯路徑。磁滯路徑電性耦接於第二電壓產生電路的第二比較器的輸出端與第一電壓產生電路的第一比較器的一負輸入端之間。
在一些實施例中，磁滯路徑更包含一第六二極體、一第六電阻及一第二電容。第二電容的第一端電性耦接第一比較器的負輸入端。第二電容的第二端電性耦接一接地端。第六電阻與第六二極體串聯耦接於第二電容的第一端與第二比較器的輸出端之間。
在一些實施例中，磁滯路徑更包含一第六二極體及一第六電阻。第六電阻的第一端電性耦接第一比較器的負輸入端。第六電阻的第二端電性耦接一接地端。第六二極體電性耦接於第六電阻的第一端與第二比較器的輸出端之間。
在一些實施例中，第二電壓產生電路包含一電流模式控制器。
在一些實施例中，電流模式控制器包含一第一輸出端及一第二輸出端。電流模式控制器的第一輸出端電性耦接第一電壓產生電路。電流模式控制器的第二輸出端電性耦接主輸出端。
在一些實施例中，電流模式控制器的第一輸出端電性耦接一控制電阻及一控制電容。
在一些實施例中，電流模式控制器的第一輸出端用以輸出一控制訊號至第一電壓產生電路中的一分壓電路。
在一些實施例中，電流模式控制器的第二輸出端用以輸出該第二電壓。
本揭露內容之一實施方式係關於一種轉換器。轉換器包含一氮基電晶體以及一驅動電路。驅動電路包含一主輸入端、一第一電壓產生電路以及一第二電壓產生電路。主輸入端電性耦接氮基電晶體的一閘極。第一電壓產生電路電性耦接主輸出端。第一電壓產生電路用以於一切換週期之一開啟期間的一預設時間區間內在主輸出端產生一第一電壓。第二電壓產生電路電性耦接主輸出端。第二電壓產生電路用以於切換週期之開啟期間的一剩餘時間區間內在主輸出端產生一第二電壓以開啟氮基電晶體。預設時間區間早於剩餘時間區間。第二電壓低於第一電壓。
本揭露內容之一實施方式係關於一種驅動方法。驅動方法用以驅動一氮基電晶體。驅動方法包含：提供一驅動電路，驅動電路包含一第一電壓產生電路及一第二電壓產生電路；以及藉由依序提供一第一電壓及一第二電壓予氮基電晶體以開啟氮基電晶體。第一電壓是由第一電壓產生電路於一預設時間區間內產生。第二電壓是由第二電壓產生電路於一剩餘時間區間內產生。剩餘時間區間後於預設時間區間。第二電壓低於第一電壓但高於氮基電晶體的一臨界電壓。
在一些實施例中，氮基電晶體包含一增強型三族氮化物電晶體。
綜上所述，上述實施例中的驅動電路在輸出第二電壓之前輸出電壓較高的第一電壓。第一電壓被供予開關元件以使開關元件具有較快的開啟(turn-on)速度，而第二電壓被供予開關元件以使開關元件在其被開啟後具有穩定的驅動電壓。
下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本揭露所涵蓋的範圍，而結構運作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭露所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件將以相同之符號標示來說明。
在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
關於本文中所使用之『第一』、『第二』、…等，並非特別指稱次序或順位的意思，亦非用以限定本揭露，其僅僅是為了區別以相同技術用語描述的元件或操作而已。
其次，在本文中所使用的用詞『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指包含但不限於。
另外，關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
第1圖是依照本揭露一實施例所繪示之一驅動電路100及一開關元件S的示意圖。第2圖是第1圖的驅動電路100中控制訊號CS及主輸出端OUT之電壓的波形圖。
在一些實施例中，於驅動電路100的主輸出端OUT所輸出的訊號係用以驅動開關元件S。如第1圖所示，驅動電路100的主輸出端OUT電性耦接開關元件S。在一些實施例中，開關元件S是一氮基(nitride-based)半導體裝置，例如三族氮化物(III-N)電晶體。主輸出端OUT電性耦接三族氮化物電晶體的閘極。在一實施例中，開關元件S是一增強型(enhanced mode；E-mode)氮化鎵電晶體，且主輸出端OUT電性耦接氮化鎵電晶體的閘極。在一些實施例中，驅動電路100和開關元件S包含於一轉換器C當中。
如第1圖及第2圖所示，驅動電路100包含一主輸出端OUT、一第一電壓產生電路102以及一第二電壓產生電路104。第一電壓產生電路102電性耦接主輸出端OUT，且第二電壓產生電路104亦電性耦接主輸出端OUT。第一電壓產生電路102用以於一切換週期P1之開啟期間M1的預設時間區間T1內在主輸出端OUT產生第一電壓V1。第二電壓產生電路104用以於切換週期P1之開啟期間M1的剩餘時間區間T2內在主輸出端OUT產生第二電壓V2。預設時間區間T1早於剩餘時間區間T2，且第一電壓V1高於第二電壓V2。在一些實施例中，第一電壓V1介於5-20伏特(V)之間，且第二電壓V2介於2-10伏特之間，但不以此為限制。在另一實施例中，第二電壓V2低於第一電壓V1的一半，但仍高於開關元件S的臨界電壓(threshold voltage)，以維持開關元件S開啟。需注意的是，這些電壓可依據產品需求被設計。
如此一來，驅動電路100可在輸出電壓較低的第二電壓V2之前，先輸出電壓較高的第一電壓V1。第一電壓V1被供予開關元件S(例如：氮化鎵開關電晶體)以使開關元件S具有較快的開啟(turned-on)速度，且第二電壓V2可被供予開關元件S以使開關元件S在開啟後具有穩定的驅動電壓。
下文是針對驅動電路100的詳細說明。如第1圖所示，在一些實施例中，第一電壓產生電路102包含一第一比較器1022、一分壓電路1024以及一第一參考電壓源VR1。第一比較器1022具有一正輸入端、一負輸入端以及一輸出端。第一比較器1022的輸出端電性耦接主輸出端OUT。分壓電路1024電性耦接第一比較器1022的正輸入端，且第一參考電壓源VR1與一第一二極體D1串聯耦接於第一比較器1022的負輸入端。在一些實施例中，第一比較器1022更包含一第一電壓輸入端。當第一比較器1022之正輸入端的電壓高於於第一比較器1022之負輸入端的電壓時，第一電壓V1可自第一電壓輸入端被傳送至第一比較器1022的輸出端。
在一些實施例中，分壓電路1024包含一第一電阻R1及一第二電阻R2。第一電阻R1與第二電阻R2串聯耦接於第一比較器1022的正輸入端。詳細來說，第一電阻R1的第一端電性耦接控制訊號源CON，且第一電阻R1的第二端電性耦接第一比較器1022的正輸入端。第一電阻R1的第二端電性耦接第二電阻R2的第一端，且第二電阻R2的第二端電性耦接接地端GND。
控制訊號源CON可用以輸出一控制訊號CS，控制訊號CS可例如是一脈衝寬度調變（pulse width modulation；PWM）訊號，如第2圖中的訊號CS。
在一些實施例中，第一電壓產生電路102更包含一第二二極體D2，且第二二極體D2電性耦接在第一比較器1022的輸出端與主輸出端OUT之間。
在一些實施例中，第一電壓產生電路102更包含一第一放電路徑1026。第一放電路徑1026包含一第三二極體D3以及一第三電阻R3。第三電阻R3與第三二極體D3串聯耦接於第一二極體D1與接地端GND之間。
在一些實施例中，第二電壓產生電路104更包含一第二比較器1042、一充電電路1044以及一第二參考電壓源VR2。第二比較器1042具有一正輸入端、一負輸入端及一輸出端。充電電路1044電性耦接第二比較器1042的正輸入端，且第二參考電壓源VR2電性耦接於第二比較器1042的負輸入端。在一些實施例中，第二比較器1042更包含一第二電壓輸入端。當第二比較器1042之正輸入端的電壓高於於第二比較器1042之負輸入端的電壓時，第二電壓V2可自第二電壓輸入端被傳送至第二比較器1042的輸出端。
在一些實施例中，充電電路1044更包含一第四電阻R4以及第一電容C1。第四電阻R4的第一端電性耦接第二比較器1042的正輸入端，且第四電阻R4的第二端電性耦接控制訊號源CON。第一電容C1的第一端電性耦接第四電阻R4的第一端，且第一電容C1的第二端電性耦接接地端GND。
在一些實施例中，第二電壓產生電路104更包含一第四二極體D4。第四二極體D4電性耦接在第二比較器1042的輸出端與主輸出端OUT之間。
在一些實施例中，第二電壓產生電路104更包含一第二放電路徑1046。第二放電路徑1046包含一第五二極體D5以及一第五電阻R5。第五電阻R5與第五二極體D5串聯耦接於第二比較器1042的正輸入端與接地端GND之間。
在一些實施例中，驅動電路100更包含一磁滯路徑106。磁滯路徑106電性耦接於第二比較器1042的輸出端以及第一比較器1022的負輸入端之間。磁滯路徑106用以依據由第二比較器1042所輸出的第二電壓V2產生比第一比較器1022之正輸入端之電壓還高的一拉低(pulled-low)電壓。此拉低電壓被輸出至第一比較器1022的負輸入端，以使第一比較器1022的輸出端被拉低。
在一些實施例中，如第1圖所示，磁滯路徑106更包含一第六二極體D6、一第六電阻R6及一第二電容C2。第二電容C2的第一端電性耦接第一比較器1022的負輸入端，且第二電容C2的第二端電性耦接接地端GND。第六電阻R6與第六二極體D6串聯耦接於第二電容C2的第一端與第二比較器1042的輸出端之間。
第3圖繪示第1圖的驅動電路100於第一工作模態中的示意圖，其中第一工作模態發生在第2圖中的第一時間t1至第二時間t2之間。
如第2圖及第3圖所示，在第一時間t1至第二時間t2之間，控制訊號源CON所產生的控制訊號CS具有高位準，控制訊號CS被第一電阻R1以及第二電阻R2分壓後產生一分壓電壓。分壓電壓被傳送至第一比較器1022的正輸入端。第一參考電壓源VR1的電壓(例如：2.5伏特)可經由第一二極體D1被傳送至第一比較器1022的負輸入端。經由適當地設計第一電阻R1及第二電阻R2的電阻值，可使被傳送至第一比較器1022之正輸入端的分壓電壓高於在第一比較器1022的負輸入端的電壓。此時，第一電壓V1會被傳送至第一比較器1022的輸出端，接著，第一電壓V1會經由第二二極體D2被傳送至主輸出端OUT。
另外，控制訊號CS也會被傳送至充電電路1044。此時，控制訊號CS會對充電電路1044的第一電容C1充電。然而，由於第四電阻R4及第一電容C1會產生延遲(RC-delay)，因此藉由適當地設計第四電阻R4及第一電容C1，可使在第一電容C1的第一端的電壓在時間t2之前仍低於第二參考電壓源VR2的電壓。如此，第二比較器1042仍為被拉低(或稱為關閉)，且在主輸出端OUT的電壓為第一電壓V1。
第4圖繪示第1圖的驅動電路100於第二工作模態中的示意圖，其中第二工作模態發生在第2圖中的第二時間t2至第三時間t3之間。
如第2圖及第4圖所示，在第二時間t2至第三時間t3之間，控制訊號CS仍具有高位準，因此第一比較器1022仍輸出第一電壓V1至主輸出端OUT。
此外，控制訊號CS仍被傳送至充電電路1044，以繼續對充電電路1044的第一電容C1充電。藉由適當地設計第四電阻R4及第一電容C1，可使在第一電容C1的第一端的電壓在第二時間t2時被充電到高於第二參考電壓源VR2的電壓。此時，由於在第二比較器1042之正輸入端的電壓高於在第二比較器1042之負輸入端的電壓，因此第二電壓V2會被傳送至第二比較器1042的輸出端且經由第四二極體D4被傳送至主輸出端OUT。
如此一來，在第二時間t2至第三時間t3之間，第一電壓V1及第二電壓V2兩者皆被傳送至主輸出端OUT。由於第一電壓V1高於第二電壓V2，因此主輸出端OUT的電壓為第一電壓V1。
此外，於第二比較器1042之輸出端的第二電壓V2亦會經由第六二極體D6以及第六電阻R6對第二電容C2充電。由於第六電阻R6及第二電容C2會產生延遲(RC-delay)，因此藉由適當地設計第六電阻R6及第二電容C2，可使在第二電容C2的第一端的電壓(第一比較器1022的負輸入端的電壓)在時間t3之前仍小於在第一比較器1022之正輸入端的電壓。如此一來，第一比較器1022在時間t3之前還不會被拉低。
在第二時間t2至第三時間t3之間，第一電壓V1及第二電壓V2兩者皆被傳送至主輸出端OUT，這可避免在第二電壓V2在尚未被傳送至主輸出端OUT之前，第一比較器1022的輸出端就被拉低。
此外，第二二極體D2及第四二極體D4是用以避免於主輸出端OUT的電壓訊號被傳送回第一比較器1022及第二比較器1042。若於主輸出端OUT的電壓訊號被傳送回第一比較器1022及第二比較器1042，第一比較器1022及第二比較器1042將無法正常運作。
第5圖繪示第1圖的驅動電路100於第三工作模態中的示意圖，其中第三工作模態發生在第2圖中的第三時間t3至第四時間t4之間，也就是在開啟期間M1的剩餘時間區間T2。
如第2圖及第5圖所示，在第三時間t3至第四時間t4之間，控制訊號CS仍具有高位準。藉由適當地設計第六電阻R6及第二電容C2，第二電容C2的第一端的電壓(第一比較器1022的負輸入端的電壓)在第三時間t3時可被充電到高於第一比較器1022的正輸入端的電壓。此時，由於在第一比較器1022的負輸入端的電壓(即前述的拉低電壓)高於在第一比較器1022的正輸入端的電壓，因此第一比較器1022的輸出端將會被拉低。如此一來，第一電壓V1不會再被傳送至第一比較器1022的輸出端，而主輸出端OUT的電壓變成第二電壓V2。
第一二極體D1可用以避免由第二比較器1042所輸出的第二電壓V2影響第一參考電壓源VR1的電壓。此外，第六二極體D6可用以避免第一參考電壓源VR1的電壓經由第一二極體D1、第六電阻R6及第四二極體D4被傳送至主輸出端OUT。
第6圖繪示第1圖的驅動電路100於第四工作模態中的示意圖，其中第四工作模態發生在第2圖中的第四時間t4與下一個切換週期(第二切換週期P2)之間，也就是切換週期P1的關閉期間M2。
如第2圖及第6圖所示，控制訊號CS在關閉期間M2改變成具有低位準(0伏特)。此時，第一比較器1022維持在拉低狀態。第一參考電壓源VR1的電壓經由第一二極體D1及第一放電路徑1026被放電至接地端GND，以避免第一比較器1022發生誤動作。此外，在第二電容C2的第一端的電壓(第一比較器1022的負輸入端的電壓)也可經由第一放電路徑1026被放電至接地端GND，以使驅動電路100進入下一個週期。第三電阻R3是用以限制流經第三二極體D3的電流，以避免第三二極體D3的功率過大。
另一方面，第一電容C1的電壓可經由第二放電路徑1046被放電至接地端GND，以使第二比較器1042的輸出端被拉低且不再輸出第二電壓V2。第五電阻R5是用以限制流經第五二極體D5的電流，以避免第五二極體D5的功率過大。
如此一來，由於第一比較器1022及第二比較器1042兩者皆被拉低，因此第一電壓V1及第二電壓V2皆不會被傳送至主輸出端OUT，以使在主輸出端OUT的電壓為零。
第7圖是依照本揭露另一實施例所繪示之一驅動電路200的示意圖。第7圖的驅動電路200不同於第1圖的驅動電路100的地方是，驅動電路200不具有如第1圖所繪示之第一放電路徑1026，且驅動電路200的磁滯路徑706只包含第六二極體D6及第六電阻R6。
第六電阻R6的第一端電性耦接第一比較器1022的負輸入端，且第六電阻R6的第二端電性耦接接地端GND。第六二極體D6電性耦接於第六電阻R6的第一端與第二比較器1042的輸出端之間。由於磁滯路徑706不包含任何電容，因此當第二比較器1042的輸出端為第二電壓V2時，第二電壓V2會立即經由第六二極體D6被傳送至第一比較器1022的負輸入端，以使第一比較器1022立即被關閉且立即停止輸出第一電壓V1。如此一來，第一電壓V1及第二電壓V2不會同時被傳送至主輸出端OUT。
第8圖是依照本揭露再一實施例所繪示之一驅動電路300的示意圖。第8圖的驅動電路300不同於第7圖的驅動電路200的地方是，驅動電路300不具有如第7圖所繪示之控制訊號源CON，且第二電壓產生電路804包含一電流模式控制器(current-mode controller)8041。電流模式控制器8041具有一第一輸出端O1以及一第二輸出端O2。第一輸出端O1電性耦接至分壓電路1024，且第二輸出端O2電性耦接至主輸出端OUT。電流模式控制器8041可搭配一控制電阻RT以及一控制電容CT運作，且用以在第一輸出端O1輸出一控制訊號。控制訊號被傳送至分壓電路1024，以使第一比較器1022利用相同於第1圖中的運作原理將第一電壓V1傳送至主輸出端OUT。經過一特定時間後，電流模式控制器8041可在第二輸出端O2輸出第二電壓V2，並傳送第二電壓V2至主輸出端OUT。如此一來，驅動電路300的主輸出端OUT亦可在產生第二電壓V2之前先產生具有較高電壓的第一電壓V1。
第9圖是依照本揭露一實施例所繪示之一驅動方法900的流程圖。如第9圖所示，驅動方法900包含步驟S901以及S902。在一些實施例中，驅動方法900是用以驅動氮基電晶體。換句話說，在這些實施例中，第1圖中的開關元件S為氮基電晶體。
在步驟S901中，提供第1圖中的驅動電路100。驅動電路100包含第一電壓產生電路102及第二電壓產生電路104。
在步驟S902中，藉由依序提供第一電壓V1及第二電壓V2予開關元件S以開啟開關元件S。
關於驅動方法900的詳細內容已提供於上述該些段落，因此不再贅述。
綜上所述，本揭露的驅動電路在產生第二電壓之前產生電壓較高的第一電壓。第一電壓被供予開關元件以使開關元件具有較快的開啟(turn-on)速度，而第二電壓被供予開關元件以使開關元件在開啟後具有穩定的驅動電壓。
雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何本領域具通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300‧‧‧驅動電路
102‧‧‧第一電壓產生電路
1022‧‧‧第一比較器
1024‧‧‧分壓電路
1026‧‧‧第一放電路徑
104、804‧‧‧第二電壓產生電路
1042‧‧‧第二比較器
1044‧‧‧充電電路
1046‧‧‧第二放電路徑
106、706‧‧‧磁滯路徑
8041‧‧‧電流模式控制器
900‧‧‧驅動方法
C‧‧‧轉換器
C1‧‧‧第一電容
C2‧‧‧第二電容
CON‧‧‧控制訊號源
CS‧‧‧控制訊號
CT‧‧‧控制電容
D1‧‧‧第一二極體
D2‧‧‧第二二極體
D3‧‧‧第三二極體
D4‧‧‧第四二極體
D5‧‧‧第五二極體
D6‧‧‧第六二極體
GND‧‧‧接地端
M1‧‧‧開啟期間
M2‧‧‧關閉期間
O1‧‧‧第一輸出端
O2‧‧‧第二輸出端
OUT‧‧‧主輸出端
P1、P2‧‧‧切換週期
R1‧‧‧第一電阻
R2‧‧‧第二電阻
R3‧‧‧第三電阻
R4‧‧‧第四電阻
R5‧‧‧第五電阻
R6‧‧‧第六電阻
RT‧‧‧控制電阻
S‧‧‧開關元件
S901～S902‧‧‧步驟
T1‧‧‧預設時間區間
T2‧‧‧剩餘時間區間
t1‧‧‧第一時間
t2‧‧‧第二時間
t3‧‧‧第三時間
t4‧‧‧第四時間
V1‧‧‧第一電壓
V2‧‧‧第二電壓
VR1‧‧‧第一參考電壓源
VR2‧‧‧第二參考電壓源
為讓本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下： 第1圖是依照本揭露一實施例所繪示之一驅動電路及一開關元件的示意圖； 第2圖是第1圖的驅動電路中控制訊號及主輸出端之電壓的波形圖； 第3圖繪示第1圖的驅動電路於第一工作模態中的示意圖； 第4圖繪示第1圖的驅動電路於第二工作模態中的示意圖； 第5圖繪示第1圖的驅動電路於第三工作模態中的示意圖； 第6圖繪示第1圖的驅動電路於第四工作模態中的示意圖； 第7圖是依照本揭露另一實施例所繪示之一驅動電路的示意圖； 第8圖是依照本揭露再一實施例所繪示之一驅動電路的示意圖；以及 第9圖是依照本揭露一實施例所繪示之一驅動方法的流程圖。
100‧‧‧驅動電路
102‧‧‧第一電壓產生電路
1022‧‧‧第一比較器
1024‧‧‧分壓電路
1026‧‧‧第一放電路徑
104‧‧‧第二電壓產生電路
1042‧‧‧第二比較器
1044‧‧‧充電電路
1046‧‧‧第二放電路徑
106‧‧‧磁滯路徑
C‧‧‧轉換器
C1‧‧‧第一電容
C2‧‧‧第二電容
CON‧‧‧控制訊號源
CS‧‧‧控制訊號
D1‧‧‧第一二極體
D2‧‧‧第二二極體
D3‧‧‧第三二極體
D4‧‧‧第四二極體
D5‧‧‧第五二極體
D6‧‧‧第六二極體
GND‧‧‧接地端
OUT‧‧‧主輸出端
R1‧‧‧第一電阻
R2‧‧‧第二電阻
R3‧‧‧第三電阻
R4‧‧‧第四電阻
R5‧‧‧第五電阻
R6‧‧‧第六電阻
S‧‧‧開關元件
V1‧‧‧第一電壓
V2‧‧‧第二電壓
VR1‧‧‧第一參考電壓源
VR2‧‧‧第二參考電壓源

Claims (18)

  1. 一種驅動電路，用以驅動一開關元件，該驅動電路包含：一主輸出端，電性耦接該開關元件；一第一電壓產生電路，電性耦接該主輸出端，該第一電壓產生電路包含一第一比較器及一分壓電路，該分壓電路電性耦接該第一比較器，該第一電壓產生電路用以於一切換週期之開啟期間的預設時間區間內在該主輸出端產生一第一電壓；以及一第二電壓產生電路，電性耦接該主輸出端，該第二電壓產生電路用以於該切換週期之開啟期間的剩餘時間區間內在該主輸出端產生一第二電壓，該第二電壓高於該開關元件的一臨界電壓，其中該預設時間區間早於該剩餘時間區間，該第一電壓高於該第二電壓，以及其中該第一比較器具有一正輸入端、一負輸入端及一輸出端，該分壓電路電性耦接該第一比較器的正輸入端，該第一電壓產生電路更包含一第一參考電壓源，且該第一參考電壓源與一第一二極體串聯耦接於該第一比較器的負輸入端。
  2. 如申請專利範圍第1項所述之驅動電路，其中該分壓電路更包含一第一電阻及一第二電阻，且該第一電阻與該第二電阻串聯耦接於該第一比較器的正輸入端，而該第一電壓產生電路更包含一第二二極體，且該第 二二極體電性耦接該第一比較器的輸出端。
  3. 如申請專利範圍第1項所述之驅動電路，其中該第一電壓產生電路更包含一第一放電路徑，該第一放電路徑包含：一第三二極體；以及一第三電阻，與該第三二極體串聯耦接於該第一二極體與一接地端之間。
  4. 如申請專利範圍第1項所述之驅動電路，其中該第二電壓產生電路包含：一第二比較器，具有一正輸入端、一負輸入端以及一輸出端；一充電電路，電性耦接該第二比較器的正輸入端；以及一第二參考電壓源，電性耦接該第二比較器的負輸入端。
  5. 如申請專利範圍第4項所述之驅動電路，其中該充電電路更包含一第四電阻及一第一電容，該第四電阻的一端電性耦接該第二比較器的正輸入端，且該第一電容電性耦接於該第四電阻的該端與一接地端之間，而該第二電壓產生電路更包含一第四二極體，且該第四二極體電性耦接該第二比較器的輸出端。
  6. 如申請專利範圍第4項所述之驅動電路，其中該第二電壓產生電路更包含一第二放電路徑，該第二放電路徑包含：一第五二極體；以及一第五電阻，與該第五二極體串聯耦接於該第二比較器的正輸入端與一接地端之間。
  7. 如申請專利範圍第1項所述之驅動電路，更包含：一磁滯路徑，用以依據該第二電壓產生一拉低電壓，並輸出該拉低電壓至該第一電壓產生電路的該第一比較器的一負輸入端。
  8. 如申請專利範圍第4項所述之驅動電路，更包含：一磁滯路徑，電性耦接於該第二電壓產生電路的該第二比較器的輸出端與該第一電壓產生電路的該第一比較器的一負輸入端之間。
  9. 如申請專利範圍第8項所述之驅動電路，其中該磁滯路徑更包含一第六二極體、一第六電阻及一第二電容，該第二電容的第一端電性耦接該第一比較器的負輸入端，該第二電容的第二端電性耦接一接地端，且該第六電阻與該第六二極體串聯耦接於該第二電容的第一端與該第二比較器的輸出端之間。
  10. 如申請專利範圍第8項所述之驅動電路，其中該磁滯路徑更包含一第六二極體及一第六電阻，該第六電阻的第一端電性耦接該第一比較器的負輸入端，該第六電阻的第二端電性耦接一接地端，且該第六二極體電性耦接於該第六電阻的第一端與該第二比較器的輸出端之間。
  11. 如申請專利範圍第1項所述之驅動電路，其中該第二電壓產生電路包含一電流模式控制器。
  12. 如申請專利範圍第11項所述之驅動電路，其中該電流模式控制器包含一第一輸出端及一第二輸出端，該第一輸出端電性耦接該第一電壓產生電路，且該第二輸出端電性耦接該主輸出端。
  13. 如申請專利範圍第12項所述之驅動電路，其中該第一輸出端電性耦接一控制電阻及一控制電容。
  14. 如申請專利範圍第12項所述之驅動電路，其中該第一輸出端用以輸出一控制訊號至該第一電壓產生電路中的該分壓電路。
  15. 如申請專利範圍第12項所述之驅動電路，其中該第二輸出端用以輸出該第二電壓。
  16. 一種轉換器，包含：一氮基電晶體(nitride-based transistor)；以及一驅動電路，包含：一主輸入端，電性耦接該氮基電晶體的一閘極；一第一電壓產生電路，電性耦接該主輸出端，該第一電壓產生電路用以於一切換週期之一開啟期間的一預設時間區間內在該主輸出端產生一第一電壓；以及一第二電壓產生電路，電性耦接該主輸出端，該第二電壓產生電路用以於該切換週期之該開啟期間的一剩餘時間區間內在該主輸出端產生一第二電壓以開啟該氮基電晶體，其中該預設時間區間早於該剩餘時間區間，該第二電壓低於該第一電壓，以及其中該第一電壓產生電路更包括一第一比較器及一分壓電路，該第一比較器具有一正輸入端、一負輸入端及一輸出端，該分壓電路電性耦接該第一比較器的正輸入端，該第一電壓產生電路更包含一第一參考電壓源，且該第一參考電壓源與一第一二極體串聯耦接於該第一比較器的負輸入端。
  17. 一種驅動方法，用以驅動一氮基電晶體，驅動方法包含：提供一驅動電路，該驅動電路包含一第一電壓產生電 路及一第二電壓產生電路；以及藉由依序提供一第一電壓及一第二電壓予該氮基電晶體以開啟該氮基電晶體，其中該第一電壓是由該第一電壓產生電路於一預設時間區間內產生，該第二電壓是由該第二電壓產生電路於一剩餘時間區間內產生，該剩餘時間區間後於該預設時間區間，其中該第二電壓低於該第一電壓但高於該氮基電晶體的一臨界電壓，以及其中該第一電壓產生電路更包括一第一比較器及一分壓電路，該第一比較器具有一正輸入端、一負輸入端及一輸出端，該分壓電路電性耦接該第一比較器的正輸入端，該第一電壓產生電路更包含一第一參考電壓源，且該第一參考電壓源與一第一二極體串聯耦接於該第一比較器的負輸入端。
  18. 如申請專利範圍第17項所述之驅動方法，其中該氮基電晶體包含一增強型三族氮化物電晶體(enhanced mode III-nitride transistor)。
TW105106428A 2016-01-07 2016-03-03 驅動電路、轉換器及驅動方法 TWI614991B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/989,810 2016-01-07
US14/989,810 US9755628B2 (en) 2016-01-07 2016-01-07 Driving circuit, converter and driving method

Publications (2)

Publication Number Publication Date
TW201725858A TW201725858A (zh) 2017-07-16
TWI614991B true TWI614991B (zh) 2018-02-11

Family

ID=59276324

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105106428A TWI614991B (zh) 2016-01-07 2016-03-03 驅動電路、轉換器及驅動方法

Country Status (3)

Country Link
US (1) US9755628B2 (zh)
CN (1) CN106953512B (zh)
TW (1) TWI614991B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6592126B2 (ja) * 2018-02-09 2019-10-16 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． ビット線電源供給装置
US12431874B2 (en) 2022-06-28 2025-09-30 Efficient Power Conversion Corporation Integrated GaN-based logic level translator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863936B1 (en) * 2009-12-01 2011-01-04 Himax Imaging, Inc. Driving circuit with impedence calibration and pre-emphasis functionalities
TW201121239A (en) * 2009-12-01 2011-06-16 Himax Imaging Inc Driving circuit with impedence calibration and pre-emphasis functionalities
US20120049632A1 (en) * 2010-08-25 2012-03-01 Canon Kabushiki Kaisha Power supply device and recording apparatus including the device
US20140292395A1 (en) * 2013-04-01 2014-10-02 Transphorm Inc. Gate drivers for circuits based on semiconductor devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3381937B2 (ja) * 1992-05-22 2003-03-04 株式会社東芝 中間電位発生回路
US6087885A (en) * 1997-09-11 2000-07-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device allowing fast and stable transmission of signals
JP2000011649A (ja) * 1998-06-26 2000-01-14 Mitsubishi Electric Corp 半導体装置
TWI258261B (en) 2004-05-18 2006-07-11 Richtek Techohnology Corp JFET driving circuit applied to DC/DC converter and method thereof
CN1835652A (zh) 2005-03-14 2006-09-20 翰立光电股份有限公司 冷阴极平面荧光灯(ccffl)及其驱动方法
US7907116B2 (en) 2007-05-03 2011-03-15 Solomon Systech Limited Dual output voltage system with charge recycling
JP2010097344A (ja) * 2008-10-15 2010-04-30 Elpida Memory Inc 半導体装置
US20140021934A1 (en) * 2012-07-17 2014-01-23 Transphorm, Inc. Devices and components for power conversion circuits
CN104113312A (zh) * 2013-04-16 2014-10-22 富鼎先进电子股份有限公司 栅极电压产生电路
JP6228769B2 (ja) * 2013-07-11 2017-11-08 ローム株式会社 電源回路
CN104714176A (zh) * 2013-12-13 2015-06-17 致茂电子股份有限公司 降低涌浪电流的电源测试装置及其控制方法
JP2015177193A (ja) * 2014-03-12 2015-10-05 株式会社東芝 反転増幅回路
US9590494B1 (en) * 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
CN105141113B (zh) * 2015-08-13 2017-11-03 电子科技大学 一种用于igbt驱动芯片的驱动电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863936B1 (en) * 2009-12-01 2011-01-04 Himax Imaging, Inc. Driving circuit with impedence calibration and pre-emphasis functionalities
TW201121239A (en) * 2009-12-01 2011-06-16 Himax Imaging Inc Driving circuit with impedence calibration and pre-emphasis functionalities
US20120049632A1 (en) * 2010-08-25 2012-03-01 Canon Kabushiki Kaisha Power supply device and recording apparatus including the device
US20140292395A1 (en) * 2013-04-01 2014-10-02 Transphorm Inc. Gate drivers for circuits based on semiconductor devices

Also Published As

Publication number Publication date
US20170201246A1 (en) 2017-07-13
TW201725858A (zh) 2017-07-16
CN106953512A (zh) 2017-07-14
CN106953512B (zh) 2019-05-07
US9755628B2 (en) 2017-09-05

Similar Documents

Publication Publication Date Title
JP5945629B2 (ja) レベルシフト回路
CN110943722B (zh) 驱动电路
US20170149330A1 (en) Switching Circuit And Power Conversion Circuit
US20180019747A1 (en) Signal transmission circuit and driving device for switching element
WO2017071220A1 (zh) 直流高压电源、高位取能装置及其供电方法
CN107395000B (zh) 半导体器件
TWI664815B (zh) 脈衝驅動之功率場效電晶體
TW201621328A (zh) 電壓檢測電路
TWI614991B (zh) 驅動電路、轉換器及驅動方法
TWI522985B (zh) 電荷泵浦電路
CN110212897A (zh) 用于操作晶体管器件的方法和具有晶体管器件的电子电路
US9041437B2 (en) Switching device driving apparatus
CN105610425B (zh) 上电保护电路
JP2014150654A (ja) ゲート駆動回路
CN114172137B (zh) 用于静电放电保护的电路和方法
CN104935162A (zh) 驱动电路、集成电路装置以及电荷泵电路的控制方法
KR101066226B1 (ko) 부트스트랩 커패시터를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터
JP6939087B2 (ja) 集積回路装置
CN101483426B (zh) 输出驱动电路
CN103986314B (zh) 一种触发控制电路及llc驱动电路
US9379601B2 (en) Charge module, driving circuit, and operating method
CN111030662B (zh) 一种igbt栅极驱动电路
JP2017153095A (ja) 半導体回路及び半導体装置
JP6364758B2 (ja) 全波整流回路
JP6107698B2 (ja) スイッチング素子駆動装置