TWI614741B - 外部補償方法及其驅動積體電路 - Google Patents

Abstract

一種外部補償方法，用於一面板上的元件，該面板包含有複數個子畫素，該外部補償方法包含有在一第一期間內，透過一第一導線對該複數個子畫素之一第一子畫素中的一第一元件進行編程，並透過一第二導線對該第一元件進行感測；以及在一第二期間內，透過該第二導線對該複數個子畫素之一第二子畫素中的一第二元件進行編程，並透過該第一導線或一第三導線對該第二元件進行感測。

Description

外部補償方法及其驅動積體電路

本發明係指一種外部補償方法及其驅動積體電路（Driver Integrated Circuit，Driver IC），尤指一種用於面板之外部補償方法以及可對面板執行外部補償方法之驅動積體電路。

有機發光二極體（Organic Light-Emitting Diode，OLED）為發光二極體（Light-Emitting Diode，LED）的一種，其電致發光層是由有機化合物所構成，該有機化合物可因接收到電流而發光。有機發光二極體廣泛應用於電子裝置之顯示設備，例如電視螢幕、電腦顯示器、各類可攜式裝置例如行動電話、手持式遊戲主機及個人數位助理（Personal Digital Assistant，PDA）等。其中，主動矩陣式有機發光二極體（Active Matrix OLED，AMOLED）為目前有機發光二極體顯示器的主流，主動矩陣式有機發光二極體可由薄膜電晶體（Thin-Film Transistor，TFT）來進行驅動，並包含儲存電容用來維持畫素的狀態，以應用於大尺寸及高解析度的顯示器。

在一般有機發光二極體顯示器中，每一畫素單元皆包含有三個子畫素，其中每一子畫素包含有可產生三原色其中一者的有機發光二極體，用來組成欲顯示在該畫素單元上的顏色。子畫素可從一驅動積體電路（Driver Integrated Circuit，Driver IC）接收一電壓訊號。接著，薄膜電晶體可將電壓訊號轉換為一驅動電流，以驅動有機發光二極體發光。有機發光二極體發光之亮度則由其通過之驅動電流來決定。然而，在有機發光二極體顯示器中，不同子畫素中的薄膜電晶體可能存在元件參數誤差或不匹配的情況，導致電壓／電流轉換效能產生差異，此外，有機發光二極體之發光效率也可能存在誤差。當有機發光二極體顯示器經過一段長時間的運作之後，可能面臨電壓／電流轉換及發光效率的衰減。在此情形下，有機發光二極體顯示器上各個位置可能存在不同程度的衰減，使得有機發光二極體顯示器的畫面一致性降低。

為了改善有機發光二極體顯示器的畫面一致性，針對有機發光二極體及薄膜電晶體之參數的有效補償方法是必要的。外部補償是用於有機發光二極體顯示器之一種常見的補償方法。請參考第1圖，第1圖為進行常見外部補償方法的一面板100之示意圖。面板100包含有複數個子畫素，以矩陣形式配置。對每一行子畫素而言，一資料線（source line）將子畫素連接至一驅動積體電路（未繪示），使得顯示資料可透過資料線輸出至子畫素中的薄膜電晶體。同時，一感測線（sensing line）亦耦接於每一行子畫素及驅動積體電路之間。感測線可用來進行外部補償，其可將子畫素中薄膜電晶體或有機發光二極體之電氣特性傳送至驅動積體電路，使得驅動積體電路可根據接收到的電氣特性資料進行後續處理。在此情況下，每一行子畫素皆需要二條導線，用來與驅動積體電路進行溝通，使驅動積體電路存在大量的輸入輸出接腳，因而增加驅動積體電路的成本。若面板100包含有N行子畫素時，需要2N條導線來進行資料顯示及外部補償操作。舉例來說，一個full-HD高畫質有機發光二極體顯示器包含有1080行畫素，即1080×3行子畫素，因此，驅動積體電路需包含1080×6個用來連接導線之輸入輸出接腳（1080×3個用於資料線以及1080×3個用於感測線），如此大量的接腳會增加驅動積體電路的成本。有鑑於此，習知技術實有改進之必要。

因此，本發明之主要目的即在於提供一種用於面板之外部補償方法以及可對面板執行外部補償方法之驅動積體電路（Driver Integrated Circuit，Driver IC），以解決上述問題。

本發明揭露一種外部補償方法，用於一面板上的元件，該面板包含有複數個子畫素，該外部補償方法包含有在一第一期間內，透過一第一導線對該複數個子畫素之一第一子畫素中的一第一元件進行編程，並透過一第二導線對該第一元件進行感測；以及在一第二期間內，透過該第二導線對該複數個子畫素之一第二子畫素中的一第二元件進行編程，並透過該第一導線或一第三導線對該第二元件進行感測。

本發明另揭露一種用於一面板之驅動積體電路，用來對該面板執行外部補償，該驅動積體電路包含有複數條導線、一第一數位類比轉換器（Digital to Analog Converter，DAC）及一第一輸出緩衝器、一第二數位類比轉換器及一第二輸出緩衝器、一多工器及一類比數位轉換器（Analog to Digital Converter，ADC）。該第一數位類比轉換器及該第一輸出緩衝器耦接於該複數條導線中的一第一導線。該第二數位類比轉換器及該第二輸出緩衝器耦接於該複數條導線中的一第二導線。該類比數位轉換器透過該多工器耦接於該第一導線及該第二導線。

如上所述，若面板上包含N行子畫素時，需要2N條導線以用於資料顯示及外部補償操作。為了降低面板上的導線數量以及驅動積體電路（Driver Integrated Circuit，Driver IC）中相對應的接腳數量，位於不同行的子畫素可共用資料線（source line）及感測線（sensing line）。舉例來說，用於一子畫素之資料線可以是用於另一子畫素之感測線。

請參考第2圖，第2圖為本發明實施例一有機發光二極體（Organic Light-Emitting Diode，OLED）顯示器系統20之示意圖。如第2圖所示，有機發光二極體顯示器系統20包含有一面板200及一驅動積體電路210。面板200包含有複數個子畫素，以矩陣形式配置，面板200可透過複數條導線耦接至驅動積體電路210。為方便說明，第2圖中僅繪示4個子畫素P1～P4及5條導線L1～L5，但本領域具通常知識者應當了解，面板200可能包含數百或數千行子畫素及導線。

如第2圖所示，每一子畫素具有2個接觸點，用以透過二條導線連接至驅動積體電路210。舉例來說，子畫素P1係透過導線L1及L2連接於驅動積體電路210，子畫素P2係透過導線L2及L3連接於驅動積體電路210，並依此類推。透過這樣的方式，每一條導線可由二相鄰子畫素共用。舉例來說，導線L2可由子畫素P1及P2共用，導線L3可由子畫素P2及P3共用，並依此類推。由於導線的共用，相較於第1圖中面板100的導線數量，面板200所需的導線數量可大幅降低。在此例中，若面板200上包含N行子畫素時，只需要N+1條導線即足以實現有機發光二極體顯示器系統20中的資料顯示及外部補償操作，同時，驅動積體電路210之接腳數量亦可大幅降低。

在一顯示模式中，面板200可根據來自於驅動積體電路210的資料來顯示影像，此資料可透過每一行導線傳送至每一行子畫素以進行顯示。舉例來說，子畫素P1可從導線L1接收資料，子畫素P2可從導線L2接收資料，並依此類推。在一補償模式中，驅動積體電路210可對面板200上的元件執行外部補償，此時驅動積體電路210可透過一導線對一子畫素中的元件進行編程，並透過另一導線對該元件進行感測。舉例來說，驅動積體電路210可透過導線L1對子畫素P1中的元件進行編程，並透過導線L2對子畫素P1中的該元件進行感測；驅動積體電路210可透過導線L2對子畫素P2中的元件進行編程，並透過導線L3對子畫素P2中的該元件進行感測。

更明確來說，如第2圖所示，對子畫素P1而言，由導線L1出發並朝向子畫素P1之一接觸點的箭頭表示導線L1可作為一資料線，用來以一特定電壓訊號對子畫素P1中的元件進行編程；由子畫素P1之另一接觸點出發並朝向導線L2的箭頭表示導線L2可作為一感測線，用來接收子畫素P1中的該元件的電氣特性。對子畫素P2而言，由導線L2出發並朝向子畫素P2之一接觸點的箭頭表示導線L2可作為一資料線，用來以一特定電壓訊號對子畫素P2中的元件進行編程；由子畫素P2之另一接觸點出發並朝向導線L3的箭頭表示導線L3可作為一感測線，用來接收子畫素P2中的該元件的電氣特性。依此類推，根據第2圖所示之箭頭方向，本領域具通常知識者應可了解面板200上每一子畫素之編程及感測操作方式。

在此例中，除了第一行及最後一行導線以外的每一條導線皆可交替作為資料線及感測線。因此，整個面板200的編程及感測操作可在二段期間內完成。在第一期間內，驅動積體電路210可透過導線L1對子畫素P1中的元件進行編程，並透過導線L2對子畫素P1中的元件進行感測。因此，對子畫素P1而言，導線L1之編程操作以及導線L2之感測操作可在同一時間執行。同理，驅動積體電路210可在第一期間內，透過導線L3對子畫素P3中的元件進行編程，同時透過導線L4對子畫素P3中的元件進行感測。在第二期間內，驅動積體電路210可透過導線L2對子畫素P2中的元件進行編程，並透過導線L3對子畫素P2中的元件進行感測。因此，對子畫素P2而言，導線L2之編程操作以及導線L3之感測操作可在同一時間執行。同理，驅動積體電路210可在第二期間內，透過導線L4對子畫素P4中的元件進行編程，同時透過導線L5對子畫素P4中的元件進行感測。如第2圖所示，實線箭頭代表在第一期間內執行之編程或感測操作，而虛線箭頭代表在第二期間內執行之編程或感測操作。

在此情況下，面板200上的子畫素可區分為二組子畫素。位於第一組子畫素之元件係在第一期間內進行編程及感測，位於第二組子畫素之元件係在第二期間內進行編程及感測。在此例中，第一組子畫素包含有位於奇數行的子畫素，即子畫素P1、P3、...等，第二組子畫素包含有位於偶數行的子畫素，即子畫素P2、P4、...等。

值得注意的是，上述關於編程及感測操作的配置方式僅為本發明眾多實施例當中的一種。舉例來說，在另一實施例中，位於偶數行的子畫素可在第一期間內進行編程及感測，而位於奇數行的子畫素則在第二期間內進行編程及感測。為了進一步降低驅動積體電路之接腳數量，可在驅動積體電路之輸入輸出接腳與對應於二行子畫素之二條導線之間設置一多工器（Multiplexer）。在此情況下，驅動積體電路之輸入輸出接腳可透過多工器，選擇性地與此二條導線進行溝通，此時整個面板的編程及感測操作需要更多時間來完成，如四段期間。如此一來，驅動積體電路之接腳數量可再減少一半，使得本發明藉由導線共用來實現之外部補償方法得以應用在小尺寸顯示系統，如智慧型手機之觸控螢幕。

另外需注意的是，第一期間及第二期間的長度皆可任意設定，換句話說，每一次的編程及感測操作可在任意時間長度之內執行。執行編程及感測之時間長度可根據系統需求預先設定，其可相同或不同於一畫素資料顯示的期間。

請參考第3圖，第3圖為本發明實施例另一有機發光二極體顯示器系統30之示意圖。如第3圖所示，有機發光二極體顯示器系統30包含有一面板300及一驅動積體電路310。面板300包含有複數個子畫素，以矩陣形式配置，面板300可透過複數條導線耦接至驅動積體電路310。為方便說明，第3圖中僅繪示4個子畫素P1’～P4’及4條導線L1’～L4’，但本領域具通常知識者應當了解，面板300可能包含數百或數千行子畫素及導線。面板300上的子畫素配置方式相似於面板200之配置，但兩者導線共用的方式並不相同。

在補償模式中，驅動積體電路310可透過導線L1’對子畫素P1’中的元件進行編程，並透過導線L2’對子畫素P1’中的該元件進行感測。在另一期間內，驅動積體電路310可透過導線L2’對子畫素P2’中的元件進行編程，並透過導線L1’對子畫素P2’中的該元件進行感測。透過這樣的方式，每二相鄰子畫素皆可共用二條相同導線。由於導線的共用，相較於第1圖中面板100的導線數量，面板300所需的導線數量可大幅降低。在此例中，若面板300上包含N行子畫素且N為偶數時，只需要N條導線即足以實現有機發光二極體顯示器系統30中的資料顯示及外部補償操作，同時，驅動積體電路310之接腳數量亦可大幅降低。

更明確來說，如第3圖所示，對子畫素P1’而言，由導線L1’出發並朝向子畫素P1’之一接觸點的箭頭表示導線L1’可作為一資料線，用來以一特定電壓訊號對子畫素P1’中的元件進行編程；由子畫素P1’之另一接觸點出發並朝向導線L2’的箭頭表示導線L2’可作為一感測線，用來接收子畫素P1’中的該元件的電氣特性。對子畫素P2’而言，由導線L2’出發並朝向子畫素P2’之一接觸點的箭頭表示導線L2’可作為一資料線，用來以一特定電壓訊號對子畫素P2’中的元件進行編程；由子畫素P2’之另一接觸點出發並朝向導線L1’的箭頭表示導線L1’可作為一感測線，用來接收子畫素P2’中的該元件的電氣特性。依此類推，根據第3圖所示之箭頭方向，本領域具通常知識者應可了解面板300上每一子畫素之編程及感測操作方式。

同樣地，每一條導線皆可交替作為資料線及感測線，而整個面板300的編程及感測操作可在二段期間內完成。如第3圖所示，實線箭頭代表在第一期間內執行之編程或感測操作，而虛線箭頭代表在第二期間內執行之編程或感測操作。本領域具通常知識者可根據上述段落及第3圖之說明，了解面板300之詳細編程及感測操作方式，於此不贅述。

為實現上述編程及感測方法，本發明之驅動積體電路（例如驅動積體電路210或310）可透過以下方式實現。請參考第4圖，第4圖為本發明實施例一有機發光二極體顯示器系統40及其驅動積體電路之電路結構示意圖。有機發光二極體顯示器系統40包含有一面板400及一驅動積體電路410，其中，驅動積體電路410之詳細電路結構繪示於第4圖。如第4圖所示，驅動積體電路410包含有複數條導線，耦接於面板上相對應之導線及子畫素。驅動積體電路410另包含複數個數位類比轉換器（Digital to Analog Converter，DAC）及輸出緩衝器，用來對面板上子畫素中的元件進行編程，同時包含複數個類比數位轉換器（Analog to Digital Converter，ADC）及多工器，用來對面板上子畫素中的元件進行感測。這些電路元件皆可透過開關器耦接至導線。為方便說明，第4圖中僅繪示4條導線DL1～DL4及其相對應之4個數位類比轉換器DAC1～DAC4、4個輸出緩衝器B1～B4、2個類比數位轉換器ADC1～ADC2、2個多工器MUX1～MUX2及8個開關器SW1～SW8，但本領域具通常知識者應當了解，驅動積體電路410可能包含數百或數千條導線及其相對應的電路元件。

詳細來說，為描述驅動積體電路410之電路結構，以下說明以導線DL1～DL2及其相對應的電路元件為例。數位類比轉換器DAC1及輸出緩衝器B1耦接於導線DL1，數位類比轉換器DAC2及輸出緩衝器B2耦接於導線DL2，類比數位轉換器ADC1透過多工器MUX1耦接於導線DL1及DL2。此外，開關器SW1耦接於導線DL1及輸出緩衝器B1之間，開關器SW2耦接於導線DL1及多工器MUX1之間，開關器SW3耦接於導線DL2及多工器MUX1之間，開關器SW4耦接於導線DL2及輸出緩衝器B2之間。

在顯示模式中，驅動積體電路410可發送顯示資料至面板400，以進行影像顯示。因此，開關器SW1及SW4會導通，使經由數位類比轉換器DAC1～DAC2及輸出緩衝器B1～B2傳送的顯示資料通過，此時開關器SW2及SW3則斷開。

在補償模式中，驅動積體電路410對面板400執行外部補償。此時，數位類比轉換器DAC1～DAC2及輸出緩衝器B1～B2可輸出電壓訊號，以對面板400上的元件進行編程。類比數位轉換器ADC1可對該元件進行感測，以從面板400接收該元件的電氣特性。開關器SW1～SW4及多工器MUX1則控制驅動積體電路410選擇性地執行面板400上元件之編程或感測。假設面板400之導線配置方式相似於面板300之配置，在第一期間內，開關器SW1～SW4及多工器MUX1可控制驅動積體電路410透過導線DL1（如第3圖所示之導線L1’）對面板400上一第一子畫素之一第一元件（如第3圖所示面板300上的子畫素P1’中的元件）進行編程，並透過導線DL2（如第3圖所示之導線L2’）對該第一元件進行感測。接著，在第二期間內，開關器SW1～SW4及多工器MUX1可控制驅動積體電路410透過導線DL2（如第3圖所示之導線L2’）對面板400上一第二子畫素之一第二元件（如第3圖所示面板300上的子畫素P2’中的元件）進行編程，並透過導線DL1（如第3圖所示之導線L1’）對該第二元件進行感測。值得注意的是，第4圖中電路元件之配置方式亦可用於第2圖之面板200上的元件及子畫素配置，並依照相似的方式執行編程及感測操作。在此情況下，第二元件可透過導線DL2進行編程並透過導線DL3（如第2圖所示之導線L3）進行感測。

第5圖繪示第4圖之開關器SW1～SW4的波形。假定控制訊號位於較高準位時可控制開關器導通，位於較低準位時可控制開關器斷開。在第一期間內，開關器SW1及SW3導通且開關器SW2及SW4斷開。因此，耦接於輸出緩衝器B1之導線DL1可作為資料線，使數位類比轉換器DAC1及輸出緩衝器B1對面板400上子畫素中的元件進行編程；耦接於多工器MUX1之導線DL2可作為感測線，使類比數位轉換器ADC1接收該元件之電氣特性。在第二期間內，開關器SW2及SW4導通且開關器SW1及SW3斷開。因此，耦接於多工器MUX1之導線DL1可作為感測線，使類比數位轉換器ADC1接收面板400上子畫素中的元件之電氣特性；耦接於輸出緩衝器B2之導線DL2可作為資料線，使數位類比轉換器DAC2及輸出緩衝器B2對該元件進行編程。

值得注意的是，開關器SW1～SW4之運作方式可類推至開關器SW5～SW8以及驅動積體電路410中其它開關器。在此情況下，驅動積體電路410中的導線可區分為二組導線，第一組導線中的每一導線皆與第二組導線中的一導線相鄰。在第一期間內，第一組導線（即位於奇數行的導線，如DL1及DL3）可作為資料線，用來對第一組子畫素（位於奇數行的子畫素）中的元件進行編程，第二組導線（即位於偶數行的導線，如DL2及DL4）可作為感測線，用來對第一組子畫素中的元件進行感測。在第二期間內，第一組導線可作為感測線，用來對第二組子畫素（位於偶數行的子畫素）中的元件進行感測，第二組導線可作為資料線，用來對第二組子畫素中的元件進行編程。如此一來，整個面板的編程及感測操作可在二段期間內完成。

另外需注意的是，在本發明中，驅動積體電路可對數位資料進行處理，並透過數位類比轉換器轉換為類比資料之後再加以輸出，同時，來自於面板之感測資料透過類比數位轉換器轉換之後，可由驅動積體電路接收。因此，數位類比轉換器及類比數位轉換器皆是驅動積體電路中必要的元件。然而，第4圖中驅動積體電路410之電路結構僅為本發明眾多實施方式當中之一種。舉例來說，在另一實施例中，輸出緩衝器可整合於相對應之數位類比轉換器。在又一實施例中，開關器SW2及SW3可整合於多工器MUX1，且開關器SW6及SW7可整合於多工器MUX2。此外，開關器可透過任何方式來實現，例如單一電晶體或傳輸閘（transmission gate），但不限於此。

針對面板上子畫素的外部補償，欲進行感測之元件可以是有機發光二極體或薄膜電晶體（Thin-Film Transistor，TFT）。驅動積體電路可根據這些元件的感測結果，在產生顯示資料時對有機發光二極體以及薄膜電晶體的參數進行補償。請參考第6A～6D圖，第6A～6D圖為第2圖中子畫素之詳細編程及感測操作之示意圖。第6A～6D圖繪示子畫素P1～P3及其對應的導線L1～L4，導線L1～L4耦接於一驅動積體電路（未繪示）。每一子畫素P1～P3包含有一有機發光二極體LED1、一驅動薄膜電晶體T1、一電容以及數個功用如同開關器之控制薄膜電晶體。子畫素P1～P3具有P型結構，其中，驅動薄膜電晶體T1為P型金氧半場效電晶體（P-type Metal-Oxide Semiconductor Field-Effect Transistor，PMOSFET）。

如第6A圖所示，驅動積體電路透過導線L1及L3以一極低的電壓對子畫素P1及P3進行編程，以透過導線L2及L4對有機發光二極體LED1進行感測。在此例中，感測操作係在子畫素P1及P3中的有機發光二極體LED1上進行。詳細來說，在補償模式中，控制訊號Scan[N]及FB[N]開啟對應的控制薄膜電晶體，控制訊號EM[N]關閉對應的控制薄膜電晶體。因此，從導線L1及L3輸入之極低電壓傳送至驅動薄膜電晶體T1之閘極，以開啟驅動薄膜電晶體T1並使驅動薄膜電晶體T1操作在線性區（linear region），此時驅動薄膜電晶體T1可視為完全導通的開關器。在此情況下，從導線L2及L4輸入之感測訊號可通過驅動薄膜電晶體T1進入子畫素P1及P3中的有機發光二極體LED1，以取得有機發光二極體LED1之電氣特性。舉例來說，驅動積體電路可在感測線L2上產生一電壓訊號，以感測通過有機發光二極體LED1的電流，或者在感測線L2上產生一電流訊號，以感測有機發光二極體LED1之電壓。

值得注意的是，上述感測操作會在感測線（如導線L2及L4）上產生較高電壓，此較高電壓會關閉相鄰於欲感測子畫素之子畫素（如子畫素P2）中的驅動薄膜電晶體。除此之外，在非感測子畫素中，驅動薄膜電晶體之閘極和電容可隔離感測線上的感測訊號，因而不會干擾欲感測子畫素中的感測操作。舉例來說，在第6A圖之子畫素P2中，感測訊號傳送至驅動薄膜電晶體T1之閘極和電容，並不會影響感測結果，且驅動薄膜電晶體T1接收到較高電壓而關閉，使得從導線L3輸入之編程訊號不會進入子畫素P2中的有機發光二極體LED1。如第6A～6D圖所示，標記在薄膜電晶體上的『叉號』代表該薄膜電晶體斷開或關閉。因此，子畫素P2可隔離子畫素P1及P3中的編程及感測操作，可避免不同子畫素之運作互相干擾。

在本發明之一範例實施例中，電源電壓VDD為8V而接地電壓VSS為0V。從導線L1及L3輸入之編程訊號為一極低的電壓，如0V，使得子畫素P1及P3中的驅動薄膜電晶體操作在線性區。導線L2及L4上感測訊號的電壓等於6V。在此例中，編程及感測操作係針對位於奇數行的子畫素中的有機發光二極體LED1。

如第6B圖所示，驅動積體電路透過導線L1及L3以一相對低的電壓對子畫素P1及P3進行編程，以透過導線L2及L4對驅動薄膜電晶體T1進行感測。在此例中，感測操作係在子畫素P1及P3中的驅動薄膜電晶體T1上進行。詳細來說，在補償模式中，控制訊號Scan[N]及FB[N]開啟對應的控制薄膜電晶體，控制訊號EM[N]關閉對應的控制薄膜電晶體。因此，從導線L1及L3輸入之相對低電壓傳送至驅動薄膜電晶體T1之閘極，以開啟驅動薄膜電晶體T1並使驅動薄膜電晶體T1操作在飽和區（saturation region）。在此情況下，從導線L2及L4輸入之感測訊號可通過驅動薄膜電晶體T1進入子畫素P1及P3中的有機發光二極體LED1，而感測電壓及電流會遵循操作在飽和區的金氧半場效電晶體之電流／電壓特性。因此，驅動積體電路可同時取得驅動薄膜電晶體T1及有機發光二極體LED1之電氣特性。藉由減去有機發光二極體LED1的部分（其可在第6A圖之實施例中取得），驅動積體電路可取得驅動薄膜電晶體T1之電氣特性。

同樣地，在第6B圖所示之子畫素P2中，具有較高電壓的感測訊號傳送至驅動薄膜電晶體T1之閘極和電容，其不會影響感測結果，且驅動薄膜電晶體T1接收到較高電壓而關閉，使得從導線L3輸入之編程訊號不會進入子畫素P2中的有機發光二極體LED1。因此，子畫素P2可隔離子畫素P1及P3中的編程及感測操作，可避免不同子畫素之運作互相干擾。

在本發明之一範例實施例中，電源電壓VDD為8V而接地電壓VSS為0V。從導線L1及L3輸入之編程訊號為一相對低的電壓，如4V，使得子畫素P1及P3中的驅動薄膜電晶體操作在飽和區。導線L2及L4上感測訊號的電壓等於6V。在此例中，編程及感測操作係針對位於奇數行的子畫素中的驅動薄膜電晶體T1及有機發光二極體LED1，減去有機發光二極體LED1的部分之後即可取得驅動薄膜電晶體T1之相關資訊。

如第6C圖所示，驅動積體電路透過導線L2以一極低的電壓對子畫素P2進行編程，以透過導線L3對有機發光二極體LED1進行感測。在此例中，感測操作係在子畫素P2中的有機發光二極體LED1上進行。更明確來說，編程及感測操作係針對位於偶數行的子畫素中的有機發光二極體LED1。相較於第6A圖之實施例而言，在第6C圖之實施例中導線扮演不同角色，亦即，位於奇數行的導線（如L1、L3、...等）可作為感測線，用來接收位於偶數行的子畫素中的有機發光二極體LED1之電氣特性，位於偶數行的導線（如L2、L4、...等）可作為資料線，用來對位於偶數行的子畫素進行編程。根據第6C圖的內容及上述說明，本領域具通常知識者應可推知位於偶數行的子畫素中的有機發光二極體LED1之詳細編程及感測操作方式，在此不贅述。

如第6D圖所示，驅動積體電路透過導線L2以一相對低的電壓對子畫素P2進行編程，以透過導線L3對驅動薄膜電晶體T1進行感測。在此例中，感測操作係在子畫素P2中的驅動薄膜電晶體T1上進行。更明確來說，編程及感測操作係針對位於偶數行的子畫素中的驅動薄膜電晶體T1。相較於第6B圖之實施例而言，在第6D圖之實施例中導線扮演不同角色，亦即，位於奇數行的導線（如L1、L3、...等）可作為感測線，用來接收位於偶數行的子畫素中的驅動薄膜電晶體T1之電氣特性，位於偶數行的導線（如L2、L4、...等）可作為資料線，用來對位於偶數行的子畫素進行編程。根據第6D圖的內容及上述說明，本領域具通常知識者應可推知位於偶數行的子畫素中的驅動薄膜電晶體T1之詳細編程及感測操作方式，在此不贅述。

值得注意的是，本發明之編程及感測操作亦適用於具有N型結構的子畫素，詳述如下。

請參考第7A～7D圖，第7A～7D圖為第2圖中子畫素之詳細編程及感測操作之示意圖。第7A～7D圖繪示子畫素P1～P3及其對應的導線L1～L4，導線L1～L4耦接於一驅動積體電路（未繪示）。每一子畫素P1～P3包含有一有機發光二極體LED2、一驅動薄膜電晶體T2、一電容以及數個功用如同開關器之控制薄膜電晶體。子畫素P1～P3具有N型結構，其中，驅動薄膜電晶體T2為N型金氧半場效電晶體（N-type Metal-Oxide Semiconductor Field-Effect Transistor，NMOSFET）。

如第7A圖所示，驅動積體電路透過導線L1及L3以一相對低的電壓對子畫素P1及P3進行編程，以透過導線L2及L4對有機發光二極體LED2進行感測。在此例中，感測操作係在子畫素P1及P3中的有機發光二極體LED2上進行。詳細來說，在補償模式中，控制訊號Scan[N]及FB_O[N]開啟對應的控制薄膜電晶體，控制訊號FB_E[N]關閉對應的控制薄膜電晶體。因此，從導線L1及L3輸入之相對低電壓傳送至驅動薄膜電晶體T2之閘極，以關閉驅動薄膜電晶體T2並使驅動薄膜電晶體T2操作在截止區（cut-off region），此時驅動薄膜電晶體T2可視為完全斷開的開關器。在此情況下，從導線L2及L4輸入之感測訊號可進入子畫素P1及P3中的有機發光二極體LED2，而不會受到驅動薄膜電晶體T2的干擾，進而取得有機發光二極體LED2之電氣特性。

值得注意的是，上述感測操作會在感測線（如導線L2及L4）上產生較高電壓，此較高電壓會開啟相鄰於欲感測子畫素之子畫素（如子畫素P2）中的驅動薄膜電晶體。然而，控制訊號FB_E[N]可關閉其對應的控制薄膜電晶體，以避免編程訊號進入非感測子畫素。除此之外，在非感測子畫素中，驅動薄膜電晶體之閘極和電容可隔離感測線上的感測訊號，因而不會干擾欲感測子畫素中的感測操作。舉例來說，在第7A圖之子畫素P2中，感測訊號傳送至驅動薄膜電晶體T2之閘極和電容，並不會影響感測結果，且子畫素P2中最右側的控制薄膜電晶體受控於控制訊號FB_E[N]而關閉，使得從導線L3輸入之編程訊號不會進入子畫素P2中的有機發光二極體LED2。同樣地，如第7A～7D圖所示，標記在薄膜電晶體上的『叉號』代表該薄膜電晶體斷開或關閉。因此，子畫素P2可隔離子畫素P1及P3中的編程及感測操作，可避免不同子畫素之運作互相干擾。

在本發明之一範例實施例中，電源電壓VDD為8V而接地電壓VSS為0V。從導線L1及L3輸入之編程訊號為一相對低的電壓，如3V，其關閉子畫素P1及P3中的驅動薄膜電晶體。導線L2及L4上感測訊號的電壓等於5V。在此例中，編程及感測操作係針對位於奇數行的子畫素中的有機發光二極體LED2。

如第7B圖所示，驅動積體電路透過導線L1及L3以一相對高的電壓對子畫素P1及P3進行編程，以透過導線L2及L4對驅動薄膜電晶體T2進行感測。在此例中，感測操作係在子畫素P1及P3中的驅動薄膜電晶體T2上進行。詳細來說，在補償模式中，控制訊號Scan[N]及FB_O[N]開啟對應的控制薄膜電晶體，控制訊號FB_E[N]關閉對應的控制薄膜電晶體。因此，從導線L1及L3輸入之相對高電壓傳送至驅動薄膜電晶體T2之閘極，以開啟驅動薄膜電晶體T2並使驅動薄膜電晶體T2操作在飽和區。在此情況下，從導線L2及L4輸入之感測訊號可進入子畫素P1及P3中的驅動薄膜電晶體T2，而感測電壓及電流會遵循操作在飽和區的金氧半場效電晶體之電流／電壓特性。因此，驅動積體電路可取得驅動薄膜電晶體T2之電氣特性。

值得注意的是，上述感測操作會在感測線（如導線L2及L4）上產生較低電壓，此較低電壓會關閉相鄰於欲感測子畫素之子畫素（如子畫素P2）中的驅動薄膜電晶體。除此之外，在非感測子畫素中，驅動薄膜電晶體之閘極和電容可隔離感測線上的感測訊號，因而不會干擾欲感測子畫素中的感測操作。舉例來說，在第7B圖之子畫素P2中，具有較低電壓的感測訊號傳送至驅動薄膜電晶體T2之閘極和電容，並不會影響感測結果，且驅動薄膜電晶體T2接收到較低電壓而關閉，受控於控制訊號FB_E[N]之控制薄膜電晶體亦關閉，使得從導線L3輸入之編程訊號不會進入子畫素P2。因此，子畫素P2可隔離子畫素P1及P3中的編程及感測操作，可避免不同子畫素之運作互相干擾。

在本發明之一範例實施例中，電源電壓VDD為8V而接地電壓VSS為0V。從導線L1及L3輸入之編程訊號為一相對高的電壓，如5V，使得子畫素P1及P3中的驅動薄膜電晶體操作在飽和區。導線L2及L4上感測訊號的電壓等於3V。在此例中，編程及感測操作係針對位於奇數行的子畫素中的驅動薄膜電晶體T2。

如第7C圖所示，驅動積體電路透過導線L2以一相對低的電壓對子畫素P2進行編程，以透過導線L3對有機發光二極體LED2進行感測。在此例中，感測操作係在子畫素P2中的有機發光二極體LED2上進行。更明確來說，編程及感測操作係針對位於偶數行的子畫素中的有機發光二極體LED2。相較於第7A圖之實施例而言，在第7C圖之實施例中導線扮演不同角色，亦即，位於奇數行的導線（如L1、L3、...等）可作為感測線，用來接收位於偶數行的子畫素中的有機發光二極體LED2之電氣特性，位於偶數行的導線（如L2、L4、...等）可作為資料線，用來對位於偶數行的子畫素進行編程。根據第7C圖的內容及上述說明，本領域具通常知識者應可推知位於偶數行的子畫素中的有機發光二極體LED2之詳細編程及感測操作方式，在此不贅述。

如第7D圖所示，驅動積體電路透過導線L2以一相對高的電壓對子畫素P2進行編程，以透過導線L3對驅動薄膜電晶體T2進行感測。在此例中，感測操作係在子畫素P2中的驅動薄膜電晶體T2上進行。更明確來說，編程及感測操作係針對位於偶數行的子畫素中的驅動薄膜電晶體T2。相較於第7B圖之實施例而言，在第7D圖之實施例中導線扮演不同角色，亦即，位於奇數行的導線（如L1、L3、...等）可作為感測線，用來接收位於偶數行的子畫素中的驅動薄膜電晶體T2之電氣特性，位於偶數行的導線（如L2、L4、...等）可作為資料線，用來對位於偶數行的子畫素進行編程。根據第7D圖的內容及上述說明，本領域具通常知識者應可推知位於偶數行的子畫素中的驅動薄膜電晶體T2之詳細編程及感測操作方式，在此不贅述。

上述關於有機發光二極體顯示器系統之編程及感測操作可歸納為一外部補償流程80，如第8圖所示。外部補償流程80可在驅動積體電路中執行，其包含以下步驟：

步驟800： 開始。

步驟802： 在一第一期間內，透過一第一導線對複數個子畫素之一第一子畫素中的一第一元件進行編程，並透過一第二導線對該第一元件進行感測。

步驟804： 在一第二期間內，透過第二導線對複數個子畫素之一第二子畫素中的一第二元件進行編程，並透過第一導線或一第三導線對該第二元件進行感測。

步驟806： 結束。

外部補償流程80之詳細操作及變化方式可參考上述說明，於此不贅述。

綜上所述，本發明提供了一種用於面板之外部補償方法以及可對面板執行外部補償方法之驅動積體電路。根據外部補償方法，每一行導線可作為資料線或感測線，由相鄰子畫素共用。位於奇數行子畫素的元件以及位於偶數行子畫素的元件交替地進行編程及感測操作。換句話說，位於奇數行子畫素的元件可在第一期間內進行編程及感測，而位於偶數行子畫素的元件可在第二期間內進行編程及感測。在驅動積體電路中，類比數位轉換器可由二相鄰導線共用，可降低驅動積體電路中的類比數位轉換器數量，進而降低驅動積體電路之成本。除此之外，本發明之外部補償方法可用於任何結構之子畫素，如P型結構或N型結構。透過本發明之外部補償方法，若面板上包含N行子畫素時，只需要N或N+1條導線即足以實現資料顯示及外部補償操作，同時，驅動積體電路之接腳數量亦可大幅降低。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

<TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 100 </td><td> 面板 </td></tr><tr><td> 20 </td><td> 有機發光二極體顯示器系統 </td></tr><tr><td> 200 </td><td> 面板 </td></tr><tr><td> 210 </td><td> 驅動積體電路 </td></tr><tr><td> L1～L5 </td><td> 導線 </td></tr><tr><td> P1～P4 </td><td> 子畫素 </td></tr><tr><td> 30 </td><td> 有機發光二極體顯示器系統 </td></tr><tr><td> 300 </td><td> 面板 </td></tr><tr><td> 310 </td><td> 驅動積體電路 </td></tr><tr><td> L1’～L4’ </td><td> 導線 </td></tr><tr><td> P1’～P4’ </td><td> 子畫素 </td></tr><tr><td> 40 </td><td> 有機發光二極體顯示器系統 </td></tr><tr><td> 400 </td><td> 面板 </td></tr><tr><td> 410 </td><td> 驅動積體電路 </td></tr><tr><td> DL1～DL4 </td><td> 導線 </td></tr><tr><td> B1～B4 </td><td> 輸出緩衝器 </td></tr><tr><td> DAC1～DAC4 </td><td> 數位類比轉換器 </td></tr><tr><td> ADC1～ADC2 </td><td> 類比數位轉換器 </td></tr><tr><td> MUX1～MUX2 </td><td> 多工器 </td></tr><tr><td> SW1～SW8 </td><td> 開關器 </td></tr><tr><td> LED1、LED2 </td><td> 有機發光二極體 </td></tr><tr><td> T1、T2 </td><td> 驅動薄膜電晶體 </td></tr><tr><td> Scan[N]、EM[N]、FB[N]、FB_O[N]、FB_E[N] </td><td> 控制訊號 </td></tr><tr><td> VDD </td><td> 電源電壓 </td></tr><tr><td> VSS </td><td> 接地電壓 </td></tr><tr><td> 80 </td><td> 外部補償流程 </td></tr><tr><td> 800～806 </td><td> 步驟 </td></tr></TBODY></TABLE>

第1圖為進行常見外部補償方法的一面板之示意圖。 第2圖為本發明實施例一有機發光二極體顯示器系統之示意圖。 第3圖為本發明實施例另一有機發光二極體顯示器系統之示意圖。 第4圖為本發明實施例一有機發光二極體顯示器系統及其驅動積體電路之電路結構示意圖。 第5圖為第4圖之開關器的波形圖。 第6A～6D圖為第2圖中子畫素之詳細編程及感測操作之示意圖。 第7A～7D圖為第2圖中子畫素之詳細編程及感測操作之示意圖。 第8圖為本發明實施例一外部補償流程之示意圖。

<TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 80 </td><td> 外部補償流程 </td></tr><tr><td> 800～806 </td><td> 步驟 </td></tr></TBODY></TABLE>

Claims (10)

1. 一種外部補償方法，用於一面板上的元件，該面板包含有複數個子畫素，該外部補償方法包含有：在一第一期間內，透過一第一導線對該複數個子畫素之一第一子畫素中的一第一元件進行編程，並透過一第二導線對該第一元件進行感測；以及在一第二期間內，透過該第二導線對該複數個子畫素之一第二子畫素中的一第二元件進行編程，並透過該第一導線或一第三導線對該第二元件進行感測。
2. 如請求項1所述之外部補償方法，其中該第二子畫素與該第一子畫素相鄰。
3. 如請求項1所述之外部補償方法，其中該第一元件及該第二元件是該面板中的一有機發光二極體(Organic Light-Emitting Diode，OLED)或一薄膜電晶體(Thin-Film Transistor，TFT)。
4. 如請求項1所述之外部補償方法，其中該複數個子畫素被區分為一第一組子畫素及一第二組子畫素，位於該第一組子畫素之該元件係在該第一期間內進行編程及感測，且位於該第二組子畫素之該元件係在該第二期間內進行編程及感測。
5. 如請求項4所述之外部補償方法，其中該第一組子畫素包含有該複數個子畫素中位於奇數行的子畫素，該第二組子畫素包含有該複數個子畫素中位於偶數行的子畫素。
6. 一種用於一面板之驅動積體電路(Driver Integrated Circuit，Driver IC)，用來對該面板執行外部補償，該驅動積體電路包含有：複數條導線；一第一數位類比轉換器(Digital to Analog Converter，DAC)及一第一輸出緩衝器，耦接於該複數條導線中的一第一導線；一第二數位類比轉換器及一第二輸出緩衝器，耦接於該複數條導線中的一第二導線；一多工器；一類比數位轉換器(Analog to Digital Converter，ADC)，透過該多工器耦接於該第一導線及該第二導線；一第一開關器，耦接於該第一導線及該第一輸出緩衝器之間；一第二開關器，耦接於該第一導線及該多工器之間；一第三開關器，耦接於該第二導線及該多工器之間；以及一第四開關器，耦接於該第二導線及該第二輸出緩衝器之間。
7. 如請求項6所述之驅動積體電路，其中，該第一開關器、該第二開關器、該第三開關器、該第四開關器及該多工器控制該驅動積體電路選擇性地透過該第一導線對該面板上一第一子畫素中的一第一元件進行編程並透過該第二導線對該第一元件進行感測，或透過該第二導線對該面板上一第二子畫素中的一第二元件進行編程並透過該第一導線或一第三導線對該第二元件進行感測。
8. 如請求項6所述之驅動積體電路，其中該複數條導線被區分為一第一 組導線及一第二組導線，且該第一組導線中的每一導線皆與該第二組導線中的一導線相鄰。
9. 如請求項8所述之驅動積體電路，其中該驅動積體電路在一第一期間內，透過該第一組導線對該面板上複數個第一元件進行編程並透過該第二組導線對該複數個第一元件進行感測，以及在一第二期間內，透過該第二組導線對該面板上複數個第二元件進行編程並透過該第一組導線對該複數個第二元件進行感測。
10. 如請求項8所述之驅動積體電路，其中該第一組導線包含有該複數條導線中位於奇數行的導線，該第二組導線包含有該複數條導線中位於偶數行的導線。