TWI613732B

TWI613732B - 溝槽式mosfet及其製備方法

Info

Publication number: TWI613732B
Application number: TW105130535A
Authority: TW
Inventors: 王曉彬; Xiaobin Wang; 馬督兒博多; Madhur Bobde; 保羅索拉普; Paul Thorup
Original assignee: 萬國半導體股份有限公司; Alpha And Omega Semiconductor Incorporated
Priority date: 2016-06-30
Filing date: 2016-09-22
Publication date: 2018-02-01
Also published as: US20180323155A1; TW201801186A; CN107564962B; CN107564962A; US20180005959A1; US10032728B2; US10665551B2

Abstract

本發明涉及一種溝槽式MOSFET，包括第一導電類型的半導體襯底；設於半導體襯底的第一預設區中的多個並排設置的呈現為條狀的第一溝槽，其長度方向沿著第一方向延伸；設於半導體襯底的第二預設區中的多個並排設置的呈現為條狀的第二溝槽，其長度方向沿著與第一方向相垂直的第二方向延伸；位於第一、第二溝槽內的控制閘極，和形成在第一、第二溝槽側壁附近的半導體襯底中的第二導電類型的本體區，及形成在本體區頂部的第一導電類型的源極區。

Description

溝槽式MOSFET及其製備方法

本發明涉及半導體元件的製備方法，更確切地說，是可抑制晶圓的曲翹程度並提供高密度和深溝槽的溝槽式MOSFET及對應的製備方法。

功率金屬氧化物半導體場效應電晶體以其開關速度快、頻率性能好、輸入阻抗高以及驅動功率小，並且溫度特性好、無二次擊穿等優點，大量應用在消費性電子設備中，而其中常見的溝槽式功率金屬氧化物半導體場效應電晶體的元件，內部包含大量的基本MOSFET單元或晶胞，晶胞與晶胞之間的間距則會直接影響功率MOSFET的重要電性參數，例如汲極源極導通電阻RDSON。導通電阻RDSON是元件單位面積在元件的導通狀態時，汲極和源極之間的總電阻，它是決定元件的最大額定電流和功率損耗的重要參數。但是很遺憾的是晶圓極易產生所謂的曲翹，當我們在製備溝槽的深度相對較深的MOSFET時，或者是製備單位面積上晶胞密度較大的MOSFET時，晶圓的曲翹效應這是很不利的因素也容易導致產品的良率降低。為避免這些問題，本發明將在下文中一一詳細闡明解決方案。

本發明涉及的一種溝槽式MOSFET，包括：第一導電類型的半導體襯底；設於半導體襯底的第一預設區中的多個並排設置的呈現為條狀的第一溝槽，其長度方向沿著第一方向延伸；設於半導體襯底的第二預設區中的多個並排設置的呈現為條狀的第二溝槽，其長度方向沿著與第一方向相垂直的第二方向延伸；位於第一、第二溝槽內的控制閘極，和形成在第一、第二溝槽側壁附近的半導體襯底中的第二導電類型的本體區，及形成在本體區頂部的第一導電類型的源極區。

上述的溝槽式MOSFET，MOSFET形成在一個方形的晶片上，第一方向平行於晶片的一組對邊，第二方向平行於晶片的另一組對邊。

上述的溝槽式MOSFET，第一預設區中的一個或多個第一溝槽的一端向與該第一預設區相鄰的一個第二預設區延伸，直至一個或多個第一溝槽的該一端與第二預設區中最靠近該第一預設區的一個第二溝槽連通。

上述的溝槽式MOSFET，在相鄰第一溝槽之間的半導體襯底區域中形成有呈現為條狀的並且長度方向沿著第一方向延伸的接觸溝槽，和在相鄰第二溝槽之間的半導體襯底區域中形成有呈現為條狀的並且長度方向沿著第二方向延伸的接觸溝槽，以及在接觸溝槽內填充有金屬材料。

上述的溝槽式MOSFET，在第一預設區中沒有佈置第二溝槽以及在第二預設區中沒有佈置第一溝槽。

上述的溝槽式MOSFET，在第一、第二溝槽的頂部設置控制閘極，和在第一、第二溝槽的底部設置遮罩閘極，其中每個第一或第二溝槽內的控制閘極和遮罩閘極通過它們之間設置的層間絕緣層隔離。

一種溝槽式MOSFET的製備方法，包括以下步驟：提供第一導電類型的半導體襯底；在半導體襯底的第一預設區中上蝕刻出多個並排設置的呈現為條狀的第一溝槽，其長度方向沿著第一方向延伸；在半導體襯底的第二預設區中上蝕刻出多個並排設置的呈現為條狀的第二溝槽，其長度方向沿著與第一方向相垂直的第二方向延伸；在第一、第二溝槽內填充導電材料製備控制閘極；在半導體襯底頂部植入第二導電類型的摻雜物形成本體區；在本體區的頂部植入第一導電類型的摻雜物形成源極區。

上述的方法，先在覆蓋於半導體襯底上表面的一個掩膜層中形成開口，利用掩膜層來蝕刻半導體襯底以同步形成第一、第二溝槽。

上述的方法，在第一、第二溝槽內填充導電材料之前，先在第一、第二溝槽各自的底部和側壁覆蓋一層第一絕緣層。

上述的方法，在製備控制閘極的過程中，先在半導體襯底之上和在第一、第二溝槽內沉積導電材料，之後再對導電材料進行回刻，僅僅保留第一、第二溝槽內的導電材料作為控制閘極。

上述的方法，在製備控制閘極的過程中，先在半導體襯底之上和在第一、第二溝槽內沉積導電材料，之後再對導電材料進行回刻，保留第一、第二溝槽底部的導電材料作為遮罩閘極；其後再在半導體襯底上方和在第一、第二溝槽內沉積絕緣材料，並回刻絕緣材料，從而在遮罩閘極上方製備一個層間絕緣層，然後在半導體襯底的上表面及在第一、第二溝槽各自頂部的裸露側壁上覆蓋第二絕緣層；以及在半導體襯底之上和在第一、第二溝槽的頂部沉積導電材料，緊接著對導電材料進行回刻，僅僅保留第一、第二溝槽頂部的導電材料作為控制閘極。

上述的方法，形成源極區之後，再在各控制閘極和半導體襯底上方形成一個鈍化層，其後再蝕刻鈍化層形成多個呈現為條狀的接觸溝槽，接觸溝槽具有貫穿鈍化層、源極區而使得其底部到達本體區的深度，之後再在接觸溝槽中填充金屬材料；相鄰第一溝槽之間的半導體襯底區域中形成的接觸溝槽的長度方向沿第一方向延伸，相鄰第二溝槽之間的半導體襯底區域中形成的接觸溝槽的長度方向沿第二方向延伸。

上述的方法，第一預設區中的一個或多個第一溝槽的一端向與該第一預設區相鄰近的一個第二預設區延伸，使得一個或多個第一溝槽的該一端與第二預設區中最靠近該第一預設區的一個第二溝槽相連通。

一種分佈在晶圓上的溝槽式MOSFET，晶圓上的一部分MOSFET包含的多個並排設置的溝槽呈現為條狀並且其長度方向沿著第一方向延伸，晶圓上的另一部分MOSFET包含的多個並排設置的溝槽呈現為條狀並且其長度方向沿著第二方向延伸，其中第一方向和第二方向相互垂直。

上述的一種分佈在晶圓上的溝槽式MOSFET，在晶圓上任意相鄰的兩個MOSFET中，一個MOSFET包含的多個溝槽沿著第一方向延伸而且至少設置一個與之相鄰的MOSFET所包含的多個溝槽沿著第二方向延伸。

上述的一種分佈在晶圓上的溝槽式MOSFET，晶圓上的多個MOSFET以陣列的方式佈局，並且由第一類MOSFET構成的列和由第二類MOSFET構成的列交替間隔配置，任意一個第一類MOSFET所包含的多個溝槽均沿著第一方向延伸，任意一個第二類MOSFET所包含的多個溝槽均沿著第二方向延伸。

下面將結合各實施例，對本發明的技術方案進行清楚完整的闡述，但所描述的實施例僅是本發明用作敘述說明所用的實施例而非全部的實施例，基於該等實施例，本領域的技術人員在沒有做出創造性勞動的前提下所獲得的方案都屬於本發明的保護範圍。

參見圖1A所示，展示了晶圓100未被切割之前包含有大量相互鑄造在一起的晶片或稱晶片101顆粒，晶圓100正面通常佈置有橫向和縱向的切割線（scribe line）102來界定相鄰晶片101之間的邊界，以便後續例如封裝階段可以沿著切割線102將晶片101從晶圓100上切割下來成為單獨的個體。圖1B是單獨一個晶片101的平面示意出，在功率金屬氧化物半導體場效電晶體元件中，晶片101通常採用溝槽式的閘極，例如在圖1B中在晶片101上分佈有多條溝槽110，溝槽110內填充有導電材料構成閘極。為了方便敘述，先行設定方形的晶片101具有一組平行的橫向對邊101a和101b以及具有另一組相互平行的縱向對邊101c和101d。那麼晶片101上分佈的溝槽110既可以縱向分佈也可以橫向分佈，圖1B中是以縱向分佈為例。在圖1B晶片101的結構中，相鄰的平行溝槽110之間的有源半導體檯面在與溝槽110平行的方向連續延伸的長度遠遠大於相鄰的平行溝槽110之間的間距，也就是說，半導體檯面在與溝槽110平行的方向的長度至少是其在與溝槽110垂直的方向的寬度的10倍以上。我們所面臨的一個疑慮是，圖1B中的晶片101自身以及圖1A中的晶圓100存在一個棘手的曲翹問題，這種曲翹會給各個工序造成諸多的不便。圖2的溝槽佈局方式將功率金屬氧化物半導體場效電晶體設置成封閉式的電晶體單元111，也就是在任意相鄰的兩條橫向溝槽之間還設置有縱向的多個溝槽，相鄰的橫向溝槽和縱向溝槽所限定的有源半導體檯面在相互垂直的兩個方向的長度相差不超出五倍。這種封閉式的電晶體單元111可以部分緩解晶圓的應力和略微降低曲翹程度。但是無論是橫向溝槽還是縱向溝槽，相鄰的溝槽之間需要限定一定的距離，對於溝槽較深較寬的MOSFET而言，封閉式的電晶體的溝道密度以及導通電阻都不盡如意。圖3A的實施方式提出了改進的措施，在MOSFEET晶片101的半導體襯底上的第一預設區A佈局有橫向的長條狀的第一溝槽112a，那麼設定第一溝槽112a的長度方向是沿著第一方向（如橫向）延伸並且晶片101具有的一組對邊101a和101b也是沿著第一方向延伸。與之相對的是，還在MOSFEET晶片101的半導體襯底上的第二預設區B佈局有橫向的長條狀的第二溝槽112b，設定第二溝槽112b的長度方向沿著第二方向（如縱向）延伸並且晶片101具有的一組對邊101c和101d也是沿著第二方向延伸。在一些可選實施例中，第一方向例如是笛卡爾坐標系中的X方向，第二方向例如是坐標系中的Y方向，而第一和第二溝槽112a、112b的深度方向則是坐標系中的Z方向。圖3A的實施方式與圖2略有區別，主要是第一預設區A沒有佈置第二溝槽112b來與第一溝槽112a配合構成封閉式的晶胞，相鄰的平行第一溝槽112a之間的有源半導體檯面在與第一溝槽112a平行的方向連續延伸的長度遠遠大於相鄰的平行第一溝槽112a之間的間距，相鄰的平行第一溝槽112a之間的半導體檯面在與第一溝槽112a平行的方向的長度至少是該半導體檯面在與第一溝槽112a垂直的方向的寬度的10倍以上；以及第二預設區B沒有佈置第一溝槽112a來與第二溝槽112b配合構成封閉式的晶胞，相鄰的平行第二溝槽112b之間的有源半導體檯面在與第二溝槽112b平行的方向連續延伸的長度遠遠大於相鄰的平行的第二溝槽112b之間的間距，相鄰的平行的第二溝槽112b之間的半導體檯面在與第二溝槽112b平行的方向的長度至少是該半導體檯面在與第二溝槽112b垂直的方向的寬度的10倍以上。圖3A的實施方式克服了封閉式晶胞存在的缺陷。

圖3B的實施方式，是表示在晶片101的周邊邊緣處的終端區則設置了環形閉合的端接溝槽120，第一預設區A和第二預設區B中的第一溝槽112a和第二溝槽112b限制在端接溝槽120內側的有源區，下文中將會繼續詳細介紹。而在圖3C的實施例中，假定第一預設區A是和第二預設區B兩者在半導體襯底的位置關係上是彼此相鄰的，而且第二預設區B中具有一個最靠近第一預設區A的第二溝槽112b-1，該第二溝槽112b-1也即是位於第二預設區B的邊緣處的一個溝槽，在該實施例中，第一預設區A中的一個或多個第一溝槽112a的一端向第二預設區B延伸，直至一個或多個第一溝槽112a各自的該一端與第二預設區B中最靠近該第一預設區A的一個第二溝槽112b-1相連通。

圖4A展示了圖3A的實施例的立體結構，圖4B展示了圖3C的實施例的立體結構。第一導電類型的半導體襯底例如可以包括一個重摻雜N++的底部襯底105和位於底部襯底105上的N-型的外延層106，在外延層106的頂部植入第二導電類型（例如P型）的本體區115，而在本體區115的頂部則植入了N+型的源極區116。第一溝槽112a和第二溝槽112b向下貫穿源極區116和本體區115直至它們的底部向下延伸到本體區115下方的外延層106中，在相鄰溝槽間形成半導體檯面。該第一溝槽112a和第二溝槽112b中均填充有導電材料132構成的控制閘極，第一溝槽112a和第二溝槽112b的內部側壁和底部上均附著有絕緣層131，以隔離導電材料132和溝槽外側的半導體襯底區域。當MOSFET工作被接通時，可以沿著第一溝槽112a和第二溝槽112b的垂直側壁在它們附近的本體區115中形成垂直方向上的載流子溝道，從而在源極區116和由底部襯底105構成的汲極之間形成電流通道。在圖4A的實施例中，第一預設區A的第一溝槽112a沒有與第二預設區B中最靠近該第一預設區A的一個第二溝槽112b-1相連通。但在圖4B的實施例中，第一預設區A的各第一溝槽112a的一端均延伸到第二預設區B，並與第二預設區B中最靠近該第一預設區A的一個第二溝槽112b-1相連通，所以第一溝槽112a內部的導電材料132也都與第二溝槽112b-1內部的導電材料132直接物理接觸並電連接而可降低閘極電阻。

圖5中展示了長條狀的溝槽與坐標軸的關係，第一方向例如是坐標系中的X方向而第二方向例如是坐標系中的Y方向，而第一、第二溝槽112a、112b的深度方向則是坐標系中的Z方向。圖5的實施例特意展示了除了正方形的晶片101以外，我們還可以採用長方形的晶片101。在該實施例中，顯示了第一溝槽112a的長度方向與晶片101的一組短邊101a及101b平行，第二溝槽112b的長度方向與晶片101的另一組長邊101c及101d相平行。儘管在圖中沒有示意出來，我們還可以佈置第一溝槽112a的長度方向可以是與晶片101的一對長邊101c及101d相平行，以及第二溝槽112b的長度方向與晶片101的另一組短邊101a及101b相平行。

圖6A~6I是圖4A的實施例的製備工藝流程。在圖6A中，一個可以是單層也可以是複合層結構的掩膜層150形成在半導體襯底之上，然後利用光刻工藝和蝕刻技術在此掩膜層150中蝕刻形成若干開口150a和150b，如圖6B所示，開口150a和150b均是長條狀的並用於定義條狀的閘極溝槽。掩膜層150將作為蝕刻掩膜，以對半導體襯底的外延層106裸露在開口150a和150b的區域進行蝕刻。其中橫向延伸的開口150a在外延層106中蝕刻出了第一溝槽112a，縱向延伸的開口150b在外延層106中蝕刻出了第二溝槽112b，從而我們觀察圖6C（掩膜層150未示出），第一溝槽112a的長度方向是從紙張的左側位置向右側延伸或相反的方向延伸，而第二溝槽112b的長度方向則是從垂直於紙張的方向向內或向外的方向延伸，第一溝槽112a的長度方向和第二溝槽112b基本垂直。其後還需要在第一溝槽112a和第二溝槽112b的側壁和底部形成一層第一絕緣層131。

圖6D（掩膜層150未示出）中，形成導電材料132覆蓋在半導體襯底的上方也覆蓋掩膜層150，並且導電材料132的一部分還填充在第一溝槽112a和第二溝槽112b內部。由於我們僅僅需要保留位元於第一溝槽112a和第二溝槽112b內部的導電材料132，所以還採用了幹法蝕刻的回刻的方法將半導體襯底的上方和覆蓋掩膜層150的那些導電材料132蝕刻移除掉，後續也將不需要的殘留的掩膜層150移除掉。正如圖6E所示的那樣，預留在第一溝槽112a和第二溝槽112b內部的導電材料132構成了溝槽式MOSFET單元的控制閘極。

圖6F中，在外延層106的整個頂部植入P型的本體區115，隨後還在本體區115的整個頂部植入N型的源極區116。通常離子注入的步驟還伴隨著退火啟動的程式。從而我們便可以在第一溝槽112a和第二溝槽112b各自側壁附近的半導體襯底中形成的第二導電類型的本體區115，及形成在本體區115頂部的第一導電類型的源極區116。後續如圖6G所示，再在半導體襯底的上方製備一個鈍化層160，鈍化層160覆蓋在半導體襯底及其源極區116之上，以及鈍化層160還覆蓋在各第一溝槽112a和第二溝槽112b內部的導電材料132的上方。如圖6H所示，是形成接觸孔的步驟，同樣利用光刻工藝和蝕刻技術在此鈍化層160中蝕刻形成若干接觸溝槽161a，接觸溝槽161a對準相鄰閘極溝槽之間的檯面結構並向下具有一定的深度。在圖6H中，主要打算在相鄰第二溝槽112b之間的半導體襯底區域中形成有呈現為條狀的並且長度方向沿著第二方向延伸的接觸溝槽161a，這可以參考圖8A的立體示意圖。同樣在圖6H中，同步還打算在相鄰的第一溝槽112a之間的半導體襯底區域中形成有呈現為條狀的並且長度方向沿著第一方向延伸的接觸溝槽161a，這同樣需要參考圖8A的立體示意圖。針對接觸溝槽161a的蝕刻深度要求而言，蝕刻製備它的時候要求蝕刻終止在本體區115中，所以接觸溝槽161a具有貫穿鈍化層160、源極區116並且使其底部到達本體區115中的深度。在圖6I中，在接觸溝槽161a內填充金屬材料162構成金屬栓塞或金屬互連結構，多餘的金屬材料162例如殘留在鈍化層160上表面的部分需要回刻移除，該金屬材料162需要將源極區116和本體區115電性短接，然後再在鈍化層160的上方形成一層金屬層170，並隨之圖案化金屬層170將其分割成若干互不相連的部分；如圖7A所示，分割後的一部分金屬層171通過金屬材料162電性連接到源極區116和本體區115，而參見圖7B所示，分割後的另一部分金屬層173則可以通過金屬材料163連接到第一溝槽112a和第二溝槽112b內部的導電材料132。

在圖3B的實施例中我們提到了終端區的端接溝槽120，它可以與第一溝槽112a和第二溝槽112b同時由此掩膜層150一起蝕刻製備，並在形成第一絕緣層131的階段端接溝槽120的側壁和底部由第一絕緣層131覆蓋，形成導電材料132時端接溝槽120一起被導電材料132填充並隨之回刻導電材料，保留在其內部的導電材料132用於形成端接溝槽120內的虛設閘極。如圖7A-7B所示，形成接觸溝槽161a的步驟中，同步還形成了一些接觸溝槽161b貫穿鈍化層160而對準和接觸端接溝槽120內的導電材料132，以及還形成了一些接觸溝槽161c貫穿鈍化層160而對準端接溝槽120外側的半導體襯底頂部所植入的浮置本體區115和浮置源極區116，接觸溝槽161c在深度上到達襯底邊緣的浮置源極區116和/或浮置本體區115，形成金屬栓塞的階段金屬材料162同步還填充在接觸溝槽161b、接觸溝槽161c的內部。而由金屬層170分割而來的一部分金屬層172則交疊在接觸溝槽161b、接觸溝槽161c上方並與它們內部的金屬材料162電性連接，所以端接溝槽120內的導電材料132會通過接觸溝槽161b、接觸溝槽161c及金屬層172而電連接到半導體襯底邊緣處的浮置源極區116和/或浮置本體區115。

圖8A的實施例中，在相鄰第一溝槽112a之間的半導體襯底區域中形成有呈現為條狀的並且長度方向沿著第一方向（X軸）延伸的接觸溝槽161a，和在相鄰第二溝槽112b之間的半導體襯底區域中形成有呈現為條狀的並且長度方向沿著第二方向（Y軸）延伸的接觸溝槽161a，以及在接觸溝槽161a內填充有金屬材料162。在圖8A的實施例中，第一預設區A的第一溝槽112a沒有與第二預設區B中最靠近該第一預設區A的一個第二溝槽112b-1相連通。圖8B的實施例與圖8A的實施例的僅有的區別是，第一預設區A的各第一溝槽112a的一端均延伸到第二預設區B，並與第二預設區B中最靠近該第一預設區A的一個第二溝槽112b-1相連通，所以會導致第一溝槽112a和第二溝槽112b-1內的導電材料132也形成一體化。接觸溝槽161a及其內部填充的金屬材料162也能夠部分分擔閘極溝槽抑制晶圓曲翹的功效，能進一步抑制晶圓的曲翹程度。

在圖9的實施例中，和圖3A的區別是，晶片101上劃定的第一預設區A或者第二預設區B不僅僅只有數量有限的單個，而是可以有多個，也就是說，晶片101上可以有大量的第一預設區A或者第二預設區B，而第一預設區A中的第一溝槽112a以及第二預設區B中的第二溝槽112b的佈局可以按照上文提及的方式設置。

圖6A~6I是製備帶有常規閘極溝槽的MOSFET的工藝流程，而圖10A~10H則是製備帶有遮罩閘的MOSFET的工藝流程，溝槽底部的固體遮罩閘極能夠部分分擔閘極溝槽抑制晶圓曲翹的功效度。與圖6A~6D的流程類似，在半導體襯底中製備第一溝槽112a和第二溝槽112b，之後在它們的內部側壁和底部上均生成第一絕緣層231，並形成導電材料232覆蓋在半導體襯底的上方也覆蓋掩膜層150，並且導電材料232的一部分還填充在第一溝槽112a和第二溝槽112b內部，正如圖10A至圖10B所示的那樣。由於我們僅僅需要保留位元於第一溝槽112a和第二溝槽112b底部的導電材料232，採用了幹法蝕刻的回刻的方法將半導體襯底的上方和覆蓋掩膜層150的那些導電材料232蝕刻移除掉，並將位於第一溝槽112a和第二溝槽112b頂部的導電材料232也蝕刻掉。最終的結構正如圖10C所示的那樣，預留在第一溝槽112a和第二溝槽112b底部的導電材料232構成了溝槽式MOSFET單元的遮罩閘極。

圖10D中，沉積絕緣材料233例如氧化物至半導體襯底的上方，覆蓋掩膜層150和半導體襯底，並且絕緣材料233的一部分還填充到第一溝槽112a和第二溝槽112b的頂部而位於底部保留的導電材料232的上方。如圖10E所示，隨後回刻絕緣材料233，在第一溝槽112a和第二溝槽112b底部保留的導電材料232之上保留層間絕緣層233a，其他的例如半導體襯底上方的絕緣材料233和第一溝槽112a和第二溝槽112b頂部的絕緣材料233都被回刻掉，也將不需要的殘留的掩膜層150移除掉，從而將第一溝槽112a和第二溝槽112b頂部的側壁裸露出來，而且半導體襯底及其外延層106的上表面也裸露出來；其中，形成在第一溝槽112a中臨近第二溝槽112b的導電材料232之上的層間絕緣層233a的厚度大於其他區域保留的層間絕緣層233a的厚度，即在第一溝槽112a中臨近第二溝槽112b的導電材料232之上的層間絕緣層233a相對於其他區域保留的層間絕緣層233a形成一個覆蓋第一溝槽112a一側側壁的凸起結構，且該凸起結構的上表面可與溝槽之間的外延層106的頂部表面齊平。如圖10F所示，然後在半導體襯底上表面也即及其外延層106的上表面和第二溝槽112b頂部的裸露側壁上生成和覆蓋一個第二絕緣層235，例如氧化層，後續再形成另一個導電材料234覆蓋在半導體襯底的上方也覆蓋住第二絕緣層235，並且導電材料234的一部分還同時填充在第一溝槽112a和第二溝槽112b的頂部，之後同樣以幹法回刻的方式，將半導體襯底的上方也即第二絕緣層235上方以及位於絕緣層233a的上述凸起結構上方的導電材料234一併移除掉，而僅僅保留第一溝槽112a和第二溝槽112b各自頂部的導電材料234作為控制閘極，最終的結構如圖10F所示。第一溝槽112a和第二溝槽112b頂部的控制閘極和遮罩閘極通過它們之間的層間絕緣層233a實現隔離。圖10F之後的流程可參考如圖6F~圖7B的步驟，可製備圖10G及10H的MOSFET結構，不過第一溝槽112a和第二溝槽112b內部不再只有控制閘極，還有位於控制閘極下方的遮罩閘極。具體的，如圖10F~10G所示，在外延層106的整個頂部植入P型的本體區115，隨後還在本體區115的整個頂部植入N型的源極區116，進而在第一溝槽112a和第二溝槽112b各自側壁附近的半導體襯底中形成的第二導電類型的本體區115，及形成在本體區115頂部的第一導電類型的源極區116。在半導體襯底的上方製備鈍化層160後，可利用光刻工藝和蝕刻技術在此鈍化層160中蝕刻形成若干接觸溝槽161a，接觸溝槽161a對準相鄰閘極溝槽之間的檯面結構或絕緣層233a上的上述的凸起結構並向下具有一定的深度，且對準凸起結構的接觸溝槽161a貫穿該凸起結構至位於該凸起結構下方的導電材料232之中，而其餘的接觸溝槽161a則具有依次貫穿鈍化層160、源極區116並且使其底部到達本體區115中的深度。繼續在接觸溝槽161a內填充金屬材料162構成金屬栓塞或金屬互連結構，多餘的金屬材料162例如殘留在鈍化層160上表面的部分則回刻移除，即該金屬材料162可將源極區116和本體區115電性短接，然後再在鈍化層160的上方形成一層金屬層170，並隨之圖案化金屬層170將其分割成若干互不相連的部分；如圖10G所示，分割後的一部分金屬層171通過金屬材料162電性連接到源極區116和本體區115以及通過金屬材料163電性連接位於凸起結構下方的導電材料232；而參見圖10H所示，分割後的另一部分金屬層173則可以通過金屬材料163連接到第一溝槽112a和第二溝槽112b內部的導電材料132以及通過金屬材料163電性連接位於凸起結構下方的導電材料232。

同樣的，基於在圖3B的實施例中我們提到的終端區的端接溝槽120，由於其可以與第一溝槽112a和第二溝槽112b同時由此掩膜層150一起蝕刻製備，並在形成第一絕緣層131的階段端接溝槽120的側壁和底部由第一絕緣層131覆蓋，形成導電材料132時端接溝槽120一起被導電材料132填充並隨之回刻導電材料，保留在其內部的導電材料132用於形成端接溝槽120內的虛設閘極。如圖10G-10H所示，形成接觸溝槽161a的步驟中，同步還形成了一些接觸溝槽161b貫穿鈍化層160而對準和接觸端接溝槽120內的導電材料132，以及還形成了一些接觸溝槽161c貫穿鈍化層160而對準端接溝槽120外側的半導體襯底頂部所植入的浮置本體區115和浮置源極區116，接觸溝槽161c在深度上到達襯底邊緣的浮置源極區116和/或浮置本體區115，形成金屬栓塞的階段金屬材料162、163同步還填充在接觸溝槽161b、接觸溝槽161c的內部。而由金屬層170分割而來的一部分金屬層172則交疊在接觸溝槽161b、接觸溝槽161c上方並與它們內部的金屬材料162電性連接，所以端接溝槽120內的導電材料132會通過接觸溝槽161b、接觸溝槽161c及金屬層172而電連接到半導體襯底邊緣處的浮置源極區116和/或浮置本體區115。

另外，雖然圖中沒有表示，但是對於帶有遮罩電極的MOSFET而言，還可以設置第一預設區A中的一個或多個第一溝槽112a的一端向第二預設區B延伸，直至一個或多個第一溝槽112a各自的該一端與第二預設區B中最靠近該第一預設區A的一個第二溝槽112b-1相連通，類似附圖8B那樣。

在上文的實施例中，是針對某一個單獨的晶片101自身所包含的溝槽佈局進行的闡釋，而在圖11的實施例中則是針對不同的晶片101提出的實施方式。例如一個晶圓100上的一部分MOSFET 101-1包含的多個並排設置的第一溝槽112a呈現為條狀，並且其長度方向沿著第一方向延伸，晶圓100上的另一部分MOSFET 101-2包含的多個並排設置的第二溝槽112b呈現為條狀，並且其長度方向沿著第二方向延伸，其中第一溝槽112a、第二溝槽112b內設置有控制閘極或者設置有控制閘極和遮罩閘極，並且第一方向和第二方向相互垂直，還可以設置第一方向與橫向切割線的方向同向，第二方向與縱向切割線的方向同向。在這樣的實施方式中，意味著MOSFET 101-1自身無需再額外設置沿著第二方向延伸的溝槽類型（例如全部是橫向溝槽），以及MOSFET 101-2自身無需再額外設置沿著第一方向延伸的溝槽類型（例如全部是縱向溝槽），也即每個晶片上只佈置有沿著一個方向延伸的溝槽，這樣會給製備蝕刻溝槽的掩膜板帶來便捷。在圖11中，兩個MOSFET 晶片101-1和101-2既可以設置成相鄰也可以設置成不相鄰，如果是相鄰的話，它們兩者之間的不同曲翹應力基本可以相互抵消，這是晶圓上消弭局部應力的方式之一。

在圖12的一個可選實施例中，晶圓100上的多個MOSFET晶片以陣列的方式佈局，並且由第一類MOSFET晶片構成的列（C1、C2、C3、……CN）和由第二類MOSFET晶片構成的列（L1、L2、L 3、……L N）交替間隔配置，也即每相鄰的兩列第一類MOSFET晶片之間配置有一列第二類MOSFET晶片，或者說每相鄰的兩列第二類MOSFET晶片之間配置有一列第一類MOSFET晶片，並且要求任意一個第一類MOSFET晶片所包含的多個第一溝槽均沿著第一方向延伸，任意一個第二類MOSFET晶片所包含的多個第二溝槽均沿著第二方向延伸。也就是說，第一類MOSFET晶片構成的列（C1、C2、C3、……CN）中的每一個晶片的長條狀第一溝槽都是沿著第一方向延伸，而由第二類MOSFET晶片構成的列（L1、L2、L 3、……L N）中的每一個晶片的長條狀第二溝槽都是沿著第二方向延伸，這是晶圓上消弭整體應力的方式之一。

以上，通過說明和附圖，給出了具體實施方式的特定結構的典型實施例，上述發明提出了現有的較佳實施例，但這些內容並不作為局限。對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。因此，所附的權利要求書應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在權利要求書範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。

100 晶圓 101 晶片 101a、101b 橫向對邊 101c、101d 縱向對邊 105 底部襯底 106 外延層 110 溝槽 111 電晶體單元 112a 第一溝槽 112b 第二溝槽 112b-1 第二溝槽 115 本體區 116 源極區 120 端接溝槽 131 絕緣層 132 導電材料 150 掩膜層 150a、150b 開口 160 鈍化層 161a、161b、161c 接觸溝槽 162、163 金屬材料 170 金屬層 171 、172、173 部分金屬層 231 第一絕緣層 232 導電材料 233 絕緣材料 233a 層間絕緣層 234 導電材料 235 第二絕緣層 A 第一預設區 B 第二預設區 C1、C2、C3、……CN 列 L1、L2、L 3、……L N 列

閱讀以下詳細說明並參照以下附圖之後，本發明的特徵和優勢將顯而易見：圖1A~1B是晶圓的大概示意圖及晶圓上MOSFET的溝槽佈局。圖2是封閉式MOSFET單元或晶胞的溝槽佈局。圖3A~3C是第一溝槽和第二溝槽的各種平面佈局方式。圖4A~4B是第一溝槽和第二溝槽的立體示意圖。圖5是長方形的MOSFET晶片的溝槽佈局。圖6A~6I是不帶遮罩閘的溝槽式MOSFET的製備工藝。圖7A-7B是不帶遮罩閘的溝槽式MOSFET的截面示意圖。圖8A~8B是帶有接觸溝槽的MOSFET立體示意圖。圖9是第一溝槽和第二溝槽佈局的可選實施例。圖10A~10H是帶有遮罩閘的溝槽式MOSFET的製備工藝。圖11是晶圓上相鄰的兩個MOSFET各自的溝槽佈局方式。圖12是晶圓上不同列的MOSFET各自的溝槽佈局方式。

101 晶片 101a、101b 橫向對邊 101c、101d 縱向對邊 110 溝槽

Claims

一種溝槽式MOSFET，係包括：第一導電類型的半導體襯底；設於半導體襯底的第一預設區中的多個並排設置的呈現為條狀的第一溝槽，其長度方向沿著第一方向延伸；設於半導體襯底的第二預設區中的多個並排設置的呈現為條狀的第二溝槽，其長度方向沿著與第一方向相垂直的第二方向延伸；位於第一、第二溝槽內的控制閘極，和形成在第一、第二溝槽側壁附近的半導體襯底中的第二導電類型的本體區，及形成在本體區頂部的第一導電類型的源極區；設於半導體襯底頂部的金屬層，金屬層與相鄰的第一溝槽之間的檯面結構接觸，以及金屬層與相鄰的第二溝槽之間的檯面結構接觸。
如申請專利範圍第1項所述的溝槽式MOSFET，其中，MOSFET形成在一個方形的晶片上，第一方向平行於晶片的一組對邊，第二方向平行於晶片的另一組對邊。
如申請專利範圍第1項所述的溝槽式MOSFET，其中，第一預設區中的一個或多個第一溝槽的一端向與該第一預設區相鄰的一個第二預設區延伸，直至一個或多個第一溝槽的該一端與第二預設區中最靠近該第一預設區的一個第二溝槽連通。
如申請專利範圍第1項所述的溝槽式MOSFET，其中，在相鄰第一溝槽之間的半導體襯底區域中形成有呈現為條狀的並且長度方向沿著第一方向延伸的接觸溝槽，和在相鄰第二溝槽之間的半導體襯底區域中形成有呈現為條狀的並且長度方向沿著第二方向延伸的接觸溝槽，以及在接觸溝槽內填充有金屬材料。
如申請專利範圍第1項所述的溝槽式MOSFET，其中，在第一預設區中沒有佈置第二溝槽以及在第二預設區中沒有佈置第一溝槽。
如申請專利範圍第1項所述的溝槽式MOSFET，其中，在第一、第二溝槽的頂部設置控制閘極，和在第一、第二溝槽的底部設置遮罩閘極，其中每個第一或第二溝槽內的控制閘極和遮罩閘極通過它們之間設置的層間絕緣層隔離。
一種溝槽式MOSFET的製備方法，係包括以下步驟：提供第一導電類型的半導體襯底；在半導體襯底的第一預設區中上蝕刻出多個並排設置的呈現為條狀的第一溝槽，其長度方向沿著第一方向延伸；在半導體襯底的第二預設區中上蝕刻出多個並排設置的呈現為條狀的第二溝槽，其長度方向沿著與第一方向相垂直的第二方向延伸；在第一、第二溝槽內填充導電材料製備控制閘極；在半導體襯底頂部植入第二導電類型的摻雜物形成本體區；在本體區的頂部植入第一導電類型的摻雜物形成源極區。
如申請專利範圍第7項所述的方法，其中，先在覆蓋於半導體襯底上表面的一個掩膜層中形成開口，利用掩膜層來蝕刻半導體襯底以同步形成第一、第二溝槽。
如申請專利範圍第7項所述的方法，其中，在第一、第二溝槽內填充導電材料之前，先在第一、第二溝槽各自的底部和側壁覆蓋一層第一絕緣層。
如申請專利範圍第9項所述的方法，其中，在製備控制閘極的過程中，先在半導體襯底之上和在第一、第二溝槽內沉積導電材料，之後再對導電材料進行回刻，僅僅保留第一、第二溝槽內的導電材料作為控制閘極。
如申請專利範圍第9項所述的方法，其中，在製備控制閘極的過程中，先在半導體襯底之上和在第一、第二溝槽內沉積導電材料，之後再對導電材料進行回刻，保留第一、第二溝槽底部的導電材料作為遮罩閘極；其後再在半導體襯底上方和在第一、第二溝槽內沉積絕緣材料，並回刻絕緣材料，從而在遮罩閘極上方製備一個層間絕緣層，然後在半導體襯底的上表面及在第一、第二溝槽各自頂部的裸露側壁上覆蓋第二絕緣層；以及在半導體襯底之上和在第一、第二溝槽的頂部沉積導電材料，緊接著對導電材料進行回刻，僅僅保留第一、第二溝槽頂部的導電材料作為控制閘極。
如申請專利範圍第10項或第11項所述的方法，其中，形成源極區之後，再在各控制閘極和半導體襯底上方形成一個鈍化層，其後再蝕刻鈍化層形成多個呈現為條狀的接觸溝槽，接觸溝槽具有貫穿鈍化層、源極區而使得其底部到達本體區的深度，之後再在接觸溝槽中填充金屬材料；相鄰第一溝槽之間的半導體襯底區域中形成的接觸溝槽的長度方向沿第一方向延伸，相鄰第二溝槽之間的半導體襯底區域中形成的接觸溝槽的長度方向沿第二方向延伸。
如申請專利範圍第7項所述的方法，其中，第一預設區中的一個或多個第一溝槽的一端向與該第一預設區相鄰近的一個第二預設區延伸，使得一個或多個第一溝槽的該一端與第二預設區中最靠近該第一預設區的一個第二溝槽相連通。
一種分佈在晶圓上的溝槽式MOSFET，晶圓上的一部分MOSFET包含的多個並排設置的溝槽呈現為條狀並且其長度方向沿著第一方向延伸，晶圓上的另一部分MOSFET包含的多個並排設置的溝槽呈現為條狀並且其長度方向沿著第二方向延伸，其中第一方向和第二方向相互垂直。
如申請專利範圍第14項所述的一種分佈在晶圓上的溝槽式MOSFET，其中，在晶圓上任意相鄰的兩個MOSFET中，一個MOSFET包含的多個溝槽沿著第一方向延伸而且至少設置一個與之相鄰的MOSFET所包含的多個溝槽沿著第二方向延伸。
如申請專利範圍第14項所述的一種分佈在晶圓上的溝槽式MOSFET，其中，晶圓上的多個MOSFET以陣列的方式佈局，並且由第一類 MOSFET構成的列和由第二類MOSFET構成的列交替間隔配置，任意一個第一類MOSFET所包含的多個溝槽均沿著第一方向延伸，任意一個第二類MOSFET所包含的多個溝槽均沿著第二方向延伸。