[go: up one dir, main page]

TWI610361B - 具有可控制的含矽抗反射塗層或矽氮氧化物相對於不同薄膜或遮罩之蝕刻選擇性的氣相蝕刻 - Google Patents

具有可控制的含矽抗反射塗層或矽氮氧化物相對於不同薄膜或遮罩之蝕刻選擇性的氣相蝕刻 Download PDF

Info

Publication number
TWI610361B
TWI610361B TW105119867A TW105119867A TWI610361B TW I610361 B TWI610361 B TW I610361B TW 105119867 A TW105119867 A TW 105119867A TW 105119867 A TW105119867 A TW 105119867A TW I610361 B TWI610361 B TW I610361B
Authority
TW
Taiwan
Prior art keywords
work piece
temperature
dry
silicon
target layer
Prior art date
Application number
TW105119867A
Other languages
English (en)
Other versions
TW201707083A (zh
Inventor
Subhadeep KAL
蘇巴迪普 卡爾
Nihar Mohanty
尼哈爾 莫漢蒂
Angelique D. Raley
安潔莉 Ｄ 萊利
Aelan Mosden
艾倫 莫斯登
Scott W. Lefevre
史考特 Ｗ 列斐伏爾
Original Assignee
Tokyo Electron Limited
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited, 東京威力科創股份有限公司 filed Critical Tokyo Electron Limited
Publication of TW201707083A publication Critical patent/TW201707083A/zh
Application granted granted Critical
Publication of TWI610361B publication Critical patent/TWI610361B/zh

Links

Classifications

    • H10P76/2041—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H10P50/266—
    • H10P50/283—
    • H10P72/0421—
    • H10P72/0434—
    • H10P72/0602—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

描述一種微電子工作件上之材料的乾式移除方法。該方法包括接收具有一表面之工作件，該表面暴露由矽與(1)有機材料或(2)氧和氮兩者中任一者所組成的目標層；及從工作件選擇性地移除該目標層的至少一部分。該選擇性移除包括在第一設定點溫度下暴露工作件的表面至含有N、H及F的化學環境，以化學性地改變目標層的表面區域，及隨後，將該工作件的溫度升高至第二設定點溫度，以移除目標層之受化學處理的表面區域。

Description

具有可控制的含矽抗反射塗層或矽氮氧化物相對於不同薄膜或遮罩之蝕刻選擇性的氣相蝕刻
本發明係關於一種處理基板用之乾式非電漿處理的系統及方法，及更具體地關於一種基板的化學及熱處理用之乾式非電漿處理的系統及方法。
為維持在半導體元件的生產中之成本及性能上的競爭力的需要，提升了持續地增加積體電路之元件密度的需求。並且，為達到更高的半導體積體電路中之小型化整合程度，需要強健的方法以降低形成於半導體基板上之電路圖案的尺寸。這些趨勢及需求使得不斷增加的挑戰加諸在將該電路圖案從一層轉移至另一層的能力上。
光微影係用於藉由轉移遮罩上的幾何形狀及圖案至半導體晶圓表面而製作半導體積體電路的支柱技術。原則上，光敏材料被暴露至圖案化的光以改變其在顯影溶液中的溶解度。一旦成像及顯影，該顯影化學中可溶的光敏材料的部分被移除，並且保留該電路圖案。
此外，為推動光微影技術進步、以及適應其不足之處，正做出不斷的前進以建立替代的圖案化策略，使半導體製造工業具有次30奈米技術節點 的能力。結合多重圖案化之光微影技術(193i)、極紫外光(EUV,Extreme Ultraviolet)光微影技術、及定向自組裝(DSA,Direct Self Assembly)圖案化係被視為一些有希望的選擇，該等選擇目前正受到評估以滿足積極性圖案化之日益增長的需求。隨著不斷增加現有及先進圖案化方法之複雜性，使用許多材料而更使不斷增加的負擔加諸在蝕刻選擇性及相對一材料選擇性地移除另一者之能力上。
無論係為了改善遮罩預算或製備用以改變多重圖案形成用的地形之心軸，先進圖案化方法利用各種組成的多層遮罩。這樣的多層遮罩包括結晶及非晶矽、非晶碳、氧化矽(SiOx)、氮化矽(SiNy)、矽氮氧化物(SiOxNy)、含矽抗反射塗層(SiARC)等。取決於製程及圖案化方法，隨後的蝕刻步驟可用以蝕刻或移除相對於另一個的材料。例如，期望選擇性地移除相對於其它材料/膜，像是有機介電層(ODL)、結晶及非晶矽、非晶碳、氧化矽(SiOx)、氮化矽(SiNy)的含矽抗反射塗層或矽氮氧化物(SiOxNy)。
現有移除技術包括對工作件施加濕式蝕刻化學物，此技術因蝕刻機制而具固有的缺點。濕式製程的顯著限制包括：相對於出現在基板上的其它材料，包括氧化矽(SiOx)及氮化矽(SiNy)等，待移除之材料的蝕刻選擇性不佳。此外，濕式製程具有圖案損壞及瑕疵的困擾，此阻礙準確的(針對性的)、乾淨的、選擇性的材料蝕刻。此外，乾式電漿製程已被探討。然而，這樣的製程引起圖案損壞。因此，當務之急係開發新的系統及製程，使得除其他應用之外，各種用於圖案化方法中之材料能夠乾淨、選擇性、針對性，及相對快地移除。
本發明的實施例係關於一種處理基板用之乾式非電漿處理的系統及方法，及更具體地關於一種基板的化學及熱處理用之乾式非電漿處理的系統及方法。附加的實施例包括各種材料之選擇性、氣相、非電漿蝕刻。
依據一實施例，描述一種微電子工作件上之材料的乾式移除方法。該方法包括接收具有暴露待至少部份被移除之目標層之表面的工作件，放置工作件至乾式非電漿蝕刻腔室中之工作件固持器上，及從工作件選擇性地移除該目標層的至少一部分。該選擇性移除包括操作該乾式非電漿蝕刻腔室以執行下列者：在35℃至100℃範圍內之第一設定點溫度下暴露工作件的表面至一化學環境，以化學性地改變目標層的表面區域，及隨後，將工作件的溫度升高至100℃或以上之第二設定點溫度，以移除目標層之經化學處理的表面區域。
依據另一實施例：微電子工作件上之材料的乾式移除系統。該系統包括製程腔室，用以在非電漿真空環境中處理工作件；工作件固持器，設置於該製程腔室內，並用以支持工作件；溫度控制系統，耦合至工作件固持器，並用以將工作件固持器之溫度控制於二或更多設定點溫度；氣體分配系統，耦合至該製程腔室，並配置成供應一或更多製程氣體進入該製程腔室中；及控制器，可操作地耦合至溫度控制系統，並用以將工作件固持器之溫度控制於35℃至100℃範圍內的第一設定點溫度，並將工作件固持器之溫度調整及控制於100℃或以上的第二設定點溫度。
依據又另一實施例，描述一種微電子工作件上之材料的乾式移除方法。該方法包括接收具有暴露由矽與(1)有機材料或(2)氧和氮兩者中任一者所組成的目標層之表面的工作件，及從工作件選擇性地移除該目標層的至少一部分。該選擇性移除包括在第一設定點溫度下暴露工作件的表面至含有N、H及F的化學環境，以化學性地改變該目標層的表面區域，及隨後，將工作件的溫度升高至第二設定點溫度，以移除目標層之經化學處理的表面區域。
100‧‧‧工作件
110‧‧‧膜堆疊
112‧‧‧層
114‧‧‧層
116‧‧‧層
120‧‧‧遮罩
122‧‧‧層
124‧‧‧層
200‧‧‧流程圖
210‧‧‧步驟
220‧‧‧步驟
300‧‧‧系統
310‧‧‧製程腔室
320‧‧‧工作件固持器
322‧‧‧流體通道
324‧‧‧加熱元件
325‧‧‧工作件
330‧‧‧氣體分配系統
340‧‧‧泵
350‧‧‧溫度控制系統
352‧‧‧歧管
354‧‧‧流體供應槽
356‧‧‧流體供應槽
358‧‧‧電源
360‧‧‧控制器
在附圖中：圖1A及1B說明依據實施例乾式移除工作件上疊層的方法。
圖2提供說明依據實施例乾式移除基板上疊層的方法之流程圖。
圖3提供依據實施例之乾式非電漿蝕刻系統的示意圖；及 圖4提供依據實施例之工作件固持器的示意圖。
為說明而非限制之目的，在下列描述中提出特定細節，像是處理系統之特定幾何形狀、各種元件之描述及在其中所用之製程。然而，應理解本發明可在偏離這些特定細節的其他實施例中實現。
類似地，為說明之目的，提出特定數字、材料及構造以提供對本發明之徹底了解。然而，本發明可在缺少特定細節下實現。此外，應理解圖式中所示之各種實施例係說明性的代表且未必按照比例繪製。
各種操作將以最有助於理解本發明的方式，依序描述為複數分立操作。然而，描述的次序不應被理解成暗示這些操作必定為次序相依。尤其，這些操作不需以呈現之次序執行。所述之操作可依不同於所述實施例中的次序而執行。於其他的實施例中，可執行各種附加操作及/或省略所描述的操作。
在此所用之用語「輻射敏感材料」代表且包括像是光阻之光敏材料。
在此所用之用語「非電漿」通常意指電漿不形成在鄰近正進行處理的工作件之空間中。雖然電漿產物可從遠端位置被引導至鄰近正進行處理的工作件之環境，但電漿不主動地藉由鄰近工作件之電磁場產生。
如同在此所用之「工作件」通常指依據本發明正進行處理之物件。工作件可包括元件(尤其是半導體或其他電子元件)之任何材料的部分或結構，並且可例如為基礎基板結構(像是半導體晶圓)、或基礎基板結構上或覆蓋其該基礎基板結構之疊層(例如薄膜)。工作件可為習知矽工作件或其他包含半導體材料層之塊體工作件。在此所用之用語「塊體基板」不僅代表且包括矽晶圓，且代表且包括矽絕緣體(SOI,silicon-on-insulator)基板，像是矽藍寶石(SOS,silicon-on-sapphire)基板及矽玻璃(SOG,silicon-on-glass)基板、基底半導體基礎上的磊晶矽層、與其他半導體或光電材料，像是矽鍺、鍺、砷化鎵、氮化鎵、及磷化銦。基板可為摻雜或未摻雜。因此，不欲使工作件受限於任何特定的基礎結構、底層或覆蓋層、圖案化或未圖案化，而是設想到包括任何這樣的疊層或基礎結構、及疊層及/或基礎結構之任何組合。下面描述可參照特定的工作件樣式，但這僅為說明性目的而非限制。
如上所述，需要先進方法以因應挑戰並滿足在次30奈米技術節點之積極性圖案之需求。並且，亦如所指出，這些方法呈現其一系列的挑戰，顯示關於蝕刻選擇性、速率、輪廓控制等之問題。成功地整合圖案化方法與高選擇性蝕刻製程的能力對於穩固圖案轉移而言係最主要的。
作為一範例，一旦電路圖案開始形成，其中無論圖案化材料係使用光微影技術所圖案化的光敏材料、機械印痕圖案層、或直接自組裝層，其皆作為遮蔽半導體基板的一些區域的保護層，而其它區域暴露以允許利用像是電漿蝕刻製程的乾式蝕刻製程將電路圖案轉移至下方層。為增加遮罩預算及實施多重圖案化技術，可實施多層遮罩方法，包含雙層遮罩或三層遮罩。
如先前所述，先進圖案化方法利用各種組成之多層遮罩。這樣的多層遮罩除其他者外，包括結晶及非晶矽、非晶碳、氧化矽(SiOx)、氮化矽(SiNy)、矽氮氧化物(SiOxNy)、含矽抗反射塗層(SiARC)。取決於製程及圖案化方法，隨 後的蝕刻步驟可用以相對一材料蝕刻或移除另一者。例如，可期望選擇性地移除相對於其它材料/膜，像是有機介電層(ODL)、結晶及非晶矽、非晶碳、氧化矽(SiOx)、氮化矽(SiNy)的含矽抗反射塗層或矽氮氧化物(SiOxNy)。
現參照圖式，其中相似的標號指定數個圖中相同或相對應的零件，圖1A、1B及2係說明依據實施例用於乾式移除微電子工作件上之材料的方法。該方法係在圖1A及1B中圖示地說明，並在圖2中藉由流程圖200的方式呈現。如圖2中所示，該流程圖200從210開始：接收具有露出待被至少部份移除之目標層之表面的工作件100。
如圖1A中所示，工作件100可包括覆蓋膜堆疊110之圖案化遮罩120，該膜堆疊110包括待受蝕刻或圖案化的一或多個層112、114、116。該圖案化遮罩120可定義覆蓋一或多個附加層的開放式特徵圖案。工作件100更包括元件層。該元件層可包括任何在該工作件上圖案待被轉移進入其中之薄膜或結構。再者，圖案化遮罩120可包括圖案化層122，及待移除的目標層124。
工作件100可包括塊體矽基板、單晶矽(摻雜或未摻雜)基板、矽絕緣體(SOI)基板、或任何其他含有例如以下者之半導體基板：矽、碳化矽、矽化鍺、碳化矽鍺、鍺、砷化鎵、砷化銦、磷化銦、以及其他III/V或II/VI化合物半導體、或其任何組合(II、III、V、VI族為元素週期表中傳統或舊的IUPAC符號；依據修訂或新的IUPAC符號，這些族分別表示為2、13、15、16族)。工作件100可具有任何尺寸，例如200mm(毫米)基板、300mm基板、450mm基板、或甚至更大的基板。元件層可包括圖案可轉移進入其中之任何膜或元件結構。
在220中，從工作件100選擇性地移除目標層124的至少一部份。例如，目標層124可相對於圖案化層122及膜堆疊110之層116被選擇性地移除。該選擇性移除可藉由以下者而執行：將工作件100放置在單一腔室乾式非電漿蝕刻系統中，像是將於圖3中所描述之系統或標題為「Dry non-plasma treatment system and method of using」的美國專利第7,718,032號中所描述之系統，或放置在串聯腔室乾式非電漿蝕刻系統中，像是標題為「Processing system and method for treating a substrate」的美國專利第7,029,536號或標題為「High throughput processing system for chemical treatment and thermal treatment and method of operating」的美國專利第8,303,716號中所描述之系統；其完整內容係以參考文獻合併於此。
依據一實施例，選擇性移除可藉由以下者執行：在第一設定點溫度暴露工作件的表面至含有N、H及F的化學環境，以化學性地改變目標層的表面區域，且隨後將工作件的溫度升高至第二設定點溫度，以移除目標層之受化學處理的表面區域。目標層124可包括由矽與以下任一者所組成的層：(1)有機材料或(2)氧和氮兩者。
例如，目標層124可包括矽氮氧化物(SiOxNy)，其中x及y係大於零的實數。此外，目標層124可包括含矽抗反射塗佈(ARC)層。目標層可具有小於或等於20%重量百分比之矽含量。或者，目標層可具有大於20%重量百分比之矽含量。又或者，目標層可具有超過40%重量百分比之矽含量。如一範例，目標層124可包括具有約等於17%重量百分比之矽含量的含矽抗反射塗層(ARC)。如另一範例，目標層124可包括具有約等於43%重量百分比之矽含量的含矽抗反射塗層(ARC)。
在暴露期間，工作件之選定表面(包括目標層124之裸露表面)係藉由氣相化學環境進行化學處理。本發明人已觀察到這些表面層的化學變化以自限方式進行，換言之，該表面維持預定的時間量暴露至該化學環境，且該化學變化進行至自限深度。藉由選擇各種製程參數，包括化學環境的處理壓力、工作件的溫度、工作件固持器的溫度、其它腔室元件的溫度、化學環境的組成、 及進入腔室之氣相成分的絕對與相對流速，可標定特定材料並可達到預定深度。工作件的溫度一升高，目標層124的選定表面之化學處理區域便揮發並移除。
如上所述，可選定工作件固持器或工作件的溫度以相對一材料選擇性地移除另一者。在一範例中，為相對於氧化矽、氮化矽、多晶矽、非晶矽、非晶碳、及有機材料而選擇性地移除由矽及有機材料所組成的層，工作件固持器或工作件之第一設定點溫度的範圍可從50℃至100℃、或60℃至90℃、或較佳地從70℃至90℃。在另一範例中，為相對於氧化矽、氮化矽、多晶矽、非晶矽、非晶碳、及有機材料而選擇性地移除由矽及氧、氮二者(例如，SiOxNy，x及y係大於零的實數)所組成的層，工作件固持器或工作件的第一設定點溫度的範圍可從35℃至100℃、或較佳地從40℃至100℃(此可取決於所暴露的材料堆疊)。在又另一範例中，為選擇性移除SiOx(其中x係大於零的實數)所組成的層，第一設定點溫度的範圍可從10℃至40℃。
化學環境可含有HF、NF3、F2、NH3、N2、或H2、或其二或多者之組合。化學環境可更含有貴重元素。在其他實施例中，化學環境可含有激發態物種、自由基物種、或亞穩態物種、或其二或多者之任何組合。例如，乾式非電漿蝕刻腔室包括遠端電漿產生器或遠端自由基產生器，配置成供應F、N、或H之激發態、自由基、或亞穩態物種至乾式非電漿蝕刻腔室。處理壓力的範圍可從500毫托至2托。
之後，藉由將溫度從第一設定點溫度升高至第二設定點溫度而使標定的化學改變表面層脫附，此可發生於相同腔室內或獨立腔室內。第二設定點溫度的範圍可從100℃至225℃，或較佳地，第二設定點溫度的範圍可從160℃至190℃。
在一範例中，發明人已展示由x及y係大於零的實數之SiOxNy所組成的目標層之選擇性移除，其中目標層相對於氧化矽、氮化矽、結晶矽、非晶 矽、非晶碳、及有機材料的蝕刻選擇性係超過1。SiOxNy可在幾乎沒有圖案剝離或損壞、及矽基板損耗的情況下完全移除。作為一範例，於85℃之第一設定點溫度、及100℃的第二設定點溫度之3個10秒循環已達到以上所示之結果。
在另一範例中，發明人已展示由具有約等於17%重量百分比、或約等於43%重量百分比之矽含量的含矽抗反射塗層(ARC)組成的目標層之選擇性移除，其中目標層相對於氧化矽、氮化矽、結晶矽、非晶矽、非晶碳、及有機材料的蝕刻選擇性超過10比1。SiARC可在幾乎沒有圖案剝離或損壞、幾乎沒有圖案「晃動」、及矽基板損耗的情況下完全移除。
此外，該暴露及升高的步驟可交替且連續地執行。從一步驟到下一步驟，或一週期到下一週期，可調整製程參數的任何一或更多者，包括化學環境的處理壓力、工作件的溫度、工作件固持器的溫度、其它腔室元件的溫度、化學環境的組成、及進入腔室之氣相成分的絕對與相對流速。
依據另一實施例，工作件100係放置於單一腔室乾式非電漿蝕刻系統(如圖3中所述之系統)中之工作件固持器上。單一腔室乾式非電漿蝕刻系統係操作成執行下列者：(1)暴露工作件的表面至35℃至100℃範圍內之第一設定點溫度下的化學環境，以化學性地改變目標層的表面區域，及(2)隨後，使工作件的溫度升高至100℃或以上之第二設定點溫度，以移除目標層之經化學處理的表面區域。第一設定點溫度的範圍可自35℃至100℃、或70℃至90℃，且第二設定點溫度的範圍可自110℃至225℃。
第一設定點溫度可藉由使在第一流體設定點溫度下之傳熱流體流經工作件固持器而建立。第二設定點溫度可藉由使在第二流體設定點溫度下之傳熱流體流經工作件固持器而建立。除了使在第二流體設定點溫度下之傳熱流體流經工作件固持器之外，工作件固持器還可藉由耦合電力至嵌入在工作件固持器內的至少一電阻加熱元件進行加熱。或者，除了使在第二流體設定點溫 度下之傳熱流體流經工作件固持器之外，還使用其他與工作件固持器分開的至少一熱源加熱工作件固持器。
依據另一實施例，一種用於微電子工作件325上之材料的乾式移除的系統300係如圖3中所示。系統300包括製程腔室310，用以在非電漿、真空環境中處理工作件325；工作件固持器320，設置於製程腔室310內，並用以支持工作件325；溫度控制系統350，耦合至工作件固持器320，並用以將工作件固持器320之溫度控制於二或更多設定點溫度；氣體分配系統330，耦合至製程腔室310，並配置成供應一或更多製程氣體進入製程腔室310中；及控制器360，可操作地耦合至溫度控制系統350，並用以將工作件固持器320之溫度控制在自35℃至250℃之範圍內。例如，溫度控制系統350可用以將工作件固持器320的溫度控制在35℃至100℃之範圍內的第一設定點溫度，並調整工作件固持器320之溫度且控制於100℃或以上的第二設定點溫度。或者，例如，溫度控制系統350可用以將工作件固持器320的溫度控制在10℃至100℃之範圍內的第一設定點溫度，並調整工作件固持器320之溫度且控制於100℃或以上的第二設定點溫度。
製程腔室310可包括真空泵340以從製程腔室310抽空製程氣體。製程腔室310可更包括遠端電漿產生器或遠端自由基產生器，配置成供應激發態、自由基、或其他亞穩態物種、或其組合予製程腔室。
氣體分配系統330可包括噴淋頭氣體注入系統，該噴淋頭氣體注入系統具有氣體分配組件、及一或更多氣體分配板或導管，該氣體分配板或導管係耦合至氣體分配組件並用以形成一或更多氣體分配充氣部或供應管線。雖未顯示，但該一或更多氣體分配充氣部可包含一或更多氣體分配擋板。該一或更多氣體分配板更包含一或更多氣體分配孔，以使製程氣體從該一或更多氣體分配充氣部分配至製程腔室310。此外，一或更多氣體供應管線可透過例如氣體 分配組件而耦合至該一或更多氣體分配充氣部，以供應包含一或更多氣體的製程氣體。該製程氣體可一起導入為單一流，或獨立地導入為個別流。
氣體分配系統330可更包括設計成降低或最小化氣體分配量的分支氣體分配網路。該分支網路可移除充氣部、或最小化氣體充氣部的容積，並縮短從氣閥至製程腔室的氣體分配長度，同時有效率地在工作件325的直徑上分配製程氣體。這樣做時，可更快速地切換氣體，並且可更有效率地改變化學環境的組合。
可使定義工作件325對其暴露之化學環境的製程腔室310的容積減少或最小化，以減少或最小化滯留時間或抽空、置換、及以一化學環境替換另一化學環境的所需時間。置換製程腔室310中之化學環境的時間可估計為：製程腔室容積與藉由真空泵340傳送至該製程腔室容積之泵壓速率的比例。
工作件固持器320可提供數個用以熱控制與處理工作件325的操作功能。工作件固持器320包括一或更多溫度控制元件，用以調整及/或升高工作件固持器320的溫度。
如圖4中所示，工作件固持器320可包括至少一流體通道322，以允許傳熱流體流過該處並改變工作件固持器320的溫度。工作件固持器320可更包括至少一電阻加熱元件324。多區域通道及/或加熱元件可用以調整並控制工作件325之加熱或冷卻的空間分佈均勻度。例如，至少一電阻加熱元件324可包括中央區加熱元件及邊緣區加熱元件。此外，例如，至少一流體通道322可包括中央區流體通道及邊緣區流體通道。在高於200至250℃的溫度，可使用其他加熱系統，包括紅外線(IR)加熱，像是燈加熱等。
電源358係耦合至至少一電阻加熱元件324以供應電流。電源358可包括直流(DC)電源或交流(AC)電源。此外，至少一電阻加熱元件324可串聯或並聯。
至少一電阻加熱元件324可例如包括以碳、鎢、鎳鉻合金、鋁鐵合金、氮化鋁等製作的電阻加熱元件。用以製作電阻加熱元件之商業可取得材料的範例包括Kanthal、Nikrothal、Akrothal，其係由Kanthal Corporation of Bethel,CT所生產之金屬合金的註冊商標名稱。Kanthal家族包括鐵素體合金(FeCrAl)，且Nikrothal家族包括沃斯田鐵系合金(NiCr、NiCrFe)。依據一範例，至少一電阻加熱元件324之每一者可包括商業上可由Watlow Electric Manufacturing Company(12001 Lackland Road,St.Louis,MO 63146)取得的加熱元件。或者，或此外，冷卻元件可以在實施例之任何者中使用。
傳熱流體分配歧管352係配置成泵送及監控該傳熱流體通過一或更多流體通道322的流動。傳熱流體分配歧管352可將傳熱流體從處於第一傳熱流體溫度之第一傳熱流體供應槽354及/或處於第二傳熱流體溫度之第二傳熱流體供應槽356抽出。歧管352可混合來自第一及第二傳熱流體供應槽354、356的傳熱流體，以達到中間溫度。此外，傳熱流體分配歧管352可包括泵、閥組件、加熱器、冷卻器、及流體溫度感測器，以可控制地於預定的溫度下供應、分配、及混合傳熱流體。
在另一實施例中，熱控制系統350可包括與工作件固持器320緊密相鄰的熱壁。工作件固持器320可更包括用以將工作件夾合至工作件固持器的工作件夾合系統、及用以將傳熱流體提供至工作件背側的背側氣體供應系統。
該傳熱流體可包括具有超過200℃之沸點的高溫流體。例如，傳熱流體可包括商業上可由3M取得的FluorinertTM FC40(具有-57至165℃的溫度範圍)，或FluorinertTM FC70(具有-25至215℃的溫度範圍)。
工作件固持器320可藉由像是熱電偶(例如，K型熱電偶、鉑感測器等)或光學元件的溫度感測器加以監控。此外，基板固持器溫度控制系統350可利用溫度測量作為對工作件固持器320的回饋，以控制工作件固持器320的溫 度。例如，可調整流體流速、流體溫度、傳熱流體類型、傳熱流體壓力、夾合力、電阻加熱器元件電流或電壓、熱電元件電流或極性等之至少一者，以造成工作件固持器320及/或工作件325的溫度上之改變。
如上所述，控制器360係可操作地耦合至溫度控制系統350，並用以將系統300中之各種元件(包括工作件固持器320)的溫度控制於自10℃至250℃、或35℃至250℃、或50℃至250℃之範圍內的溫度。例如，在控制器360的指令下，該溫度控制系統350可用以將工作件固持器320的溫度控制於35℃至100℃範圍內的第一設定點溫度，並將工作件固持器320之溫度調整及控制於100℃或以上之第二設定點溫度(見上述的製程配方)。該溫度控制系統350可從一或更多溫度感測器獲得溫度資訊，該一或更多溫度感測器係配置成除其他者外，測量工作件固持器320、工作件325、製程腔室310之腔壁的溫度、或氣體分配系統330的溫度，及利用溫度資訊可控制地調整這些溫度。
作為一範例，當使工作件固持器320的溫度從35℃至100℃之範圍內的第一設定點溫度改變至100℃或以上之第二設定點溫度時，傳熱流體的流體溫度可藉由改變從該傳熱流體供應槽354、356所抽出的傳熱流體之比例而迅速地調整。一旦至少一電阻加熱元件在標定的第二設定點溫度之預定範圍內，其便可用以準確地控制設定點溫度。工作件固持器320可設計成具有相對低的熱質量。例如，固持器的厚度及材料組成可設計成減少或最小化其熱質量。此外，至少一流體通道322(包括供應傳熱流體到至少一流體通道322的流體導管)可設計成具有小容積以迅速地改變流體溫度。例如，流體通道與導管的長度與直徑可設計成減少或最小化容積(亦即，減少移除具有一溫度之流體、並以具有另一溫度之流體加以替換的所需時間)。
包含腔壁、該氣體分配系統330等製程腔室310之其他腔室元件可包括用以控制其溫度的加熱及/或冷卻元件。例如，製程腔室310的腔室壁溫度及 氣體分配系統的至少一部分的溫度可控制在達150℃、或50℃至150℃之範圍內(較佳地，70℃至110℃)的溫度。
雖然以上僅詳細描述本發明的某些實施例，然熟悉本技術領域者將容易瞭解，在不實質上脫離本發明之新穎教示及優點的情形下，在實施例中可能有許多變化。因此，欲使所有這樣的變化包括於本發明之範疇內。
200‧‧‧流程圖
210‧‧‧步驟
220‧‧‧步驟

Claims (19)

  1. 一種微電子工作件上之材料的乾式移除方法，包含：接收具有一表面之一工作件，該表面暴露由矽與(1)有機材料或(2)氧和氮兩者中任一者所組成的一目標層；將該工作件定位於一工作件固持器上；及藉由執行下列者，從該工作件選擇性地移除該目標層的至少一部分：在一第一工作件設定點溫度下暴露該工作件的該表面至含有N、H及F的一化學環境，以化學性地改變該目標層的表面區域，藉由使在一第一流體設定點溫度下之一傳熱流體流經該工作件固持器，而設定該工作件的該表面於該第一工作件設定點溫度；及於設定該工作件的該表面於該第一工作件設定點溫度之後，將該工作件的溫度升高至一第二工作件設定點溫度，以移除該目標層之受化學處理的該表面區域。
  2. 如申請專利範圍第1項之微電子工作件上之材料的乾式移除方法，更包含：將該工作件放置於一乾式非電漿蝕刻腔室中；及操作該乾式非電漿蝕刻腔室，以在一單一腔室中執行該選擇性移除。
  3. 如申請專利範圍第1項之微電子工作件上之材料的乾式移除方法，其中該目標層具有小於或等於20%重量百分比之矽含量。
  4. 如申請專利範圍第1項之微電子工作件上之材料的乾式移除方法，其中該目標層具有大於20%重量百分比之矽含量。
  5. 如申請專利範圍第1項之微電子工作件上之材料的乾式移除方法，其中該目標層具有超過40%重量百分比之矽含量。
  6. 如申請專利範圍第1項之微電子工作件上之材料的乾式移除方法，其中該第一工作件設定點溫度係小於100℃，且該第二工作件設定點溫度係大於100℃。
  7. 如申請專利範圍第1項之微電子工作件上之材料的乾式移除方法，其中該第一工作件設定點溫度在自60℃至90℃之範圍內，且該第二工作件設定點溫度在自100℃至225℃之範圍內。
  8. 如申請專利範圍第1項之微電子工作件上之材料的乾式移除方法，其中該第一工作件設定點溫度在自35℃至100℃之範圍內，且該第二工作件設定點溫度在自100℃至225℃之範圍內。
  9. 如申請專利範圍第1項之微電子工作件上之材料的乾式移除方法，其中該暴露及該升高的步驟係在自500毫托至2托之範圍內的處理壓力下執行。
  10. 如申請專利範圍第1項之微電子工作件上之材料的乾式移除方法，其中該暴露及該升高的步驟係交替且連續地執行。
  11. 如申請專利範圍第1項之微電子工作件上之材料的乾式移除方法，其中該化學環境含有HF、NF3、F2、NH3、N2、或H2、或其二或更多者之組合。
  12. 如申請專利範圍第11項之微電子工作件上之材料的乾式移除方法，其中該化學環境更含有一貴重元素。
  13. 如申請專利範圍第1項之微電子工作件上之材料的乾式移除方法，其中該化學環境含有一激發態物種、一自由基物種、或一亞穩態物種、或其二或更多者之任何組合。
  14. 如申請專利範圍第2項之微電子工作件上之材料的乾式移除方法，其中該乾式非電漿蝕刻腔室包括一遠端電漿產生器或遠端自由基產生器，其係配置成以F、N、或H的激發態、自由基、或亞穩態物種供應該乾式非電漿蝕刻腔室。
  15. 如申請專利範圍第1項之微電子工作件上之材料的乾式移除方法，其中該目標層的至少一部分之選擇性移除，係相對於氧化矽、氮化矽、結晶矽、非晶矽、非晶碳及有機材料而選擇性地執行。
  16. 如申請專利範圍第1項之微電子工作件上之材料的乾式移除方法，其中該目標層包含具有約等於17%重量百分比、或約等於43%重量百分比之矽含量的一含矽抗反射塗層(ARC)，且其中該目標層相對於氧化矽、氮化矽、結晶矽、非晶矽、非晶碳及有機材料的蝕刻選擇性超過10比1。
  17. 如申請專利範圍第15項之微電子工作件上之材料的乾式移除方法，其中該目標層包含x及y係大於零的實數之SiOxNy，且其中該目標層相對於氧化矽、氮化矽、結晶矽、非晶矽、非晶碳及有機材料的蝕刻選擇性超過1。
  18. 如申請專利範圍第1項之微電子工作件上之材料的乾式移除方法，更包含：將該第一流體設定點溫度改變至一第二流體設定點溫度；使在該第二流體設定點溫度下之該傳熱流體流經該工作件固持器；及其中藉由調整從在一第一傳熱流體溫度下的一第一傳熱流體供應槽及在一第二傳熱流體溫度下的一第二傳熱流體供應槽加以抽出之該傳熱流體的比率，將該傳熱流體的溫度從該第一流體設定點溫度改變至該第二流體設定點溫度。
  19. 如申請專利範圍第18項之微電子工作件上之材料的乾式移除方法，更包含：當使在該第二流體設定點溫度下之該傳熱流體流動時，藉由耦合電力至嵌入於該工作件固持器內之一或更多電阻加熱元件，而加熱該工作件。
TW105119867A 2015-06-26 2016-06-24 具有可控制的含矽抗反射塗層或矽氮氧化物相對於不同薄膜或遮罩之蝕刻選擇性的氣相蝕刻 TWI610361B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562185150P 2015-06-26 2015-06-26
US62/185,150 2015-06-26

Publications (2)

Publication Number Publication Date
TW201707083A TW201707083A (zh) 2017-02-16
TWI610361B true TWI610361B (zh) 2018-01-01

Family

ID=57586642

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119867A TWI610361B (zh) 2015-06-26 2016-06-24 具有可控制的含矽抗反射塗層或矽氮氧化物相對於不同薄膜或遮罩之蝕刻選擇性的氣相蝕刻

Country Status (5)

Country Link
US (2) US10971372B2 (zh)
KR (1) KR102485541B1 (zh)
CN (1) CN107924816B (zh)
TW (1) TWI610361B (zh)
WO (1) WO2016210299A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580660B2 (en) 2015-06-26 2020-03-03 Tokyo Electron Limited Gas phase etching system and method
TWI610361B (zh) * 2015-06-26 2018-01-01 Tokyo Electron Limited 具有可控制的含矽抗反射塗層或矽氮氧化物相對於不同薄膜或遮罩之蝕刻選擇性的氣相蝕刻
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US12051589B2 (en) 2016-06-28 2024-07-30 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
KR102722138B1 (ko) * 2017-02-13 2024-10-24 램 리써치 코포레이션 에어 갭들을 생성하는 방법
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
WO2018213295A1 (en) * 2017-05-15 2018-11-22 Tokyo Electron Limited In-situ selective deposition and etching for advanced patterning applications
US11355353B2 (en) 2018-01-30 2022-06-07 Lam Research Corporation Tin oxide mandrels in patterning
KR102841279B1 (ko) 2018-03-19 2025-07-31 램 리써치 코포레이션 챔퍼리스 (chamferless) 비아 통합 스킴 (scheme)
TWI777063B (zh) * 2018-05-03 2022-09-11 日商東京威力科創股份有限公司 設計成使線寬粗糙度及線邊緣粗糙度最小化的臨界尺寸修整方法
CN109065554B (zh) * 2018-08-14 2021-06-18 中国电子科技集团公司第四十四研究所 一种高占空比背照式GaN探测器阵列及其制作方法
CN115565867A (zh) 2019-06-27 2023-01-03 朗姆研究公司 交替蚀刻与钝化工艺
KR102727230B1 (ko) * 2019-07-18 2024-11-06 도쿄엘렉트론가부시키가이샤 금속의 제어 가능한 에칭 선택비를 갖는 기상 에칭
JP7503951B2 (ja) * 2020-07-17 2024-06-21 東京エレクトロン株式会社 エッチング処理装置、石英部材及びプラズマ処理方法
US11756790B2 (en) 2021-03-09 2023-09-12 Tokyo Electron Limited Method for patterning a dielectric layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200845190A (en) * 2007-02-06 2008-11-16 Tokyo Electron Ltd Multi-zone gas distribution system for a treatment system
TW201126605A (en) * 2009-12-11 2011-08-01 Tokyo Electron Ltd Method to remove capping layer of insulation dielectric in interconnect structures

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3863049A (en) 1972-05-31 1975-01-28 Union Carbide Corp Temperature control apparatus for a centrifugal-type chemistry analyzer
US4331485A (en) 1980-03-03 1982-05-25 Arnon Gat Method for heat treating semiconductor material using high intensity CW lamps
JPS6131636U (ja) 1984-07-31 1986-02-26 株式会社 徳田製作所 静電チヤツク
US5219485A (en) 1985-10-11 1993-06-15 Applied Materials, Inc. Materials and methods for etching silicides, polycrystalline silicon and polycides
US4680086A (en) 1986-03-20 1987-07-14 Motorola, Inc. Dry etching of multi-layer structures
US5000113A (en) 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US5316616A (en) 1988-02-09 1994-05-31 Fujitsu Limited Dry etching with hydrogen bromide or bromine
US4913790A (en) 1988-03-25 1990-04-03 Tokyo Electron Limited Treating method
US5226056A (en) 1989-01-10 1993-07-06 Nihon Shinku Gijutsu Kabushiki Kaisha Plasma ashing method and apparatus therefor
DE69030822T2 (de) 1989-02-14 1997-11-27 Seiko Epson Corp Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP0399676A1 (en) 1989-05-01 1990-11-28 Tegal Corporation Dual temperature plasma etch
US5151871A (en) 1989-06-16 1992-09-29 Tokyo Electron Limited Method for heat-processing semiconductor device and apparatus for the same
US5059770A (en) 1989-09-19 1991-10-22 Watkins-Johnson Company Multi-zone planar heater assembly and method of operation
JPH03145123A (ja) 1989-10-31 1991-06-20 Toshiba Corp 半導体製造装置
US4992391A (en) 1989-11-29 1991-02-12 Advanced Micro Devices, Inc. Process for fabricating a control gate for a floating gate FET
JP2759116B2 (ja) 1989-12-25 1998-05-28 東京エレクトロン株式会社 熱処理方法および熱処理装置
US5192849A (en) 1990-08-10 1993-03-09 Texas Instruments Incorporated Multipurpose low-thermal-mass chuck for semiconductor processing equipment
US5242536A (en) 1990-12-20 1993-09-07 Lsi Logic Corporation Anisotropic polysilicon etching process
US5174856A (en) 1991-08-26 1992-12-29 Applied Materials, Inc. Method for removal of photoresist over metal which also removes or inactivates corrosion-forming materials remaining from previous metal etch
US5446824A (en) 1991-10-11 1995-08-29 Texas Instruments Lamp-heated chuck for uniform wafer processing
JPH05136095A (ja) 1991-11-14 1993-06-01 Nec Corp ドライエツチング装置
US5539609A (en) 1992-12-02 1996-07-23 Applied Materials, Inc. Electrostatic chuck usable in high density plasma
JPH05243191A (ja) 1992-02-26 1993-09-21 Nec Corp ドライエッチング装置
JPH06177088A (ja) 1992-08-31 1994-06-24 Sony Corp アッシング方法及びアッシング装置
JP3391410B2 (ja) 1993-09-17 2003-03-31 富士通株式会社 レジストマスクの除去方法
US5573596A (en) 1994-01-28 1996-11-12 Applied Materials, Inc. Arc suppression in a plasma processing system
US5883778A (en) 1994-02-28 1999-03-16 Applied Materials, Inc. Electrostatic chuck with fluid flow regulator
JPH08191059A (ja) 1995-01-09 1996-07-23 Hitachi Ltd プラズマ処理装置
US5605600A (en) 1995-03-13 1997-02-25 International Business Machines Corporation Etch profile shaping through wafer temperature control
US5711849A (en) 1995-05-03 1998-01-27 Daniel L. Flamm Process optimization in gas phase dry etching
JPH09157846A (ja) 1995-12-01 1997-06-17 Teisan Kk 温度調節装置
US5876119A (en) 1995-12-19 1999-03-02 Applied Materials, Inc. In-situ substrate temperature measurement scheme in plasma reactor
US6063710A (en) 1996-02-26 2000-05-16 Sony Corporation Method and apparatus for dry etching with temperature control
JPH09260474A (ja) 1996-03-22 1997-10-03 Sony Corp 静電チャックおよびウエハステージ
US5746928A (en) 1996-06-03 1998-05-05 Taiwan Semiconductor Manufacturing Company Ltd Process for cleaning an electrostatic chuck of a plasma etching apparatus
US6555397B1 (en) * 2000-09-13 2003-04-29 Advanced Micro Devices, Inc. Dry isotropic removal of inorganic anti-reflective coating after poly gate etching
US7795148B2 (en) * 2006-03-28 2010-09-14 Tokyo Electron Limited Method for removing damaged dielectric material
SE531981C2 (sv) 2006-05-08 2009-09-22 Munters Europ Ab Förfarande för minskning av fukthalten hos luft i ett avgränsat utrymme
US7718032B2 (en) * 2006-06-22 2010-05-18 Tokyo Electron Limited Dry non-plasma treatment system and method of using
US20080054361A1 (en) * 2006-08-30 2008-03-06 Infineon Technologies Ag Method and apparatus for reducing flicker noise in a semiconductor device
US7723237B2 (en) * 2006-12-15 2010-05-25 Tokyo Electron Limited Method for selective removal of damaged multi-stack bilayer films
KR101258311B1 (ko) 2006-12-18 2013-04-25 삼성전자주식회사 이리듐 유기금속 화합물을 이용한 유기 메모리 소자 및그의 제조방법
US8021514B2 (en) * 2007-07-11 2011-09-20 Applied Materials, Inc. Remote plasma source for pre-treatment of substrates prior to deposition
US8287688B2 (en) 2008-07-31 2012-10-16 Tokyo Electron Limited Substrate support for high throughput chemical treatment system
KR101569956B1 (ko) * 2008-07-31 2015-11-17 도쿄엘렉트론가부시키가이샤 화학 처리 및 열처리용의 생산성이 높은 처리 시스템 및 동작 방법
US8501629B2 (en) 2009-12-23 2013-08-06 Applied Materials, Inc. Smooth SiConi etch for silicon-containing films
US8658050B2 (en) * 2011-07-27 2014-02-25 International Business Machines Corporation Method to transfer lithographic patterns into inorganic substrates
TWI492298B (zh) * 2011-08-26 2015-07-11 應用材料股份有限公司 雙重圖案化蝕刻製程
US8679982B2 (en) * 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US8679983B2 (en) * 2011-09-01 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and nitrogen
JP5951384B2 (ja) * 2012-07-20 2016-07-13 東京エレクトロン株式会社 温度制御システムへの温調流体供給方法及び記憶媒体
US8921234B2 (en) * 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US8801952B1 (en) * 2013-03-07 2014-08-12 Applied Materials, Inc. Conformal oxide dry etch
JP5825288B2 (ja) 2013-04-08 2015-12-02 トヨタ自動車株式会社 ハイブリッド車両
EP2824179B1 (en) * 2013-07-09 2017-11-29 Honda Motor Co., Ltd. Beta-glucosidase
JP6211947B2 (ja) * 2013-07-31 2017-10-11 東京エレクトロン株式会社 半導体装置の製造方法
US9378978B2 (en) * 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
TWI610361B (zh) * 2015-06-26 2018-01-01 Tokyo Electron Limited 具有可控制的含矽抗反射塗層或矽氮氧化物相對於不同薄膜或遮罩之蝕刻選擇性的氣相蝕刻

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200845190A (en) * 2007-02-06 2008-11-16 Tokyo Electron Ltd Multi-zone gas distribution system for a treatment system
TW201126605A (en) * 2009-12-11 2011-08-01 Tokyo Electron Ltd Method to remove capping layer of insulation dielectric in interconnect structures

Also Published As

Publication number Publication date
US20160379842A1 (en) 2016-12-29
KR102485541B1 (ko) 2023-01-05
US10971372B2 (en) 2021-04-06
US20210217628A1 (en) 2021-07-15
TW201707083A (zh) 2017-02-16
CN107924816A (zh) 2018-04-17
US11538691B2 (en) 2022-12-27
KR20180014206A (ko) 2018-02-07
WO2016210299A1 (en) 2016-12-29
CN107924816B (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
TWI610361B (zh) 具有可控制的含矽抗反射塗層或矽氮氧化物相對於不同薄膜或遮罩之蝕刻選擇性的氣相蝕刻
US11380554B2 (en) Gas phase etching system and method
KR102894638B1 (ko) 실리콘-게르마늄 합금의 제어 가능한 에칭 선택도를 가진 기상 에칭
TWI641046B (zh) 積體電路的製造方法
JP4745958B2 (ja) 基板を熱処理する処理システムおよび方法
TW202115501A (zh) 光阻乾式沉積用設備
CN105977134B (zh) 具有用于改变衬底温度的衬底托盘的预清洗腔室和借助所述衬底托盘进行的预清洗工艺
KR20210068590A (ko) 반도체 응용들을 위한 구조를 식각하기 위한 방법들
CN100446209C (zh) 利用分压调节化学氧化物去除工艺的方法和系统
JP2006521017A (ja) 基板を化学的処理する処理システムおよび方法
US20170207103A1 (en) Gas phase etch of amorphous and poly-crystalline silicon from high aspect ratio features with high selectivity towards various films
JP7427155B2 (ja) 別の金属及び誘電体に対してチューニング可能な選択性を有するチタン含有材料層の非プラズマエッチング
TWI865561B (zh) 利用金屬的可控制蝕刻選擇性之氣相蝕刻
WO2014164493A1 (en) Methods for removing photoresist from substrates with atomic hydrogen