[go: up one dir, main page]

TWI605461B - 於記憶體陣列中重映射記憶體位置之技術 - Google Patents

於記憶體陣列中重映射記憶體位置之技術 Download PDF

Info

Publication number
TWI605461B
TWI605461B TW103145227A TW103145227A TWI605461B TW I605461 B TWI605461 B TW I605461B TW 103145227 A TW103145227 A TW 103145227A TW 103145227 A TW103145227 A TW 103145227A TW I605461 B TWI605461 B TW I605461B
Authority
TW
Taiwan
Prior art keywords
memory
location
remapping
memory location
manager
Prior art date
Application number
TW103145227A
Other languages
English (en)
Other versions
TW201532065A (zh
Inventor
葛雷格Ｂ 雷斯阿特瑞
拿文 穆拉黎曼哈
Original Assignee
慧與發展有限責任合夥企業
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧與發展有限責任合夥企業 filed Critical 慧與發展有限責任合夥企業
Publication of TW201532065A publication Critical patent/TW201532065A/zh
Application granted granted Critical
Publication of TWI605461B publication Critical patent/TWI605461B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Communication Control (AREA)

Description

於記憶體陣列中重映射記憶體位置之技術 發明領域
本發明係有關於記憶體陣列中重映射記憶體位置之技術。
發明背景
記憶體晶粒製造商由於具有高產率而受益。高產率表明被製造而可被顧客所使用之區塊的百分比。記憶體晶粒不可能使用壞的記憶體區塊，以確保記憶體晶粒保持資料之整體性。為獲得較高的產率，記憶體晶粒製造商測試記憶體晶粒以發現壞的記憶體區塊。當一壞的記憶體區塊被辨識時，該壞的區塊可以被製造成為記憶體晶粒之一另外的記憶體區塊所取代。
發明概要
依據本發明之一實施例，係特地提出一種用以於一記憶體陣列中重映射一記憶體位置的方法，該方法包括下列步驟：利用一記憶體管理器，接收一記憶體陣列中之將使用藉由一記憶體管理器執行之一重映射步驟而被重映射 之一第一記憶體位置的一辨識，該重映射步驟包括：選擇一第二記憶體位置以儲存欲用於該第一記憶體位置之資料；以及將關聯於該第二記憶體位置之一指示器寫入該第一記憶體位置中。
100‧‧‧系統
101‧‧‧記憶體測試器
102‧‧‧記憶體管理器
103‧‧‧接收模組
104‧‧‧選擇模組
105‧‧‧寫入模組
106‧‧‧記憶體陣列
107‧‧‧記憶體位置
200‧‧‧重映射記憶體位置方法
201-205‧‧‧重映射記憶體位置步驟
300‧‧‧重映射記憶體位置方法
301-305‧‧‧重映射記憶體位置步驟
407‧‧‧重映射記憶體位置
408‧‧‧記憶體晶粒
409‧‧‧記憶體區塊列
411‧‧‧重映射記憶體區塊
501‧‧‧記憶體測試器
502‧‧‧記憶體管理器
503‧‧‧接收模組
504‧‧‧選擇模組
505‧‧‧寫入模組
510‧‧‧表明模組
514‧‧‧表明模組
516‧‧‧表明模組
602‧‧‧記憶體管理器
617‧‧‧處理資源
618‧‧‧記憶體資源
619‧‧‧接收器
620‧‧‧重映射器
附圖例示此處所述之各種原理範例並且是說明文之一部份。該等範例不限制申請專利範圍之範疇。
圖1是依據此處所述之一原理範例而用以於一記憶體陣列中重映射記憶體位置之系統圖形。
圖2是依據此處所述之一原理範例而用以於一記憶體陣列中重映射記憶體位置之方法流程圖。
圖3是依據此處所述之一原理範例而用以於一記憶體陣列中重映射記憶體位置之另一方法流程圖。
圖4是依據此處所述之一原理範例而包含被重映射的記憶體位置以及被重映射的記憶體區塊之一數量之記憶體晶粒的圖形。
圖5是依據此處所述之一原理範例而用以於一記憶體陣列中重映射記憶體位置之一記憶體管理器的圖形。
圖6是依據此處之原理範例而用以於一記憶體陣列中重映射記憶體位置之一記憶體管理器的圖形。
在整個附圖中，相同的參考號碼指明相似但不必定得是相同的元件。
較佳實施例之詳細說明
記憶體區塊被使用以儲存資料。一數量之記憶體區塊可以被置放在一記憶體晶粒上。在製造期間，由於製造程序，在一記憶體晶粒內之一數量的記憶體區塊可能是“壞的”。記憶體晶粒不能使用壞的記憶體區塊，以便確保記憶體晶粒保持資料之整體性。因此，記憶體晶粒製造商可以包含一數量之備用記憶體資源，以至於一記憶體晶粒可以如廣告地具有足夠的記憶體區塊以供作業。
為此，製造企業可能測試記憶體晶粒以發現包含製造缺陷之記憶體區塊。於一製造測試失敗之一記憶體晶粒可能不被使用，因為記憶體晶粒中之失效可能導致不一致的資料儲存。考慮到“壞的”記憶體區塊，製造商可能設計晶粒使具有可用之另外的記憶體資源，以便取代在一記憶體晶粒內之失效的記憶體區塊。當製造商檢測一記憶體區塊中之一失效錯誤時，另外的資源可被使用以取代壞的記憶體區塊。雖然此測試可能降低該“壞的”記憶體配置之負面衝擊，但這些測試也可能包含一些低效率性。
例如，該測試可以一粗糙粒度被執行。因此，另外的資源可以是相對地大，並且可以被使用以取代製造晶粒之大記憶體區塊。此粗糙粒度可能導致浪費的記憶體空間。例如，當一記憶體區塊具有一相對小的失效時，例如，一單一位元失效，則整個記憶體區塊可被取代。換言之，一數量之記憶體位元，其未失效且可能以不同方式被使用以儲存資料，卻可能由於一單一記憶體位元之失效而被取代。因此，即使小的失效，例如，單一位元失效，鼓 勵製造商去實行額外的資料容量以處理失效。
更進一步地，由於更大量之另外資源可能被使用，以另外的資源而替換大部份的記憶體晶粒可能增加製造商之成本。於一些情況中，製造商也可能具有無法通過測試之較高的晶粒產率，因為沒有足夠的另外資源以考慮在一記憶體晶粒上所遭受的錯誤數量。
鑑於這些以及其他錯雜作用，呈現於這揭示中之系統以及方法允許一記憶體陣列中之記憶體位置的更有效之重映射。更明確地說，於此處被揭示之系統以及方法允許一記憶體測試器以重映射較大的記憶體區塊而允許一記憶體管理器，使用一重映射步驟，以重映射較小的記憶體位置。換言之，當需要時，該記憶體管理器可以使用一較精細粒度重映射。一精細粒度重映射之一範例是具有錯誤檢查與更正以及嵌入式指示器(FREE-p)映射功能之一精細粒度重映射，其當不一致的資料被發現時則產生與一記憶體位置相關聯之一指示器。
此一方法可以是有益的，其藉由使用比取代一大記憶體區塊更有效的方法允許小的失效被更正。於一些範例中，記憶體測試器可以傳達給記憶體管理器關於哪個記憶體位置已失效，而允許該記憶體管理器使用較少的被製造於記憶體晶粒中之另外的資源來更正該等失效。此外，使用一精細粒度重映射步驟，例如，FREE-p，可能是有益的，原因在於其允許製造重映射將被執行而不需另外的資源。例如，在使用期間，一精細粒度重映射(例如， FREE-p)可以被使用以在使用期間檢測及重映射記憶體位置。這相同的FREE-p機制可以被使用於一製造情節中以重映射由於製造處理程序而有缺陷的記憶體位置。換言之，該FREE-p重映射機制可以是有益的，原因在於其可以在作業期間以及在製造期間被使用以辨識有缺陷的記憶體位置。
管理在該記憶體測試器以及該記憶體管理器之間的通訊可以允許該記憶體測試器避免使用記憶體晶粒中之另外的資源處理小的失效，例如，單一位元失效。相反地，該記憶體管理器可以應付這些失效。
該記憶體管理器可以接收將被重映射的一記憶體位置之一表明，並且可以重映射該記憶體位置。當一資料不一致性被發現時，該重映射可以產生與該記憶體位置相關聯之一指示器。該記憶體管理器可以將欲供用於被辨識的記憶體位置之資料重映射至未失效之記憶體位置。一記憶體管理器可以藉由使用未使用的記憶體位置而重映射該被辨識的記憶體位置，而留下記憶體晶粒上另外的資源可供用於無法利用記憶體管理器被解決之失效的修復。
於一些範例中，該記憶體管理器可以藉由檢測記憶體陣列中對於在一記憶體測試處理程序中被寫入之樣型，而接收關於記憶體陣列中將被重映射的記憶體位置之資料。該等樣型可以表明在一記憶體陣列內之將被重映射的記憶體位置。關於記憶體位置之資料的接收可以涉及自該記憶體讀取一資料檔案、讀取一樣型或其之組合。
該記憶體管理器可以接收於一記憶體陣列中將被重映射之一第一記憶體位置的辨識。該接收可能經由任何資料通訊方法而發生，例如，讀取該記憶體陣列上之一檔案、檢測該記憶體陣列中之樣型、經由一網路協定而接收資料、經由一處理間通訊協定而接收資料、或相似之方法或該等方法之組合。
該記憶體管理器接著可以藉由選擇該記憶體陣列中之一第二記憶體位置而重映射該第一記憶體位置以接收欲供用於該第一記憶體位置之資料。該記憶體管理器可以藉由保留該第二記憶體位置於該記憶體陣列中而重映射該第一記憶體位置。一記憶體管理器可以藉由自記憶體陣列中閒置的記憶體位置之列表選擇記憶體區塊而保留一記憶體位置。該記憶體管理器也可以保留該記憶體陣列中之記憶體位置以供處理失效，並且維持資料以管理該被保留之記憶體位置。
該記憶體管理器可以藉由將重映射資料寫入至該記憶體陣列而啟動該重映射。該重映射資料可以包含對於該新的記憶體區塊之一指示器以儲存資料以及一狀態位元以表明一記憶體區塊已被重映射。
該記憶體管理器可以自一記憶體測試器接收記憶體位置之辨識，或該記憶體管理器可以自該記憶體管理器中之一模組接收該記憶體位置之辨識。該辨識可以自一單一裝置被接收，或可以在裝置之間被通訊。
本揭示說明用以於一記憶體陣列中重映射一記 憶體位置之方法。該方法可以包含藉由一記憶體管理器而接收在一記憶體陣列中將被重映射之一第一記憶體位置的一辨識，該重映射是使用藉由一記憶體管理器執行之一重映射步驟。該重映射步驟可以包含選擇一第二記憶體位置以儲存欲供用於該第一記憶體位置之資料。該重映射步驟也可以包含將對該第二記憶體位置之一指示器，寫入該第一記憶體位置中。
本揭示說明用以於一記憶體陣列中重映射一記憶體位置的一系統。該系統可以包含一處理器以及通訊地被耦合至該處理器之記憶體。該系統也可以包含一記憶體管理器。該記憶體管理器可以包含一接收器而用以接收有關將重映射一第一記憶體位置的資訊。該記憶體管理器也可以包含將該第一記憶體位置重映射至一第二記憶體位置的一重映射器。
本揭示說明用以於一記憶體陣列中重映射一記憶體位置之一電腦程式產品。該電腦程式產品可以包含一電腦可讀取儲存媒體，其包含藉其實施之電腦可使用程式碼。該電腦可使用程式碼可以包含藉由一處理器執行之電腦可使用程式碼，其當被一處理器所執行時則可以接收有關可以於一記憶體陣列中被重映射之一第一記憶體位置的資訊。該電腦可使用程式碼可以包含電腦可使用數碼以便，當利用一處理器執行時，則於該記憶體陣列中選擇一第二記憶體位置以儲存欲供用於該第一記憶體位置之資料。該電腦可使用程式碼可以包含電腦可使用數碼，以當 利用一處理器執行時，則將該第一記憶體位置重映射至該第二記憶體位置。
如此處所述之記憶體位置的重映射之處理可以允許一記憶體管理器降低被建構在一記憶體晶粒中之另外資源的使用。依賴於被建構進入一記憶體晶粒中的另外資源之降低可以允許製造商可增加良好記憶體陣列的生產。一記憶體管理器可以可按記憶體容量尺度排列之方式而處理記憶體之重映射。
如被使用於本說明文中以及附加之申請專利範圍中，一“記憶體陣列”或“記憶體”可以是涉及利用一記憶體管理器被控制之記憶體。
進一步地，如被使用於本說明文中以及附加之申請專利範圍中，一“憶阻器記憶體”、“憶阻器”、“憶阻器元件”、或相似之專門名詞可以是涉及一單一被動電路元件，其可以保持在跨越一雙端點元件之電流以及電壓時間積分之間的關係。於一些範例中，憶阻器可以被使用作為記憶體陣列之記憶體元件。例如，一記憶體陣列中之憶阻器元件可以被編組於一結構中以便利憶阻器元件之一密實封裝以支援大容量記憶體晶粒之構造。
更進一步地，如被使用於本說明文中以及附加之申請專利範圍中，用詞“記憶體晶粒”可以是涉及被分為一數量之記憶體區塊的一記憶體單元。一記憶體區塊可以包含一數量之記憶體位元。
更進一步地，如被使用於本說明文中以及附加 之申請專利範圍中，用詞“記憶體位置”可以是涉及一記憶體陣列之一分割單元。一“記憶體位置”可以包含來自存在於不同記憶體晶粒上的記憶體區塊之位元。
更進一步地，如被使用於本說明文中以及附加之申請專利範圍中，用詞“一數量”或相似語言可以包含任何正數(包含1至無窮大)；零不是一數目，而是沒有一數量。
在下面的說明中，為了說明之目的，許多特定細節被提及以便提供對本系統以及方法之一徹底的了解。但是，對於一個熟習本技術者，其應明白，本設備、系統、以及方法可以不需這些特定細節而被實施。在說明文中提到之“一範例”或相似語言，意謂著配合範例被說明之一特定的特點、結構、或特性如上所述地被包含，但可以是不被包含於其他範例中。
圖1是依據此處所述之一原理範例用以於一記憶體陣列(106)中重映射記憶體位置(107)之系統(100)的圖形。該系統(100)可以包含一記憶體測試器(101)，其用以對於一記憶體陣列(106)測試失效的記憶體位置(107)以及用以在一記憶體陣列(106)之內重映射記憶體區塊。於一些範例中，該記憶體陣列(106)可以包含一數量之憶阻器元件。該記憶體陣列(106)可以是一相交條式記憶體陣列。
於一些範例中，該記憶體測試器(101)可以將被重映射之記憶體位置(107)的一表明發送至記憶體管理器(102)。例如，該記憶體測試器(101)可以測試一記憶體晶 粒。該記憶體測試器(101)接著可以對記憶體管理器(102)表明在一記憶體晶粒之內的記憶體位置(107)已失效。於一些範例中，當比較至藉由該記憶體測試器(101)執行的那些重映射時，將藉由該記憶體管理器(102)被重映射之記憶體位置(107)的表明可以是關於較小的失效。更多關於失效的記憶體位置(107)以及失效的記憶體區塊之檢測詳細說明在下面配合圖4被給予。
一記憶體測試器(101)可以測試被製造以供記憶體使用的一單元，例如，一記憶體晶粒。該記憶體晶粒可以包含一數量之記憶體陣列(106)。一記憶體測試器(101)可以使用在一記憶體晶粒上之另外的資源以取代記憶體區塊並且防止已失效的記憶體區塊被使用。
系統(100)也可以包含接收將被重映射之一第一記憶體位置(107-1)的一辨識之一記憶體管理器(102)，該第一記憶體位置(107-1)是使用藉由記憶體管理器(102)執行之一重映射步驟被重映射。例如，一第一記憶體位置(107-1)之一辨識可以自一記憶體測試器(101)被接收。
記憶體管理器(102)可以包含一數量之模組以實行此處所述之性能。例如，該記憶體管理器(102)可以包含一接收模組(103)，其用以接收將使用一重映射步驟於一記憶體陣列中(106)被重映射之一第一記憶體位置(107-1)的一辨識。於一些範例中，該第一記憶體位置(107-1)之辨識可以自該記憶體測試器(101)被接收。於其他範例中，該辨識可以自在該記憶體管理器(102)內之另一元件被接收。重映 射接著可以在該記憶體測試器(101)以及該記憶體管理器(102)之間被分割。一記憶體管理器(102)可以被使用以處理相對小的記憶體失效之重映射。這可以藉由重映射記憶體位址而以另一者替代一記憶體位置(107)而被完成。藉由比較，該記憶體測試器(101)可以被使用以處理較大的記憶體區塊之重映射。接收將利用該記憶體管理器(102)被重映射之一第一記憶體位置(107-1)的一辨識可以是有益的，因為該記憶體管理器(102)是能夠比記憶體確認處理程序之其他步驟更有效的一方式而處理錯誤。
在表明資訊利用接收模組(103)被接收之後，一選擇模組(104)可以選擇一第二記憶體位置(107-2)以儲存欲供用於該第一記憶體位置(107-1)之資料。例如，當檢測一第一記憶體位置(107-1)是將被重映射之時，選擇模組(104)可以自一閒置記憶體位置列表選擇一第二記憶體位置(107-2)。第二記憶體位置(107-2)之位址接著可以藉由一寫入模組(105)被儲存於該記憶體陣列中(106)以供未來的使用。
選擇模組(104)可以基於所接收的資訊，而辨識以及選擇一第二記憶體位置(107-2)，以便儲存以及取得欲供用於該第一記憶體位置(107-1)之資料。該選擇模組(104)可以於該記憶體陣列(106)中選擇可用的記憶體位置(107)。可用的記憶體位置(107)可以被發現於閒置記憶體位置(107)之列表上，可以被保留，例如，為了處理記憶體錯誤之目的，或可以是經由一些不同的方法被得到。
選擇模組(104)可以選擇被調整大小以降低正確地作用之拋棄的記憶體位置(107)的一第二記憶體位置(107-2)。如一範例，一記憶體陣列(106)可以擁有具一單一位元失效之一單一記憶體位置(107)，其可能以另一記憶體位置(107)被取代，由於其中一不同的錯誤處理例程，甚至對於一個單一位元失效者也可以映射出一整列或一整行之位元或一整個記憶體區塊。對於一單一位元失效者，映射出一整列或一整行之位元可能浪費許多工作位元。
經由一第二記憶體位置(107-2)之有效的選擇，選擇模組(104)可以降低由於與一壞的記憶體區塊相關聯之良好記憶體位置(107)而自使用中被移除之“良好”或適當地作用的記憶體位置(107)之數量。
一寫入模組(105)可以於第一記憶體位置(107-1)中寫入對於該第二記憶體位置(107-2)之一指示器。於一些範例中，藉由該選擇模組(104)以及該寫入模組(105)被實行之功能可以是一重映射步驟。於一些範例中，該重映射步驟可以一快取線粒度被執行。
一重映射步驟之一範例如下所述地被給予。一記憶體陣列(106)可以包含一第一記憶體位置(107-1)以及第二記憶體位置(107-2)。如上所述地，於一些範例中，一記憶體位置(107)可以包含一數量之失效的記憶體位元。例如，該第一記憶體位置(107-1)可以包含一失效的記憶體位元。但是，雖然該第一記憶體位置(107-1)可以包含一失效的記憶體位元，在該第一記憶體位置(107-1)之內的一數量 之記憶體位元可以是可供使用的。於這範例中，在該失效的記憶體位置(107-1)內之該等一數量之可用位元可以被使用以將被表示於第一記憶體位置(107-1)中之資料重映射至第二記憶體位置(107-2)。
例如，對於該第二記憶體位置(107-2)之一指示器可以被包含於該第一記憶體位置(107-1)中，以至於“壞的”記憶體位置仍然是可使用。該重映射步驟可以採用包含失效位元之記憶體位置(107)以儲存表明該資料已被重映射至何處的一指示器。於一些範例中，該指示器可以是更小於重映射之記憶體位置(107)。於一些範例中，一狀態位元可以被使用以表明一特定的記憶體位置(107)包含被重映射之資料。換言之，雖然該第一記憶體位置(107-1)可以包含一數量之失效位元，該重映射步驟可以採用在壞的第一記憶體位置(107-1)之內的空間以包含表明該資料重映射之一指示器。此一重映射步驟可以是具有錯誤更正數碼以及嵌入式指示器(FREE-p)映射之一精細粒度重映射。該記憶體管理器(102)可以進行其他功能，並且可以是與記憶體陣列(106)相關聯的，或可以是採用記憶體陣列(106)之一裝置的部件。置放一重映射指示器於“壞的”第一記憶體位置(107-1)中可以是有益的，其可能消除用於重映射指示器之另外所需的儲存器。
一記憶體管理器(102)可使用不改變一記憶體晶粒上的一電路之方法而更正一記憶體陣列(106)上之錯誤。該記憶體管理器(102)可以使用一指示器、狀態位元、或其 組合而重映射一記憶體位置(107)，以將資料自具有一失效之一第一記憶體位置(107-1)重映射至不具有一失效之一第二記憶體位置(107-2)。該記憶體管理器可以編碼日期以確保記憶體位置中之失效不會導致資料的不一致性。
該寫入模組(105)可以儲存在一第一記憶體位置(107-1)以及該第二記憶體位置(107-2)的辨識之間的一關聯性。被儲存的資料可以包含對於該第二記憶體位置(107-2)之一指示器。寫入模組(105)可以儲存在該第一記憶體位置(107-1)以及該第二記憶體位置(107-2)之間的關聯性。該關聯性可以被儲存於該記憶體陣列(106)中，或可以被儲存於一另外的裝置上以供未來之參考。
利用記憶體管理器(102)之記憶體失效的精細粒度處理，可以允許一記憶體測試器(101)使用記憶體晶粒上之另外的記憶體資源，以處理可能包含一記憶體區塊之大的失效。所減少的另外記憶體資源上的要求可允許相同記憶體資源被使用以處理另外的失效情況。記憶體晶粒上之記憶體資源接著可以增加晶片生產，或增加能夠無錯誤作業之晶片的百分比。另外地，另外的記憶體資源可被使用作為另外的記憶體以增加記憶體陣列(106)之容量。
圖2是依據此處所述之一原理範例用以重映射記憶體位置(圖1，107)的方法(200)之流程圖。該方法(200)可以允許接收一第一記憶體位置(圖1，107-1)之辨識，並且藉由選擇一第二記憶體位置(圖1，107-2)而重映射該第一記憶體位置(圖1，107-1)，以儲存欲供用於該第一記憶體 位置(圖1，107-1)之資料，並且將該選擇寫入至該第一記憶體位置(圖1，107-1)。
該方法(200)可以包含利用一記憶體管理器(圖1，102)以接收(方塊201)於一記憶體陣列中(圖1，106)將被重映射之一第一記憶體位置(圖1，107-1)的一辨識。第一記憶體位置(圖1，107-1)之辨識可以自一記憶體測試器(圖1，101)被接收，或可以自一表明模組被接收。
例如，一記憶體測試器(圖1，101)可以表明位元失效已被發現之記憶體位置(圖1，107)，以至於該記憶體管理器(圖1，102)使用一重映射步驟，例如FREE-p，而可以重映射該記憶體位置(圖1，107)。於一些範例中，該表明可以被包含於一資料檔案中。如將在下面被說明，該記憶體管理器(圖1，102)接著可以讀取該資料檔案以辨識將被重映射之記憶體位置(圖1，107)。
於另一範例中，該表明可以一樣型被編碼。於這範例中，該記憶體管理器(圖1，102)可以讀取被表明以辨識將被重映射之一記憶體位置(圖1，107)之樣型。於一些範例中，該記憶體測試器(圖1，101)可以在一記憶體晶粒級別而測試記憶體。換言之，所接收的樣型可在一記憶體晶粒上表明一失效之記憶體區塊。但是，如將在下面配合圖4之說明，該重映射步驟可以跨越複數個記憶體晶粒執行。
於一些範例中，將被重映射之第一記憶體位置(圖1，107-1)可與利用該記憶體測試器(圖1，101)被重映射 之記憶體陣列(圖1，106)的一記憶體區塊不同。例如，該記憶體測試器(圖1，101)可以重映射記憶體區塊並且可以保留單一記憶體位置(圖1，107)之重映射至由該記憶體管理器(圖1，102)所使用之精細粒度重映射步驟。
方法(200)可以包含選擇(方塊203)一第二記憶體位置(圖1，107-2)以儲存欲供用於該第一記憶體位置(圖1，107-1)之資料。第二記憶體位置(圖1，107-2)之選擇(方塊203)可以包含選擇不是使用中之記憶體位置(圖1，107)。不是使用中之記憶體位置(圖1，107)可以是與一閒置列表相關聯，或可以被保留以供用於特定之目的，例如，處理錯誤。
一第二記憶體位置(圖1，107-2)之選擇(方塊203)可以允許記憶體管理器(圖1，102)以便選擇一另外的記憶體位置(圖1，107)，以降低由於與一失效記憶體區塊相關聯而自使用中被移除之適當地作用記憶體的數量。
方法(200)可以包含將對於該第二記憶體位置(圖1，107-2)之一指示器寫入(方塊205)至第一記憶體位置(圖1，107-1)中。該寫入可以是與第一記憶體位置(圖1，107-1)之辨識相關聯，或可以被安置於利用該記憶體管理器(圖1，102)被管理的記憶體之任何區域中。該指示器可以包含第二記憶體位置(圖1，107-2)之辨識。該方法(200)同樣地也可以包含寫入一狀態位元以表明一指示器，並且用以表明該指示器不是資料。該方法(200)可以寫入一些或所有的資訊，並且該資訊可以或不可以被寫入至記憶體陣 列(圖1，106)之一單一記憶體位置(圖1，107)。
選擇(方塊203)一第二記憶體位置(圖1，107-2)以及寫入(方塊205)一指示器至該第一記憶體位置(圖1，107-1)可以被稱為一重映射步驟。於一些範例中，該重映射步驟可以是具有錯誤檢查與更正以及嵌入式指示器(FREE-p)映射功能之一精細粒度重映射。使用一FREE-p映射功能，該記憶體管理器(圖1，102)可以使用一狀態位元以表明一記憶體位置(圖1，107)，例如，該第一記憶體位置(圖1，107-1)已被重映射。該記憶體管理器(圖1，102)也可以使用一重映射指示器以表明第二記憶體位置(圖1，107-2)之位置。因此，藉由該記憶體管理器(圖1，102)被使用之重映射步驟可以比利用一記憶體測試器(圖1，101)所進行之一重映射使用較少之記憶體執行，並且針對這目的而不用提供一分別的重映射結構。
如此處所述之方法(200)可以是得益於小的錯誤經由記憶體管理器(圖1，102)利用一有效的重映射步驟被處理，而較大的錯誤則可以藉由該記憶體測試器(圖1，101)被處理。
圖3是依據此處所述之一原理範例用以於一記憶體陣列(圖1，106)中重映射記憶體位置(圖1，107)之另一方法(300)的流程圖。該方法(300)可以包含利用該記憶體管理器(圖1，102)，而辨識(方塊301)該第一記憶體位置(圖1，107-1)。於一些範例中，該記憶體測試器(圖1，101)可能忽略小的位元失效，例如，單一位元失效。於這範例 中，該記憶體測試器(圖1，101)可以重映射較大的記憶體區塊。同樣地，於這範例中，該記憶體管理器(圖1，102)可以包含一辨識模組以辨識(方塊301)該第一記憶體位置(圖1，107-1)。於這範例中，當對一記憶體位置(圖1，107)之一接取在一組裝的記憶體晶粒中首先被嚐試時，寫入可能會失敗，並且該記憶體管理器(圖1，102)可能重映射該記憶體位置(圖1，107)，如在下面所述地。例如，該記憶體管理器(圖1，102)可以選擇(方塊303)一第二記憶體位置以儲存欲供用於該第一記憶體位置(圖1，107-1)之資料。這可以如配合圖2所說明地被執行。該記憶體管理器(圖1，102)可以於該第一記憶體位置(圖1，107-1)中寫入(方塊305)對於該第二記憶體位置(圖1，107-2)之一指示器。
圖4是依據此處所述之一原理範例，包含被重映射記憶體位置(407)以及被重映射記憶體區塊(411)之一數量的記憶體晶粒(408)之圖形。如上所述地，系統(圖1，100)可以包含一數量之記憶體晶粒(408)。例如，該系統(圖1，100)可以包含一第一記憶體晶粒(408-1)、一第二記憶體晶粒(408-2)、以及一第三記憶體晶粒(408-3)。雖然圖4展示三種記憶體晶粒(408)，但該系統(圖1，100)可以包含任何數量之記憶體晶粒(408)。
各個記憶體晶粒(408)可以包含一數量之記憶體區塊(411)。為簡明起見，一些記憶體區塊(411-1、411-2、411-3)利用一數目被註明，但是圖4中所展示之各個記憶體區塊(411)可以是相似於利用參考數目被表明之該等記憶體 區塊(411-1、411-2、411-3)。特定提及之記憶體區塊(411)族群可以相對於不同列(409)地被構成。例如，一第一列(409-1)可以包含來自第一記憶體晶粒(408-1)、第二記憶體晶粒(408-2)、以及第三記憶體晶粒(408-3)之各者的一記憶體區塊(411)。
於一些範例中，一個或多個記憶體區塊(411)可以被指定以儲存資料。例如，記憶體區塊(411)之第三列(409-3)以及記憶體區塊(411)之第四列(409-4)可以被指定以儲存資料。藉由比較，當儲存器列(409-3、409-4)中之記憶體區塊(411)失效時，記憶體區塊(411)之一數量的其他列(409)可以被指定作為另外的資源以接收資料。例如，記憶體區塊(411)之第一列(409-2)以及記憶體區塊(411)之第二列(409-2)可以被指定作為另外的資源，如圖4中利用虛線方塊被表明者。雖然特定提及一特定的數目以及一特定方位列(409)作為儲存列(409-3，409-4)以及另外的資源列(409-1，409-2)，但任何數量以及任何方位列(409)可以如此處所述地被使用。
記憶體也可以利用記憶體位置(407)被分割。如上所述地，記憶體位置(407)可以是涉及跨越一數量之記憶體晶粒(408)的記憶體區塊(411)之分割。例如，一記憶體位置(407)可以分為複數個存在於不同記憶體晶粒(408)上之記憶體區塊(411)。更明確地說，一記憶體位置(407-1)可以分為在第一記憶體晶粒(408-1)、第二記憶體晶粒(408-2)、以及第三記憶體晶粒(408-3)上之一數量的記憶體 區塊(411)。一特定的記憶體區塊(411)可以包含一數量之記憶體位置(407)。例如，一第一記憶體區塊(411-1)可以包含一數量之記憶體位置(407-4、407-5)。為了簡明起見，一個或二個記憶體位置(407)被表明如分割該等記憶體區塊(411)，但是任何數量的記憶體位置(407)可以被使用以分割在記憶體晶粒(408)內之記憶體區塊(411)。
如上所述，於一些範例中，一記憶體測試器(圖1，101)可以重映射記憶體區塊(411)。例如，由於包含自製造程序或一接線元件中之短路所產生的缺陷之任何數量理由，一記憶體區塊(411)可能失效。如於圖4中之展示，第一記憶體區塊(411-1)可能失效，如利用對角線被表明。於這範例中，一記憶體測試器(圖1，101)可以將該失效的第一記憶體區塊(411-1)重映射至另一記憶體區塊(411)。更明確地說，該記憶體測試器(圖1，101)可以將該第一記憶體區塊(411-1)重映射至該第二記憶體區塊(411-2)。該第二記憶體區塊(411-2)可以被包含於記憶體區塊(411)之一列(409-2)中，其在一失效記憶體區塊(411)之事件中被指定作為將被使用之另外資源。記憶體區塊(411)之重映射可以利用箭號(412-1)被表明。於這範例中，對應至失效記憶體區塊(411-1)之記憶體位置(407-4，407-5)的部份可以被重映射至第二記憶體區塊(411-2)之記憶體位置(407-2、407-3)。但是，在對應至如同失效記憶體區塊(411-1)但卻不失效之相同列(409-3)中之記憶體區塊(411)的記憶體位置(407-4、407-5)的部份，被保持在原始列(409-3)中。雖然 重映射一整個記憶體區塊(411)可以是有益的，但其也可能浪費記憶體空間。例如，如上所述地，如果在一記憶體區塊(411-1)內之一單一位元失效，則一整個失效的記憶體區塊(411-1)被重映射以及一整個另外的記憶體區塊(411-2)被使用以方便一單一位元失效之更正。
因此，使用一更精細之粒度重映射步驟(例如，一FREE-p重映射)之一記憶體管理器(圖1，102)可以重映射個別的記憶體位置(407)，因此保留將被使用於較大的記憶體失效之另外的資源記憶體區塊(411)，例如，第一列(409-1)以及第二列(409-2)中的那些者。例如，如利用“x”被表明之一小的失效，例如，一單一位元失效(413)，可能發生在對應至第一記憶體晶粒(408-1)上之一記憶體區塊(411-3)的一第六記憶體位置(407-6)上。於這範例中，該記憶體管理器(圖1，102)可以將第六記憶體位置(407-6)重映射至一第一記憶體位置(407-1)，如利用箭號(412-2)被表明。於這範例中，整個的第六記憶體位置(407-6)可以被重映射至第一記憶體位置(407-1)，而無關於包含失效(413)之記憶體區塊(411)。
如自圖4所見，使用該記憶體管理器(圖1，102)以重映射記憶體位置(407)可以是得益於其中另外的資源不為藉由記憶體管理器(圖1，102)被實行之一重映射步驟所使用，但是卻可留下來以供記憶體測試器(圖1，101)之使用。
圖5是依據此處所述之一原理範例用以於一記憶 體陣列(圖1，106)中重映射記憶體位置(圖1，107)之一記憶體管理器(502)的圖形。該記憶體管理器(502)可以包含一表明模組(514)、一接收模組(503)、一選擇模組(504)、一寫入模組(505)、或其組合。該接收模組(503)可以接收在一記憶體陣列(圖1，106)內將被重映射之一第一記憶體位置(圖1，107-1)的一表明。如上所述，於一些範例中，該接收模組(503)可以自一記憶體測試器(501)接收該表明，如利用箭號(515)被表明。於這範例中，該表明可以被包含在一資料檔案中或在記憶體內之一樣型。於一些範例中，該接收模組(503)可以自一表明模組(516)接收該表明，如利用箭號(516)被表明。
該表明模組(510)可以作用如一記憶體管理器(502)之部件，以辨識於一記憶體陣列中(圖1，102)重映射之一記憶體位置(圖1，107)。該表明模組(510)可以於一單一事件或一系列連續事件中測試整個記憶體陣列(圖1，106)。當記憶體陣列(502)是被寫入或被讀取時，表明模組(510)也可以進行記憶體陣列(502)之測試。當該表明模組(510)判定一記憶體位置(圖1，107)是經歷一錯誤時，該表明模組(510)可以將記憶體位置(圖1，107)之辨識發送至一接收模組(503)。這通訊可以經由一些資料通訊方法執行，其包含資料檔案、程序間通聯、程序內通聯、網路協定、或相似之通訊方法。記憶體管理器(502)可以包含超出那些被例示者之模組。
如上所述，一記憶體測試器(501)可以一較粗糙 粒度進行重映射，例如，在一記憶體區塊(圖4，411)位準。這樣做可能需要另外的資源以補償失效的記憶體區塊(圖4，411)。藉由比較，使用一記憶體管理器(502)以進行一較精細之粒度重映射，例如，一FREE-p重映射，將可保留將被使用於大的記憶體區塊失效之更多的另外資源。
圖6是依據此處之一原理範例用以於一記憶體陣列(圖1，106)中重映射記憶體位置(圖1，107)之記憶體管理器(602)的圖形。該記憶體管理器(602)可以包含硬體結構以取得可執行程式碼並且執行該可執行程式碼。該可執行程式碼當利用該記憶體管理器(602)執行時，將可導致記憶體管理器(602)依據此處所述之本說明文的方法而至少實行一記憶體陣列(圖1，106)中重映射記憶體位置(圖1，107)之功能。於執行程式碼之進程中，記憶體管理器(602)可以接收來自一數量之其餘硬體單元之輸入並且提供輸出至一數量之其餘的硬體單元。
於這範例中，記憶體管理器(602)可以包含與記憶體資源(618)通訊之處理資源(617)。處理資源(617)可以包含至少一處理器以及被使用以處理程規化指令之其他資源。該記憶體資源(618)通常代表可儲存資料(例如，程規化指令)或被記憶體管理器(602)所使用之資料結構之任何記憶體。所展示被儲存於記憶體資源(618)中之程規化指令可以包含一接收器(619)以及一重映射器(620)。
該記憶體資源(618)包含一電腦可讀取儲存媒體，其包含電腦可讀取程式碼以導致任務將藉由處理資源 (617)執行。該電腦可讀取儲存媒體可以是有形的及/或實際儲存媒體。該電腦可讀取儲存媒體可以是任何非傳輸儲存媒體之適當的儲存媒體。一非詳盡的電腦可讀取儲存媒體型式列表包含非依電性記憶體、依電性記憶體、隨機存取記憶體、僅寫入記憶體、快閃記憶體、電氣地可消除程式唯讀記憶體、或記憶體型式、或其組合。
接收器(619)展現程規化指令，其當執行時，導致處理資源(617)接收有關將被重映射之一第一記憶體位置(圖1，107-1)的資訊。該重映射器(620)展現程規化指令，其當執行時，導致處理資源(617)將該第一記憶體位置(圖1，107-1)重映射至一第二記憶體位置(圖1，107-2)。
進一步地，該記憶體資源(618)可以是一安裝封裝之部件。反應於安裝該安裝封裝，記憶體資源(618)之程規化指令可以自該安裝封裝之來源被下載，例如，一輕便型媒體、一伺服器、一遠端網路位置、另一位置、或其組合。兼容於此處所述之原理的輕便型記憶體媒體包含DVD、CD、快閃記憶體、輕便型碟片、磁碟片、光學碟片、其他形式之輕便型記憶體、或其組合。於其他範例中，該等程式指令先前已被安裝。此處，記憶體資源可包含整合型記憶體，例如，一硬碟驅動器、一固態硬碟驅動器、或其類似者。
於一些範例中，處理資源(617)以及記憶體資源(618)被安置在相同實際元件之內，例如，一伺服器，或一網路元件。該記憶體資源(618)可以是實際元件之主要記憶 體、快取、暫存器、非依電性記憶體、或實際元件之記憶體層次結構別處的部件。另外地，記憶體資源(618)可以經一網路與處理資源(617)通訊。進一步地，資料結構，例如，資料庫，可以經一網路連接自一遠端位置被存取，而該等程規化指令則是局域性地被安置。因此，記憶體管理器(602)可以在一使用者裝置上、在一伺服器上、在一伺服器集合上、或其組合上被實行。
用以重新初始化一數量之記憶體陣列(圖1，102)的方法以及系統可以具有一些優點，其包含：(1)降低所需要的另外記憶體資源之數量；(2)改善一記憶體晶粒之部件產量；(3)基於錯誤大小而分配記憶體重映射之處理；以及(4)改善重映射次數。
本系統及方法之論點於此處依據所說明之原理的範例而參考方法之流程圖例示及/或方塊圖、設備(系統)以及電腦程式產品被說明。流程圖例示及方塊圖之各方塊、以及流程圖例示及方塊圖中之方塊的組合，可以藉由電腦可使用程式碼被實行。該電腦可使用程式碼可以被提供至一般用途電腦、特殊用途電腦、或其他可程控資料處理設備之一處理器以產生一機器，以至於該電腦可使用程式碼，例如，當經由處理資源(617)或其他可程控資料處理設備執行時，則實行於流程圖及/或方塊圖方塊中被指定的功能或動作。於一範例中，該電腦可使用程式碼可以被實施於一電腦可讀取儲存媒體之內；該電腦可讀取儲存媒體是該電腦程式產品之部件。於一範例中，該電腦可讀取 儲存媒體是一非暫態電腦可讀取媒體。
先前說明已被呈現以例示以及說明所述原理之範例。這說明不欲是排除性或限定這些原理於所揭示之任何明確形式。根據上述學理之許多修改及變化是可能的。
200‧‧‧重映射記憶體位置之方法
201-205‧‧‧重映射記憶體位置之步驟

Claims (20)

  1. 一種用以於一記憶體陣列中重映射一記憶體位置的方法，該方法包括下列步驟：在一記憶體晶粒級別由一記憶體測試器測試該記憶體陣列；由該記憶體測試器重映射記憶體區塊，但將單一記憶體位置之重映射保留給由一記憶體管理器所執行之一重映射步驟；利用該記憶體管理器，接收該記憶體陣列中將使用藉由該記憶體管理器執行之該重映射步驟而被重映射之一第一記憶體位置的一辨識，該重映射步驟包括：選擇一第二記憶體位置以儲存欲用於該第一記憶體位置之資料；以及將關聯於該第二記憶體位置之一指示器寫入該第一記憶體位置中。
  2. 如請求項1之方法，其中該第一記憶體位置之該辨識自該記憶體測試器被接收。
  3. 如請求項2之方法，其中該第一記憶體位置之該辨識被接收於一資料檔案中，並且其中該方法進一步地包括自該資料檔案讀取該第一記憶體位置之該辨識。
  4. 如請求項2之方法，其中該記憶體陣列之一記憶體區塊利用該記憶體測試器被重映射，並且其中該第一記憶體 位置是不同於利用該記憶體測試器被重映射之該記憶體陣列的記憶體區塊。
  5. 如請求項1中之方法，其中接收該第一記憶體位置之一辨識包括讀取表明該第一記憶體位置將被重映射之一樣型。
  6. 如請求項1之方法，其中接收該第一記憶體位置之一辨識的步驟進一步地包括利用該記憶體管理器辨識將被重映射之第一記憶體位置。
  7. 如請求項1之方法，其中該重映射步驟使用一狀態位元以辨識一記憶體位置已被重映射，及使用一重映射指示器以表明該第二記憶體位置。
  8. 如請求項1之方法，其中自該記憶體管理器執行之該重映射步驟是以比藉由該記憶體測試器執行之一重映射較少的記憶體使用而執行。
  9. 如請求項1之方法，其中該重映射步驟是具有錯誤檢查及更正以及嵌入式指示器(FREE-p)映射功能之一精細粒度重映射。
  10. 如請求項1之方法，其中將單一記憶體位置之重映射保留給由該記憶體管理器所執行之該重映射步驟係由於由該記憶體測試器所檢測之一單一位元失效。
  11. 一種用以於一記憶體陣列中重映射一記憶體位置之系統，該系統包括：一處理器；通訊地耦合至該處理器之記憶體； 一記憶體測試器，用以在一記憶體晶粒級別測試該記憶體陣列；以及一記憶體管理器，該記憶體管理器包括：一接收器，其接收有關將被重映射之一第一記憶體位置的資訊；以及一重映射器，其將欲供用於該第一記憶體位置之資料重映射至一第二記憶體位置，其中該記憶體測試器重映射記憶體區塊，但將單一記憶體位置之重映射保留給由該記憶體管理器所執行之一重映射步驟。
  12. 如請求項11之系統，其中通訊地耦合至該處理器之該記憶體包括一些憶阻器元件。
  13. 如請求項11之系統，其中通訊地耦合至該處理器之該記憶體是一相交條式記憶體陣列。
  14. 如請求項11中之系統，其中該重映射器以一快取線粒度將欲用於該第一記憶體位置之資料重映射至該第二記憶體位置。
  15. 如請求項11之系統，其中該記憶體測試器響應於由該記憶體測試器所檢測之一單一位元失效，而將單一記憶體位置之該重映射保留給由該記憶體管理器所執行之該重映射步驟。
  16. 如請求項11之系統，其中該記憶體管理器更包含：一寫入模組，用以將關聯於該第二記憶體位置之一指示器寫入該第一記憶體位置中。
  17. 一種用以於一記憶體陣列中重映射記憶體位置之電腦程式產品，該電腦程式產品包括：一電腦可讀取儲存媒體，其包括一起被實施之電腦可使用程式碼，該電腦可使用程式碼包括：電腦可使用程式碼，當其利用一處理器執行時，用以在一記憶體晶粒級別測試該記憶體陣列；電腦可使用程式碼，當其利用一處理器執行時，用以重映射記憶體區塊，但將單一記憶體位置之重映射保留給由一記憶體管理器所執行之一重映射步驟；電腦可使用程式碼，當其利用一處理器執行時，接收關於在一記憶體陣列中之一第一記憶體位置的資訊，其中該第一記憶體位置是將被重映射；電腦可使用程式碼，當其利用一處理器執行時，於一記憶體陣列中選擇一第二記憶體位置以儲存欲用於該第一記憶體位置之資料；以及電腦可使用程式碼，當其利用一處理器執行時，將欲用於該第一記憶體位置之資料重映射至該第二記憶體位置。
  18. 如請求項17的產品，進一步地包括：電腦可使用程式碼，當其利用一處理器執行時，辨識於該記憶體陣列中將被重映射之該第一記憶體位置。
  19. 如請求項17的產品，其中用以將單一記憶體位置之重映射保留給由該記憶體管理器所執行之該重映射步驟的 電腦可使用程式碼，係響應於由該記憶體測試器所檢測之一單一位元失效而被執行。
  20. 如請求項17的產品，其更包含：電腦可使用程式碼，當其利用一處理器執行時，用以將關聯於該第二記憶體位置之一指示器寫入該第一記憶體位置中。
TW103145227A 2014-01-31 2014-12-24 於記憶體陣列中重映射記憶體位置之技術 TWI605461B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/014018 WO2015116133A2 (en) 2014-01-31 2014-01-31 Remapping memory locations in a memory array

Publications (2)

Publication Number Publication Date
TW201532065A TW201532065A (zh) 2015-08-16
TWI605461B true TWI605461B (zh) 2017-11-11

Family

ID=53757877

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145227A TWI605461B (zh) 2014-01-31 2014-12-24 於記憶體陣列中重映射記憶體位置之技術

Country Status (3)

Country Link
US (1) US20160343455A1 (zh)
TW (1) TWI605461B (zh)
WO (1) WO2015116133A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10432232B2 (en) * 2016-03-04 2019-10-01 Sandisk Technologies Llc Multi-type parity bit generation for encoding and decoding
US10445199B2 (en) 2016-12-22 2019-10-15 Western Digital Technologies, Inc. Bad page management in storage devices
US11615029B2 (en) * 2019-12-30 2023-03-28 Micron Technology, Inc. Full multi-plane operation enablement
US11990200B2 (en) 2021-01-28 2024-05-21 Micron Technology, Inc. Bit retiring to mitigate bit errors
EP4449314A4 (en) * 2021-12-17 2025-12-31 Intel Corp METHODS AND APPARATUS FOR PERFORMING A MACHINE LEARNING OPERATION USING STORAGE ELEMENT POINTERS

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568437A (en) * 1995-06-20 1996-10-22 Vlsi Technology, Inc. Built-in self test for integrated circuits having read/write memory

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6505305B1 (en) * 1998-07-16 2003-01-07 Compaq Information Technologies Group, L.P. Fail-over of multiple memory blocks in multiple memory modules in computer system
US6467048B1 (en) * 1999-10-07 2002-10-15 Compaq Information Technologies Group, L.P. Apparatus, method and system for using cache memory as fail-over memory
DE60024564T2 (de) * 1999-11-01 2006-08-10 Koninklijke Philips Electronics N.V. Datenschaltung mit einem nicht flüchtigen Speicher und mit einer fehlerkorrigierenden Schaltung
US7720928B2 (en) * 2000-06-02 2010-05-18 Hewlett-Packard Development Company, L.P. Centralized fine-grained enhancements for distributed table driven I/O mapping
US7533214B2 (en) * 2002-02-27 2009-05-12 Microsoft Corporation Open architecture flash driver
US7975109B2 (en) * 2007-05-30 2011-07-05 Schooner Information Technology, Inc. System including a fine-grained memory and a less-fine-grained memory
US9003247B2 (en) * 2011-04-28 2015-04-07 Hewlett-Packard Development Company, L.P. Remapping data with pointer
US20120330925A1 (en) * 2011-06-23 2012-12-27 Microsoft Corporation Optimizing fine grained access control using authorization indexes
US8688954B2 (en) * 2011-08-26 2014-04-01 Microsoft Corporation Remapping inoperable memory blocks using pointers
EP3712774B1 (en) * 2011-09-30 2023-02-15 Tahoe Research, Ltd. Apparatus and method for implementing a multi-level memory hierarchy
EP2761480A4 (en) * 2011-09-30 2015-06-24 Intel Corp APPARATUS AND METHOD FOR IMPLEMENTING MULTINIVE MEMORY HIERARCHY ON COMMON MEMORY CHANNELS
CN103999161B (zh) * 2011-12-20 2016-09-28 英特尔公司 用于相变存储器漂移管理的设备和方法
US9235465B2 (en) * 2012-06-06 2016-01-12 University of Pittsburgh—of the Commonwealth System of Higher Education Recursively determined invertible set approach to correct multiple stuck-at faults in rewritable memory
US8793558B2 (en) * 2012-08-27 2014-07-29 Freescale Semiconductor, Inc. Adaptive error correction for non-volatile memories
US9455048B2 (en) * 2013-06-28 2016-09-27 Sandisk Technologies Llc NAND flash word line management using multiple fragment pools
US20160342508A1 (en) * 2014-01-31 2016-11-24 Hewlett Packard Enterprise Development Lp Identifying memory regions that contain remapped memory locations

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568437A (en) * 1995-06-20 1996-10-22 Vlsi Technology, Inc. Built-in self test for integrated circuits having read/write memory

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Doe Hyun Yoon, et al"FREE-p: Protection non-volatile memory against both hard and soft error", 17th International Symposium on High-Performance Computer Architecture, IEEE, San Antonio, TX. IEEE 17th International Symposium on HPCA, vol.,no., pp.466-477, 12-16 Feb. 2011 摘要; 圖式3,6; 說明書第471頁左欄第3-15行, 說明書第471頁右欄第9-26行, 說明書第472頁左欄第1-16行, 說明書第472頁左欄第1-13行 *

Also Published As

Publication number Publication date
WO2015116133A3 (en) 2015-11-19
WO2015116133A2 (en) 2015-08-06
US20160343455A1 (en) 2016-11-24
TW201532065A (zh) 2015-08-16

Similar Documents

Publication Publication Date Title
US10372558B2 (en) Storage device, an operating method of the storage device and an operating method of a computing system including the storage device and a host device
TWI421875B (zh) 記憶體故障預測系統和方法
US10445200B2 (en) Storage device having various recovery methods and recovery modes
US20090144583A1 (en) Memory Circuit
US9606889B1 (en) Systems and methods for detecting memory faults in real-time via SMI tests
TWI605461B (zh) 於記憶體陣列中重映射記憶體位置之技術
JP2017201519A5 (zh)
CN107430558B (zh) 半导体存储装置
TWI441189B (zh) 用於改良冗餘分析之記憶體裝置故障彙總資料縮減技術
TWI652685B (zh) 自我識別記憶體錯誤
CN113393889A (zh) 记忆体系统
TWI550404B (zh) 識別含有重新映射記憶體位置之記憶體區域的技術
US12512180B2 (en) Method and system for repairing a dynamic random access memory (dram) of memory device
US9965346B2 (en) Handling repaired memory array elements in a memory of a computer system
US11984181B2 (en) Systems and methods for evaluating integrity of adjacent sub blocks of data storage apparatuses
US9653180B1 (en) System method and apparatus for screening a memory system
TW201820114A (zh) 資料寫入方法以及儲存控制器
US8375262B2 (en) Field programmable redundant memory for electronic devices
US9236142B2 (en) System method and apparatus for screening a memory system
TWI511158B (zh) 記憶體模組上之記憶體備用技術
CN109493911B (zh) 存储器控制器的操作方法、以及存储器件及其操作方法
US8819391B1 (en) Memory controller with enhanced block management techniques
US10120614B2 (en) Storage device, storage system, and method of controlling storage device
US12237033B2 (en) Component overprovisioning in layered devices
USRE50129E1 (en) Storage device having various recovery methods and recovery modes

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees