[go: up one dir, main page]

TWI603462B - 薄膜電晶體及其製備方法、薄膜電晶體面板以及顯示裝置 - Google Patents

薄膜電晶體及其製備方法、薄膜電晶體面板以及顯示裝置 Download PDF

Info

Publication number
TWI603462B
TWI603462B TW104115813A TW104115813A TWI603462B TW I603462 B TWI603462 B TW I603462B TW 104115813 A TW104115813 A TW 104115813A TW 104115813 A TW104115813 A TW 104115813A TW I603462 B TWI603462 B TW I603462B
Authority
TW
Taiwan
Prior art keywords
thin film
film transistor
sputtering
source
drain
Prior art date
Application number
TW104115813A
Other languages
English (en)
Other versions
TW201709487A (zh
Inventor
庄大明
趙明
曹明杰
郭力
高澤棟
魏要偉
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Publication of TW201709487A publication Critical patent/TW201709487A/zh
Application granted granted Critical
Publication of TWI603462B publication Critical patent/TWI603462B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P14/22—
    • H10P14/3434—

Landscapes

  • Thin Film Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Description

薄膜電晶體及其製備方法、薄膜電晶體面板以及顯示裝置
本發明涉及一種薄膜電晶體及其製備方法、薄膜電晶體面板以及顯示裝置。
隨著資訊技術的飛速發展，平板顯示技術正向著更高解析度、更快回應速度、更低能耗、全透明器件以及柔性顯示等目標發展，這也對有源驅動顯示(如AMLCD，Active Matrix Liquid Crystal Display)中TFT(thin film transistor)器件的性能提出更高要求。傳統的非晶矽TFT由於其遷移率較低(~0.5cm2V-1s-1)的特性不能滿足高解析度、大尺寸LCD的顯示要求，更限制其在AMOLED(Active Matrix Organic Light Emitting Diode)顯示中的應用。而低溫多晶矽TFT雖然遷移率較高，但是其生產成本過高，大面積均勻性較難保證，不適合應用於大面積、高分辨顯示器。相較於非晶矽TFT和低溫多晶矽TFT，基於非晶氧化物半導體InGaZnO4的薄膜電晶體(IGZO-TFT)以其透過率高、製備溫度低、工藝相容性好等諸多優點，能夠替代非晶矽TFT，並且有望用於透明顯示以及OLED顯示。
然而，IGZO-TFT器件遷移率在非晶矽TFT和低溫多晶矽TFT之間，若能進一步提高IGZO-TFT的器件遷移率，其優勢將更明顯。研究發現，二元氧化物氧化銦鋅(IZO)的遷移率遠大於三元氧化物IGZO，但由於其載流 子濃度過高，且在使用中易受光照及柵壓等影響導致性能參數發生變化，即穩定性差，因此不適合製備TFT器件。
有鑒於此，提供一具有遷移率較高且穩定性較好的氧化物半導體膜的薄膜電晶體及其製備方法、薄膜電晶體面板以及顯示裝置實為必要。
一種薄膜電晶體，包括半導體層、源極、漏極、柵極及絕緣層，該源極與漏極間隔設置，該半導體層與該源極和漏極電連接，該柵極通過該絕緣層與該半導體層、源極及漏極絕緣設置，該半導體層為一氧化物半導體膜，該氧化物半導體膜含有銦元素(In)、鈰元素(Ce)、鋅元素(Zn)及氧元素(O)，該In：Ce：Zn的摩爾比為2：(0.5~2)：1，氧化物半導體膜為n型半導體，載流子濃度為1012cm-3~1020cm-3，載流子遷移率為5.0cm2V-1s-1~45.0cm2V-1s-1。
一種薄膜電晶體的製備方法，包括在絕緣基底上製備半導體層、源極、漏極、柵極及絕緣層的步驟，該製備半導體層的步驟包括使用一濺射靶，通過濺射法在基底上濺射形成氧化物膜的步驟，該濺射靶含有化合物In2CexZnO4+2x，其中x=0.5~2。
一種薄膜電晶體面板，包括一絕緣基板；多個源極線，該多個源極線位於絕緣基板表面並按行相互平行設置；多個柵極線，該多個柵極線位於絕緣基板表面並按列相互平行設置，該多個柵極線與該多個源極線交叉並絕緣設置，從而將該絕緣基板表面劃分成多個網格區域；多個圖元電極，每一圖元電極設置於每一網格區域中；以及多個上述薄膜電晶體，每一薄膜電晶體設置於每一網格區域中，該薄膜電晶體包括一源極、一與該源極間隔設置的漏極、一半導體層、以及一柵極，該源極與一源極線電連接，該漏極與一圖元電極電 連接，該半導體層與該源極和漏極電連接，該柵極通過一絕緣層與該半導體層、源極及漏極絕緣設置並與一柵極線電連接。
一種顯示裝置，包括上述薄膜電晶體面板。
相較於先前技術，三元氧化物ICZO中鈰(Ce)元素的加入不僅能降低載流子濃度，同時還能保證高遷移率，從而具有較好的半導體性能，適合用於製備薄膜電晶體，用於薄膜電晶體面板及平板顯示裝置中。另外，由於In、Ce及Zn均可在室溫進行濺射，該濺射形成半導體膜的過程可以在室溫進行，從而簡化了生產工藝。
100，200‧‧‧薄膜電晶體面板
110，210‧‧‧薄膜電晶體
112，212‧‧‧柵極
113，213‧‧‧絕緣層
114，214‧‧‧半導體層
115，215‧‧‧源極
116，216‧‧‧漏極
118，218‧‧‧通孔
120，220‧‧‧圖元電極
130，230‧‧‧源極線
140，240‧‧‧柵極線
150，250‧‧‧絕緣基底
170，270‧‧‧網格區域
180，280‧‧‧鈍化層
300‧‧‧液晶顯示裝置
310‧‧‧偏光層
320‧‧‧第一配向層
330‧‧‧液晶層
340‧‧‧第二配向層
350‧‧‧第二偏光層
圖1為本發明實施例薄膜電晶體的結構示意圖。
圖2為本發明另一實施例薄膜電晶體的結構示意圖。
圖3為本發明實施例薄膜電晶體的製備方法的流程圖。
圖4為本發明實施例薄膜電晶體面板的俯視結構示意圖。
圖5為本發明實施例薄膜電晶體面板的剖視結構示意圖。
圖6為本發明另一實施例薄膜電晶體面板的俯視結構示意圖。
圖7為本發明另一實施例薄膜電晶體面板的剖視結構示意圖。
圖8為本發明實施例顯示裝置的結構示意圖。
圖9為本發明實施例2-1氧化物半導體薄膜的XRD圖譜。
圖10為本發明實施例2-1氧化物半導體薄膜的電學性能隨濺射氧氣流量的變化資料圖。
圖11為本發明實施例2-1氧化物半導體薄膜的掃描電鏡照片。
圖12為本發明實施例2-2氧化物半導體薄膜的電學性能隨濺射氧氣流量的變化資料圖。
圖13為本發明實施例2-2氧化物半導體薄膜的掃描電鏡照片。
圖14為本發明實施例2-3氧化物半導體薄膜的電學性能隨濺射氧氣流量的變化資料圖。
圖15為本發明實施例2-3氧化物半導體薄膜的掃描電鏡照片。
下面將結合附圖及具體實施例對本發明提供的薄膜電晶體及其製備方法、薄膜電晶體面板以及顯示裝置作進一步的詳細說明。
請參閱圖1，本發明實施例提供一種薄膜電晶體110，該薄膜電晶體110設置在絕緣基底150表面，包括半導體層114、源極115、漏極116、柵極112及絕緣層113。該源極115與漏極116間隔設置，該半導體層114與該源極115和漏極116電連接，該柵極112通過該絕緣層113與該半導體層114、源極115及漏極116絕緣設置。該半導體層114為一氧化物半導體膜，包括體銦元素(In)、鈰元素(Ce)、鋅元素(Zn)及氧元素(O)，該In：Ce：Zn的摩爾比為2：(0.5~2)：1，氧化物半導體膜為n型半導體，載流子濃度為1012cm-3~1020cm-3，載流子遷移率為5.0cm2V-1s-1~45.0cm2V-1s-1。
該氧化物半導體膜優選為非晶質氧化物。在另一實施例中，該氧化物半導體膜中也可含有晶態In2CexZnO4+2x。
在一實施例中，該氧化物半導體膜除該In、Ce、Zn及O元素外，僅含有微量雜質，該雜質的含量優選為小於10ppm。
該氧化物半導體膜的禁帶寬度優選為3.0eV~3.5eV。
該氧化物半導體膜的可見光透過率優選為60%~90%。
該氧化物半導體膜的厚度優選為50nm~1000nm。
該氧化物半導體膜的載流子濃度優選為1013cm-3~1015cm-3。
該氧化物半導體膜的載流子遷移率優選為12.3cm2V-1s-1~45.0cm2V-1s-1。
該氧化物半導體膜可以通過使用上述濺射靶，通過濺射法獲得。
該濺射靶由氧化銦(In2O3)、氧化鈰(CeO2)及氧化鋅(ZnO)混合後燒結形成，該濺射靶中含有化合物In2CexZnO4+2x，其中x=0.5~2。
優選地，該化合物In2CexZnO4+2x為晶態。該濺射靶中可以含有非晶態的In、Ce及Zn的氧化物，優選地，晶態In2CexZnO4+2x在該濺射靶中的含量為80%以上。
在一實施例中，該濺射靶僅含有由In2O3、CeO2及ZnO氧化物混合後燒結形成的物質及微量雜質，該雜質的含量優選為小於10ppm。
在另一實施例中，該濺射靶僅含有晶態In2CexZnO4+2x及微量雜質，該雜質的含量優選為小於10ppm。
在一實施例中，該濺射靶由In2O3、CeO2及ZnO混合後燒結形成的燒結物經過機械加工成型得到。
該濺射靶的相對密度優選大於或等於90%，該相對密度=濺射靶實際密度：In2CexZnO4+2x理論密度×100%。
該濺射靶的體電阻優選為10-2Ωcm~10Ωcm。
該濺射靶表面的粗糙度優選小於或等於2微米，更優選為小於或等於0.5微米。
該濺射靶的平均抗彎強度優選為大於或等於50MPa，更優選為大於或等於55MPa。
該薄膜電晶體110可以為頂柵型或背柵式，當為頂柵型時，上述半導體層114設置於上述絕緣基底150表面。上述源極115及漏極116間隔設置於上述半導體層114表面。上述絕緣層113設置於上述半導體層114表面。上述 柵極112設置於上述絕緣層113表面，並通過該絕緣層113與該半導體層114及源極115和漏極116絕緣設置。所述半導體層114位於所述源極115和漏極116之間的區域形成一溝道。
上述源極115及漏極116的設置位置不限。只要確保上述源極115及漏極116間隔設置，並與上述半導體層114電接觸即可。具體地，所述源極115及漏極116可以間隔設置於所述半導體層114的上表面，位於所述絕緣層113與半導體層114之間，此時，源極115、漏極116與柵極112設置於半導體層114的同一側，形成一共面型薄膜電晶體110。或者，所述源極115及漏極116可以間隔設置於所述半導體層114的下表面，此時，源極115、漏極116與柵極112設置於半導體層114的不同側，位於所述絕緣基底110與半導體層114之間，形成一交錯型薄膜電晶體110。
請參閱圖2，在另一實施例中，該薄膜電晶體210為背柵式結構，包括一柵極212、一絕緣層213、一半導體層214、一源極215及一漏極216。上述柵極212設置於所述絕緣基底250表面；上述絕緣層213設置於該柵極212表面；上述半導體層214設置於該絕緣層213表面，通過絕緣層213與柵極212絕緣設置；上述源極215及漏極216間隔設置並與上述半導體層214電接觸，該源極215、漏極216及半導體層214通過絕緣層213與上述柵極212電絕緣。所述半導體層214位於所述源極215和漏極216之間的區域形成一溝道。
所述源極215及漏極216可以間隔設置於該半導體層214的上表面，此時，源極215、漏極216與柵極212設置於半導體層214的不同面，形成一逆交錯型薄膜電晶體210。或者，所述源極215及漏極216可以間隔設置於該半導體層214的下表面，位於絕緣層213與半導體層214之間，此時，源極215、漏極216與柵極212設置於半導體層214的同側，形成一逆共面型薄膜電晶體210。
請參閱圖3，本發明實施例提供一種薄膜電晶體的製備方法，包括在絕緣基底上製備半導體層、源極、漏極、柵極及絕緣層的步驟。
具體地，該製備半導體層的步驟包括使用上述濺射靶，通過濺射法在基底上濺射形成氧化物半導體膜的步驟。
具體地，該濺射靶的製備方法包括：將In2O3粉末、CeO2粉末及ZnO粉末均勻混合形成一混合體，該混合體中In：Ce：Zn的摩爾比為2：(0.5~2)：1；以及將該混合體在1250℃~1650℃進行燒結。
在該混合體中，該In2O3粉末、CeO2粉末及ZnO粉末的粒徑優選為小於或等於10微米，更優選為0.5微米~2微米。
該In2O3粉末、CeO2粉末及ZnO粉末的純度優選為3N(質量百分比99.9%)~5N(質量百分比99.999%)。
該In2O3粉末、CeO2粉末及ZnO粉末摩爾比例為In2O3：CeO2：ZnO=2：(1~4)：2。
該In2O3粉末、CeO2粉末及ZnO粉末可以在空氣或保護氣體(如Ar氣或N2氣)中進行混合，該混合步驟可進一步包括：將該In2O3粉末、CeO2粉末及ZnO粉末在液態介質中進行球磨；及將球磨後的混合物烘乾去除該液態介質。
該液態介質為不與原料In2O3粉末、CeO2粉末及ZnO粉末發生反應，且通過之後的烘乾步驟可以去除，不向混合物中引入其他雜質。該液態介質例如可以是水、乙醇及丙酮中的至少一種。
該球磨是在球磨機中進行，該液態介質與該原料In2O3粉末、CeO2粉末及ZnO粉末置入該球磨機中。該球磨機的轉速優選為100rpm~600rpm。在 球磨的過程中，一方面可以將該In2O3粉末、CeO2粉末及ZnO粉末充分混合均勻，另一方面可以將粉末的粒徑細化，得到所需粒徑的原料粉末。該球磨時間以混合均勻並且原料粒度達到要求為準。
該烘乾的溫度優選為30℃~60℃，該烘乾步驟可以在空氣或保護氣體(如Ar氣或N2氣)中進行，優選為在高純(3N~5N)保護氣體中進行烘乾。
該燒結的步驟可以是將該混合體進行熱壓燒結(非等靜壓)、常壓燒結或熱等靜壓燒結。該熱壓燒結的壓力可以為30MPa~100MPa，燒結時間可以為1小時~24小時。該熱等靜壓燒結的壓力可以為100MPa~300MPa，燒結時間可以為1小時~40小時。該常壓燒結的燒結時間可以為1小時~40小時。
該燒結過程在保護氣體中進行，該保護氣體可以為Ar氣或N2氣，優選為純度為3N~5N的Ar氣或N2氣。
當燒結過程中同時施加壓力時，該混合體可以在燒結過程中成型，以形成預定形狀的濺射靶，適於後續濺射使用。具體可以是將該燒結體放入具有預定形狀的模具中進行熱壓燒結或等靜壓燒結。
當該燒結為常壓燒結時，該混合體可以在燒結前先進行成型，以形成預定形狀的濺射靶，適於後續濺射使用。具體可以是將該燒結體放入具有預定形狀的模具中進行壓制。該壓制所用的壓力可以為30MPa~300MPa。
另外，當採用任何燒結方式進行燒結前，均可對混合體進行預成型步驟，例如可以採用模具、澆鑄或注射等方式使混合體預成型，在預成型過程中可以在混合體中加入粘結劑和/或溶劑。該粘結劑和/或溶劑在後續的燒結步驟中可以被完全去除。
在燒結後得到具有預定形狀的燒結體後可以直接作為該濺射靶使用，也可以進一步進行加工成型、打磨等步驟。
在燒結過程中，原料In2O3粉末、CeO2粉末及ZnO粉末反應生成晶態In2CexZnO4+2x。
在該製備半導體層的步驟中，該濺射法可以為磁控濺射法，例如直流濺射法或交流濺射法(如中頻磁控濺射法或射頻磁控濺射法)，優選為中頻磁控濺射法或射頻磁控濺射法。該濺射的電流優選為0.1A~2.0A。該濺射的時間優選為1分鐘~120分鐘。
該濺射的溫度可以為常溫或高溫，優選小於或等於400℃。當採用高溫時，該製備方法可進一步包括在濺射前將該基底在真空中預熱的步驟，該預熱溫度例如可以為50℃~400℃。
該濺射法中使用的載氣可以為稀有氣體、稀有氣體與氧氣的混合氣或稀有氣體與氫氣的混合氣，該稀有氣體優選為Ar氣。該載氣優選為Ar氣與氧氣的混合氣。該氧氣的流量優選小於3sccm。載氣中各氣體的純度優選為3N~5N。
該濺射時濺射室內的壓力優選為0.1Pa~2.0Pa。
該基板的材料為絕緣材料且能夠耐受該氧化物半導體膜製備過程中的加熱溫度。當該氧化物半導體膜製備過程所用溫度較低，如採用常溫濺射，該基板的材料選擇範圍較寬。該基板的材料可以列舉為玻璃、矽或聚合物(如PI、PE、PET等)。
在進行濺射前，該製備方法可進一步包括對基底進行清潔的步驟，以去除基底表面的雜質。
在進行濺射前，該基底材料可以安裝在夾具上進行固定，該基底與該濺射靶可以相互平行，也可以呈一夾角，該夾角可以為20°~85°之間。該基底與該濺射靶之間的距離優選小於或等於8cm。
在進行濺射在該基底上形成氧化物膜後，該氧化物膜可直接作為氧化物半導體膜。在另一實施例中，該製備方法還可進一步包括將該氧化物膜退火的步驟。具體地，是在真空、氮氣或保護氣體(如Ar氣)中進行退火。該退火過程的本底真空優選為10-3Pa~10Pa。該退火溫度優選為100℃~400℃，升溫速率優選為1℃/min~20℃/min，退火時間優選為1小時~10小時。該退火過程可在一定程度上提高該氧化物膜的結晶度，從而對氧化物半導體膜產品的性能進行調整。
本發明實施例提供的薄膜電晶體及其製備方法中，採用原位摻雜Ce的氧化銦鋅得到In2CexZnO4+2x濺射靶，其中x=0.5~2。利用該濺射靶濺射得到n型氧化物半導體膜，In：Ce：Zn的摩爾比例為2：(0.5~2)：1。該n型氧化物半導體膜的載流子霍爾遷移率在5.0cm2V-1s-1~45.0cm2V-1s-1，載流子濃度在1012cm-3~1020cm-3，可以用於製備n型薄膜電晶體，用於平板顯示器或其他電子設備中。該Ce元素在該氧化物半導體膜中的含量不能太小或太大，當x<0.5，半導體氧化物膜的性質偏向IZO，容易導致膜的穩定性降低，應用到半導體元件在使用中易受光照及柵壓等影響使該半導體氧化物膜的參數發生變化；當x>2時，該半導體氧化物膜的遷移率下降，影響半導體元件性能。
當該薄膜電晶體110為頂柵型時，該薄膜電晶體110的製備方法可進一步包括：在該絕緣基底150表面形成該半導體層114；在該半導體層114上間隔形成該源極115及該漏極116，使該源極115及漏極116與該半導體層114電連接；在該源極115、漏極116及半導體層114上覆蓋該絕緣層113；在該絕緣層113上形成柵極112。
此時得到的薄膜電晶體110為共面型薄膜電晶體110。
在另一實施例中，該薄膜電晶體110的製備方法可進一步包括：在該絕緣基底150表面間隔形成該源極115及該漏極116；在該源極115及漏極116上形成該半導體層114，使該源極115及漏極116與該半導體層114電連接；在該源極115、漏極116及半導體層114上覆蓋該絕緣層113；在該絕緣層113上形成柵極112。
此時得到的薄膜電晶體110為交錯型薄膜電晶體110。
當該薄膜電晶體210為背柵型時，該薄膜電晶體210的製備方法可進一步包括：在該絕緣基底250表面形成該柵極212；在該柵極212上覆蓋該絕緣層213；在該絕緣層213上間隔形成該源極215及該漏極216；在該源極215、漏極216上形成該半導體層214，使該源極215及漏極216與該半導體層214電連接。
此時得到的薄膜電晶體210為逆共面型薄膜電晶體110。
在另一實施例中，該薄膜電晶體210的製備方法可進一步包括：在該絕緣基底250表面形成該柵極212；在該柵極212上覆蓋該絕緣層213；在該絕緣層213上間隔形成該半導體層214；在該半導體層214上間隔形成該源極215及該漏極216，使該源極215及漏極216與該半導體層214電連接。
此時得到的薄膜電晶體210為逆交錯型薄膜電晶體110。
請一併參閱圖4及圖5，本技術方案實施例還提供一薄膜電晶體面板100。該薄膜電晶體面板100包括多個薄膜電晶體110、多個圖元電極120、多個源極線130、多個柵極線140及一絕緣基底150。
上述多個薄膜電晶體110、多個圖元電極120、多個源極線130及多個柵極線140均設置在絕緣基底150的同一表面上。上述多個源極線130按行相互平行設置，上述多個柵極線140按列相互平行設置，並與源極線130交叉並絕緣設置，從而將絕緣基底150劃分成多個網格區域170。上述多個圖元電極120及多個薄膜電晶體110分別設置於上述網格區域170中，上述多個圖元電極120之間以及上述多個薄膜電晶體110之間間隔設置。每一網格區域170設置一個薄膜電晶體110及一個圖元電極120，該圖元電極120與該薄膜電晶體110可以間隔設置或重疊設置。本實施例中，該圖元電極120覆蓋該薄膜電晶體110。
所述圖元電極120與薄膜電晶體110的漏極116接觸從而電連接。具體地，上述薄膜電晶體110上可進一步設置一鈍化層180。該鈍化層180覆蓋上述薄膜電晶體110，並具有一暴露上述漏極116的通孔118。上述圖元電極120覆蓋整個網格區域170及其上的薄膜電晶體110，並通過通孔118與漏極116電連接。所述鈍化層180的材料為絕緣材料。該鈍化層180可以保證上述圖元電極120只與薄膜電晶體110的漏極116電連接，而與薄膜電晶體110的其他部分絕緣設置。
所述薄膜電晶體110的源極與一源極線130電連接。具體地，上述網格區域170以矩陣方式按行及按列排列。上述每行網格區域170中的薄膜電晶體110的源極115均與其所在行的源極線130電連接。上述薄膜電晶體110的柵極112與一柵極線140電連接。具體地，上述每列網格區域170中的薄膜電晶體110的柵極112均與其所在列的柵極線140電連接。
所述圖元電極120為一導電薄膜，該導電薄膜的材料為一導電材料，當用於液晶顯示器中時，該圖元電極120可選擇為銦錫氧化物(ITO)層、銻錫氧化物(ATO)層、銦鋅氧化物(IZO)層或金屬性奈米碳管薄膜等透明導電層。
請參閱圖6及圖7，本技術方案另一實施例還提供一種薄膜電晶體面板200。該薄膜電晶體面板200包括多個薄膜電晶體210、多個圖元電極220、多個源極線230、多個柵極線240及一絕緣基板250。本實施例的薄膜電晶體面板200與前一實施例的薄膜電晶體面板100基本相同，區別在於該薄膜電晶體210為背柵式結構。所述圖元電極220與薄膜電晶體210的漏極216接觸從而電連接。具體地，上述薄膜電晶體210上可進一步設置一鈍化層280。該鈍化層280覆蓋上述薄膜電晶體210，並具有一暴露上述漏極216的通孔218。上述圖元電極220覆蓋整個網格區域270及其上的薄膜電晶體210，並通過通孔218與漏極216電連接。所述鈍化層280的材料為絕緣材料。
本發明實施例提供一種顯示裝置，該顯示裝置包括上述薄膜電晶體面板100或薄膜電晶體面板200。
請參閱圖8，該顯示裝置為一液晶顯示裝置300，從上至下依次包括蓋板310、第一偏光層320、公共電極層330、第一配向層340、液晶層350、第二配向層360、薄膜電晶體面板100或200及第二偏光層370。
該蓋板310設置於該液晶顯示裝置300的上側，該第一偏光層320設置在該蓋板310的下表面，該第一偏光層320用於控制通過液晶層350的偏振光的出射。該公共電極層330設置在該第一偏光層320的下表面，用於與該薄膜電晶體面板100或200共同形成偏轉電場。該第一配向層340設置於所述公共電極層330的下表面，靠近液晶層350設置。該第一配向層340的下表面可包括多個平行的第一溝槽，用於使液晶層350的液晶分子定向排列。所述液晶層350包括多個長棒狀的液晶分子。該第二配向層360設置在該薄膜電晶體面板100 或200的上表面，靠近液晶層350設置。第二配向層360的上表面可包括多個平行的第二溝槽，所述第一配向層340的第一溝槽的排列方向與第二配向層360的第二溝槽的排列方向垂直。該第二偏光層370設置在該薄膜電晶體面板100或200的下表面。該第二偏光層370的作用為將導光板發出的光進行起偏，從而得到沿單一方向偏振的光線。所述第二偏光層370的偏振方向與第一偏光層320的偏振方向垂直。
該液晶顯示裝置300可進一步包括設置在該第二偏光層370下側的背光模組。該背光模組包括光源及導光板。
實施例1：濺射靶及其製備方法
實施例1-1
稱量純度為4N的209g In2O3粉末、260g CeO2粉末和61g ZnO粉末(三種氧化物摩爾比例為In2O3：CeO2：ZnO=1：2：1)，將三種粉末放入球磨罐中混合。球磨介質選為無水乙醇，球磨轉速200rpm，球磨時間10h。球磨結束後在壓力為1atm、純度為5N的Ar氣保護下烘乾1h。烘乾後將粉末放入熱壓燒結爐中，在高純Ar氣氛圍中進行熱壓燒結，燒結壓力為50MPa，燒結溫度為1350℃，升溫速率為15℃/min，燒結時間為5h。燒結結束後隨爐冷卻至室溫取樣。靶材相對密度>87%，體電阻0.75Ωcm。將靶材用於中頻交流磁控濺射，起弧容易，濺射穩定。
實施例1-2
稱量純度為4N的249g In2O3粉末、231g CeO2粉末和73g ZnO粉末(三種氧化物摩爾比例為In2O3：CeO2：ZnO=2：3：2)，將三種粉末放入球磨罐中混合。球磨介質選為無水乙醇，球磨轉速為400rpm，球磨時間為20h。球磨結束後在壓力為1atm、純度為5N的Ar氣保護下烘乾1h。採用常壓燒結製備靶材，將粉末放入普通壓機中，壓力為75MPa，保壓時間為60min。脫模後放 入燒結爐，在高純N2氣氛圍中進行燒結，燒結溫度為1450℃，升溫速率為10℃/min，燒結時間為8h。燒結結束後隨爐冷卻至室溫取樣。靶材相對密度>85%，體電阻0.12Ωcm。將靶材用於中頻交流磁控濺射，起弧容易，濺射穩定。
實施例l-3
稱量純度為4N的209g In2O3粉末、260g CeO2粉末和61g ZnO粉末(三種氧化物摩爾比例為In2O3：CeO2：ZnO=1：2：1)，放入球磨罐中混合。球磨介質選為無水乙醇，球磨轉速500rpm，球磨時間為10h。球磨結束後在壓力為1atm、純度為5N的N2氣保護下烘乾1h。將粉末進行包裹後，放入等靜壓機中，在高純Ar氣氛圍中進行燒結。燒結壓力為100MPa，燒結溫度為1450℃，升溫速率為10℃/min，燒結時間為20h。燒結結束後隨爐冷卻至室溫取樣。靶材相對密度>86%，體電阻0.62Ωcm。將靶材用於中頻交流磁控濺射，起弧容易，濺射穩定。
實施例2：氧化物半導體膜
實施例2-1
選用市售普通鈉鈣玻璃作為基底，將基底洗淨並用N2吹幹後置入磁控濺射儀中。基底與靶材表面平行，距離8cm。靶材為實施例1-1摻鈰氧化銦鋅靶材In2CexZnO4+2x，三種氧化物摩爾比例為In2O3：CeO2：ZnO=1：2：1。採用40sccm的Ar和0~2sccm的O2作為工作氣體，工作電流為1.0A，工作氣壓為0.7Pa，在室溫進行磁控濺射，濺射時間為28min，制得250nm厚的ICZO薄膜，經過Hall測試測得該ICZO薄膜霍爾遷移率達14cm2V-1s-1~25.6cm2V-1s-1，載流子濃度在1013cm-3~1020cm-3。請參閱圖9，從XRD譜圖可以看到該ICZO薄膜為無定形結構。請參閱圖10，ICZO薄膜載流子濃度及霍爾遷移率隨濺射使用的O2流量的變化資料如圖10所示。請參閱圖11，ICZO薄膜掃描電鏡表面形貌如圖11所示。
實施例2-2
選用市售普通鈉鈣玻璃作為襯底，將基片洗淨並用N2吹幹後置入磁控濺射儀中。基底與靶材表面平行，距離8cm。靶材為實施例1-2摻鈰氧化銦鋅靶材In2CexZnO4+2x，製備該靶材所用的三種氧化物摩爾比例為In2O3：CeO2：ZnO=2：3：2，用40sccm的Ar和0~3sccm的O2作為工作氣體，基底預熱溫度為250℃，工作電流為1.0A，工作氣壓為0.7Pa，濺射時間為28min，制得250nm厚的ICZO薄膜。經過Hall測試測得該ICZO薄膜霍爾遷移率達17.8cm2V-1s-1~45.0cm2V-1s-1，載流子濃度在1015cm-3~1020cm-3。請參閱圖12，ICZO薄膜載流子濃度及霍爾遷移率隨濺射使用的O2流量的變化資料如圖12所示。請參閱圖13，ICZO薄膜掃描電鏡表面形貌如圖13所示。
實施例2-3
選用市售普通鈉鈣玻璃作為基底，將基片洗淨並用N2吹幹後置入磁控濺射儀中。基底與靶材表面平行，距離8cm。靶材為實施例1-3摻鈰氧化銦鋅靶材In2CexZnO4+2x，製備該靶材所用的三種氧化物摩爾比例為In2O3：CeO2：ZnO=1：2：1。採用40sccm的純Ar作為工作氣體，工作電流為1.0A，工作氣壓為0.7Pa，在室溫進行磁控濺射，濺射時間為28min，制得250nm厚的ICZO薄膜，經過Hall測試測得該ICZO薄膜霍爾遷移率達15.6cm2V-1s-1，載流子濃度為1020cm-3。將濺射態薄膜放入石英管式爐內退火，在1Pa真空下退火1h，退火溫度為150℃到350℃，可得載流子濃度在1014cm-3~1020cm-3，霍爾遷移率在17.1cm2V-1s-1~20.6cm2V-1s-1之間的ICZO薄膜，適合製備TFT器件。請參閱圖14，ICZO薄膜載流子濃度及霍爾遷移率隨退火溫度的變化資料如圖14所示。請參閱圖15，ICZO薄膜掃描電鏡表面形貌如圖15所示。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專 利範圍。舉凡習知本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
110‧‧‧薄膜電晶體
112‧‧‧柵極
113‧‧‧絕緣層
114‧‧‧半導體層
115‧‧‧源極
116‧‧‧漏極
150‧‧‧絕緣基底

Claims (19)

  1. 一種薄膜電晶體，包括半導體層、源極、漏極、柵極及絕緣層，該源極與漏極間隔設置，該半導體層與該源極和漏極電連接，該柵極通過該絕緣層與該半導體層、源極及漏極絕緣設置，該半導體層為一氧化物半導體膜，其改進在於，該氧化物半導體膜含有銦元素(In)、鈰元素(Ce)、鋅元素(Zn)及氧元素(O)，該In：Ce：Zn的摩爾比為2：(0.5~2)：1，氧化物半導體膜為n型半導體，載流子濃度為1012cm-3~1020cm-3，載流子遷移率為5.0cm2V-1s-1~45.0cm2V-1s-1。
  2. 如請求項1所述的薄膜電晶體，其中，該氧化物半導體膜的材料為非晶態氧化物。
  3. 如請求項1所述的薄膜電晶體，其中，該氧化物半導體膜的禁帶寬度為3.0eV~3.5eV。
  4. 如請求項1所述的薄膜電晶體，其中，該氧化物半導體膜的載流子濃度為1013cm-3~1015cm-3。
  5. 如請求項1所述的薄膜電晶體，其中，該氧化物半導體膜的透過率為60%~90%。
  6. 如請求項1所述的薄膜電晶體，其中，該氧化物半導體膜的厚度為50nm~1000nm。
  7. 一種薄膜電晶體的製備方法，包括在絕緣基底上製備半導體層、源極、漏極、柵極及絕緣層的步驟，該製備半導體層的步驟包括使用一濺射靶，通過濺射法在基底上濺射形成氧化物膜的步驟，該濺射靶含有化合物In2CexZnO4+2x，其中x=0.5~2。
  8. 如請求項7所述的薄膜電晶體的製備方法，其中，該濺射靶由氧化銦(In2O3)、氧化鈰(CeO2)及氧化鋅(ZnO)混合後燒結形成。
  9. 如請求項7所述的薄膜電晶體的製備方法，其中，該濺射法為直流濺射法或交流濺射法，該交流濺射法為中頻磁控濺射法或射頻磁控濺射法。
  10. 如請求項7所述的薄膜電晶體的製備方法，其中，該濺射的溫度為常溫濺射。
  11. 如請求項7所述的薄膜電晶體的製備方法，其中，進一步包括在濺射前將該基底在真空中預熱的步驟，該預熱溫度為50℃~400℃。
  12. 如請求項7所述的薄膜電晶體的製備方法，其中，該濺射法中使用的載氣為稀有氣體、稀有氣體與氧氣的混合氣或稀有氣體與氫氣的混合氣。
  13. 如請求項7所述的薄膜電晶體的製備方法，其中，該濺射時濺射室內的壓力為0.1Pa~2.0Pa。
  14. 如請求項7所述的薄膜電晶體的製備方法，其中，該基板的材料為玻璃、矽或聚合物。
  15. 如請求項7所述的薄膜電晶體的製備方法，其中，在進行濺射前，進一步包括對基底進行清潔的步驟，以去除基底表面的雜質。
  16. 如請求項7所述的薄膜電晶體的製備方法，其中，該基底與該濺射靶相互平行或呈一夾角，該夾角為20°~85°之間，該基底與該濺射靶之間的距離小於或等於8cm。
  17. 如請求項7所述的薄膜電晶體的製備方法，其中，進一步包括將該氧化物膜在真空、氮氣或Ar氣中退火的步驟，該退火溫度為100℃~400℃，升溫速率為1℃/min~20℃/min，退火時間為1小時~10小時。
  18. 一種薄膜電晶體面板，包括：一絕緣基板；多個源極線，該多個源極線位於絕緣基板表面並按行相互平行設置； 多個柵極線，該多個柵極線位於絕緣基板表面並按列相互平行設置，該多個柵極線與該多個源極線交叉並絕緣設置，從而將該絕緣基板表面劃分成多個網格區域；多個圖元電極，每一圖元電極設置於每一網格區域中；以及多個請求項1~6中任意一種薄膜電晶體，每一薄膜電晶體設置於每一網格區域中，該薄膜電晶體包括一源極、一與該源極間隔設置的漏極、一半導體層、以及一柵極，該源極與一源極線電連接，該漏極與一圖元電極電連接，該半導體層與該源極和漏極電連接，該柵極通過一絕緣層與該半導體層、源極及漏極絕緣設置並與一柵極線電連接。
  19. 一種顯示裝置，包括如請求項18所述的薄膜電晶體面板。
TW104115813A 2015-05-04 2015-05-18 薄膜電晶體及其製備方法、薄膜電晶體面板以及顯示裝置 TWI603462B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510219860.9A CN106206743B (zh) 2015-05-04 2015-05-04 薄膜晶体管及其制备方法、薄膜晶体管面板以及显示装置

Publications (2)

Publication Number Publication Date
TW201709487A TW201709487A (zh) 2017-03-01
TWI603462B true TWI603462B (zh) 2017-10-21

Family

ID=57223366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115813A TWI603462B (zh) 2015-05-04 2015-05-18 薄膜電晶體及其製備方法、薄膜電晶體面板以及顯示裝置

Country Status (3)

Country Link
US (2) US9570627B2 (zh)
CN (1) CN106206743B (zh)
TW (1) TWI603462B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737665B (zh) * 2016-07-01 2021-09-01 日商半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
CN107689391B (zh) * 2016-08-04 2020-09-08 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制备方法
CN106952827A (zh) * 2017-03-16 2017-07-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、显示面板
CN110416225A (zh) * 2019-07-24 2019-11-05 深圳市华星光电半导体显示技术有限公司 一种TFT驱动背板及Micro-LED显示器
CN115347005B (zh) * 2022-10-18 2023-03-24 广州华星光电半导体显示技术有限公司 显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120012835A1 (en) * 2010-07-14 2012-01-19 Gregory Herman Metal Oxide Semiconductor Thin Film Transistors

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5372776B2 (ja) * 2007-12-25 2013-12-18 出光興産株式会社 酸化物半導体電界効果型トランジスタ及びその製造方法
CN101599495B (zh) * 2008-06-04 2013-01-09 清华大学 薄膜晶体管面板
CN102709312B (zh) * 2012-04-25 2014-12-10 北京大学 一种氧化物薄膜、薄膜晶体管及其制备方法
US20130341180A1 (en) * 2012-06-22 2013-12-26 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for using the same
WO2014013961A1 (ja) * 2012-07-19 2014-01-23 シャープ株式会社 液晶表示装置
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102241249B1 (ko) * 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
JP6429540B2 (ja) * 2013-09-13 2018-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120012835A1 (en) * 2010-07-14 2012-01-19 Gregory Herman Metal Oxide Semiconductor Thin Film Transistors

Also Published As

Publication number Publication date
CN106206743B (zh) 2020-04-28
US20170047436A1 (en) 2017-02-16
TW201709487A (zh) 2017-03-01
US20160329433A1 (en) 2016-11-10
CN106206743A (zh) 2016-12-07
US9570627B2 (en) 2017-02-14
US9748367B2 (en) 2017-08-29

Similar Documents

Publication Publication Date Title
KR102465272B1 (ko) 반도체 장치
JP5395994B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2025061824A (ja) 表示装置
JP2022091789A (ja) 表示装置
TWI593630B (zh) 氧化物半導體膜及其製備方法
CN102738002B (zh) 半导体装置的制造方法
CN103904088B (zh) 半导体装置及半导体装置的制造方法
TWI575752B (zh) 電晶體的製造方法
TWI603462B (zh) 薄膜電晶體及其製備方法、薄膜電晶體面板以及顯示裝置
JP7068257B2 (ja) 半導体装置
US20110141076A1 (en) Semiconductor device, method for manufacturing semiconductor device, transistor substrate, light emitting device and display device
KR20150020293A (ko) 반도체 디바이스
WO2009093625A1 (ja) 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
US9260779B2 (en) Light-transmitting conductive film, display device, electronic device, and manufacturing method of light-transmitting conductive film
TWI580641B (zh) 濺射靶及其製備方法
TWI565682B (zh) 濺鍍靶及氧化物半導體膜以及其製備方法
TWI573774B (zh) 濺鍍靶及氧化物半導體膜以及其製備方法
CN101527322A (zh) 一种可弯曲全透明ZnMgO薄膜晶体管及其制备方法
JP5702447B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
CN102296270B (zh) 掺杂氧化锌半导体材料及其制备方法与应用
KR20110111255A (ko) 투명 박막 트랜지스터 및 그 제조방법
KR20110074229A (ko) 산화물 박막 트랜지스터용 스퍼터링 타겟의 제조방법