[go: up one dir, main page]

TWI601275B - 固態成像裝置、其製造方法及電子裝置 - Google Patents

固態成像裝置、其製造方法及電子裝置 Download PDF

Info

Publication number
TWI601275B
TWI601275B TW100120447A TW100120447A TWI601275B TW I601275 B TWI601275 B TW I601275B TW 100120447 A TW100120447 A TW 100120447A TW 100120447 A TW100120447 A TW 100120447A TW I601275 B TWI601275 B TW I601275B
Authority
TW
Taiwan
Prior art keywords
photoelectric conversion
conversion film
solid
state imaging
region
Prior art date
Application number
TW100120447A
Other languages
English (en)
Other versions
TW201210004A (en
Inventor
戶田淳
平山照峰
Original Assignee
新力股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新力股份有限公司 filed Critical 新力股份有限公司
Publication of TW201210004A publication Critical patent/TW201210004A/zh
Application granted granted Critical
Publication of TWI601275B publication Critical patent/TWI601275B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8027—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/191—Photoconductor image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/126—Active materials comprising only Group I-III-VI chalcopyrite materials, e.g. CuInSe2, CuGaSe2 or CuInGaSe2 [CIGS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/244—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H10F39/1825—Multicolour image sensors having stacked structure, e.g. NPN, NPNPN or multiple quantum well [MQW] structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Description

固態成像裝置、其製造方法及電子裝置
本發明係關於一種固態成像裝置及一種電子裝置。
本申請案主張2010年6月18日在日本專利局提出申請之日本專利申請案JP 2010-139689之優先權，該日本專利申請案之全文在法律准許之範圍內以引用方式併入本文中。
例如一數位視訊攝像機或一數位相機等一電子裝置包含一固態成像裝置。舉例而言，使用一CMOS(互補金屬氧化物半導體)型影像感測器作為該固態成像裝置。
該固態成像裝置具有配置於一半導體基板之一表面上之複數個像素。在每一像素中提供一光電轉換單元。舉例而言，該光電轉換單元係一光電二極體，且藉由感測經由一外部附接之光學系統進入一光感測表面中之光且藉由對該光進行光電裝換來產生信號電荷。
在該等固態成像裝置當中，除該光電轉換單元外，該CMOS型影像感測器之每一像素包含一讀出電路。該讀出電路包含複數個電晶體、讀出該光電轉換單元中所產生之信號電荷且將該等讀出信號電荷作為一電信號輸出至一信號線。
在該CMOS型影像感測器中，光電轉換單元針對每一像素或其中配置複數個像素之每一列讀出信號電荷。在此情況下，用於累積信號電荷之曝光時間難以在所有像素中匹配，且因此，在某些情況下，一所捕獲影像畸變。特定而言，若一被攝體之運動為大，則明顯產生此缺陷。
為防止產生此缺陷，執行一「全域曝光」，其中所有像素在相同時間開始曝光且在相同時間結束曝光。
舉例而言，在一「機械快門方法」中使用一機械快門來執行該「全域曝光」。具體而言，所有像素藉由打開該機械快門開始曝光且藉由關閉該機械快門結束曝光。然而，在此「機械快門方法」中，由於使用一機械阻光單元，因此一裝置之大小難以降低。此外，由於該機構之驅動操作之速度難以增加，因此所有像素中之同時曝光難以以高準確性來執行。
除該「機械快門方法」外，在一「全域快門方法」中執行該「全域曝光」。具體而言，該「全域曝光」係藉由在不使用該機械快門之情形下透過一電控制來同時驅動所有像素來執行。在該全域快門方法中，由於未使用該機械阻光單元，因此一裝置之一大小可容易地減小。此外，驅動操作之速度容易增加，且可以高準確性來執行所有像素中之同時曝光(舉例而言，參考第2004-055590、2009-268083及2004-140152號日本未經審查專利申請公開案)。
同時，在該固態成像裝置中，存在對像素數目之一增加連同小的大小之一需求。在此情況下，由於一個像素之大小為小，因此每一像素難以感測一充分光量，且因此，不容易改良一所捕獲影像之影像品質。出於此原因，固態成像裝置需要具有高靈敏性。
為實現該高靈敏性，已提出其中在該光電轉換單元中使用具有高光吸收係數之一基於黃銅礦之化合物半導體膜(例如CuInGaSe2膜)之固態成像裝置(舉例而言，參考第2007-123720號日本未經審查專利申請公開案)。
另外，已提出一「層壓型」，其中將各別色彩之光電轉換單元層壓且沿垂直於一成像表面之一深度方向安置來代替沿順著該成像表面之一方向安置選擇性地感測各別色彩之光束之該等光電轉換單元。在該「層壓型」中，每一像素不僅感測一個色彩之光而且感測複數個色彩之光。出於此原因，廣泛形成一光感測表面且因此可改良光之使用效率，藉此改良靈敏性(舉例而言，參考第2006-245088號日本未經審查專利申請公開案)。
此外，已提出一「後表面照射型」，其中一光電轉換單元感測自一半導體基板中與其中提供電路、導線等之一前表面相對之一後表面入射之光。在該「後表面照射型」中，阻擋或反射入射光之該等電路、該等導線等皆未提供於該入射側中，且因此可改良靈敏性(舉例而言，參考第2008-182142號日本未經審查專利申請公開案)。在該「後表面照射型」中，已提出以下一者：在該光電轉換單元中與該光感測表面相對之一表面上形成一控制閘極電極、藉由將一電壓施加至該光電轉換單元來控制一電位及有效地轉移信號電荷(舉例而言，參考第2007-258684號日本未經審查專利申請公開案)。
另外，本發明之發明者已認識到在該固態成像裝置中，光進入累積由該光電轉換單元產生之信號電荷之一累積器或讀出該等信號電荷之一讀出電路，此致使產生雜訊，且因此存在一所捕獲影像之影像品質劣化之一問題。
為防止產生此一缺陷，一阻光膜可阻擋光進入該累積器或該讀出電路。
然而，若該阻光膜係形成於該光電轉換單元與該累積器或該讀出電路之間，則由於孔徑比減小，該光感測表面之面積變小，且因此在某些情況下靈敏性降低。
另外，由於該阻光膜，光發生繞射或散射、經繞射光或經散射光進入該累積器而產生雜訊且因此存在一所捕獲影像之影像品質劣化之情況。
在「後表面照射型」固態成像裝置之情況下，該累積器或該讀出電路係形成於該基板中與感測光之後表面側相對之前表面側上，但在某些情況下，上述缺陷係由於該基板對於讀出該等信號電荷而言係薄而產生。
圖60係圖解說明「後表面照射型」固態成像裝置之一剖視圖。
圖61展示光在該「後表面照射型」固態成像裝置中行進之一形式之一模擬結果。此處，展示其中具有650 nm之一波長之光垂直進入矽基板101J(3 μm厚)之表面之一情況之一結果。
如圖60中所示，在該「後表面照射型」固態成像裝置中，例如晶片上透鏡ML、色彩濾光器CF及絕緣膜Z1、Z2等部件係提供於矽基板101J之後表面側上。一導線層111係提供於矽基板101J之前表面側上。導線層111經提供以覆蓋提供於矽基板101J之前表面側上之一讀出電路(未展示)。
在該「後表面照射型」固態成像裝置中，提供於矽基板101J內部之光電二極體(未展示)感測穿過各別部分(例如，晶片上透鏡ML及色彩濾光器CF)之光。此外，提供於矽基板101J之前表面側上之該讀出電路(未展示)自該等光電二極體(未展示)讀出信號電荷。
如圖61中所示，在該「後表面照射型」固態成像裝置中，進入矽基板101J之後表面(圖60中之上表面)穿過該等各別部分(例如，晶片上透鏡ML及色彩濾光器CF)之光到達前表面(下表面)。具體而言，穿過紅色色彩濾光器層CFR之光多於穿過綠色色彩濾光器層CFG之光到達矽基板101J之前表面，且該光之28%到達該前表面。
因此，本發明之發明者已認識到甚至在該「後表面照射型」中，亦未阻擋來自後表面側之光且該光到達其上提供累積器之該前表面側，且因此存在其中產生雜訊且一所捕獲影像之影像品質劣化之情況。
特定而言，在其中在該「全域快門方法」中執行成像之一情況下，由於在相同時間執行所有像素中之曝光且接著信號電荷臨時累積於該累積器中，因此若光進入該累積器，則明顯產生雜訊。
因此，在該固態成像裝置中，存在其中小的大小與一所捕獲影像之影像品質之改良可難以相容之情況。
本文揭示一或多個發明，其提供其大小可容易減小且可藉由防止雜訊產生而改良一所捕獲影像之影像品質之一固態成像裝置及一電子裝置。
根據一實施例，一種固態成像裝置包含一基板及一光電轉換區。該基板具有一電荷累積區。該光電轉換區經組態以產生欲累積於該電荷累積區中之信號電荷。該光電轉換區係提供於該基板上。該光電轉換區包括一不透明材料。
根據一實施例，一電子設備包含一固態成像裝置。該固態成像裝置包含：(a)一基板；及(b)經組態以產生信號電荷之一光電轉換區。該光電轉換區係提供於該基板上。信號處理單元經組態以處理該固態成像裝置之一輸出。該光電轉換區包括一不透明材料。
根據一實施例，用於製造一固態成像裝置之一方法包含：在一基板中形成一電荷累積區；及形成電連接至該電荷累積區之一光電轉換區。該電荷累積區經組態以累積由該光電轉換區產生之信號電荷。該光電轉換區包括一不透明材料。
因此，可提供其一大小可容易減小且可藉由防止雜訊產生而抑制缺陷(例如，一所捕獲影像之影像品質之劣化)產生之一固態成像裝置及一電子裝置。
後文，將參考附圖闡述體現本發明之原理之裝置及構造(本文稱為實施例)。將按以下次序實行該闡述。
1.　一第一實施例(一後表面照射型)
2.　一第二實施例(具有一像素劃分部分(第一))
3.　一第三實施例(具有一像素劃分部分(第二))
4.　一第四實施例(具有一像素劃分部分(第三))
5.　一第五實施例(具有在一光電轉換膜下面之一電極)
6.　一第六實施例(具有在一光電轉換膜下面之一電極(一前表面照射類型))
7.　一第七實施例(在使用一偏斜基板之一情況下)
8.　一第八實施例(在層壓一光電轉換膜之一情況下(第一))
9.　一第九實施例(在層壓一光電轉換膜之一情況下(第二))
10.　一第十實施例(在層壓一光電轉換膜之一情況下(第三))
11.　一第十一實施例(用一光電轉換膜與一色彩濾光器之一組合阻光(第一))
12.　一第十二實施例(用一光電轉換膜與一色彩濾光器之一組合阻光(第二))
13.　其他
1.　一第一實施例(其中一光電轉換膜具有一阻光功能之一情況) A.　一裝置組態 A-1.　一相機之主要部分之一組態
圖1係圖解說明根據該第一實施例之一相機40之一組態之一圖式。
如圖1中所示，相機40包含一固態成像裝置1、一光學系統42、一控制單元43(或控制器43)及一信號處理電路44。將依序闡述每一部分。
固態成像裝置1使用一成像表面PS感測穿過光學系統42之光(被攝體影像)且對該光執行一光電轉換，藉此產生信號電荷。此處，回應於自控制單元43輸出之一控制信號驅動固態成像裝置1。具體而言，固態成像裝置1讀出該等信號電荷且輸出該等讀出信號電荷作為原始資料。
光學系統42包含例如一成像透鏡及一光圈之光學部件，且經安置以便將作為一被攝體影像入射之入射光H聚集於固態成像裝置1之成像表面PS上。
控制單元43將各種種類之控制信號輸出至固態成像裝置1及信號處理電路44以便控制及驅動固態成像裝置1及信號處理電路44。
信號處理電路44對自固態成像裝置1輸出之一電信號執行一信號處理且因此產生一被攝體影像之一數位影像。
A-2.　該固態成像裝置之主要部分之一組態
將闡述固態成像裝置1之一整個組態。
圖2係圖解說明根據該第一實施例之固態成像裝置1之整個組態之一方塊圖。
固態成像裝置1係由(舉例而言)一CMOS型影像感測器構成。固態成像裝置1包含如圖2中所示之一矽基板11。矽基板11係由(舉例而言)一單晶矽半導體製成之一半導體基板且在其表面上具有一成像區域PA及一周邊區域SA，如圖2中所示。
成像區域PA具有如圖2中所示之一矩形形狀，其中複數個像素P分別沿水平方向x及垂直方向y配置。換言之，像素P配置成一矩陣。成像區域PA對應於圖1中所示之成像表面PS。稍後將闡述像素P之細節。
周邊區域SA如圖2中所示定位在成像區域PA周圍。此外，在該周邊區域SA中提供周邊電路。
具體而言，如圖2中所示，提供一垂直驅動電路3、一行電路4、一水平驅動電路5、一向外輸出電路7及一時序產生器8作為該等周邊電路。
如圖2中所示，垂直驅動電路3係提供於周邊區域SA中成像區域PA之側部分中，且電連接至沿水平方向H配置於成像區域PA中之複數個像素P之各別列。
如圖2中所示，行電路4係提供於周邊區域SA中成像區域PA之下部分中，且對以行為單位自像素P輸出之信號執行信號處理。此處，行電路4包含一CDS(相關雙取樣)電路(未展示)，且執行用於移除固定型様雜訊之一信號處理。
如圖2中所示，水平驅動電路5電連接至行電路4。水平驅動電路5包含(舉例而言)移位暫存器，且將保持於行電路4中之每一行像素P之信號依序輸出至向外輸出電路7。
如圖2中所示，向外輸出電路7電連接至行電路4，且對自行電路4輸出之信號執行一信號處理且接著將經處理信號輸出至一外部裝置。向外輸出電路7包含一AGC(自動增益控制)電路7a及一ADC(類比轉數位轉換)電路7b。在向外輸出電路7中，AGC電路7a賦予該等信號一增益且接著ADC電路7b將類比信號轉換成數位信號以用於輸出至該外部裝置。
如圖2中所示，時序產生器8電連接至垂直驅動電路3、行電路4、水平驅動電路5及向外輸出電路7。時序產生器8產生各種種類之脈衝信號，且將該等脈衝信號輸出至垂直驅動電路3、行電路4、水平驅動電路5及向外輸出電路7中之各別部分以用於驅動控制。
稍後將闡述其細節，且上述各別部分經操作以便藉由「全域快門方法」執行曝光。換言之，所有像素P在相同時間感測入射光，且接著在不使用一機械阻光單元之情形下執行用於結束該感測之全域曝光。另外，將自各別像素P輸出之電信號讀出至行電路4，且接著，藉由水平驅動電路5選擇行電路4中之所累積信號，並將其依序輸出至向外輸出電路7。
A-3.　該固態成像裝置之一詳細組態
將闡述根據此實施例之固態成像裝置之一詳細組態。
圖3及4係圖解說明根據該第一實施例之該固態成像裝置之主要部分之圖式。
此處，圖3展示像素P之一剖面。圖4展示像素P之一電路組態。
如圖3中所示，固態成像裝置1包含矽基板11且一光電轉換膜13形成於矽基板11之一個側表面(上表面)上。另外，在該上表面上，將晶片上透鏡ML及色彩濾光器CF提供於矽基板11上。
相比而言，一閘極MOS 41係提供於矽基板11之另一側表面(下表面)上，如圖3中所示。儘管圖3中未展示，但如圖4中所示，提供獨立閘極MOS 42及一讀出電路51。
如圖4中所示，讀出電路51包含一PD重設電晶體M11、一放大電晶體M21及一選擇電晶體M31。
此外，一導線層(未展示)係提供於矽基板11之另一側表面(下表面)上以便覆蓋例如閘極MOS 41等各別部分。
在固態成像裝置1中，光電轉換膜13感測自後表面(上表面)側穿過晶片上透鏡ML及色彩濾光器CF之入射光H且產生信號電荷。由光電轉換膜13產生之信號電荷累積於提供於矽基板11中之一n型雜質區域12中。此後，累積於該n型雜質區域12中之信號電荷藉由閘極MOS 41轉移至一n型雜質區411且累積於該n型雜質區411中。此外，該等信號電荷藉由閘極MOS 42轉移且由讀出電路51讀出，且接著作為電信號輸出至垂直信號線27。
亦就是說，固態成像裝置1係由一「後表面照射型CMOS影像感測器」構成。
將依序詳細闡述該等各別部分。
A-3-1.　光電轉換膜13
在固態成像裝置1中，如圖3中所示，光電轉換膜13係提供於矽基板11之一個側表面(上表面)上，舉例而言，該矽基板係一p型矽半導體。光電轉換膜13係作為一單個主體形成於複數個像素P上方，如圖2至3中所示。
此處，光電轉換膜13經提供以覆蓋經形成以對應於矽基板11中之複數個像素P之n型雜質區域12。如所圖解說明，光電轉換膜13係毗鄰於該等n型雜質區域、與該等n型雜質區域接觸及/或直接接觸。n型雜質區域12中之每一者用作一累積器，該累積器累積由光電轉換膜13產生之信號電荷。在n型雜質區域12中，該雜質較佳地經分佈以使得該雜質之濃度自該矽基板之該上表面至該下表面增加。以此方式，自光電轉換膜13移動之信號電荷(此處，電子)可自然地移動至n型雜質區域12中之閘極MOS 41側。
另外，如圖3中所示，一透明電極14係提供於光電轉換膜13上。透明電極14連接至接地，且因此防止由於電洞之累積所致之充電。換言之，光電轉換膜13係插置於用作一下部電極之n型雜質區域12與用作一上部電極之透明電極14之間。
光電轉換膜13感測入射光H且對各別像素P中之光執行光電轉換，藉此產生信號電荷。
如圖4中所示，光電轉換膜13具有連接至接地之一陽極，且透過閘極MOS 41、閘極MOS 42及讀出電路51讀出所累積信號電荷(此處，電子)且將其作為電信號輸出至垂直信號線27。
具體而言，光電轉換膜13經由閘極MOS 41及閘極MOS 42連接至放大電晶體M21之一閘極，如圖4中所示。此外，在光電轉換膜13中，所累積信號電荷藉由閘極MOS 41及閘極MOS 42轉移至連接至放大電晶體M21之該閘極之一浮動擴散部FD作為輸出信號。
除執行光電轉換外，光電轉換膜13亦用作類似n型雜質區域12之累積信號電荷之累積器且用作阻擋入射光H到達累積器之一阻光膜。連同此一起，光電轉換膜13用作一阻光膜，該阻光膜阻擋朝向讀出電路51行進之入射光H到達讀出電路51。
具體而言，光電轉換膜13係由具有一黃銅礦結構之一化合物半導體製成。舉例而言，光電轉換膜13係由係具有該黃銅礦結構之化合物半導體之CuInSe2製成。
圖5係圖解說明光子能量與一光吸收係數之間之一關係之一圖式。
如圖5中所示，CuInSe2之光吸收係數高於其他材料，且特定而言，係比Si單晶體(在該圖中，x-Si)高二位數。出於此原因，CuInSe2適宜地不僅用作一光電轉換膜而且用作阻擋可見光之一阻光膜。
光電轉換膜13可使用具有任何晶體結構(例如，單晶、多晶或非晶形結構)之材料，只要該等材料具有高於矽基板11之可見光吸收係數且實現該光電轉換功能即可。
光電轉換膜13可使用除CuInSe2之外之黃銅礦材料形成。
圖6及7係圖解說明關於該等黃銅礦材料之一晶格常數與一帶隙之間之一關係之圖式。
如圖6中所示，其展示各種黃銅礦材料。在此等黃銅礦材料中，如圖7中所示，舉例而言，光電轉換膜13可由具有包含基於銅-鋁-鎵-銦-硫-硒之混合晶體之黃銅礦結構之一化合物半導體製成。基於銅-鋁-鎵-銦-硫-硒之混合晶體可藉由控制組成以便與矽(Si)之晶格常數相對應而形成，且因此可減少一晶體缺陷。亦就是說，由於基於銅-鋁-鎵-銦-硫-硒之混合晶體可以磊晶方式生長於矽基板11上成為一單晶薄膜，且因此於一異質介面處發生例如錯配差排等一晶體缺陷，因此可抑制暗電流產生且減小雜訊。
除上述化合物半導體外，光電轉換膜13可使用具有包含基於銅-鋁-鎵-銦-鋅-硫-硒之混合晶體之黃銅礦結構之一化合物半導體形成。
圖8係圖解說明根據該第一實施例之固態成像裝置之一能帶結構之一圖式。
圖8展示光電轉換膜13及矽基板11之若干部分之一能帶結構。換言之，展示光電轉換膜13及矽基板11之沿深度方向z之一能帶結構。
如圖8中所示，沿深度方向z，該能帶經形成相對於光電轉換膜13傾斜。由於此，所累積電子容易移動至矽基板11側。
舉例而言，光電轉換膜13之導電率類型係一p型。除p型外，光電轉換膜13可係一i型或一n型。
A-3-2.　閘極MOS 41及閘極MOS 42
在固態成像裝置1中，針對圖2中所示之複數個像素P中之每一者提供閘極MOS 41及閘極MOS 42，如圖4中所示。
閘極MOS 41及閘極MOS 42將所產生信號電荷作為電信號輸出至放大電晶體M21之閘極。具體而言，如圖4中所示，閘極MOS 41及閘極MOS 42經提供以插置於光電轉換膜13與浮動擴散部FD之間。閘極MOS 41及閘極MOS 42在該等閘極施加有來自讀出線H41及H42之讀出信號時將信號電荷作為輸出信號轉移至浮動擴散部FD。
此處，閘極MOS 41係提供於矽基板11中與在其上面提供光電轉換膜13之表面(後表面)相對之表面(前表面)側上，如圖3中所示。儘管圖3中未展示，但與閘極MOS 41相似，閘極MOS 42係提供於該矽基板11中與在其上面提供光電轉換膜13之表面(後表面)相對之表面(前表面)側上。
閘極MOS 41及閘極MOS 42具有形成於矽基板11中之作用區域(未展示)，且其閘極係由導電材料製成。
A-3-3.　讀出電路51
在固態成像裝置1中，將讀出電路51安置成複數個以便對應於圖2中所示之複數個像素P。
如圖4中所示，讀出電路51包含PD重設電晶體M11、放大電晶體M21及選擇電晶體M31，且透過閘極MOS 41讀出信號電荷。
儘管圖3中未展示，但與閘極MOS 41相似，構成讀出電路51之各別電晶體M11、M21及M31係提供於矽基板11中與在其上面提供光電轉換膜13之表面(後表面)相對之表面(前表面)側上。舉例而言，各別電晶體M11、M21及M31具有形成於矽基板11中之作用區域(未展示)且其閘極係由導電材料製成。
在讀出電路51中，PD重設電晶體M11重設光電轉換膜13處之一電位。
具體而言，如圖4中所示，PD重設電晶體M11具有連接至一PD重設線H11之一閘極，給該PD重設線供應一PD重設信號。另外，PD重設電晶體M11電連接至光電二極體，該光電二極體具有連接至接地之一個端子及由光電轉換膜13形成之另一端子。PD重設電晶體M11回應於自PD重設線H11輸出之PD重設信號重設該光電二極體處之一電位。
在讀出電路51處，放大電晶體M21放大且輸出自信號電荷得來之電信號。
具體而言，如圖4中所示，放大電晶體M21具有連接至浮動擴散部FD之一閘極。另外，放大電晶體M21具有連接至一電源電位供應線Vdd之一汲極及連接至選擇電晶體M31之一源極。當選擇電晶體M31導通時，給放大電晶體M21供應來自一恆定電流源(未展示)之一恆定電流，且因此該放大電晶體作為一源極隨耦器工作。出於此原因，當將選擇信號供應至選擇電晶體M31時，放大電晶體M21放大來自浮動擴散部FD之輸出信號。
在讀出電路51中，當將選擇信號輸入至選擇電晶體M31時，選擇電晶體M31將自放大電晶體M21輸出之電信號輸出至垂直信號線27。
具體而言，如圖4中所示，選擇電晶體M31具有連接至一選擇線H31之一閘極，給該選擇線供應選擇信號。當供應選擇信號時，選擇電晶體M31導通，且將由放大電晶體M21放大之輸出信號輸出至垂直信號線27，如上文所述。
A-3-4.　其他
另外，如圖3中所示，色彩濾光器CF及晶片上透鏡ML係提供於矽基板11之上表面(後表面)側上以便對應於像素P。
此處，色彩濾光器CF包含(舉例而言)一紅色色彩濾光器層(未展示)、一綠色色彩濾光器層(未展示)及一藍色色彩濾光器層(未展示)之三原色之色彩濾光器。此外，針對每一像素P將三原色之色彩濾光器安置成(舉例而言)拜耳(Bayer)配置。各別色彩之色彩濾光器層之配置並不限於拜耳配置，而可係其他配置。
如圖3中所示，晶片上透鏡ML係經由光電轉換膜13、透明電極14及色彩濾光器CF提供於矽基板11之上表面上方。晶片上透鏡ML經提供以自矽基板11呈凸起形狀向上突出，且將來自上面之入射光H聚集於光電轉換膜13上。
儘管該圖中未展示，但導線層(未展示)係提供於矽基板11之下表面(前表面)上以覆蓋各別部分，例如閘極MOS 41。在該導線層中，電連接至每一電路元件之一導線(未展示)形成於一絕緣層(未展示)內部。具體而言，層壓且形成構成該導線層之各別導線以便用作例如圖4中所示之讀出線H41之一導線。
B.　製造方法
將闡述固態成像裝置1之製造方法之要素。
圖9A及9B係圖解說明根據該第一實施例之該固態成像裝置之一製造方法之圖式。
此處，圖9A及9B以與圖3相同之方式展示剖面，且圖3中所示之固態成像裝置1係透過圖9A及9B中所示之各別步驟來製造。
B-1.　光電轉換膜13之形成
首先，如圖9A中所示，形成光電轉換膜13。
此處，在形成光電轉換膜13之前，將例如閘極MOS 41等各別部分形成於矽基板11之表面上。此外，將該導線層(未展示)形成於矽基板11之表面(前表面)上以便覆蓋例如閘極MOS 41等各別部分。
在此實施例中，將該等各別部分形成於一所謂SOI基板之一矽層(對應於矽基板11)上，且接著將該矽層轉錄至另一玻璃基板(未展示)之一表面上。藉此，看到為矽層之矽基板11之後表面側且曝露(100)表面。將n型雜質區域12形成於矽基板11之一部分內部或內。
接下來，如圖9A中所示，將光電轉換膜13形成於一表面(後表面)上，該表面與在其上面於矽基板11中形成例如閘極MOS 41等各別部分的表面相對。
光電轉換膜13係由具有包含(舉例而言)CuInSe2之混合晶體之黃銅礦結構之化合物半導體製成。
另外，可將具有包含基於銅-鋁-鎵-銦-硫-硒之混合晶體之黃銅礦結構之一化合物半導體形成於矽基板11上以便與矽基板11晶格匹配，藉此形成光電轉換膜13。
在此情況下，藉由(舉例而言)一MBE方法、一MOCVD方法或類似方法在矽基板11上以磊晶方式生長該化合物半導體，藉此形成光電轉換膜13。
矽(Si)之晶格常數係5.431 。基於CuAlGaInSSe之混合晶體包含對應於該晶格常數之一材料且可經形成以便與矽基板11晶格匹配。藉此，舉例而言，將CuGa0.52In0.48S2膜形成於矽基板11上作為光電轉換膜13。
光電轉換膜13經形成以具有(舉例而言)一p型作為一導電率類型。除該p型外，光電轉換膜13可經形成而具有一i型或一n型作為導電率類型。
在此實施例中，形成p型CuGa0.52In0.48S2膜且接著形成光電轉換膜13以使得(舉例而言)為一n型雜質之鋅(Zn)之濃度根據晶體生長而減小。藉此，光電轉換膜13可經形成以使得能帶沿深度方向z傾斜。
光電轉換膜13經形成以使得雜質之濃度變成(舉例而言)1014至1016 cm-3。另外，光電轉換膜13經形成以使得膜厚度變成300 nm。
光電轉換膜13經形成以覆蓋其中像素劃分部分PB藉由以磊晶方式生長化合物半導體而形成於矽基板上之部分。
在以上說明中，儘管闡述其中n型雜質包含於CuGa0.52In0.48S2膜中之情況，但此實施例並不限於此。舉例而言，藉由適當地控制欲供應之III族及I族之每一量，光電轉換膜13可經形成以使得該能帶如以上說明中沿深度方向z傾斜。
圖10係圖解說明該第一實施例中所使用之一MOCVD裝置之一圖式。
在其中藉由MOCVD生長方法晶體生長上述化合物半導體之一情況下，舉例而言，使用圖10中所示之MOCVD裝置。
若上述晶體係生長於該基板(矽基板)上，則可將該基板放置於如圖10中所示之一基座(由碳製成)上。藉由一高頻率加熱裝置(RF線圈)加熱該基座，且控制該基板之一溫度。舉例而言，在其中可發生熱分解之400℃至1000℃之一溫度範圍中加熱該基板。
另外，藉由氫使有機金屬原材料鼓泡以進入一飽和蒸氣壓狀態，且將每一原材料分子轉移至一反應管。此處，控制由於一質量流控制器(MFC)而朝向每一原材料流動之氫之一流速，且調整每時間單位轉移之原材料之一莫耳量。有機金屬原材料在該基板上熱分解且生長晶體。在所轉移莫耳量之一比率與晶體之一組成比率之間存在一關聯。藉此，可任意調整晶體之組成比率。
可使用以下有機金屬作為原料氣體。
具體而言，舉例而言，使用乙醯丙酮銅(Cu(C5H7O2)2)作為一有機銅金屬。另外，可使用環戊二烯銅三乙烯(h5-(C2H5)Cu:P(C2H5)3)。
舉例而言，使用三甲基鎵(Ga(CH3)3)作為一有機鎵(Ga)金屬。另外，可使用三乙基鎵(Ga(C2H5)3)。
舉例而言，使用三甲基鋁(Al(CH3)3)作為一有機鋁(Al)金屬。另外，可使用三乙基鋁(Al(C2H5)3)。
舉例而言，使用三甲基銦(In(CH3)3)作為一有機銦(In)金屬。另外，可使用三乙基銦(In(C2H5)3)。
舉例而言，使用二甲基硒(Se(CH3)2)作為一有機硒(Se)金屬。另外，可使用二乙基硒(Se(C2H5)2)。
舉例而言，使用二甲基硫(S(CH3)3)作為一有機硫(S)金屬。另外，可使用二乙基硫(S(C2H5)2)。
舉例而言，使用二甲基鋅(Zn(CH3)2)作為一有機鋅(Zn)金屬。另外，可使用二乙基鋅(Zn(C2H5)2)。
除該等有機金屬外，舉例而言，可使用硒化氫(H2Se)作為Se原材料。此外，可使用硫化氫(H2S)作為S原材料。
另外，原材料(例如，環戊二烯銅三乙烯(h5-(C2H5)Cu:P(C2H5)3)、乙醯丙酮銅(Cu(C5H7O2)2)或三甲基銦(In(CH3)3))在室溫下處於一固相狀態。在此情況下，透過加熱，該原材料進入一液相狀態。另外，甚至在該固相狀態中，亦可完全在一高溫下於一高蒸氣壓力中使用該原材料。
圖11係圖解說明該第一實施例中所使用之一MBE裝置之一圖式。
在其中藉由MBE生長方法晶體生長上述化合物半導體之一情況中，舉例而言，使用圖11中所示之MBE裝置。
在此情況下，將簡單物質原材料銅及簡單物質原材料鎵(Ga)、鋁(Al)、銦(In)、硒(Se)及硫(S)中之每一者含納於每一努特生池(Knudsen cell)中。此外，在一適當溫度下加熱此等原材料，且用分子束中之每一者輻照該基板以便執行晶體生長。
在此情況下，在具有一特定高蒸氣壓力之一原材料(例如，硫(S))中，缺少分子束之量之穩定性。因此，在此情況下，可使用一閥控裂解池使分子束之量穩定。另外，如在氣體源MBE中，一部分原材料可使用氣體源。舉例而言，可使用硒化氫(H2SE)作為Se材料，且可使用硫化氫(H2S)作為硫(S)原材料。
B-2.　透明電極14之形成
接下來，如圖9B中所示形成透明電極14。
此處，透明電極14經形成以覆蓋光電轉換膜13之上表面。舉例而言，透明電極14係由氧化銦錫(ITO)製成。另外，透明電極14可係由一透明導電材料製成，例如氧化鋅或氧化銦鋅。
將透明電極14作為一單個主體形成於圖2中所示之複數個像素P上方。
此外，如圖3中所示，將例如色彩濾光器CF及晶片上透鏡ML之各別部分形成於矽基板11之上表面(後表面)上。以此方式，完成後表面照射型CMOS影像感測器。
C.　一操作
將闡述固態成像裝置1之一操作。
圖12至圖13E係圖解說明根據該第一實施例之固態成像裝置1之一操作之圖式。
圖12係一剖視圖且展示當入射光H進入光電轉換膜13時電子或電洞之移動。
此外，圖13A至圖13E展示時序圖。在圖13A至圖13E中，圖13A指示由光電轉換膜13構成之二極體處之一電壓(參考圖4)。圖13B指示經由PD重設線H11傳輸至PD重設電晶體M11之閘極之一PD重設信號。圖13C指示經由讀出線H41傳輸至閘極MOS 41之閘極之一第一讀出信號。圖13D指示經由讀出線H42傳輸至閘極MOS 42之閘極之一第二讀出信號。圖13E指示經由選擇線H31傳輸至選擇電晶體M31之閘極之一選擇信號。圖13A至圖13E展示該等信號在自橫向線垂直延伸之縱向線處具有一高位準，且因此各別電晶體導通。
如上文所述，在此實施例中，執行全域曝光，其中所有像素P在相同時間感測入射光且接著在不使用一機械阻光單元之情形下結束該感測。亦就是說，藉由該「全域快門方法」來執行該曝光。
具體而言，如圖12中所示，入射光H自矽基板11之上側穿過各別部分進入光電轉換膜13。在入射光H已進入之光電轉換膜13中，所產生電子(信號電荷)移動至矽基板11之n型雜質區域12(累積器1)且電洞移動至透明電極14。
另外，如圖12至圖13E中所示，累積於n型雜質區域12(累積器1)中之信號電荷藉由閘極MOS 41轉移至n型雜質區域411(累積器2)中，且緊接著，進行PD重設。換言之，n型雜質區域12(累積器1)藉由PD重設電晶體M11連接至接地，且將電位重設至電壓0 V(或，電源電壓Vdd)(參考圖4)。此外，緊接著重設之後，如圖13A至圖13E中所示，信號電荷開始累積。
信號電荷藉由閘極MOS 42轉移至n型雜質區421(FD)且接著進行累積。
在所有像素P中執行此操作。讀出電路51針對每一像素P讀出信號電荷，且將讀出信號電荷作為電信號輸出至垂直信號線27。
在以上說明中，放大電晶體M21中之固定型様雜訊可透過CDS電路之重設前與重設後之信號之間的相減來移除。然而，緊接著在累積於n型雜質區域12(累積器1)中之信號電荷轉移至n型雜質區411(累積器2)之後進行該PD重設。出於此原因，發生當執行CDS過程時用作一參考之重設信號電壓之一變化，且因此包含kTC雜訊。
在此實施例中，連同光電轉換功能，光電轉換膜13用作一阻光膜。藉此，如圖12中所示，光電轉換膜13阻擋入射光H進入用作累積器之各別n型雜質區域12及411。另外，光電轉換膜13阻擋入射光H進入讀出電路51或用作一浮動擴散部之n型雜質區域421(浮動擴散層)。
圖14係圖解說明光在根據該第一實施例之固態成像裝置中行進之一形式之一模擬結果之一圖式。此處，展示當如圖60中具有波長650 nm之光進入形成為矽基板11(0.5 μm厚)上之光電轉換膜13之具有厚度0.3 μm之一CuInGaS2膜時之一結果。
如圖14中所示，在此實施例中之該固態成像裝置中，可看到入射光由光電轉換膜13吸收並阻擋且因此不進入矽基板11。在此情況下，可看到若明確估計到達矽基板11之底部之光之比率，則僅1.8x10-3%之光到達，且該光幾乎被阻擋。
因此，在此實施例中，由於可阻擋來自上表面(後表面)之入射光H，且該光不到達例如累積器之各別部分，因此可防止雜訊產生且改良一所捕獲影像之影像品質。
D.　結論
如上文所述，在此實施例中，在像素P中，光電轉換膜13藉由感測入射光H並對其進行光電轉換來產生信號電荷。讀出電路51讀出由光電轉換膜13產生之信號電荷。此外，由光電轉換膜13產生之信號電荷累積於為累積器之n型雜質區域12及411中。此處，將光電轉換膜13提供於當自矽基板11中之讀出電路51及n型雜質區域12及411看去時入射光H進入之側處，且因此該光電轉換膜阻擋入射光H進入讀出電路51及n型雜質區域12及411。
出於此原因，在此實施例中，可實現一小的大小、防止雜訊產生且改良一所捕獲影像之影像品質。
此外，在此實施例中，像素P包含光電轉換膜13，且光電轉換膜13係由具有黃銅礦結構之化合物半導體製成。光電轉換膜13形成於矽基板11上以便與矽基板11晶格匹配。在此情況下，由於可減少發生在異質介面中之錯配差排，因此改良光電轉換膜13之結晶性。因此，減少晶體缺陷，且藉此可抑制一暗電流產生且防止由於白點所致之影像品質之劣化。此外，由於可實現高靈敏性，因此甚至在一黑暗成像環境(舉例而言，夜晚)中亦可執行一高品質成像。
在以上說明中，「晶格匹配」之定義包括接近在光電轉換膜之厚度在一臨界膜厚度內之條件下之晶格匹配之一狀態。
換言之，若該厚度在臨界膜厚度內，則不完全形成晶格匹配，但該結晶性可變佳，此乃因不包含錯配差排。
此外，藉由「Matthews及Blakeslee」之方程式(1)(舉例而言，參考J. W. Matthews及A. E. Blakeslee,J. Cryst. Growth 27(1974) 118-125)及「People及Bean」之方程式(2)(舉例而言，參考R. People及J. C. Bean,Appl. Phys. Lett. 47(1985) 322-324)定義「臨界膜厚度」。在以下方程式中，a表示一晶格常數、b表示差排之一柏格向量、v表示一帕松比且f表示一晶格失配|Δa/a|。
E.　修改實例 E-1.　一修改實例1-1
在以上說明中，儘管已闡述其中光電轉換膜13係由黃銅礦材料製成之情況，但本發明並不限於此。
光電轉換膜13可由基於矽化物之材料製成。
圖15係圖解說明該等矽化物材料中光子能量(eV)與吸收指數k之間之一關係之一圖式。
光吸收係數α指示以下關於吸收指數k及波長λ之關係。
α=4πk/λ
出於此原因，如可自圖15看到，例如CoSi、CrSi、HfSi、IrSi、MoSi、NiSi、PdSi、ReSi、TaSi、TiSi、WSi及ZrSi等基於矽化物之材料具有高於Si之一光吸收係數α。
另外，β-鐵矽化物材料(β-FeSi2)之光吸收係數係比Si高兩位數(參考H. Katsumata等人,J. Appl. Phys. 80(10),5955(1996))。
另外，β-鐵矽化物材料(β-FeSi2)可以磊晶方式生長於一矽基板上(參考John E. Mahan等人,Appl. Phys. Lett. 56(21),2126(1990))。藉此，光電轉換膜13可經形成以便藉由使用β-鐵矽化物材料(β-FeSi2)實現光電轉換功能及阻光功能兩者。
此外，基於鋇矽化物之材料(BaSi2)或Ba1-xSrxSi2之光吸收係數係比矽(Si)高約兩位數(參考以下參考資料)。以相同方式，例如SiGe、Mg2SiGe、SrSi2、MnSi1.7、CrSi2、Ni-Si、Cu/Si、Co/Si或Pt/Si等矽化物材料之光吸收係數係高於Si。
因此，光電轉換膜13可經形成以便亦藉由使用矽化物材料用作一阻光膜。
除上述無機材料外，亦可使用有機材料形成光電轉換膜13。
舉例而言，基於喹吖啶酮或香豆素之有機材料等具有高於Si幾乎兩倍之光吸收係數且光電轉換膜13可經形成以便藉由使用該等材料而具有阻光功能連同光電轉換功能。
E-2.　一修改實例1-2
在該第一實施例中，如上文所述，kTC雜訊包含在信號中，但該kTC雜訊可如下文所述移除。
圖16係圖解說明構成根據該第一實施例之一修改實例1-2之一固態成像裝置之一像素之一電路組態之一圖式。
圖17至圖18F係圖解說明根據該第一實施例之修改實例1-2之該固態成像裝置之一操作之圖式。
圖17係以與圖12相同之方式之一剖視圖，且展示當入射光H進入光電轉換膜13時電子或電洞之移動。
此外，圖18A至圖18F以與圖13A至圖13E相同之方式展示時序圖。在圖18A至圖18F中，圖18A指示由光電轉換膜13構成之二極體處之一電壓(參考圖16)。圖18B指示用作一浮動擴散部之n型雜質區411處之一電壓。圖18C指示經由PD重設線H11傳輸至PD重設電晶體M11之閘極之一PD重設信號。圖18D指示經由一FD重設線H12傳輸至一FD重設電晶體M12之一閘極之一FD重設信號。圖18E指示經由讀出線H41傳輸至閘極MOS41之閘極之一讀出信號。圖18F指示經由選擇線H31傳輸至選擇電晶體M31之閘極之一選擇信號。圖18A至圖18F展示該等信號在自橫向線垂直延伸之縱向線處具有一高位準，且因此各別電晶體導通。
如圖16至圖18F中所示，可提供重設浮動擴散部FD處之一電位之FD重設電晶體M12來代替該第一實施例中之閘極MOS 42(參考圖4)。
具體而言，如圖16中所示，FD重設電晶體M12具有連接至FD重設線H12之閘極，給該FD重設線供應FD重設信號。此外，FD重設電晶體M12具有連接至浮動擴散部FD(n型雜質區411)之一個端子及電連接至電源電位供應線Vdd之另一端子。此外，FD重設電晶體M12回應於自FD重設線H12輸出之FD重設信號而重設浮動擴散部FD(n型雜質區411)處之一電位。
在此修改實例中，如圖17中所示，入射光H自矽基板11之上側穿過各別部分進入光電轉換膜13。在入射光H已進入之光電轉換膜13中，所產生之電子(信號電荷)移動至矽基板11之n型雜質區域12(累積器1)，且電洞移動至透明電極14。由光電轉換膜13產生之光感生電荷移動至與光入射表面相對之表面，此乃因藉由一摻雜控制產生之一內部電場存在於矽基板11之n型雜質區域12(累積器1)中。
此外，進行「FD重設」且接著重設浮動擴散部FD處之電位。
在已流逝一預定累積時間之後，透過「PD重設」將n型雜質區域12(累積器1)處之一電位重設至0 V或電源電壓Vdd(V)(此處，展示其中重設至Vdd(V)之情況)。緊接著該重設之後，信號電荷開始累積。換言之，在如圖18A至圖18F中所示藉由PD重設電晶體M11重設n型雜質區域12(累積器1)處之電位之後，電子(信號電荷)開始累積。
如圖17至圖18F中所示，累積於n型雜質區域12(累積器1)中之信號電荷係藉由閘極MOS 41轉移至n型雜質區411(累積器2)且接著進行累積。讀出電路51讀出信號電荷且將該等讀出信號電荷作為電信號輸出至垂直信號線27。
在所有像素P中執行此操作。
此後，針對每一像素P或每一列像素P使用選擇線H31導通選擇電晶體M31、放大電晶體M21放大n型雜質區411(亦用作FD之累積器2)之一電壓變化，且接著依序讀出該等信號。
此時，藉由該CDS電路，讀出經放大電壓與一初始電壓之間之一差作為一信號。
在以上說明中，如圖18A至圖18F中所示，由於信號電荷之累積，PD電壓下降。在此修改實例中，當進行「PD重設」或「FD重設」時，發生電壓之一變化，且因此產生kTC雜訊。然而，該變化透過相關雙取樣(CDS)處理而移除且因此可移除該kTC。換言之，如圖18A至圖18F中所示，雜訊可藉助像素信號電壓與重設信號電壓之間之一差(CDS操作)來移除。然而，在此情況下，由於n型雜質區411(亦用作FD之累積器2)與矽基板11之表面直接接觸，因此在一表層處產生一暗電流。
另外，同樣在此實施例中，連同光電轉換功能，光電轉換膜13用作一阻光膜。藉此，如圖17中所示，光電轉換膜13阻擋入射光H進入用作累積器之各別n型雜質區域12及411。
因此，同樣在此修改實例中，由於光電轉換膜13可阻擋來自上表面(後表面)之入射光H，且該光未到達累積器，因此可防止雜訊產生且改良一所捕獲影像之影像品質。
E-3.　一修改實例1-3
圖19係圖解說明構成根據該第一實施例之一修改實例1-3之一固態成像裝置之一像素之一電路組態之一圖式。
圖20至21G係圖解說明根據該第一實施例之修改實例1-3之該固態成像裝置之一操作之圖式。
圖20係以與圖17相同之方式之一剖視圖，且展示當入射光H進入光電轉換膜13時電子或電洞之移動。
此外，圖21A至21G係圖解說明根據該第一實施例之修改實例1-3之該固態成像裝置之一操作之圖式。圖21A至21G展示時序圖。在圖21A至21G中，圖21A指示由光電轉換膜13構成之光電二極體處之一電壓(參考圖20)。圖21B指示用作一浮動擴散部之n型雜質區411處之一電壓。圖21C指示經由PD重設線H11傳輸至PD重設電晶體M11之閘極之一PD重設信號。圖21D指示經由一FD重設線H12傳輸至一FD重設電晶體M12之一閘極之一FD重設信號。圖21E指示傳輸至透明電極14之一信號(透明電極)。圖21F指示經由讀出線H41傳輸至閘極MOS 41之閘極之一讀出信號。圖21G指示經由選擇線H31傳輸至選擇電晶體M31之閘極之一選擇信號。圖21A至21G展示該等信號在自橫向線垂直延伸之縱向線處具有一高位準，且因此各別電晶體導通。
在圖21A至21G中，除圖18A至圖18F中所示之信號外，圖21E亦展示傳輸至透明電極14之信號(透明電極)。
如圖19至21G中所示，該第一實施例之修改實例1-2可經組態以將一信號施加至透明電極14以便控制電位。由此，甚至在其中存在一單個累積器之一情況中，亦可執行藉由全域快門方法之曝光。
具體而言，首先將一零偏壓或一負偏壓之一信號施加至透明電極14。藉此，所產生之光感生電荷移動至n型雜質區域12(累積器1)且接著開始累積。
接下來，進行「PD重設」。藉此，將n型雜質區域12(累積器1)重設至電壓0 V或Vdd(V)，且緊接著，累積再次開始。另外，圖21A至21G展示其中將n型雜質區域12(累積器1)重設至Vdd(V)之一情況。在已流逝一預定累積時間之後，將一正偏壓施加至透明電極14。因此，新產生之光感生電荷移動至透明電極14側，且n型雜質區域12(累積器1)中之累積結束。
接著，緊接著在進行「FD重設」之後，使用讀出線H41將光感生電荷轉移至n型雜質區411(FD)。此外，緊接著，針對每一像素P或每一列像素P使用選擇線H31，放大電晶體M21放大n型雜質區411(FD)中之一電壓變化，且接著讀出其一信號。依序重複此操作。
以此方式，可藉由縮短n型雜質區411(FD)中之累積之時間來抑制一暗電流產生。另外，此時，可藉由使用CDS電路讀出像素信號電壓與重設信號電壓之間之一差作為一信號來移除kTC雜訊。此結構對於一微小像素係有效的，此乃因其減小每一像素所必須之電晶體數目。
E-4.　一修改實例1-4
在上述修改實例1-2中，由於n型雜質區411(亦用作FD之累積器2)與矽基板11之表面直接接觸，因此在一表層處產生一暗電流。
為降低一表層處之暗電流，可採用以下組態。
圖22係圖解說明構成根據該第一實施例之一修改實例1-4之一固態成像裝置之一像素之一電路組態之一圖式。
圖23至24G係圖解說明根據該第一實施例之修改實例1-4之該固態成像裝置之一操作之圖式。
圖23係以與圖12相同之方式之一剖視圖，且展示當入射光H進入光電轉換膜13時電子或電洞之移動。
此外，圖24A至24G以與圖13A至圖13E相同之方式展示時序圖。在圖24A至24G中，圖24A指示由光電轉換膜13構成之光電二極體處之一電壓(參考圖22)。圖24B指示用作一浮動擴散部之n型雜質區421處之一電壓。圖24C指示經由PD重設線H11傳輸至PD重設電晶體M11之閘極之一PD重設信號。圖24D指示經由一FD重設線H12傳輸至一FD重設電晶體M12之一閘極之一FD重設信號。圖24E指示經由讀出線H41傳輸至閘極MOS 41之閘極之一第一讀出信號。圖24F指示經由讀出線H42傳輸至閘極MOS 42之閘極之一第二讀出信號。圖24G指示經由選擇線H31傳輸至選擇電晶體M31之閘極之一選擇信號。圖24A至24G展示該等信號在自橫向線垂直延伸之縱向線處具有一高位準，且因此各別電晶體導通。
如圖22至24G中所示，可將修改實例1-2中所述之FD重設電晶體M12添加至根據該第一實施例之組態。
具體而言，如圖22中所示，FD重設電晶體M12具有連接至FD重設線H12之閘極，給該FD重設線供應FD重設信號。此外，FD重設電晶體M12具有連接至浮動擴散部FD(n型雜質區421)之一個端子及電連接至電源電位供應線Vdd之另一端子。此外，FD重設電晶體M12回應於自FD重設線H12輸出之FD重設信號而重設浮動擴散部FD(n型雜質區421)處之一電位。
同樣在此修改實例中，如圖23中所示，入射光H自矽基板11之上側穿過各別部分進入光電轉換膜13。在入射光H已進入之光電轉換膜13中，所產生之電子(信號電荷)移動至矽基板11之n型雜質區域12(累積器1)，且電洞移動至透明電極14。
另外，如圖24A至24G中所示，透過「PD重設」將n型雜質區域12(累積器1)處之一電位重設至0 V或電源電壓Vdd(V)(此處，展示其中重設至Vdd(V)之情況)。緊接著在該重設之後，信號電荷開始累積。換言之，在如圖24A至24G中所示藉由PD重設電晶體M11重設n型雜質區域12(累積器1)處之電位之後，電子(信號電荷)開始累積。
此外，在已流逝一預定累積時間之後，閘極MOS 41導通以便將信號電荷自n型雜質區域12(累積器1)轉移至n型雜質區411(累積器2)(執行「讀出1」)。
透過「FD重設」，重設用作一浮動擴散部之n型雜質區421(FD)處之一電位。
此外，緊接著在該「FD重設」之後，如圖17至圖18F中所示，累積於n型雜質區域12(累積器1)中之信號電荷藉由閘極MOS 41轉移至n型雜質區421(FD)且接著進行累積(執行「讀出2」)。
緊接著，針對每一像素P或每一列像素P放大電晶體M21放大n型雜質區421(FD)中之一電壓變化、讀出電路51讀出其信號且將該讀出信號作為電信號輸出至垂直信號線27。
在修改實例1-2中，用作累積器及FD之n型雜質區域411形成於矽基板11之表面上，且因此，難以抑制在一表層處產生之一暗電流。
然而，在此修改實例中，用作FD之n型雜質區421(FD)係單獨形成，且n型雜質區411(累積器2)不用作FD。
儘管未展示，但其中一p型雜質以高濃度擴散之一p+層形成於n型雜質區421之表面中。換言之，其中一雜質擴散層具有不同於n型雜質區421(累積器)之導電率類型之該p+層係提供於矽基板11之表面層中。
此外，可藉由縮短n型雜質區421(FD)中之累積之時間而抑制一暗電流產生。另外，此時，可藉由使用CDS電路讀出像素信號電壓與重設信號電壓之間之一差作為一信號來移除kTC雜訊。
藉此，在此修改實例中，以與修改實例1-2相同之方式，可防止kTC雜訊產生且防止一暗電流產生。
E-5.　一修改實例1-5
圖25係圖解說明根據該第一實施例之一修改實例1-5之一固態成像裝置之主要部分之一圖式。圖25以與圖12相同之方式展示像素P之一剖面。
圖26係圖解說明構成根據該第一實施例之修改實例1-5之該固態成像裝置之一像素之一電路組態之一圖式。
圖27A至27F係圖解說明根據該第一實施例之修改實例1-5之該固態成像裝置之一操作之圖式。圖27A至27F展示時序圖。除圖13A至圖13E中所示之信號外，圖27A至27F展示經由一讀出線H43傳輸至一控制閘極15之一第三讀出信號(讀出3)。
如圖25及26中所示，可進一步將控制閘極15添加至該組態(參考圖12)。
具體而言，控制閘極15可經形成以便覆蓋其中n型雜質區域12(累積器1)形成於矽基板11之表面中之部分。
在控制閘極15中，舉例而言，施加一電場以使得由光電轉換膜13產生之信號電荷(此處，電子)透過漂移而移動至n型雜質區域12。
另外，可將一電場施加至控制閘極15以使得臨時累積由光電轉換膜13產生之信號電荷且該等信號電荷接著移動至n型雜質區域12(累積器1)。
如圖26中所示，控制閘極15電連接至讀出線H43。此外，如圖27A至27F中所示，控制閘極15處之一電位可經由讀出線H43進行控制。
具體而言，如圖25至27F中所示，將一電場施加至控制閘極15達一長時間以使得該等信號電荷自光電轉換膜13移動至n型雜質區域12(累積器1)。在該狀態之後，在一短時間內，不將該電場施加至控制閘極15。在當不施加該電場之時間期間，該等信號電荷藉由閘極MOS 41自n型雜質區域12(累積器1)移動至n型雜質區411(累積器2)。此後，進行「PD重設」。接下來，將該電場第二次施加至控制閘極15達一長時間以使得該等信號電荷自光電轉換膜13移動至n型雜質區域12(累積器1)。在此間隔期間，以與該第一實施例中相同之方式讀出經放大信號。
若形成控制閘極15，則此修改實例並不限於上述組態。
圖28係圖解說明根據該第一實施例之修改實例1-5之該固態成像裝置之主要部分之一圖式。圖28以與圖25相同之方式展示像素P之一剖面。
圖29係圖解說明構成根據該第一實施例之修改實例1-5之該固態成像裝置之一像素之一電路組態之一圖式。
圖30A至30E係圖解說明根據該第一實施例之修改實例1-5之該固態成像裝置之一操作之圖式。圖30A至30E展示時序圖。
如圖28至30E中所示，可在不形成閘極MOS 42及n型雜質區411(累積器2)之情形下驅動各別部分。換言之，如圖30A至30E中所示，該等信號電荷立即自所有像素P之光電轉換膜13移動至n型雜質區域12(累積器1)(參考「讀出3」)。此後，以與上文所述之情況相同之方式，執行「讀出1」及「選擇」，且依序讀出一經放大信號。
E-6.　一修改實例1-6
圖31A及31B係圖解說明根據該第一實施例之一修改實例1-6之一固態成像裝置之一能帶結構之圖式。
圖31A及31B以與圖8相同之方式展示光電轉換膜13及矽基板11之沿深度方向z之一能帶結構。圖31A展示其中形成具有不同於圖8中之能帶結構之一能帶結構之光電轉換膜13之一情況，且圖31B展示彼情況下之一較佳情況。
一晶格匹配黃銅礦材料在能帶結構方面可係不恆定的。換言之，如圖31A中所示，可在某些情況下形成具有不同能帶結構之光電轉換膜13，如可自與圖8之比較中看到。
舉例而言，如在D. S. Substrate及W. Neumann,Appl. Phys. Lett. 73,785,(1998)中所揭示，由於一CuAu型規則相係根據一生長條件形成，因此此更改該能帶結構且電子親和力(導帶中一底部與一真空能級之間之一能量差)可改變。
出於此原因，存在不形成(矽基板11之電子親和力)＞(光電轉換膜13之電子親和力)之關係之情況，不同於圖8中之情況。
如圖31A中所示，在(矽基板11之電子親和力)＜(光電轉換膜13之電子親和力)之情況下，一電位障壁存在於矽基板11與光電轉換膜13之間。藉此，在某些情況下，累積於光電轉換膜13中之電子難以移動至矽基板11側。
為防止此一缺陷產生，如圖31B中所示，可將一中間層IT插置於矽基板11與光電轉換膜13之間。
中間層IT之電子親和力經形成以位於矽基板11之電子親和力與光電轉換膜13之電子親和力之間以降低矽基板11與光電轉換膜13之間之電位障壁。換言之，中間層IT之電子親和力具有以下關係。
(矽基板11之電子親和力)<(中間層IT之電子親和力)<(光電轉換膜13之電子親和力)
最佳地，中間層IT之電子親和力恰好為矽基板11之電子親和力及光電轉換膜13之電子親和力之一半。
舉例而言，中間層IT較佳地在以下材料及膜厚度之條件下形成。
材料(組成)：CuGa0.64In0.36S2
膜厚度：5 nm
另外，只要中間層IT具有在一臨界膜厚度內之膜厚度，則中間層IT可不與矽基板11晶格匹配。舉例而言，在中間層IT(CuGa0.64In0.36S2)之情況下，與Si基板之晶格失配變成Δa/a=5.12x10-3。此時，若膜厚度為5 nm，則該膜厚度小於藉由「Matthews及Blakeslee」之方程式(1)(J. W. Mathews及A. E. Blakeslee,J. Cryst. Growth 27(1974) 118-125)及「People及Bean」之方程式(2)(R. People及J. C. Bean,Appl. Phys. Lett. 47(1985) 322-324)所定義之臨界膜厚度。
2.　一第二實施例(形成透過一離子植入摻雜之一像素劃分部分之一情況) A.　一裝置組態等
圖32係圖解說明根據一第二實施例之一固態成像裝置之主要部分之一圖式。
圖32以與圖3相同之方式展示像素P之一剖面。
如圖32中所示，在此實施例中，提供一像素劃分部分PB。此外，代替透明電極14，提供一p+層14p。除此之外，此實施例與該第一實施例相同。因此，將省略對重疊部分之說明。
如圖32中所示，像素劃分部分PB係插置於圖2中所示之像素P之間，且經提供以將該等像素彼此劃分。換言之，像素劃分部分PB經提供以沿水平方向x及垂直方向y延伸以便插置於成像表面(xy平面)上之像素之間。
此處，如圖32中所示，像素劃分部分PB係提供於光電轉換膜13之側表面上，該光電轉換膜係針對每一P提供於矽基板11之一個表面上。
在此實施例中，像素劃分部分PB係由包含p型雜質之半導體製成。舉例而言，像素劃分部分PB係由包含具有高濃度之p型雜質之一基於黃銅礦之化合物半導體製成。
亦就是說，像素劃分部分PB經形成以阻擋入射光H進入以與光電轉換膜13相同之方式用作一累積器之n型雜質區域12、411及421。
如圖32中所示，p+層14p係由光電轉換膜13之上表面上包含一p型雜質之一半導體製成。
此處，p+層14p以該雜質之一高濃度形成，以使得光電轉換膜13中所產生之電洞進入p+層14p且沿橫向方向移動。
舉例而言，p+層14p係以與光電轉換膜13及像素劃分部分PB相同之方式由具有黃銅礦結構之一化合物半導體製成。
圖33係圖解說明根據該第二實施例之該固態成像裝置之一能帶結構之一圖式。
圖33展示圖32中以點劃線標記之部分XXXIII-XXXIII之一能帶結構。換言之，圖33展示其中光電轉換膜13及像素劃分部分PB係沿順著矽基板11之表面之方向x形成之部分之一能帶結構。
如圖33中所示，沿順著矽基板11之表面之方向x，一電位障壁形成於光電轉換膜13與像素劃分部分PB之間。出於此原因，阻擋所累積電子在像素P之間移動。
B.　製造方法
將闡述該固態成像裝置之製造方法之要素。
圖34至37係圖解說明根據該第二實施例之該固態成像裝置之製造方法之圖式。
此處，圖34至37以與圖3相同之方式展示剖面，且圖32等中所示之固態成像裝置1係透過圖34至37中所示之各別步驟來製造。
B-1.　光電轉換膜13及p+層14p之形成
首先，如圖34中所示，形成光電轉換膜13及p+層14p。
此處，在以與該第一實施例相同之方式形成光電轉換膜13及p+層14p之前在矽基板11之表面(前表面)上形成例如閘極MOS 41之各別部分。此外，在矽基板11之表面(前表面)上形成導線層(未展示)以便覆蓋例如閘極MOS 41等各別部分。
接下來，如圖34中所示，在一表面(後表面)上依序形成光電轉換膜13及p+層14p，該表面與在其上面於矽基板11中形成例如閘極MOS 41等各別部分之表面相對。
光電轉換膜13係以與該第一實施例相同之方式由具有黃銅礦結構之化合物半導體製成。在此實施例中，光電轉換膜13經形成以覆蓋其中像素劃分部分PB形成於矽基板11之上表面上之一部分。
此外，p+層14p經形成以覆蓋光電轉換膜13之上表面。p+層14p亦係由具有黃銅礦結構之化合物半導體製成。
p+層14p係透過在包含諸多一雜質(例如Ga、In、As或P)之條件下藉由MOCVD方法、MBE方法等晶體生長具有黃銅礦結構之化合物半導體來形成。此處，p+層14p係以高濃度形成，以使得電洞進入p+層14p且沿橫向方向移動。
舉例而言，p+層14p經形成以具有1017至1019 cm-3之雜質濃度。另外，p+層14p經形成以具有10至100 nm之膜厚度。
B-2.　一抗蝕劑圖案PR之形成
接下來，如圖35中所示，形成一抗蝕劑圖案PR。
此處，如圖35中所示，在p+層14p上形成抗蝕劑圖案PR。
在此實施例中，抗蝕劑圖案PR具有孔隙以暴露在其下將形成像素劃分部分PB之p+層14p之上表面之一部分且以覆蓋除經暴露部分之外之部分。
具體而言，透過施加在p+層14p上形成一光蝕劑膜(未展示)，且藉由微影蝕刻來圖案化該光蝕劑膜而形成抗蝕劑圖案PR。
B-3.　一離子植入
接下來，如圖36中所示，執行該離子植入。
此處，如圖36中所示，藉由使用抗蝕劑圖案PR作為一遮罩來將一雜質離子植入至光電轉換膜13中。藉此，自抗蝕劑圖案PR之孔隙將該雜質離子植入至其中在光電轉換膜13中形成像素劃分部分PB之部分中。
在此實施例中，將例如Ga、In、As或P等一p型雜質離子植入至其中在光電轉換膜13中形成像素劃分部分PB之部分中，且以一高濃度包含該p型雜質。
舉例而言，執行該離子植入以使得p型雜質之濃度在其中形成像素劃分部分PB之部分中為1017至1019 cm-3。
自p+層14p之上表面移除抗蝕劑圖案PR。
B-4.　像素劃分部分PB之形成
接下來，如圖37中所示，形成像素劃分部分PB。
此處，藉由透過退火之活化來形成像素劃分部分PB。
具體而言，透過在400℃或以上之一溫度下進行退火來形成像素劃分部分PB。
以此方式，藉由選擇性地摻雜光電轉換膜13內部形成像素劃分部分PB之部分而形成像素劃分部分PB，光電轉換膜13經形成以在矽基板11上包含形成像素劃分部分PB之部分。
此外，如圖32中所示，在矽基板11之上表面(後表面)上形成例如色彩濾光器CF及晶片上透鏡ML之各別部分。透過此等步驟，完成後表面照射型CMOS影像感測器。
C.　結論
在此實施例中，以與該第一實施例相同之方式，將光電轉換膜13提供於當自矽基板11中之例如n型雜質區域12及411等各別部分看去時入射光H進入之側處，且因此該光電轉換膜阻擋入射光H進入n型雜質區域12及411(參考圖32)。出於此原因，在此實施例中且以與該第一實施例相同之方式，可實現一小的大小、防止雜訊產生且改良一所捕獲影像之影像品質。
另外，在此實施例中，像素劃分部分PB經形成以插置於複數個像素P之間。像素劃分部分PB係由控制其摻雜濃度以便在對應於複數個像素P形成之光電轉換膜13之間形成電位障壁之化合物半導體製成。
藉此，在此實施例中，可使用像素劃分部分PB來防止一色彩混合。在其中不存在像素劃分部分PB之相關技術中，透過光電轉換而產生之電子在該等像素之間自由移動。假設電子沿所有方向相等地移動，則1.5 μm之一像素中約30%之電子移動至相鄰像素。而由於形成於像素P之間之像素劃分部分PB，該移動幾乎消失。
此外，在此實施例中，在位於入射光進入之側處之光電轉換膜13之表面上形成p+層14p，該p+層14p係具有高濃度之雜質之一擴散層。因此，可抑制一暗電流產生。
此外，在此實施例中，p+層14p經形成以在複數個像素P當中連接至彼此。出於此原因，電洞自光電轉換膜13進入p+層14p且接著沿橫向方向移動至像素P，且光電轉換膜13中所產生之電子移動至矽基板11側。藉此，透明電極可不形成於光電轉換膜13之上表面上。
3.　一第三實施例(形成藉由一側邊生長摻雜之一像素劃分部分之一情況) A.　一裝置組態等
圖38係圖解說明根據一第三實施例之一固態成像裝置之主要部分之一圖式。
圖38以與圖32相同之方式展示像素P之一剖面。
如圖38中所示，在此實施例中，提供一絕緣膜80。除此之外，此實施例與該第二實施例相同。因此，將省略對重疊部分之說明。
如圖38中所示，絕緣膜80係提供於矽基板11之一個表面上。
此處，在矽基板11中，絕緣膜80係提供於與在其上面提供例如閘極MOS 41等各別部分之表面(前表面)相對之表面(後表面)側上形成像素劃分部分PB之部分處。舉例而言，提供一氧化矽膜作為絕緣膜80。另外，絕緣膜80可係由例如氮化矽之一材料製成。
稍後將闡述細節，且絕緣膜80係提供於除形成光電轉換膜13之部分之外之部分之表面上，以使得光電轉換膜13選擇性地晶體生長於矽基板11之表面(後表面)上。
像素劃分部分PB係提供於矽基板11上，其中絕緣膜80插置於其之間。
B.　製造方法
將闡述該固態成像裝置之製造方法之要素。
圖39至41係圖解說明根據該第三實施例之該固態成像裝置之一製造方法之圖式。
此處，圖39至41以與圖38相同之方式展示該等剖面，且圖38中所示之該固態成像裝置係透過圖39至41中所示之各別步驟來製造。
B-1.　絕緣膜80之形成
首先，如圖39中所示，形成絕緣膜80。
此處，在以與該第一實施例相同之方式形成絕緣膜80之前，在矽基板11之表面上形成例如閘極MOS 41等各別部分。此外，在矽基板11之表面(前表面)上形成導線層(未展示)以便覆蓋例如閘極MOS 41等各別部分。
接下來，如圖39中所示，將絕緣膜80形成於其中在與在其上面於矽基板11中形成例如閘極MOS 41等各別部分之表面相對之表面(後表面)上形成像素劃分部分PB之部分中。換言之，絕緣膜80經形成以分割複數個像素P。
具體而言，舉例而言，形成一氧化矽膜(未展示)以覆蓋矽基板11之後表面(上表面)。此後，藉由光微影蝕刻方法圖案化該氧化矽膜以形成絕緣膜80。
舉例而言，絕緣膜80經形成以具有50至100 nm之膜厚度。
B-2.　光電轉換膜13之形成
接下來，如圖40中所示，形成光電轉換膜13。
此處，如圖40中所示，在與在其上面於矽基板11中形成例如閘極MOS 41等各別部分之表面相對之表面(後表面)上依序形成光電轉換膜13。以與該第二實施例相同之方式，光電轉換膜13係由具有黃銅礦結構之化合物半導體製成。
透過藉由MOCVD方法、MBE方法等磊晶生長化合物半導體來在矽基板11上形成光電轉換膜13。
在此實施例中，不同於該第一實施例之情況，以磊晶方式生長化合物半導體以選擇性地覆蓋矽基板11之上表面上形成光電轉換膜之部分，且形成光電轉換膜13。
如圖39中所示，絕緣膜80經形成以分割矽基板11上之複數個像素P。出於此原因，在矽基板11之該表面上，光電轉換膜13形成於除形成絕緣膜80之部分之外之經暴露部分上。此處，將光電轉換膜13形成為厚於絕緣膜80。藉此，在經提供以對應於各別像素P之光電轉換膜13之間提供溝槽TR。
B-3.　像素劃分部分PB及p+層14p之形成
接下來，如圖41中所示，形成像素劃分部分PB及p+層14p。
此處，如圖41中所示，在與在其上面於矽基板11中形成例如閘極MOS 41等各別部分之表面相對之表面(後表面)上形成像素劃分部分PB及p+層14p。換言之，像素劃分部分PB及p+層14p經形成以使得像素劃分部分PB覆蓋絕緣膜80且p+層14p覆蓋光電轉換膜13。
舉例而言，像素劃分部分PB及p+層14p中之每一者係由具有黃銅礦結構之一化合物半導體製成。
具體而言，在包含諸多一雜質(例如，Ga、In、As或P)之條件下側邊生長該化合物半導體。藉此，將該化合物半導體植入至光電轉換膜13之間之溝槽TR中，由此形成像素劃分部分PB且在光電轉換膜13上形成p+層14p。
舉例而言，像素劃分部分PB及p+層14p經形成以具有1017至1019 cm-3之雜質濃度。
以此方式，在矽基板11上，透過晶體生長該化合物半導體來形成像素劃分部分PB以便覆蓋形成像素劃分部分PB之部分。連同此一起，透過晶體生長該化合物半導體形成p+層14p以便覆蓋光電轉換膜13之上表面。
此外，如圖38中所示，在矽基板11之上表面(後表面)上形成例如色彩濾光器CF及晶片上透鏡ML等各別部分。藉由此等步驟，完成後表面照射型CMOS影像感測器。
C.　結論
如上文所述，在此實施例中，以與該第二實施例相同之方式，將光電轉換膜13提供於當自矽基板11中之例如n型雜質區域12及411等各別部分看去時入射光H進入之側處，且因此，該光電轉換膜阻擋入射光H進入n型雜質區域12及411(參考圖38)。出於此原因，在此實施例中且以與該第二實施例相同之方式，可實現一小的大小、防止雜訊產生且改良一所捕獲影像之影像品質。
另外，在此實施例中，像素劃分部分PB經形成以與該第二實施例相同之方式插置於像素P之間。像素劃分部分PB經提供以便在對應於複數個像素P形成之光電轉換膜13之間形成電位障壁。藉此，在此實施例中，可使用像素劃分部分PB防止一色彩混合。
此實施例在製造成本方面係適當的，此乃因與上述實施例相比，減少了例如離子植入及退火等過程步驟之數目。此外，由於未執行離子植入或退火，因此不存在由該等過程造成之損壞(舉例而言，在離子植入期間之損壞或在退火期間對該導線層之一負面影響)。
4.　一第四實施例(在透過控制組成形成一像素劃分部分之一情況下)(非摻雜) A.　一裝置組態等
圖42係圖解說明根據一第四實施例之一固態成像裝置之主要部分之一圖式。
圖42以與圖38相同之方式展示像素P之一剖面。
如圖42中所示，在此實施例中，不同於該第三實施例，提供一像素劃分部分PBc。除此之外，此實施例與該第三實施例相同。因此，將省略對重疊部分之說明。
如圖42中所示，像素劃分部分PBc經提供以覆蓋對應於像素P形成之複數個光電轉換膜13之間之絕緣膜80。
在此實施例中，不同於該第二實施例，像素劃分部分PBc係由不包含p型雜質之一半導體製成。舉例而言，像素劃分部分PBc係由具有一寬帶隙之一基於黃銅礦之化合物半導體製成。舉例而言，像素劃分部分PBc經形成以使得帶隙為kT=27 meV或以上。以此方式，在對應於像素P形成之複數個光電轉換膜13之間形成電位障壁，且該等像素P由像素劃分部分PBc劃分。
B.　製造方法
將闡述該固態成像裝置之製造方法之要素。
圖43及44係圖解說明根據該第四實施例之該固態成像裝置之一製造方法之圖式。
此處，圖43及44以與圖42相同之方式展示剖面，且圖42中所示之固態成像裝置係透過圖43及44中所示之各別步驟來製造。
B-1.　像素劃分部分PBc之形成
首先，如圖43中所示，形成像素劃分部分PBc。
此處，在形成像素劃分部分PBc之前以與該第二實施例相同之方式形成絕緣膜80及光電轉換膜13(參考圖39及40)。
接下來，如圖43中所示，形成像素劃分部分PBc以覆蓋對應於像素P形成之複數個光電轉換膜13之間的絕緣膜80。
在此步驟中，舉例而言，使用具有一寬帶隙之一基於黃銅礦之化合物半導體來形成像素劃分部分PBc。
具體而言，不同於該第三實施例，在不包含p型雜質之一條件下側邊生長該化合物半導體。藉此，將該化合物半導體植入至光電轉換膜13之間的溝槽TR中。
舉例而言，像素劃分部分PBc經形成以使得銅-鋁-鎵-銦-硫-硒之一組成比率為1.0:0.36:0.64:0:1.28:0.72或1.0:0.24:0.23:0.53:2.0:0。亦就是說，像素劃分部分PBc經形成以產生CuAl0.36Ga0.64S1.28Se0.72或CuAl0.24Ga0.23In0.53S2。
B-2. p+層14p之形成
如圖44中所示，形成p+層14p。
此處，如圖44中所示，p+層14p經形成以覆蓋矽基板11之後表面(上表面)側上之光電轉換膜13及像素劃分部分PBc。
舉例而言，p+層14p係以與該第二實施例相同之方式由具有黃銅礦結構之一化合物半導體製成。
具體而言，在包含諸多一雜質(例如，Ga、In、As或P)之條件下晶體生長該化合物半導體，藉此形成p+層14p。
此外，如圖42中所示，在矽基板11之上表面(後表面)上形成例如色彩濾光器CF及晶片上透鏡ML等各別部分。透過此等步驟，完成後表面照射型CMOS影像感測器。
C.　結論
如上文所述，在此實施例中，以與該第二實施例相同之方式，將光電轉換膜13提供於當自矽基板11中之例如n型雜質區域12及411等各別部分看去時入射光H進入之側處，且因此，該光電轉換膜阻擋入射光H進入n型雜質區域12及411(參考圖42)。出於此原因，在此實施例中，以與該第二實施例相同之方式，可實現一小的大小、防止雜訊產生且改良一所捕獲影像之影像品質。
在此實施例中，像素劃分部分PBc係由控制其組成以便在對應於複數個像素P形成之光電轉換膜13之間形成電位障壁之化合物半導體製成。藉此，在此實施例中，可使用像素劃分部分PBc來防止一色彩混合。
由於在此實施例中該等電位障壁係透過控制組成來形成且不執行摻雜，因此與其他實施例之情況相比，像素劃分部分PBc之結晶性為佳。另外，此實施例在製造成本方面係適當的，此乃因與其他實施例相比，減少了例如離子植入及退火等過程步驟之數目。
5.　一第五實施例(在經由金屬電極讀出信號電荷之一情況下(一後表面照射型)) A.　一裝置組態等
圖45係圖解說明根據一第五實施例之一固態成像裝置之主要部分之一圖式。
圖45以與圖3相同之方式展示像素P之一剖面。
如圖45中所示，此實施例不同於該第一實施例之修改實例1-5之處在於進一步提供電極511及531以及一接觸件521。除此之外，此實施例與該第一實施例之修改實例1-5相同。因此，將省略對重疊部分之說明。
如圖45中所示，對應於每一像素P形成一組電極511及531以及接觸件521。此處，在矽基板11中，在針對每一像素P形成之n型雜質區域12之上表面上形成電極511及531以及接觸件521。在像素P周圍提供一絕緣層54以將像素P彼此絕緣。
電極511及531以及接觸件521在光電轉換膜13與n型雜質區域12之間形成一電連接且因此光電轉換膜13中所產生之信號電荷經由電極511及531以及接觸件521移動至n型雜質區域12。
電極511及531係使用金屬材料形成，且阻擋來自上面之光。
B.　結論
在此實施例中，以與該第一實施例相同之方式，將光電轉換膜13提供於當自矽基板11中之例如n型雜質區域12及411等各別部分看去時入射光H進入之側處，且因此，該光電轉換膜阻擋入射光H進入n型雜質區域12及411(參考圖45)。此外，電極511及531作為下部電極形成於光電轉換膜13之下側中，且電極511及531阻擋入射光H進入n型雜質區域12及411等(參考圖45)。換言之，在此實施例中，由於光電轉換膜13與下部電極531之組合，因此阻擋入射光H。
出於此原因，在此實施例中，以與該第一實施例相同之方式，可實現一小的大小、防止雜訊產生且改良一所捕獲影像之影像品質。
此外，儘管已闡述其中光電轉換膜13具有一阻光功能之情況，但此實施例並不限於此。透過光電轉換膜13與電極511及531之組合，可阻擋光進入n型雜質區域12。亦就是說，包含光電轉換膜13及用作下部電極之電極511及531之整個光電轉換單元可實現阻光功能。
6.　一第六實施例(在經由金屬電極讀出信號電荷之一情況下(一前表面照射類型)) A.　一裝置組態等
圖46係圖解說明根據一第六實施例之一固態成像裝置之主要部分之一圖式。
圖46以與圖45相同之方式展示像素P之一剖面。
如圖46中所示，在此實施例中，閘極MOS 41之一位置係不同的。此外，n型雜質區域12係不同的。除此及與此相關之部分外，此實施例與該第五實施例相同。因此，將省略對重疊部分之說明。
如圖46中所示，在此實施例中，電極511及531以及接觸件521係以與該第五實施例相同之方式提供於矽基板11之上表面上。不同於該第五實施例，閘極MOS 41亦提供於矽基板11之上表面上。儘管未展示，但除閘極MOS 41外，亦單獨提供閘極MOS 42及讀出電路51。連接至例如閘極MOS 41等各別部分之導線係提供於矽基板11之一個表面上。
n型雜質區域12以與該第五實施例相同之方式提供於矽基板11內部。然而，不同於該第五實施例，n型雜質區域12係提供於矽基板11之上表面側上且不提供在下表面周圍。
不同於該第五實施例，該導線層(未展示)不提供於矽基板11之上表面上。
在此實施例中，光電轉換膜13感測來自在其上例如光電轉換膜13等各別部分提供於矽基板11上之上表面(前表面)之入射光H。換言之，此實施例中之該固態成像裝置係一「前表面照射型CMOS影像感測器」。
B.　結論
在此實施例中，以與該第五實施例相同之方式，將光電轉換膜13提供於當自矽基板11中之例如n型雜質區域12及411等各別部分看去時入射光H進入之側處，且因此，該光電轉換膜阻擋入射光H進入n型雜質區域12及411(參考圖46)。此外，電極511及531作為下部電極形成於光電轉換膜13之下側中，且電極511及531阻擋入射光H進入n型雜質區域12及411等(參考圖46)。換言之，在此實施例中，由於光電轉換膜13與下部電極531之組合，因此阻擋入射光H。
出於此原因，在此實施例中，以與該第五實施例相同之方式，可實現一小的大小、防止雜訊產生且改良一所捕獲影像之影像品質。
此外，儘管已闡述其中光電轉換膜13具有一阻光功能之情況，但此實施例並不限於此。透過光電轉換膜13與電極511及531之組合，可阻擋光進入n型雜質區域12。亦就是說，包含光電轉換膜13及用作下部電極之電極511及531之整個光電轉換單元可實現阻光功能。
7.　一第七實施例(在使用一偏斜基板之一情況下) A.　一組態等
在上述實施例中，使用其一主表面係(100)平面之矽基板，在該主表面中以磊晶方式生長上述化合物半導體，藉此形成該光電轉換膜。換言之，已闡述使用{100}基板之情況。然而，本發明並不限於此。
當在不具有離子性質之一非極性矽基板上使用一離子型元素作為一材料來以磊晶方式生長上述化合物半導體時，存在發生稱為一反相域之一缺陷之情況。亦就是說，陽離子及陰離子局部具有反相且生長，藉此產生該反相域。
出於此原因，可使用一偏斜基板作為矽基板。可透過在該偏斜基板上之磊晶生長來抑制反相域之產生(參考Mitsuhisa Kawabe、Hidetoshi Takasugi、Toshio Ueda及Akira Yokoyama及Yoshio Bando：Initial Growth Process of GaAs on Si；Division of Crystals Science and Technology,4th Crystal Engineering Symposium Text(1987. 7. 17) pp. 1-8)。
圖47至49係圖解說明在該第七實施例中當在為一偏斜基板之一矽基板11k上形成一光電轉換膜13k時之原子配置之圖式。圖47至49分別係當自<0-1 1>方向看去時一晶體之剖視圖。
在圖47至49中，舉例而言，I族原子係銅(Cu)原子，III族原子係鎵(Ga)原子或銦(In)原子，且VI族原子係硫(S)原子、硒(Se)原子等。在圖47至49中，以白色矩形標記之「I族串或III族串」指示I族原子及III族原子沿垂直於紙張之方向交替配置。此外，在圖49中，以黑色矩形標記之「I族原子或III族原子之反相配置」指示I族原子及III族原子與「I族原子串或III族原子串」相反地配置。具體而言，沿<0-1 1>方向，I族原子(舉例而言，Cu)及III族原子(舉例而言，In)經由VI族原子交替配置，但此位置關係係相反。
在該等圖當中，圖47展示該生長在矽基板11k上自VI族原子開始。圖48展示生長自I族原子或III族原子開始。圖47及48展示其中消除I族原子或III族原子之陽離子(正離子原子)與VI族原子之陰離子(負離子原子)之間的反相域之一情況。相比之下，圖49展示消滅I族原子與III族原子之間的反相域。
如圖47至49中所示，在此實施例中，使用其中(舉例而言)主表面沿<011>方向自(100)平面傾斜一預定傾斜角(偏斜角)θ1之偏斜基板作為矽基板11k。換言之，使用其中一{100}基板沿<011>方向偏斜之偏斜基板作為矽基板11k。舉例而言，使用其傾斜角(偏斜角)θ1為約6°之一偏斜基板。
在為一偏斜基板之矽基板11k上，I族或III族之陽離子(正離子原子)及VI族之陰離子(負離子原子)經規則配置以形成光電轉換膜13k。
在此情況下，陽離子及陰離子局部地以反相生長，如區域B中(以點劃線標記之區域)，藉此產生反相域。
然而，如圖47至49中所示，晶體生長於該偏斜基板之主表面上，且其中產生反相域之區域B接近三角形狀。
圖50係在該第七實施例中當在矽基板11k上形成光電轉換膜13k時產生反相域之區域B之一放大透視圖。
如圖50中所示，在區域B中，具有三角形剖面之反相域經形成以沿深度方向(<0-1 1>方向)連貫延伸。換言之，該反相域以此一形成形成以使得三角形棱柱靠在該側上。
此外，如圖47至49中所示，執行磊晶生長以僅在區域B之上側中產生其中不產生反相域之區域A。
出於此原因，在此實施例中，可抑制反相域產生。
在圖47至49中，儘管展示傾斜角θ1=6°之情況，但本發明並不限於此。只要存在一微傾斜，則由於上文所述三角形狀之接近性而達成該操作及效應。隨著傾斜角θ1增加，區域B變小，但傾斜角θ1為2°或以上係較佳的。由此，區域B係調定為在大小上約為圖47及48中之大小的3倍，且因此可達成一充分效應。
舉例而言，區域B之三角形之高度變成約5 nm。當前，在105 cm-1之光吸收係數下(此時，吸收70%或以上之光)，光電轉換膜必須之厚度等於約120 nm或約120 nm以上。若傾斜角θ1為2°，則區域B之三角形之高度係調定為約15 nm之一程度。在此情況下，由於不具有缺陷(例如反相域)之區域存在於自該表面開始之至少100 nm或以上，因此可達成減小一暗電流之效應。此外，上限值係直至可維持一階梯式基板結構之一角度。具體而言，θ1最大程度允許90°。
B.　結論
如上文所述，不同於其他實施例，藉由在為一偏斜基板之矽基板11k上以磊晶方式生長化合物半導體來形成光電轉換膜13k。藉此，如上文所述，可抑制反相域產生。
8.　一第八實施例(在一層壓型之一情況下) A.　一組態等
圖51係圖解說明根據一第八實施例之一固態成像裝置之主要部分之一圖式。
此處，圖51示意性展示像素P之一剖面。
如圖51中所示，在此實施例中，提供一紅色光電轉換膜13R、一綠色光電轉換膜13G及一藍色光電轉換膜13B作為光電轉換膜13。紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B分別具備上部電極14R、14G及14B以及下部電極53R、53G及53B。另外，為n型雜質區域12之累積器12R、12G及12B係分別提供於紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B中。此外，不提供色彩濾光器CF。除此及與此相關之部分外，此實施例與該第六實施例相同。因此，將省略對重疊部分之說明。
如圖51中所示，光電轉換膜13包含紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B，該等光電轉換膜依序層壓於矽基板11之前表面上。
將光電轉換膜13之紅色光電轉換膜13R提供於矽基板11之該表面之上側中，如圖51中所示。紅色光電轉換膜13R選擇性地擴散來自上面之入射光束H之一紅色光束，且對該紅色光束進行光電轉換。換言之，提供紅色光電轉換膜13R來以高靈敏性感測穿過各別部分之若干光束中在一紅色波長帶中之一光束，且透過光電轉換產生電荷。
將光電轉換膜13之綠色光電轉換膜13G提供於矽基板11之該表面之上側上，其中紅色光電轉換膜13R插置於其與該基板之間，如圖51中所示。綠色光電轉換膜13G選擇性地擴散來自上面之入射光束H之一綠色光束且對該綠色光束進行光電轉換。換言之，提供綠色光電轉換膜13G來以高靈敏性感測穿過各別部分之若干光束中在一綠色波長帶中之一光束，且透過光電轉換產生電荷。
如圖51中所示，將光電轉換膜13之藍色光電轉換膜13B提供於矽基板11之該表面之上側上，其中紅色光電轉換膜13R及綠色光電轉換膜13G插置於其與該基板之間，如圖51中所示。藍色光電轉換膜13B選擇性地擴散來自上面之入射光束H之一藍色光束且對該藍色光束進行光電轉換。換言之，提供藍色光電轉換膜13B來以高靈敏性感測穿過各別部分之若干光束中在一藍色波長帶中之一光束且透過光電轉換產生電荷。
紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B分別在其與矽基板11之間沿矽基板11之深度方向z具備上部電極14R、14G及14B以及下部電極53R、53G及53B。
此處，如圖51中所示，上部電極14R、14G及14B係分別提供於紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B之上表面上，且電連接至接地。
此外，如圖51中所示，下部電極53R、53G及53B係分別在紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B之下表面上，且電連接至作為累積器12R、12G及12B提供於矽基板11中之n型雜質區域12。
儘管未展示，但絕緣膜插置於各別紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B與上部電極14R、14G及14B以及下部電極53R、53G及53B之組合之間。
在以上說明中，紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B分別係使用(舉例而言)有機材料形成。
圖52A至52C係圖解說明在該第八實施例中當形成紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B時用作材料之實例之圖式。圖52A展示當形成紅色光電轉換膜13R時所使用之一材料之一實例。圖52B展示當形成綠色光電轉換膜13G時所使用之一材料之一實例。圖52C展示當形成藍色光電轉換膜13B時所使用之一材料之一實例。
如圖52A中所示，舉例而言，使用ZnPc來形成紅色光電轉換膜13R。如圖52B中所示，舉例而言，使用喹吖啶酮來形成綠色光電轉換膜13G。如圖52C中所示，舉例而言，使用BCzVBi來形成藍色光電轉換膜13B。紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B中之每一者經形成以具有100 nm或以上之膜厚度。
上部電極14R、14G及14B以及下部電極53R、53G及53B中之每一者皆係一透明電極且允許光從中穿過。舉例而言，藉由使用一成膜方法(例如，一濺射方法)形成一金屬氧化物(例如，氧化銦錫(ITO)膜來形成該等電極中之每一者。
如上文所述，此實施例中之該固態成像裝置係一「光電轉換膜層壓型」影像感測器，且沿深度方向z將入射光H擴散成紅色、綠色及藍色之各別色彩以用於光電轉換。
由於複數個經層壓光電轉換膜13R、13G及13B之組合，因此阻擋入射光H進入矽基板11。
圖53A及53B係圖解說明該第八實施例中紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B之特性之圖式。圖53A展示關於紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B中之每一者之入射光之波長與光電轉換效率之間之一關係。圖53B展示關於紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B中之每一者之入射光之波長與光透射率之間之一關係。在圖53A及53B中，點劃線指示紅色光電轉換膜13R之情況、實線指示綠色光電轉換膜13G之情況且折線指示藍色光電轉換膜13B之情況。
如圖53A中所示，若將紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B組合，則在整個可見光區中以高光電轉換效率來執行光電轉換。
出於此原因，如圖53B中所示，若將紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B組合，則在整個可見光區中光透射率幾乎為零。
因此，可見光未進入提供於光電轉換膜13之下側中之累積器12R、12G及12B，而係被光電轉換膜13阻擋。另外，藉由在光電轉換膜13之上側中形成一紅外光截斷色彩濾光器來切斷紅外光區中之光。此外，藉由在光電轉換膜13之上側中形成一紫外光截斷色彩濾光器來切斷紫外光區中之光。
B.　結論
如上文所述，提供具有不同吸收光譜之複數個光電轉換膜13R、13G及13B，且將該複數個光電轉換膜13R、13G及13B進行層壓。由於該複數個經層壓光電轉換膜13R、13G及13B之組合，因此阻擋入射光H進入矽基板11。
出於此原因，在此實施例中，由於複數個光電轉換膜13R、13G及13B阻擋入射光H進入n型雜質區域12等，因此以與其他實施例相同之方式，可實現一小的大小、防止雜訊產生且改良一所捕獲影像之影像品質。
9.　一第九實施例(在一層壓型之一情況下) A.　一組態等
圖54係圖解說明根據一第九實施例之一固態成像裝置之主要部分之一圖式。
此處，圖54以與圖45相同之方式展示像素P之一剖面。
如圖54中所示，此實施例在光電轉換膜13之一組態方面不同於該第五實施例。除此之外，此實施例與該第五實施例相同。光電轉換膜13具有與該第八實施例中之組態相同之組態。因此，將省略對重疊部分之說明。
如圖54中所示，光電轉換膜13包含紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B，該等光電轉換膜依序層壓於矽基板11之前表面上。
如圖54中所示，將紅色光電轉換膜13R提供於矽基板11之表面之上側中，且選擇性地擴散來自上面之入射光束H之一紅色光束且對該紅色光束進行光電轉換。將綠色光電轉換膜13G提供於矽基板11之表面之上側上，其中紅色光電轉換膜13R插置於其與該基板之間，且該綠色光電轉換膜13G選擇性地擴散來自上面之入射光束H之一綠色光束且對該綠色光束進行光電轉換。將藍色光電轉換膜13B提供於矽基板11之表面之上側上，其中紅色光電轉換膜13R及綠色光電轉換膜13G插置於其與該基板之間，且該藍色光電轉換膜13B選擇性地擴散來自上面之入射光束H之一藍色光束且對該藍色光束進行光電轉換。
在此實施例中，將色彩濾光器CF提供於光電轉換膜13上方。出於此原因，紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B感測穿過色彩濾光器CF之光。舉例而言，在色彩濾光器CF中，紅色光電轉換膜13R感測穿過一紅色色彩濾光器層(未展示)之一紅色光束，且該紅色光束經受光電轉換。此外，在色彩濾光器CF中，綠色光電轉換膜13G感測穿過一綠色色彩濾光器層(未展示)之一綠色光束，且該綠色光束經受光電轉換。此外，在色彩濾光器CF中，藍色光電轉換膜13B感測穿過一藍色色彩濾光器層(未展示)之一藍色光束，且該藍色光束經受光電轉換。
在以上說明中，紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B分別係以與該第八實施例相同之方式使用(舉例而言)有機材料形成。另外，可使用例如一基於黃銅礦之材料之材料。
如上文所述，此實施例中之該固態成像裝置係一「光電轉換膜層壓型」影像感測器，且沿深度方向z將入射光H擴散成紅色、綠色及藍色之各別色彩以用於光電轉換。
由於複數個經層壓光電轉換膜13R、13G及13B之組合，因此阻擋入射光H進入矽基板11。
圖55係圖解說明該第九實施例中紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B之特性之圖式。圖55展示關於紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B中之每一者之入射光之波長與光吸收係數之間之一關係。在圖55中，點劃線指示紅色光電轉換膜13R之情況，實線指示綠色光電轉換膜13G之情況且折線指示藍色光電轉換膜13B之情況。
如圖55中所示，若將紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B組合，則在整個可見光區中吸收光。因此，可見光未進入提供於光電轉換膜13之下側中之n型雜質區域12，而係被光電轉換膜13阻擋。
特定而言，在此實施例中，由於紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B吸收穿過色彩濾光器CF之光，因此有效阻擋光。
B.　結論
如上文所述，在此實施例中，提供具有不同吸收光譜之複數個光電轉換膜13R、13G及13B，且將該複數個光電轉換膜13R、13G及13B進行層壓。由於該複數個經層壓光電轉換膜13R、13G及13B之組合，因此阻擋入射光H進入矽基板11。
出於此原因，在此實施例中，由於該複數個光電轉換膜13R、13G及13B阻擋入射光H進入n型雜質區域12等，因此以與其他實施例相同之方式，可實現一小的大小、防止雜訊產生且改良一所捕獲影像之影像品質。
10.　一第十實施例(在一層壓型之一情況下) A.　一組態等
圖56係圖解說明根據一第十實施例之一固態成像裝置之主要部分之一圖式。
此處，圖56以與圖46相同之方式展示像素P之一剖面。
如圖56中所示，此實施例在光電轉換膜13之一組態方面不同於該第六實施例。除此之外，此實施例與該第六實施例相同。光電轉換膜13具有與該第九實施例中之組態相同之組態。因此，將省略對重疊部分之說明。
如圖56中所示，在此實施例中，以與該第六實施例相同之方式，光電轉換膜13感測來自在其上例如閘極MOS 41等各別部分提供於矽基板11上之上表面(前表面)之入射光H。換言之，此實施例中之該固態成像裝置係一「前表面照射型CMOS影像感測器」。
如圖56中所示，以與該第九實施例相同之方式，光電轉換膜13包含紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B，該等光電轉換膜依序層壓於矽基板11之前表面上(參考圖54)。
換言之，此實施例中之該固態成像裝置係一「光電轉換膜層壓型」影像感測器，且沿深度方向z將入射光H擴散成紅色、綠色及藍色之各別色彩以用於光電轉換。
此外，以與該第九實施例相同之方式，由於複數個經層壓光電轉換膜13R、13G及13B之組合，因此阻擋入射光H進入矽基板11。
出於此原因，若將紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B組合，則在整個可見光區中吸收光。因此，可見光未進入提供於光電轉換膜13之下側中之n型雜質區域12，而係被光電轉換膜13阻擋。
B.　結論
如上文所述，在此實施例中，以與該第九實施例相同之方式，提供具有不同吸收光譜之複數個光電轉換膜13R、13G及13B，且將該複數個光電轉換膜13R、13G及13B進行層壓。由於該複數個經層壓光電轉換膜13R、13G及13B之組合，因此阻擋入射光H進入矽基板11。
出於此原因，在此實施例中，由於該複數個光電轉換膜13R、13G及13B阻擋入射光H進入n型雜質區域12等，因此以與其他實施例相同之方式，可實現一小的大小、防止雜訊產生且改良一所捕獲影像之影像品質。
11.　一第十一實施例 A.　一組態等
圖57係圖解說明根據一第十一實施例之一固態成像裝置之主要部分之一圖式。
此處，圖57以與圖45相同之方式展示像素P之一剖面。
如圖57中所示，此實施例在光電轉換膜13之一組態方面不同於該第五實施例。除此之外，此實施例與該第五實施例相同。因此，將省略對重疊部分之說明。
如圖57中所示，光電轉換膜13包含紅色光電轉換膜13R及綠色光電轉換膜13G，該等光電轉換膜經提供以沿矽基板11之前表面配置。儘管在圖57中未展示，但除紅色光電轉換膜13R及綠色光電轉換膜13G外，光電轉換膜13進一步包含藍色光電轉換膜13B，且藍色光電轉換膜13B與紅色光電轉換膜13R及綠色光電轉換膜13G一起配置。
在此實施例中，由於紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B、紅色色彩濾光器層CFR、綠色色彩濾光器層CFG及藍色色彩濾光器層CFB之組合，光電轉換膜13阻擋入射光H。
具體而言，如圖57中所示，將作為色彩濾光器CF之紅色色彩濾光器層CFR提供於紅色光電轉換膜13R上方，且穿過紅色色彩濾光器層CFR之一紅色光束進入紅色光電轉換膜13R。
此外，如圖57中所示，將作為色彩濾光器CF之綠色色彩濾光器層CFG提供於綠色光電轉換膜13G上方，且穿過綠色色彩濾光器層CFG之一綠色光束進入綠色光電轉換膜13G。
此外，儘管在圖57中未展示，但將作為色彩濾光器CF之藍色色彩濾光器層CFB提供於藍色光電轉換膜13B上方，且穿過藍色色彩濾光器層CFB之一藍色光束進入藍色光電轉換膜13B。
以此方式，以與構成色彩濾光器CF之紅色色彩濾光器層CFR、綠色色彩濾光器層CFG及藍色色彩濾光器層CFB相同之方式將紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B配置成拜耳配置。
圖58係圖解說明該第十一實施例中綠色光電轉換膜13G及綠色色彩濾光器層CFG之特性之一圖式。圖58展示關於綠色光電轉換膜13G及綠色色彩濾光器層CFG中之每一者之入射光之波長與光吸收係數之間之一關係。在圖58中，實線指示綠色光電轉換膜13G之情況且折線指示綠色色彩濾光器層CFG之情況。
如圖58中所示，綠色光電轉換膜13G相對於在對應於綠色之波長區中之光具有高光吸收係數。相比之下，綠色色彩濾光器層CFG相對於可見區中除對應於綠色之波長區之外之光具有高光吸收係數。
出於此原因，如圖58中所示，若將綠色光電轉換膜13G及綠色色彩濾光器層CFG組合，則在整個可見光區中吸收光。因此，可見光未進入提供於綠色光電轉換膜13G之下側中之n型雜質區域12，而係被光電轉換膜13阻擋。
以與綠色光電轉換膜13G及綠色色彩濾光器層CFG之組合相同之方式，若亦將紅色光電轉換膜13R及紅色色彩濾光器層CFR組合，則在整個可見光區中吸收光。因此，可見光未進入提供於紅色光電轉換膜13R之下側中之n型雜質區域12，而係被光電轉換膜13阻擋。
同樣地，若亦將藍色光電轉換膜13B及藍色色彩濾光器層CFB組合，則在整個可見光區中吸收光。因此，可見光未進入提供於藍色光電轉換膜13B之下側中之n型雜質區域12，而係被光電轉換膜13阻擋。
B.　結論
如上文所述，在此實施例中，由於紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B、紅色色彩濾光器層CFR、綠色色彩濾光器層CFG及藍色色彩濾光器層CFG之組合，光電轉換膜13阻擋入射光H。
出於此原因，在此實施例中，由於複數個光電轉換膜13阻擋入射光H進入n型雜質區域12等，因此以與其他實施例相同之方式，可實現一小的大小、防止雜訊產生且改良一所捕獲影像之影像品質。
12.　一第十二實施例 A.　一組態等
圖59係圖解說明根據一第十二實施例之一固態成像裝置之主要部分之一圖式。
此處，圖59以與圖46相同之方式展示像素P之一剖面。
如圖59中所示，此實施例在光電轉換膜13之一組態方面不同於該第六實施例。除此之外，此實施例與該第六實施例相同。光電轉換膜13具有與該第十一實施例中之組態相同之組態。因此，將省略對重疊部分之說明。
如圖59中所示，在此實施例中，以與該第六實施例相同之方式，光電轉換膜13感測來自在其上例如閘極MOS 41等各別部分提供於矽基板11上之上表面(前表面)之入射光H。換言之，此實施例中之該固態成像裝置係一「前表面照射型CMOS影像感測器」。
如圖59中所示，以與該第十一實施例之情況相同之方式，光電轉換膜13包含紅色光電轉換膜13R及綠色光電轉換膜13G等，該等光電轉換膜經提供以沿矽基板11之前表面配置。儘管在圖59中未展示，但除紅色光電轉換膜13R及綠色光電轉換膜13G外，光電轉換膜13進一步包含藍色光電轉換膜13B，且藍色光電轉換膜13B與紅色光電轉換膜13R及綠色光電轉換膜13G一起配置。
以與該第十一實施例相同之方式，由於紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B、紅色色彩濾光器層CFR、綠色色彩濾光器層CFG及藍色色彩濾光器層CFB之組合，光電轉換膜13阻擋入射光H。
以此方式，以與構成色彩濾光器CF之紅色色彩濾光器層CFR、綠色色彩濾光器層CFG及藍色色彩濾光器層CFB相同之方式將紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B配置成拜耳配置。
B.　結論
如上文所述，在此實施例中，由於紅色光電轉換膜13R、綠色光電轉換膜13G及藍色光電轉換膜13B、紅色色彩濾光器層CFR、綠色色彩濾光器層CFG及藍色色彩濾光器層CFB之組合，光電轉換膜13阻擋入射光H。
出於此原因，在此實施例中，由於光電轉換膜13阻擋入射光H進入n型雜質區域12等，因此以與其他實施例相同之方式，可實現一小的大小、防止雜訊產生且改良一所捕獲影像之影像品質。
13.　其他
實務中，本發明並不限於上述實施例，而係可具有各種修改。
在該等實施例中，儘管已闡述其中將本發明應用於一相機之情況，但並不限於此。本發明可應用於其他包含一固態成像裝置之電子裝置，例如一掃描器或一複印機。
此外，在該等實施例中，儘管已闡述其中該固態成像裝置係CMOS影像感測器之情況，但本發明並不限於此。若必要，則除CMOS影像感測器外，本發明可應用於一CCD型影像感測器。
在該等實施例中，儘管已闡述針對每一光電轉換單元單獨提供讀出電路之情況，但本發明並不限於此。舉例而言，可在複數個光電轉換單元中單獨提供一讀出電路。亦就是說，複數個像素可共用電晶體以便減小電晶體之數目。藉此，可實現更微小像素。
此外，在該等實施例中，儘管已闡述將一第二導電率類型(舉例而言，n型)雜質區域形成於一第一導電率類型(舉例而言，p型)矽基板中之情況(參考圖3等)，但本發明並不限於此。可將一第一導電率類型(舉例而言，p型)井形成於一第二導電率類型(舉例而言，n型)矽基板中，且該第二導電率類型(舉例而言，n型)雜質區可形成於該井中。
在該等實施例中，儘管已闡述其中讀出「電子」作為一信號之情況，但本發明並不限於此。可存在其中讀出「電洞」作為一信號之一組態。在此情況下，使每一實施例中所示之每一部分之導電率類型相反，且因此可讀出「電洞」作為一信號。
此外，可適當地採用第2009-268083號日本未經審查專利申請公開案等中所揭示之結構或操作。舉例而言，如第2009-268083號日本未經審查專利申請公開案中之圖45中所示，可在不形成PD重設電晶體M11之情況下應用本發明(參考此申請案中之圖12等)。具體而言，首先，在相同時間在所有像素P中執行一電荷排放操作，且在相同時間開始一曝光。藉此，所產生之光感生電荷累積於n型雜質區域12中(參考此說明書中之圖12等)。此外，在相同時間在所有像素P中導通閘極MOS 41，且因此所累積之光感生電荷轉移至n型雜質區411。接著，導通重設電晶體且排放用作一FD(浮動擴散部)之n型雜質區421中之電荷。此外，經由一放大電晶體自n型雜質區421讀出具有一重設位準之一信號(週期P)。接下來，導通閘極MOS 42以便將電荷轉移至用作該FD之n型雜質區421。此外，透過放大電晶體讀出對應於FD中之電荷Qpd之一信號位準Vpd(週期D)。透過相關雙取樣(CDS)過程，藉由重設位準Vrst與信號位準Vpd之間之一差移除包含在信號位準Vpd中之雜訊。此時，由於包含在信號位準中之重設雜訊與透過讀出重設位準讀出之重設雜訊相對應，因此，可減小包含kTC雜訊之雜訊。
除典型CDS驅動外，可執行一DDS驅動之一操作。特定而言，若光電轉換單元不具有一HAD結構，如使用一有機光電轉換膜之一情況，則在累積信號電荷之後重設該FD，此係較佳的，此乃因可抑制雜訊產生。換言之，透過在讀出信號位準之後讀出重設位準，可減少由於當執行重設操作時之一餘像現象所致之影像品質劣化，此乃因重設時隨機雜訊或一表面中之不均勻降低。
另外，可適當地組合上述各別實施例。
熟習此項技術者應理解，可視設計需求及其他因素作出各種修改、組合、子組合及變更，只要其在隨附申請專利範圍或其等效內容之範疇內即可。
儘管熟悉此項技術者可建議若干修改及變化，但發明者之意圖係在此擔保之專利內體現合理且恰當地歸屬於有助於此項技術之變化及修改範疇內之所有變化及修改。
1．．．固態成像裝置
3．．．垂直驅動電路
4．．．行電路
5．．．水平驅動電路
7．．．向外輸出電路
7a．．．自動增益控制電路
7b．．．類比轉數位轉換電路
8．．．時序產生器
11．．．矽基板
11k．．．矽基板
12．．．n型雜質區域
12B．．．累積器
12G．．．累積器
12R．．．累積器
13．．．光電轉換膜
13k．．．光電轉換膜
13B．．．藍色光電轉換膜
13G．．．綠色光電轉換膜
13R．．．紅色光電轉換膜
14．．．透明電極
14p．．．p+層
14B．．．上部電極
14G．．．上部電極
14R．．．上部電極
15．．．控制閘極
27．．．垂直信號線
40．．．相機
41．．．閘極金屬氧化物半導體
42．．．光學系統/閘極金屬氧化物半導體
43．．．控制單元
44．．．信號處理電路
51．．．讀出電路
53B．．．下部電極
53G．．．下部電極
53R．．．下部電極
54．．．絕緣層
80．．．絕緣膜
101J．．．矽基板
111．．．導線層
411．．．n型雜質區
421．．．n型雜質區
511．．．電極
521．．．接觸件
531．．．電極
A．．．區域
B．．．區域
CF．．．色彩濾光器
CFG．．．綠色色彩濾光器層
CFR．．．紅色色彩濾光器層
FD．．．浮動擴散部
H．．．入射光
H11．．．PD重設線
H12．．．浮動擴散部重設線
H41．．．讀出線
H42．．．讀出線
H43．．．讀出線
H31．．．選擇線
IT．．．中間層
ML．．．晶片上透鏡
M11．．．PD重設電晶體
M12．．．浮動擴散部重設電晶體
M21．．．放大電晶體
M31．．．選擇電晶體
P．．．像素
PA．．．成像區域
PB．．．像素劃分部分
PBc．．．像素劃分部分
PR．．．抗蝕劑圖案
PS．．．成像表面
SA．．．周邊區域
TR．．．溝槽
Vdd．．．電源電位供應線/電源電壓
z．．．深度方向
Z1．．．絕緣膜
Z2．．．絕緣膜
圖1係圖解說明根據一第一實施例之一相機之一組態之一圖式。
圖2係圖解說明根據該第一實施例之一固態成像裝置之一整個組態之一方塊圖。
圖3係圖解說明根據該第一實施例之該固態成像裝置之主要部分之一圖式。
圖4係圖解說明根據該第一實施例之該固態成像裝置之主要部分之一圖式。
圖5係圖解說明光子能量與一光吸收係數之間之一關係之一圖式。
圖6係圖解說明關於一黃銅礦材料之一晶格常數與一帶隙之間之一關係之一圖式。
圖7係圖解說明關於一黃銅礦材料之一晶格常數與一帶隙之間之一關係之一圖式。
圖8係圖解說明根據該第一實施例之該固態成像裝置之一能帶結構之一圖式。
圖9A及9B係圖解說明根據該第一實施例之該固態成像裝置之一製造方法之圖式。
圖10展示該第一實施例中所使用之一MOCVD裝置。
圖11係該第一實施例中所使用之一MBE裝置。
圖12係圖解說明根據該第一實施例之該固態成像裝置之一操作之一圖式。
圖13A至圖13E係圖解說明根據該第一實施例之該固態成像裝置之一操作之圖式。
圖14係圖解說明光在根據該第一實施例之該固態成像裝置中行進之一形式之一模擬結果之一圖式。
圖15係圖解說明關於一矽化物材料之光子能量與一吸收指數之間之一關係之一圖式。
圖16係圖解說明構成根據該第一實施例之一修改實例1-2之一固態成像裝置之一像素之一電路組態之一圖式。
圖17係圖解說明根據該第一實施例之該修改實例1-2之該固態成像裝置之一操作之一圖式。
圖18A至圖18F係圖解說明根據該第一實施例之該修改實例1-2之該固態成像裝置之一操作之圖式。
圖19係圖解說明構成根據該第一實施例之一修改實例1-3之一固態成像裝置之一像素之一電路組態之一圖式。
圖20係圖解說明根據該第一實施例之該修改實例1-3之該固態成像裝置之一操作之一圖式。
圖21A至21G係圖解說明根據該第一實施例之該修改實例1-3之該固態成像裝置之一操作之圖式。
圖22係圖解說明構成根據該第一實施例之一修改實例1-4之一固態成像裝置之一像素之一電路組態之一圖式。
圖23係圖解說明根據該第一實施例之該修改實例1-4之該固態成像裝置之一操作之一圖式。
圖24A至24G係圖解說明根據該第一實施例之該修改實例1-4之該固態成像裝置之一操作之圖式。
圖25係圖解說明根據該第一實施例之一修改實例1-5之固態成像裝置之主要部分之一圖式。
圖26係圖解說明構成根據該第一實施例之該修改實例1-5之該固態成像裝置之一像素之一電路組態之一圖式。
圖27A至27F係圖解說明根據該第一實施例之該修改實例1-5之該固態成像裝置之一操作之圖式。
圖28係圖解說明根據該第一實施例之該修改實例1-5之該固態成像裝置之主要部分之一圖式。
圖29係圖解說明構成根據該第一實施例之該修改實例1-5之該固態成像裝置之一像素之一電路組態之一圖式。
圖30A至30E係圖解說明根據該第一實施例之該修改實例1-5之該固態成像裝置之一操作之圖式。
圖31A及31B係圖解說明根據該第一實施例之一修改實例1-6之一固態成像裝置之一能帶結構之圖式。
圖32係圖解說明根據一第二實施例之一固態成像裝置之主要部分之一圖式。
圖33係圖解說明根據該第二實施例之一固態成像裝置之一能帶結構之一圖式。
圖34係圖解說明根據該第二實施例之該固態成像裝置之一製造方法之一圖式。
圖35係圖解說明根據該第二實施例之該固態成像裝置之一製造方法之一圖式。
圖36係圖解說明根據該第二實施例之該固態成像裝置之一製造方法之一圖式。
圖37係圖解說明根據該第二實施例之該固態成像裝置之一製造方法之一圖式。
圖38係圖解說明根據一第三實施例之固態成像裝置之主要部分之一圖式。
圖39係圖解說明根據該第三實施例之該固態成像裝置之一製造方法之一圖式。
圖40係圖解說明根據該第三實施例之該固態成像裝置之一製造方法之一圖式。
圖41係圖解說明根據該第三實施例之該固態成像裝置之一製造方法之一圖式。
圖42係圖解說明根據一第四實施例之固態成像裝置之主要部分之一圖式。
圖43係圖解說明根據該第四實施例之該固態成像裝置之一製造方法之一圖式。
圖44係圖解說明根據該第四實施例之該固態成像裝置之一製造方法之一圖式。
圖45係圖解說明根據本發明之一第五實施例之一固態成像裝置之主要部分之一圖式。
圖46係圖解說明根據一第六實施例之一固態成像裝置之主要部分之一圖式。
圖47係圖解說明根據一第七實施例當一光電轉換膜形成於為一偏斜基板之一矽基板上時之一原子配置之一圖式。
圖48係圖解說明根據該第七實施例當一光電轉換膜形成於為一偏斜基板之一矽基板上時之一原子配置之一圖式。
圖49係圖解說明根據該第七實施例當一光電轉換膜形成於為一偏斜基板之一矽基板上時之一原子配置之一圖式。
圖50係圖解說明根據該第七實施例當該光電轉換膜形成於該矽基板上時產生一反相域之一區域之一放大透視圖。
圖51係圖解說明根據一第八實施例之一固態成像裝置之主要部分之一圖式。
圖52A至52C係圖解說明該第八實施例中用於形成一紅色光電轉換膜、一綠色光電轉換膜及一藍色光電轉換膜之材料之實例之圖式。
圖53A及53B係圖解說明該第八實施例中該紅色光電轉換膜、該綠色光電轉換膜及該藍色光電轉換膜之特性之圖式。
圖54係圖解說明根據一第九實施例之一固態成像裝置之主要部分之一圖式。
圖55係圖解說明該第九實施例中一紅色光電轉換膜、一綠色光電轉換膜及一藍色光電轉換膜之特性之一圖式。
圖56係圖解說明根據一第十實施例之一固態成像裝置之主要部分之一圖式。
圖57係圖解說明根據一第十一實施例之固態成像裝置之主要部分之一圖式。
圖58係圖解說明該第十一實施例中一綠色光電轉換膜及一綠色色彩濾光器層之特性之一圖式。
圖59係圖解說明根據一第十二實施例之一固態成像裝置之主要部分之一圖式。
圖60係圖解說明一「後表面照射型」固態成像裝置之一剖視圖。
圖61係圖解說明光在該「後表面照射型」固態成像裝置中行進之一形式之一模擬結果之一圖式。
11‧‧‧矽基板
12‧‧‧n型雜質區域
13‧‧‧光電轉換膜
14‧‧‧透明電極
41‧‧‧閘極金屬氧化物半導體
411‧‧‧n型雜質區
CF‧‧‧色彩濾光器
H‧‧‧入射光
ML‧‧‧晶片上透鏡
P‧‧‧像素
PA‧‧‧成像區域

Claims (18)

  1. 一種固態成像裝置，其包括：一基板，其具有一電荷累積區，其中該電荷累積區係形成於該基板內；一透明電極；及一光電轉換區，其經組態以產生欲累積於該光電累積區中之信號電荷，其中該光電轉換區係提供於該基板上且與該電荷累積區及與該基板接觸，其中該光電轉換區包括一不透明材料，及其中該光電轉換區係在該電荷累積區與該透明電極之間的唯一結構。
  2. 如請求項1之固態成像裝置，其中該材料包括具有一黃銅礦結構之一化合物半導體。
  3. 如請求項1之固態成像裝置，其中該電荷累積區包含形成於該基板中之一第一導電率類型區，該第一導電率類型區經組態以累積由該光電轉換區產生之信號電荷。
  4. 如請求項1之固態成像裝置，其進一步包括：一讀出電路，其用以輸出對應於該等信號電荷之電信號，其中，該光電轉換區有效阻擋入射光到達該讀出電路。
  5. 如請求項1之固態成像裝置，其中該光電轉換區係毗鄰於該電荷累積區。
  6. 如請求項1之固態成像裝置，其中該光電轉換區上覆蓋 且接觸多個電荷累積區。
  7. 如請求項1之固態成像裝置，其中該固態成像裝置係一背面照射型影像感測器。
  8. 如請求項5之固態成像裝置，其中該光電轉換區係直接與該電荷累積區接觸。
  9. 一種電子設備，其包括：一固態成像裝置，該固態成像裝置包含：(a)一基板；(b)一光電轉換區，經組態以產生信號電荷，其中該光電轉換區係提供於該基板上且與該基板及與形成於該基板內之一電荷累積區接觸，及(c)一透明電極，其中除該光電轉換區外無結構介於該電荷累積區與該透明電極之間；及一信號處理電路，其用以處理該固態成像裝置之一輸出，其中，該光電轉換區包括一不透明材料。
  10. 如請求項9之電子設備，其中該材料包括矽化物或具有一黃銅礦結構之一化合物半導體。
  11. 如請求項9之電子設備，其中該光電轉換區上覆蓋且接觸多個電荷累積區。
  12. 如請求項11之電子設備，其中該光電轉換區係直接與該等電荷累積區接觸。
  13. 一種用於製造一固態成像裝置之方法，該方法包括： 在一基板中形成一電荷累積區；形成電連接至該電荷累積區之一光電轉換區，其中該光電轉換區係提供於該基板上且與該基板及與該電荷累積區接觸，其中該電荷累積區經組態以累積由該光電轉換區產生之信號電荷，及其中該光電轉換區包括一不透明材料；及在該光電轉換區之一表面上形成一透明電極，其中該光電轉換區係在該透明電極與該電荷累積區之間的唯一結構。
  14. 如請求項13之方法，其進一步包括：在該光電轉換區上形成具有一第一導電率類型之一層。
  15. 如請求項13之方法，其中該材料包括具有一黃銅礦結構之一化合物半導體。
  16. 如請求項15之方法，其中藉由該化合物半導體之一磊晶生長形成該光電轉換區。
  17. 如請求項13之方法，其進一步包括：藉由將雜質植入至該光電轉換區之一選擇部分中而在該光電轉換區中形成一像素劃分部分，其中，該像素劃分部分在該光電轉換區中於毗鄰像素之間形成一電位障壁。
  18. 如請求項17之方法，其進一步包括：形成插置於該像素劃分部分與該基板之間之絕緣區。
TW100120447A 2010-06-18 2011-06-10 固態成像裝置、其製造方法及電子裝置 TWI601275B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010139689A JP5585232B2 (ja) 2010-06-18 2010-06-18 固体撮像装置、電子機器

Publications (2)

Publication Number Publication Date
TW201210004A TW201210004A (en) 2012-03-01
TWI601275B true TWI601275B (zh) 2017-10-01

Family

ID=44763702

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100120447A TWI601275B (zh) 2010-06-18 2011-06-10 固態成像裝置、其製造方法及電子裝置

Country Status (6)

Country Link
US (4) US9570495B2 (zh)
EP (2) EP2398054B1 (zh)
JP (1) JP5585232B2 (zh)
KR (4) KR101947173B1 (zh)
CN (1) CN102290424B (zh)
TW (1) TWI601275B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4984634B2 (ja) * 2005-07-21 2012-07-25 ソニー株式会社 物理情報取得方法および物理情報取得装置
JP6026102B2 (ja) * 2011-12-07 2016-11-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JPWO2013111637A1 (ja) * 2012-01-23 2015-05-11 ソニー株式会社 固体撮像装置、及び、固体撮像装置の製造方法、電子機器
JP2014011304A (ja) 2012-06-29 2014-01-20 Toshiba Corp 固体撮像装置
JP2015228388A (ja) 2012-09-25 2015-12-17 ソニー株式会社 固体撮像装置、電子機器
JP2014127519A (ja) 2012-12-25 2014-07-07 Sony Corp 固体撮像素子、及び、電子機器
JP5925713B2 (ja) * 2013-02-26 2016-05-25 株式会社東芝 固体撮像装置
CN104981906B (zh) 2013-03-14 2018-01-19 索尼半导体解决方案公司 固态图像传感器、其制造方法和电子设备
JP2014203961A (ja) * 2013-04-04 2014-10-27 ソニー株式会社 固体撮像装置およびその製造方法、ならびに電子機器
JP2015012059A (ja) * 2013-06-27 2015-01-19 ソニー株式会社 固体撮像素子及びその製造方法、並びに撮像装置
JP6260139B2 (ja) 2013-08-15 2018-01-17 ソニー株式会社 撮像素子および撮像装置
JP6186205B2 (ja) * 2013-08-15 2017-08-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
CN103442185B (zh) * 2013-09-02 2018-06-22 上海集成电路研发中心有限公司 一种cmos图像像素阵列
US9191637B2 (en) 2013-09-10 2015-11-17 Kabushiki Kaisha Toshiba Solid-state imaging apparatus
KR20150055663A (ko) 2013-11-13 2015-05-22 에스케이하이닉스 주식회사 이미지센서 및 그의 제조 방법
TWI709235B (zh) 2013-11-29 2020-11-01 日商索尼半導體解決方案公司 固體攝像元件、其製造方法及電子機器
JP2015106621A (ja) * 2013-11-29 2015-06-08 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2015119018A (ja) * 2013-12-18 2015-06-25 ソニー株式会社 固体撮像素子および電子機器
JP2015153962A (ja) 2014-02-18 2015-08-24 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP6451059B2 (ja) * 2014-02-28 2019-01-16 セイコーエプソン株式会社 光電変換装置、光電変換装置の製造方法及び電子機器
TWI676280B (zh) * 2014-04-18 2019-11-01 日商新力股份有限公司 固體攝像裝置及具備其之電子機器
KR102282493B1 (ko) * 2014-08-12 2021-07-26 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
TWI700824B (zh) 2015-02-09 2020-08-01 日商索尼半導體解決方案公司 攝像元件及電子裝置
CN107210314B (zh) * 2015-04-14 2021-12-14 索尼公司 固态成像装置、成像系统和测距方法
US10541260B2 (en) * 2015-06-05 2020-01-21 Canon Kabushiki Kaisha Organic photoelectric conversion element, optical area sensor, imaging device, and imaging apparatus
JP6530664B2 (ja) * 2015-07-22 2019-06-12 ソニーセミコンダクタソリューションズ株式会社 撮像装置及びその製造方法
CN105979177A (zh) * 2016-04-29 2016-09-28 努比亚技术有限公司 一种实现全局曝光的cmos装置及其终端、曝光控制方法
JP2018037479A (ja) * 2016-08-30 2018-03-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
WO2018173754A1 (ja) * 2017-03-24 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 積層型撮像素子及び固体撮像装置
CN115037888B (zh) 2017-11-22 2024-05-17 索尼半导体解决方案公司 固态摄像元件和电子设备
WO2019116266A1 (en) * 2017-12-12 2019-06-20 Lfoundry S.R.L. Semiconductor optical sensor for visible and ultraviolet light detection and corresponding manufacturing process
JP6540780B2 (ja) * 2017-12-12 2019-07-10 ソニー株式会社 撮像素子および撮像装置
WO2019150981A1 (ja) * 2018-02-01 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP6693537B2 (ja) * 2018-04-20 2020-05-13 ソニー株式会社 撮像素子および撮像装置
CN112514074A (zh) * 2018-07-31 2021-03-16 索尼半导体解决方案公司 摄像元件和摄像装置
JP7176917B2 (ja) * 2018-10-02 2022-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び撮像装置
US11152421B2 (en) * 2018-11-06 2021-10-19 Omnivision Technologies, Inc. Small-pitch image sensor
KR102611171B1 (ko) * 2018-12-28 2023-12-08 에스케이하이닉스 주식회사 수직 판형 캐패시터 및 이를 포함하는 이미지 센싱 장치
WO2021095494A1 (ja) * 2019-11-15 2021-05-20 パナソニックＩｐマネジメント株式会社 撮像装置
CN111479209B (zh) * 2020-03-16 2021-06-25 东莞市古川胶带有限公司 一种扬声器振膜复合材料
CN115552609A (zh) * 2020-06-24 2022-12-30 索尼半导体解决方案公司 半导体装置和电子装置
JP2022162788A (ja) * 2021-04-13 2022-10-25 日本放送協会 固体撮像素子とその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5213984A (en) * 1975-07-23 1977-02-02 Kataoka Kikai Seisakusho:Kk Method and device for packing the end of rolls
US20100102368A1 (en) * 2007-02-02 2010-04-29 Osamu Matsushima Solid state imaging device and fabrication method for the same

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6118183A (ja) * 1984-07-04 1986-01-27 Fuji Photo Film Co Ltd 固体光検出デバイス
JPH07118527B2 (ja) * 1990-10-18 1995-12-18 富士ゼロックス株式会社 イメージセンサの製造方法
JPH08139997A (ja) * 1994-11-08 1996-05-31 Nikon Corp 冷却固体撮像装置システム
JP4123415B2 (ja) * 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
JP4304927B2 (ja) 2002-07-16 2009-07-29 ソニー株式会社 固体撮像素子及びその製造方法
US7038288B2 (en) * 2002-09-25 2006-05-02 Microsemi Corporation Front side illuminated photodiode with backside bump
JP4470364B2 (ja) 2002-10-17 2010-06-02 ソニー株式会社 固体撮像素子及びカメラ装置
DE10318440B3 (de) * 2003-04-15 2005-02-03 Hahn-Meitner-Institut Berlin Gmbh Elektrochemisches Verfahren zur direkten nanostrukturierbaren Materialabscheidung auf einem Substrat und mit dem Verfahren hergestelltes Halbleiterbauelement
JP4046067B2 (ja) * 2003-11-04 2008-02-13 ソニー株式会社 固体撮像素子の製造方法
US20050205879A1 (en) * 2004-03-17 2005-09-22 Fuji Photo Film Co., Ltd. Photoelectric converting film stack type solid-state image pickup device
JP4751576B2 (ja) * 2004-03-18 2011-08-17 富士フイルム株式会社 光電変換膜積層型固体撮像装置
JP2005268479A (ja) * 2004-03-18 2005-09-29 Fuji Film Microdevices Co Ltd 光電変換膜積層型固体撮像装置
JP4379295B2 (ja) * 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
JP5369362B2 (ja) * 2005-03-01 2013-12-18 ソニー株式会社 物理情報取得装置およびその製造方法
TWI429066B (zh) * 2005-06-02 2014-03-01 新力股份有限公司 Semiconductor image sensor module and manufacturing method thereof
JP4911445B2 (ja) * 2005-06-29 2012-04-04 富士フイルム株式会社 有機と無機のハイブリッド光電変換素子
JP2007123720A (ja) 2005-10-31 2007-05-17 Rohm Co Ltd 光電変換装置およびその製造方法
JP4992446B2 (ja) 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
JP4130211B2 (ja) * 2006-05-31 2008-08-06 三洋電機株式会社 撮像装置
JP2008182142A (ja) 2007-01-26 2008-08-07 Sony Corp 固体撮像装置およびその製造方法、および撮像装置
JP4637196B2 (ja) * 2007-03-16 2011-02-23 富士フイルム株式会社 固体撮像素子
JP5087304B2 (ja) * 2007-03-30 2012-12-05 富士フイルム株式会社 固体撮像素子の製造方法
WO2009078299A1 (ja) * 2007-12-19 2009-06-25 Rohm Co., Ltd. 固体撮像装置およびその製造方法
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
US7875949B2 (en) 2008-02-28 2011-01-25 Visera Technologies Company Limited Image sensor device with submicron structure
JP5155696B2 (ja) * 2008-03-05 2013-03-06 富士フイルム株式会社 撮像素子
JP5173496B2 (ja) 2008-03-06 2013-04-03 キヤノン株式会社 撮像装置及び撮像システム
JP5568880B2 (ja) 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
TWI504256B (zh) * 2008-04-07 2015-10-11 Sony Corp 固態成像裝置，其訊號處理方法，及電子設備
JP2009259872A (ja) * 2008-04-11 2009-11-05 Rohm Co Ltd 光電変換装置およびその製造方法、および固体撮像装置
JP5444899B2 (ja) * 2008-09-10 2014-03-19 ソニー株式会社 固体撮像装置の製造方法、および固体撮像装置の製造基板
JP2010092988A (ja) * 2008-10-06 2010-04-22 Toshiba Corp 半導体基板およびその製造方法、固体撮像装置の製造方法
JP5521312B2 (ja) * 2008-10-31 2014-06-11 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
KR20100064699A (ko) * 2008-12-05 2010-06-15 삼성전자주식회사 후면 조명 구조의 이미지 센서
JP5239811B2 (ja) 2008-12-11 2013-07-17 パナソニック株式会社 プラズマディスプレイ装置の駆動方法
JP2010161321A (ja) * 2009-01-09 2010-07-22 Panasonic Corp 光学デバイスおよびその製造方法
TWI416716B (zh) 2009-01-21 2013-11-21 Sony Corp 固態影像裝置，其製造方法，及攝像設備
US9543356B2 (en) * 2009-03-10 2017-01-10 Globalfoundries Inc. Pixel sensor cell including light shield
JP5251736B2 (ja) 2009-06-05 2013-07-31 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
US8916947B2 (en) * 2010-06-08 2014-12-23 Invisage Technologies, Inc. Photodetector comprising a pinned photodiode that is formed by an optically sensitive layer and a silicon diode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5213984A (en) * 1975-07-23 1977-02-02 Kataoka Kikai Seisakusho:Kk Method and device for packing the end of rolls
US20100102368A1 (en) * 2007-02-02 2010-04-29 Osamu Matsushima Solid state imaging device and fabrication method for the same

Also Published As

Publication number Publication date
US9679928B2 (en) 2017-06-13
EP2398054A3 (en) 2013-06-12
KR20210040336A (ko) 2021-04-13
US20160172395A1 (en) 2016-06-16
KR102383187B1 (ko) 2022-04-08
EP2398054A2 (en) 2011-12-21
CN102290424A (zh) 2011-12-21
KR101947173B1 (ko) 2019-02-12
US20200144317A1 (en) 2020-05-07
US11037969B2 (en) 2021-06-15
EP2398054B1 (en) 2017-10-25
CN102290424B (zh) 2015-11-25
US20180097026A1 (en) 2018-04-05
JP2012004443A (ja) 2012-01-05
TW201210004A (en) 2012-03-01
KR20110138159A (ko) 2011-12-26
EP3301719B1 (en) 2022-07-27
KR20200031589A (ko) 2020-03-24
US9570495B2 (en) 2017-02-14
JP5585232B2 (ja) 2014-09-10
EP3301719A1 (en) 2018-04-04
KR102091966B1 (ko) 2020-03-20
KR20190015435A (ko) 2019-02-13
KR102237320B1 (ko) 2021-04-07
US10497727B2 (en) 2019-12-03
US20110310282A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
TWI601275B (zh) 固態成像裝置、其製造方法及電子裝置
US10903257B2 (en) Solid-state imaging device, driving method for solid-state imaging device, and electronic appliance
TWI596747B (zh) Solid-state imaging device and electronic equipment
TW201140817A (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees