[go: up one dir, main page]

TWI699873B - 記憶裝置及其製造方法 - Google Patents

記憶裝置及其製造方法 Download PDF

Info

Publication number
TWI699873B
TWI699873B TW107127428A TW107127428A TWI699873B TW I699873 B TWI699873 B TW I699873B TW 107127428 A TW107127428 A TW 107127428A TW 107127428 A TW107127428 A TW 107127428A TW I699873 B TWI699873 B TW I699873B
Authority
TW
Taiwan
Prior art keywords
phase change
layer
change material
selector
heater
Prior art date
Application number
TW107127428A
Other languages
English (en)
Other versions
TW201926638A (zh
Inventor
吳昭誼
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201926638A publication Critical patent/TW201926638A/zh
Application granted granted Critical
Publication of TWI699873B publication Critical patent/TWI699873B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種記憶裝置包括一基板；一底電極，設置在上述基板之上；一絕緣層，設置在上述底電極之上，上述絕緣層具有定義在上述絕緣層中的一貫通孔；一加熱器，設置在上述貫通孔中；一相變材料層，設置在上述加熱器之上；一選擇器層，設置在上述相變材料層之上；以及一金屬層，設置在上述選擇器層之上。上述金屬層較上述相變材料層寬。

Description

記憶裝置及其製造方法
本揭露係關於一種半導體裝置，且特別是關於具有選擇器裝置的相變化隨機存取記憶體。
相變化隨機存取記憶體(Phase change random access memory,PCRAM)是一種運用包括硫族化合物(chalcogenide)及電阻材料的相變材料的相位之間的不同電阻相位及熱致相變化的非揮發性(non-volatile)記憶裝置。相變化隨機存取記憶體由許多單元(cell)組成，每個單元獨立運作。一個相變化隨機存取記憶體單元包括加熱器及作為數據儲存元件的電阻器，上述數據儲存元件主要由可逆相變材料所形成，以提供至少兩個顯著不同的電阻率，用以表示邏輯”0”狀態及”1”狀態。
為了從相變化隨機存取記憶體單元中讀取狀態(數據)，將足夠小的電流施加到相變材料而不觸發加熱器產生熱。以這種方式，可以測量到相變材料的電阻率，並且可以讀取表示電阻率的狀態，即表示高電阻的”0”狀態或表示低電阻的”1”狀態。
為了從相變化隨機存取記憶體單元中寫入狀態(數 據)，舉例來說，為了寫入表示相變材料的低電阻率相位的”1”狀態，將中等電流施加到加熱器，其可產生用於在高於相變材料的結晶溫度但低於相變材料的熔化溫度的溫度下退火(anneal)相變材料並持續一段時間的熱以達到結晶相。為了寫入表示相變材料的高電阻率相位的”0”狀態，將非常大的電流施加到加熱器以在高於相變材料的熔化溫度的溫度下熔化相變材料；並且突然切斷電流以將溫度降低至低於相變材料的結晶溫度的溫度以焠火(quench)並穩定相變材料的非晶結構(amorphous structure)，從而達到高電阻邏輯”0”狀態。上述非常大的電流因此可以是脈衝形式。
本揭露實施例提供一種記憶裝置，上述記憶裝置具有基板、設置在基板之上的底電極、及設置在底電極之上的絕緣層。上述絕緣層具有定義在絕緣層中的貫通孔。加熱器設置在上述貫通孔中。相變材料層設置在上述加熱器之上。選擇器層設置在上述相變材料層之上，且金屬層設置在上述選擇器層之上。
本揭露另一實施例提供一種記憶裝置，上述記憶裝置具有基板、設置在基板之上的底電極、及設置在底電極之上的第一加熱器。第一相變材料層設置在上述第一加熱器之上。第一選擇器層設置在上述第一相變材料層之上。金屬層設置在上述第一選擇器層之上。第二選擇器層設置在上述金屬層之上。第二加熱器及第二相變材料層設置在上述第二選擇器之上。上電極設置在上述第二加熱器及上述第二相變材料層之 上，且絕緣層位於上述底電極及上述上電極之間，其與底電極及上電極一起封閉第一及第二加熱器、第一及第二選擇器層、第一及第二相變材料層、及金屬層。
本揭露實施例提供一種製造記憶裝置的方法。上述方法包括在基板之上形成底電極、在上述底電極之上形成絕緣層、且在上述絕緣層中形成一貫通孔。在上述貫通孔中形成加熱器。在上述加熱器之上形成相變材料層。在上述相變材料層之上形成選擇器層，且在上述選擇器層之上形成金屬層。在一些實施例中，上述金屬層被形成為較上述相變材料層寬。在一些實施例中，上述相變材料層係形成在上述貫通孔中。
100‧‧‧基板
110‧‧‧金屬層
120‧‧‧底電極
120’‧‧‧頂電極
130、130’‧‧‧相變材料層
140、140’‧‧‧加熱器
150、150’、150”‧‧‧絕緣層
160、160’‧‧‧選擇器層
170、170’‧‧‧中間層
200‧‧‧圖案化光阻層
h、h’‧‧‧貫通孔
S131、S132、S133、S134、S135、S136、S137‧‧‧操作
藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件(feature)並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。
第1(a)圖係根據本揭露一實施例繪示出相變化隨機存取記憶體的俯視圖，且第1(b)圖為沿著第1(a)圖之I-I’截線繪示出相變化隨機存取記憶體的剖面圖。
第2(a)圖係根據本揭露另一實施例繪示出相變化隨機存取記憶體的俯視圖，且第2(b)圖為沿著第2(a)圖之I-I’截線繪示出相變化隨機存取記憶體的剖面圖。
第3(a)圖係根據本揭露另一實施例繪示出相變化隨機存取記憶體的俯視圖，且第3(b)圖為沿著第3(a)圖之I-I’截線繪示出相變化隨機存取記憶體的剖面圖。
第4(a)圖係根據本揭露另一實施例繪示出相變化隨機存取記憶體的俯視圖，且第4(b)圖為沿著第4(a)圖之I-I’截線繪示出相變化隨機存取記憶體的剖面圖。
第5圖係根據本揭露另一實施例繪示出相變化隨機存取記憶體的剖面圖。
第6(a)圖係根據本揭露另一實施例繪示出相變化隨機存取記憶體的剖面圖，且第6(b)圖繪示出第6(a)圖之相變化隨機存取記憶體的替代實施例的剖面圖。
第7(a)圖係根據本揭露另一實施例繪示出相變化隨機存取記憶體的剖面圖，且第7(b)圖繪示出第7(a)圖之相變化隨機存取記憶體的替代實施例的剖面圖。
第8(a)圖係根據本揭露另一實施例繪示出相變化隨機存取記憶體的剖面圖，且第8(b)、8(c)及8(d)圖繪示出第8(a)圖之相變化隨機存取記憶體的替代實施例的剖面圖。
第9(a)、9(b)、9(c)、9(d)、9(e)、9(f)及9(g)圖係根據本揭露一些實施例繪示出用於形成相變化隨機存取記憶體的連續製造步驟。
第10(a)、10(b)、10(c)、10(d)、10(e)、10(f)、10(g)、10(h)及10(i)圖係根據本揭露一些實施例繪示出用於形成相變化隨機存取記憶體的連續製造步驟。
第11(a)、11(b)、11(c)、11(d)、11(e)、11(f)、11(g)及11(h)圖係根據本揭露一些實施例繪示出用於形成相變化隨機存取記憶體的連續製造步驟。
第12(a)、12(b)、12(c)、12(d)、12(e)、12(f)及12(g)圖係 根據本揭露一些實施例繪示出用於形成相變化隨機存取記憶體的連續製造步驟。
第13圖係根據本揭露一些實施例繪示出相變化隨機存取記憶體的形成方法。
以下的揭示內容提供許多不同的實施例或範例，以展示本揭露的不同部件。以下將揭示本說明書各部件及其排列方式之特定範例，用以簡化本揭露敘述。當然，這些特定範例並非用於限定本揭露。舉例來說，元件之尺寸並非限於揭露之範圍或數值，但可能取決於裝置的製程條件及/或所期望的性質。此外，若是本說明書以下的發明內容敘述了將形成第一部件於第二部件之上或上方，即表示其包括了所形成之第一及第二部件是直接接觸的實施例，亦包括了尚可將附加的部件形成於上述第一及第二部件之間，則第一及第二部件為未直接接觸的實施例。為了簡單和清楚起見，可以不同比例任意繪製不同部件。
再者，為了方便描述圖示中一元件或部件與另一(些)元件或部件的關係，可使用空間相對用語，例如「在...之下」、「下方」、「下部」、「上方」、「上部」及諸如此類用語。除了圖示所繪示之方位外，空間相對用語亦涵蓋使用或操作中之裝置的不同方位。當裝置被轉向不同方位時(例如，旋轉90度或者其他方位)，則其中所使用的空間相對形容詞亦將依轉向後的方位來解釋。此外，用語「由...所形成(being made of)」可以表示「包括(comprising)」或「由...所組成(consisting of)」。在本揭露中，說法「A、B及C其中一者」表示「A、B及/或C」(A；B；C；A及B；A及C；B及C；或A、B及C)，且除非另外說明，否則不代表來自A的一個元件、來自B的一個元件及來自C的一個元件。
第1(a)圖繪示出相變化隨機存取記憶體(Phase change random access memory,PCRAM)的俯視圖，上述相變化隨機存取記憶體具有基板100、形成在基板100之上的底電極120，其中上述底電極可以是一條位元線(bit line)、形成在底電極120之上的相變材料層130、以及形成在相變材料層130之上的金屬層110。在此實施例中，相變材料層130的尺寸與底電極120及金屬層110之間的交疊區域相同，其中金屬層110作為頂電極運作。
在一些實施例中，基板100包括單晶(single crystalline)半導體材料，例如但不限於Si、Ge、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb及InP。在某些實施例中，基板100由結晶Si所形成。在一些實施例中，金屬層110及底電極120由相同或相異的材料所形成，包括一或多層的導電材料，例如多晶矽、鋁(aluminum)、銅(copper)、鈦(titanium)、鉭(tantalum)、鎢(tungsten)、鈷(cobalt)、鉬(molybdenum)、碳(carbon)、氮化鉭(tantalum nitride)、矽化鎳(nickel silicide)、矽化鈷(cobalt silicide)、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金屬合金例如鋁銅合金、其他合適材料、及/或上述之組合。在一些實施例中，各個金屬層110及底電極120具有範圍在約20至約2000奈米(nm)的厚度。在一 些實施例中，基板100為絕緣層上覆半導體(semiconductor-on-insulator)基板，分別使用氧氣佈植(SIMOX)、晶圓接合(wafer bonding)、及/或其他合適的方法製造，例如絕緣層上覆矽(silicon-on-insulator,SOI)基板、絕緣層上覆矽鍺(silicon germanium-on-insulator,SGOI)基板、或絕緣層上覆鍺(germanium-on-insulator,GOI)基板。在一些實施例中，基板100包括電晶體(例如金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor,MOSFET)、平面式電晶體、鰭式場效電晶體(FinFET)、及全繞式閘極(gate all around,GAA)電晶體)、金屬線(例如多晶矽導線(poly-lines))以及互連金屬線，且上述電晶體控制相變化隨機存取記憶體的操作。在一些實施例中，底電極120係為與基板100所包含的電晶體連接的金屬線。
第1(b)圖繪示出具有包括貫通孔h的絕緣層150的相變化隨機存取記憶體的剖面圖。在上述貫通孔h中，形成加熱器140。在一些實施例中，加熱器140由TiN、TaN、或TiAlN的薄膜材料所形成，其具有範圍在約5至約15奈米的厚度以對相變材料層130提供焦耳熱(Joule heating)。而且，加熱器140可在焠火(quenching)期間(在突然切斷施加至加熱器140的電流以”凍結”非晶相的期間)作為散熱器(heat sink)。加熱器140填充設置在絕緣層150中的貫通孔h，其防止了相變化隨機存取記憶體單元間的熱量轉移，從而避免了可能使狀態保留(state retention)失效或中斷讀/寫過程的熱干擾。
在一些實施例中，絕緣層150由氧化矽(silicon oxide,SiO2)、氮化矽(silicon nitride,Si3N4)、氮氧化矽(silicon oxynitride,SiON)、SiOCN、SiCN、Al2O3、摻氟矽玻璃(fluorine-doped silicate glass,FSG)、低介電常數介電材料、或用於製造半導體裝置的各種其他合適介電材料所形成，但不限於此。設置在圖案化底電極120之上的絕緣層150為電及熱絕緣體，且在一些實施例中，絕緣層150具有範圍在約5至約350奈米的厚度。
上述相變材料層130接收由加熱器140所產生的熱，並且靠近相變材料層130及加熱器140之間的界面的區域(稱為”主動區”)經歷了由結晶相(crystalline phase)至非晶相(amorphous phase)的相變化或反之亦然，這取決於當電流施加到加熱器140時產生的熱量和熱持續的時間。在第1(b)圖的實施例中，上述主動區為蕈狀(mushroom-shape)(第1(b)圖)，而主動區以外的區域不會經歷相變化且可以作為熱絕緣層來運作以保存蕈狀主動區內的熱。主動區越小，用於寫入相變化隨機存取記憶體單元所需的熱量就越少，因此所需的電流也越少。在一些實施例中，相變材料層130的材料為Ga-Sb、In-Sb、In-Se、Sb-Te、Ge-Te、及Ge-Sb的二元系統(binary system)；Ge-Sb-Te、In-Sb-Te、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、及Ga-Sb-Te的三元系統(ternary system)；或Ag-In-Sb-Te、Ge-Sn-Sb-Te、Ge-Sb-Se-Te、Te-Ge-Sb-S、Ge-Sb-Te-O、及Ge-Sb-Te-N的四元系統(quaternary system)。在一些實施例中，用於相變材料層130的材料為硫族化合物合金(chalcogenide alloy)，其包含來自元素週期表第VI族的一或多個元素，例如鍺銻碲(Ge2Sb2Te5, GST)，Ge-Sb-Te合金(例如，Ge2Sb2Te5)具有5至100奈米的厚度。相變材料層130可包括其他相變電阻材料(phase change resistive material)，例如包括氧化鎢(tungsten oxide)、氧化鎳(nickel oxide)、氧化銅(copper oxide)等的金屬氧化物。相變材料的結晶相及非晶相之間的相變化與相變材料之結構的長程有序(long range order)及短程有序(short range order)之間的相互作用有關。舉例來說，長程有序的崩潰(collapse)產生非晶相。結晶相中的長程有序促進電傳導，而非晶相阻礙電傳導且導致高電阻。為了根據不同需要以調整相變材料層130的性質，相變材料層130的材料可使用不同的量摻雜各種元素，以調整材料之鍵結結構中短程有序及長程有序的比例。上述摻雜元素可以是透過使用例如離子佈植來用於半導體摻雜的任何元素。
在相變材料層130之上形成選擇器層160，且金屬層110係形成在上述選擇器層160之上。在相變記憶體陣列中，舉例來說，具有數百個甚至更多的記憶體單元的交叉點陣列(cross-point array)，可能發生許多干擾記憶體單元的正常操作的問題。上述問題本質上可能是電性問題，例如漏電流、寄生電容等。上述問題本質上亦可能是熱的問題，例如記憶體單元之間的熱干擾。為了解決上述問題，使用開關裝置(switching device)以減少或避免來自運作中的記憶體單元或沿著電阻網絡傳遞而來的其他記憶體單元的漏電流。藉由使用開關裝置，其他記憶體單元的加熱器不會被漏電流意外地啟動，從而抹除記憶體單元中的紀錄狀態。使用類似二極體裝置或電晶體裝置 運作方式的開關裝置，使得只有預期的相變化隨機存取記憶體單元被選擇用於讀/寫，而其他相變化隨機存取記憶體單元則不會啟動，並且減少或防止源自所選擇的相變化隨機存取記憶體單元的漏電流。為了提供準確的讀/寫操作，期望具有高導通狀態傳導性及無限關閉狀態阻抗的選擇器層被形成在相變材料層130之上，以減少相變化隨機存取記憶體的電阻網絡中的功率損耗、漏電流以及串音干擾(cross-talk disturbance)，同時確保只有選定的相變化隨機存取記憶體單元正在進行讀/寫操作。以這種方式，可形成可靠的相變化隨機存取記憶體。考慮到開關裝置的尺寸，二極體類型(例如pn接面二極體、肖特基二極體(Schottky diode)、金屬絕緣體相變(metal-insulator transition,MIT)、以及雙向閾值開關(Ovonic Threshold Switch,OTS))裝置可具有較電晶體類型(例如，金屬氧化物半導體場效電晶體(MOSFET))裝置小的尺寸。選擇器層160可作為在選擇器層160形成有二極體接面的二極體類型裝置運作。在第1(b)圖中，選擇器層160形成在由上述材料所形成的相變材料層130之上且與之圖案化以具有相同的尺寸，大幅地減少了相變化隨機存取記憶體中用於選擇器裝置的空間，這被認為是記憶裝置縮小趨勢的限制因素。在一些實施例中，選擇器層160對相變化隨機存取記憶體提供非線性電流-電壓，並且這減少了漏電流。在一些實施例中，上述選擇器層160具有單膜層或多膜層結構。在一些實施例中，上述選擇器層160由包括SiOx、TiOx、AlOx、WOx、TixNyOz、HfOx、TaOx、NbOx、或相似材料、或上述之合適組合的材料所形成，其中x、y及z為非化學劑量比 (stoichiometric)數值。在一些實施例中，選擇器層160為固態電解質材料(solid-electrolyte material)，上述固態電解質材料包括一種或多種的Ge、Sb、S、Te或例如摻雜N、P、S、Si及/或Te的硫族化合物(例如摻雜N、P、S、Si及/或Te的AsGeSe，即AsGeSe(N,P,S,Si,Te)、以及摻雜N、P、S、Si及/或Te的AsGeSeSi，即AsGeSeSi(N,P,S,Si,Te))。選擇器層160的厚度範圍在約0.5奈米至約50奈米。在一些實施例中，可藉由化學氣相沉積(chemical vapor deposition,CVD)、脈衝雷射沉積(pulsed laser deposition,PLD)、濺鍍(sputtering)、原子層沉積(atomic layer deposition,ALD)或任何其他薄膜沉積方法形成選擇器層160。
第2(a)圖係根據本揭露另一實施例繪示出相變化隨機存取記憶體的俯視圖。上述相變化隨機存取記憶體具有基板100、形成在基板100之上的底電極120，其中上述底電極可以是一條位元線(bit line)、形成在底電極120之上的相變材料層130、以及形成在相變材料層130之上的金屬層110。在此實施例中，相變材料層130的尺寸小於底電極120及金屬層110之間的交疊區域，其中金屬層110作為頂電極運作。也就是說，在第2(a)圖之實施例中的相變材料層130的尺寸小於在第1(a)圖之實施例中的相變材料層130的尺寸。較小的相變材料層130提供了降低操作電流的益處，因此顯著地降低了具有超過一千個相變材料層130的記憶體的總體功率損耗，上述操作電流係需要用來提供至加熱器以加熱用於寫入的相變材料層130。
在一些實施例中，基板100包括單晶(single crystalline)半導體材料，例如但不限於Si、Ge、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb及InP。在某些實施例中，基板100由結晶Si所形成。在一些實施例中，金屬層110及底電極120由相同或相異的材料所形成，包括一或多層的導電材料，例如多晶矽、鋁(aluminum)、銅(copper)、鈦(titanium)、鉭(tantalum)、鎢(tungsten)、鈷(cobalt)、鉬(molybdenum)、碳(carbon)、氮化鉭(tantalum nitride)、矽化鎳(nickel silicide)、矽化鈷(cobalt silicide)、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金屬合金例如鋁銅合金、其他合適材料、及/或上述之組合。在一些實施例中，各個金屬層110及底電極120具有範圍在約20至約2000奈米(nm)的厚度。在一些實施例中，基板100為絕緣層上覆半導體(semiconductor-on-insulator)基板，分別使用氧氣佈植(SIMOX)、晶圓接合(wafer bonding)、及/或其他合適的方法製造，例如絕緣層上覆矽(silicon-on-insulator,SOI)基板、絕緣層上覆矽鍺(silicon germanium-on-insulator,SGOI)基板、或絕緣層上覆鍺(germanium-on-insulator,GOI)基板。在一些實施例中，基板100包括電晶體(例如金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor,MOSFET)、平面式電晶體、鰭式場效電晶體(FinFET)、及全繞式閘極(gate all around,GAA)電晶體)、金屬線(例如多晶矽導線(poly-lines))以及互連金屬線，且上述電晶體控制相變化隨機存取記憶體的操作。在一些實施例中，底電極120係為與基板100所包含的電晶體連接的金屬線。
第2(b)圖為根據第2(a)圖之實施例繪示出相變化隨機存取記憶體的剖面圖。上述相變化隨機存取記憶體具有包括貫通孔h的絕緣層150。在上述貫通孔h中，形成加熱器140。在一些實施例中，加熱器140由TiN、TaN、或TiAlN的薄膜材料所形成，其具有範圍在約5至約15奈米的厚度以對相變材料層130提供焦耳熱(Joule heating)。而且，加熱器140可在焠火(quenching)期間(在突然切斷施加至加熱器140的電流以”凍結”非晶相的期間)作為散熱器(heat sink)。加熱器140填充設置在絕緣層150中的貫通孔h，其防止了相變化隨機存取記憶體單元間的熱量轉移從而避免了可能使狀態保留失效或中斷讀/寫過程的熱干擾。上述相變材料層130係形成在貫通孔h中且可接觸上述加熱器140。在此方式中，在記憶體單元的寫入期間在相變材料層130中經歷相變化的主動區與具有蕈狀的第1(b)圖中的主動區不同。在相變材料層130之上形成選擇器層160，且上述擇器層160具有較位於貫通孔中的相變材料層130大的尺寸(約25奈米至約100奈米的寬度)，上述相變材料層130具有大約10奈米的寬度。在上述擇器層160之上形成金屬層110，且上述金屬層110作為用於相變化隨機存取記憶體單元的讀/寫操作的頂電極運作。
在一些實施例中，絕緣層150的由氧化矽(silicon oxide,SiO2)、氮化矽(silicon nitride,Si3N4)、氮氧化矽(silicon oxynitride,SiON)、SiOCN、SiCN、Al2O3、摻氟矽玻璃(fluorine-doped silicate glass,FSG)、低介電常數介電材料、或用於製造半導體裝置的各種其他合適介電材料所形成，但不限 於此。設置在圖案化底電極120之上的絕緣層150為電及熱絕緣體，且在一些實施例中，絕緣層150具有範圍在約5至約350奈米的厚度。
上述相變材料層130接收由加熱器140所產生的熱，並且靠近相變材料層130及加熱器140之間的界面的區域(稱為”主動區”)經歷了由結晶相(crystalline phase)至非晶相(amorphous phase)的相變化或反之亦然，這取決於當電流施加到加熱器140時產生的熱量和熱持續的時間。在第2(b)圖的實施例中，上述主動區為橢圓形(第2(b)圖)，而主動區以外的區域不會經歷相變化且可以作為熱絕緣層運作以保存橢圓形主動區內的熱。主動區越小，用於寫入相變化隨機存取記憶體單元所需的熱量就越少，因此所需的電流也越少。在一些實施例中，相變材料層130的材料為Ga-Sb、In-Sb、In-Se、Sb-Te、Ge-Te、及Ge-Sb的二元系統(binary system)；Ge-Sb-Te、In-Sb-Te、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、及Ga-Sb-Te的三元系統(ternary system)；或Ag-In-Sb-Te、Ge-Sn-Sb-Te、Ge-Sb-Se-Te、Te-Ge-Sb-S、Ge-Sb-Te-O、及Ge-Sb-Te-N的四元系統(quaternary system)。在一些實施例中，用於相變材料層130的材料為硫族化合物合金(chalcogenide alloy)，其包含來自元素週期表第VI族的一或多個元素，例如鍺銻碲(Ge2Sb2Te5,GST)，Ge-Sb-Te合金(例如，Ge2Sb2Te5)具有5至100奈米的厚度。相變材料層130可包括其他相變電阻材料(phase change resistive material)，例如包括氧化鎢(tungsten oxide)、氧化鎳(nickel oxide)、氧化銅(copper oxide)等的金屬氧化物。
在相變材料層130之上形成選擇器層160，且金屬層110係形成在上述選擇器層160之上。在第2(b)圖中，選擇器層160形成在由上述材料所形成的相變材料層130之上以具有較上述相變材料層130大的尺寸，大幅地增強了相變材料層130的可控性與可選性。在一些實施例中，選擇器層160對相變化隨機存取記憶體提供非線性電流-電壓，並且這減少了漏電流。選擇器層160具有上述結構。在一些實施例中，選擇器層160由先前於第1(b)圖的上述描述中提及的材料所形成。選擇器層160的厚度範圍在約0.5奈米至約50奈米。在一些實施例中，可藉由化學氣相沉積(chemical vapor deposition,CVD)、脈衝雷射沉積(pulsed laser deposition,PLD)、濺鍍(sputtering)、原子層沉積(atomic layer deposition,ALD)或任何其他薄膜沉積方法形成選擇器層160。
第3(a)圖係根據本揭露另一實施例繪示出相變化隨機存取記憶體的俯視圖。上述相變化隨機存取記憶體具有基板100、形成在基板100之上的底電極120，其中上述底電極可以是一條位元線(bit line)、形成在底電極120之上的相變材料層130、以及形成在相變材料層130之上的金屬層110。在此實施例中，相變材料層130的尺寸小於底電極120及金屬層110之間的交疊區域，其中金屬層110作為頂電極運作。也就是說，在第3(a)圖之實施例中的相變材料層130的尺寸小於在第1(a)圖之實施例中的相變材料層130的尺寸。較小的相變材料層130提供了降低操作電流的益處，因此顯著地降低了具有超過一千個相變材料層130的記憶體的總體功率損耗，上述操作電流係 需要用來提供至加熱器以加熱用於寫入的相變材料層130。
在一些實施例中，基板100包括單晶(single crystalline)半導體材料，例如但不限於Si、Ge、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb及InP。在某些實施例中，基板100由結晶Si所形成。在一些實施例中，金屬層110及底電極120由相同或相異的材料所形成，包括一或多層的導電材料，例如多晶矽、鋁(aluminum)、銅(copper)、鈦(titanium)、鉭(tantalum)、鎢(tungsten)、鈷(cobalt)、鉬(molybdenum)、碳(carbon)、氮化鉭(tantalum nitride)、矽化鎳(nickel silicide)、矽化鈷(cobalt silicide)、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金屬合金例如鋁銅合金、其他合適材料、及/或上述之組合。在一些實施例中，各個金屬層110及底電極120具有範圍在約20至約2000奈米(nm)的厚度。在一些實施例中，基板100為絕緣層上覆半導體(semiconductor-on-insulator)基板，分別使用氧氣佈植(SIMOX)、晶圓接合(wafer bonding)、及/或其他合適的方法製造，例如絕緣層上覆矽(silicon-on-insulator,SOI)基板、絕緣層上覆矽鍺(silicon germanium-on-insulator,SGOI)基板、或絕緣層上覆鍺(germanium-on-insulator,GOI)基板。在一些實施例中，基板100包括電晶體(例如金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor,MOSFET)、平面式電晶體、鰭式場效電晶體(FinFET)、及全繞式閘極(gate all around,GAA)電晶體)、金屬線(例如多晶矽導線(poly-lines))以及互連金屬線，且上述電晶體控制相變化隨機存取記憶體的 操作。在一些實施例中，底電極120係為與基板100所包含的電晶體連接的金屬線。
雖然俯視圖與第2(a)圖中顯示的相同，但其裝置結構與第2(b)圖不同。上述相變化隨機存取記憶體具有包括貫通孔h的絕緣層150。在上述貫通孔h中，形成加熱器140。在一些實施例中，加熱器140由TiN、TaN、或TiAlN的薄膜材料所形成，其具有範圍在約5至約15奈米的厚度以對相變材料層130提供焦耳熱(Joule heating)。而且，加熱器140可在焠火(quenching)期間(在突然切斷施加至加熱器140的電流以”凍結”非晶相的期間)作為散熱器(heat sink)。加熱器140填充設置在絕緣層150中的貫通孔h，其防止了相變化隨機存取記憶體單元間的熱量轉移從而避免了可能使狀態保留失效或中斷讀/寫過程的熱干擾。
而且，如第3(b)圖中之剖面圖所示，選擇器層160係形成在貫通孔h中，這大幅地降低了選擇器裝置在相變化隨機存取記憶體單元中所占用的空間。在上述擇器層160之上形成金屬層110，且上述金屬層110作為用於相變化隨機存取記憶體單元的讀/寫操作的頂電極運作。
在一些實施例中，絕緣層150由氧化矽(silicon oxide,SiO2)、氮化矽(silicon nitride,Si3N4)、氮氧化矽(silicon oxynitride,SiON)、SiOCN、SiCN、Al2O3、摻氟矽玻璃(fluorine-doped silicate glass,FSG)、低介電常數介電材料、或用於製造半導體裝置的各種其他合適介電材料所形成，但不限於此。設置在圖案化底電極120之上的絕緣層150為電及熱絕緣 體，且在一些實施例中，絕緣層150具有範圍在約5至約350奈米的厚度。
上述相變材料層130接收由加熱器140所產生的熱，並且靠近相變材料層130及加熱器140之間的界面的區域(稱為”主動區”)經歷了由結晶相(crystalline phase)至非晶相(amorphous phase)的相變化或反之亦然，這取決於當電流施加到加熱器140時產生的熱量和熱持續的時間。在第1(b)圖的實施例中，主動區為蕈狀(第1(b)圖)，而主動區以外的區域不會經歷相變化且可以作為熱絕緣層運作以保存蕈狀主動區內的熱。主動區越小，用於寫入相變化隨機存取記憶體單元所需的熱量就越少，因此所需的電流也越少。在一些實施例中，相變材料層130的材料為Ga-Sb、In-Sb、In-Se、Sb-Te、Ge-Te、及Ge-Sb的二元系統(binary system)；Ge-Sb-Te、In-Sb-Te、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、及Ga-Sb-Te的三元系統(ternary system)；或Ag-In-Sb-Te、Ge-Sn-Sb-Te、Ge-Sb-Se-Te、Te-Ge-Sb-S、Ge-Sb-Te-O、及Ge-Sb-Te-N的四元系統(quaternary system)。在一些實施例中，用於相變材料層130的材料為硫族化合物合金(chalcogenide alloy)，其包含來自元素週期表第VI族的一或多個元素，例如鍺銻碲(Ge2Sb2Te5,GST)，Ge-Sb-Te合金(例如，Ge2Sb2Te5)具有5至100奈米的厚度。相變材料層130可包括其他相變電阻材料(phase change resistive material)，例如包括氧化鎢(tungsten oxide)、氧化鎳(nickel oxide)、氧化銅(copper oxide)等的金屬氧化物。
在相變材料層130之上形成選擇器層160，且金屬 層110係形成在上述選擇器層160之上。在第3(b)圖中，選擇器層160形成在由上述材料所形成的相變材料層130之上且與之圖案化以具有相同的尺寸，大幅地減少了相變化隨機存取記憶體中用於選擇器裝置的空間，這被認為是記憶裝置縮小趨勢的限制因素。在一些實施例中，選擇器層160對相變化隨機存取記憶體提供非線性電流-電壓，並且這減少了漏電流。選擇器層160具有上述結構。在一些實施例中，選擇器層160由先前於第1(b)圖的上述描述中提及的材料所形成。選擇器層160的厚度範圍在約0.5奈米至約50奈米。在一些實施例中，可藉由化學氣相沉積(chemical vapor deposition,CVD)、脈衝雷射沉積(pulsed laser deposition,PLD)、濺鍍(sputtering)、原子層沉積(atomic layer deposition,ALD)或任何其他薄膜沉積方法形成選擇器層160。
第4(a)圖係根據本揭露另一實施例繪示出相變化隨機存取記憶體的俯視圖。上述相變化隨機存取記憶體具有基板100、形成在基板100之上的底電極120，其中上述底電極可以是一條位元線(bit line)、形成在底電極120之上的相變材料層130、以及形成在相變材料層130之上的金屬層110。在此實施例中，相變材料層130的尺寸小於底電極120及金屬層110之間的交疊區域，其中金屬層110作為頂電極運作。也就是說，在第4(a)圖之實施例中的相變材料層130的尺寸小於在第1(a)圖之實施例中的相變材料層130的尺寸。較小的相變材料層130提供了降低操作電流的益處，因此顯著地降低了具有超過一千個相變材料層130的記憶體的總體功率損耗，上述操作電流係 需要用來提供至加熱器以加熱用於寫入的相變材料層130。
在一些實施例中，基板100包括單晶(single crystalline)半導體材料，例如但不限於Si、Ge、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb及InP。在某些實施例中，基板100由結晶Si所形成。在一些實施例中，金屬層110及底電極120由相同或相異的材料所形成，包括一或多層的導電材料，例如多晶矽、鋁(aluminum)、銅(copper)、鈦(titanium)、鉭(tantalum)、鎢(tungsten)、鈷(cobalt)、鉬(molybdenum)、碳(carbon)、氮化鉭(tantalum nitride)、矽化鎳(nickel silicide)、矽化鈷(cobalt silicide)、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金屬合金例如鋁銅合金、其他合適材料、及/或上述之組合。在一些實施例中，各個金屬層110及底電極120具有範圍在約20至約2000奈米(nm)的厚度。在一些實施例中，基板100為絕緣層上覆半導體(semiconductor-on-insulator)基板，分別使用氧氣佈植(SIMOX)、晶圓接合(wafer bonding)、及/或其他合適的方法製造，例如絕緣層上覆矽(silicon-on-insulator,SOI)基板、絕緣層上覆矽鍺(silicon germanium-on-insulator,SGOI)基板、或絕緣層上覆鍺(germanium-on-insulator,GOI)基板。在一些實施例中，基板100包括電晶體(例如金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor,MOSFET)、平面式電晶體、鰭式場效電晶體(FinFET)、及全繞式閘極(gate all around,GAA)電晶體)、金屬線(例如多晶矽導線(poly-lines))以及互連金屬線，且上述電晶體控制相變化隨機存取記憶體的 操作。在一些實施例中，底電極120係為與基板100所包含的電晶體連接的金屬線。
雖然俯視圖與第2(a)及3(a)圖中顯示的相同，但其裝置結構與第2(b)及3(b)圖不同。上述相變化隨機存取記憶體具有包括貫通孔h的絕緣層150。在上述貫通孔h中，形成加熱器140。在一些實施例中，加熱器140由TiN、TaN、或TiAlN的薄膜材料所形成，其具有範圍在約5至約15奈米的厚度以對相變材料層130提供焦耳熱(Joule heating)。而且，加熱器140可在焠火(quenching)期間(在突然切斷施加至加熱器140的電流以”凍結”非晶相的期間)作為散熱器(heat sink)。加熱器140填充設置在絕緣層150中的貫通孔h，其防止了相變化隨機存取記憶體單元間的熱量轉移從而避免了可能使狀態保留失效或中斷讀/寫過程的熱干擾。
如第4(b)圖中之剖面圖所示，中間層170進一步形成在貫通孔h中並且形成在選擇器層160及相變材料層130之間。上述中間層170可以由碳、鈦、氮化鈦、鎢、及鈦-鎢所形成，其厚度為約1至50奈米，並用於防止材料擴散至相變材料層130中且汙染相變材料層130。在一些實施例中，可藉由化學氣相沉積(chemical vapor deposition,CVD)、脈衝雷射沉積(pulsed laser deposition,PLD)、濺鍍(sputtering)、原子層沉積(atomic layer deposition,ALD)或任何其他薄膜沉積方法形成中間層170。在一些實施例中，中間層170減少來自金屬層110的物質結合至相變材料層130中。
在一些實施例中，絕緣層150由氧化矽(silicon oxide,SiO2)、氮化矽(silicon nitride,Si3N4)、氮氧化矽(silicon oxynitride,SiON)、SiOCN、SiCN、Al2O3、摻氟矽玻璃(fluorine-doped silicate glass,FSG)、低介電常數介電材料、或用於製造半導體裝置的各種其他合適介電材料所形成，但不限於此。設置在圖案化底電極120之上的絕緣層150為電及熱絕緣體，且在一些實施例中，絕緣層150具有範圍在約5至約350奈米的厚度。
上述相變材料層130接收由加熱器140所產生的熱，並且靠近相變材料層130及加熱器140之間的界面的區域(稱為”主動區”)經歷了由結晶相(crystalline phase)至非晶相(amorphous phase)的相變化或反之亦然，這取決於當電流施加到加熱器140時產生的熱量和熱持續的時間。在第1(b)圖的實施例中，上述主動區為蕈狀(mushroom-shape)(第1(b)圖)，而主動區以外的區域不會經歷相變化且可以作為熱絕緣層運作以保存蕈狀主動區內的熱。主動區越小，用於寫入相變化隨機存取記憶體單元所需的熱量就越少，因此所需的電流也越少。在一些實施例中，相變材料層130的材料為Ga-Sb、In-Sb、In-Se、Sb-Te、Ge-Te、及Ge-Sb的二元系統(binary system)；Ge-Sb-Te、In-Sb-Te、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、及Ga-Sb-Te的三元系統(ternary system)；或Ag-In-Sb-Te、Ge-Sn-Sb-Te、Ge-Sb-Se-Te、Te-Ge-Sb-S、Ge-Sb-Te-O、及Ge-Sb-Te-N的四元系統(quaternary system)。在一些實施例中，用於相變材料層130的材料為硫族化合物合金(chalcogenide alloy)，其包含來自元素週期表第VI族的一或多個元素，例如鍺銻碲(Ge2Sb2Te5, GST)，Ge-Sb-Te合金(例如，Ge2Sb2Te5)具有5至100奈米的厚度。相變材料層130可包括其他相變電阻材料(phase change resistive material)，例如包括氧化鎢(tungsten oxide)、氧化鎳(nickel oxide)、氧化銅(copper oxide)等的金屬氧化物。
在相變材料層130之上形成選擇器層160，且金屬層110係形成在上述選擇器層160之上。在第4(b)圖中，選擇器層160形成在由上述材料所形成的相變材料層130之上且與之圖案化以具有相同的尺寸(寬度)，大幅地減少了相變化隨機存取記憶體中用於選擇器裝置的空間，這被認為是記憶裝置縮小趨勢的限制因素。在一些實施例中，選擇器層160對相變化隨機存取記憶體提供非線性電流-電壓，並且這減少了漏電流。選擇器層160具有上述結構。在一些實施例中，選擇器層160由先前於第1(b)圖的上述描述中提及的材料所形成。選擇器層160的厚度範圍在約0.5奈米至約50奈米。在一些實施例中，可藉由化學氣相沉積(chemical vapor deposition,CVD)、脈衝雷射沉積(pulsed laser deposition,PLD)、濺鍍(sputtering)、原子層沉積(atomic layer deposition,ALD)或任何其他薄膜沉積方法形成選擇器層160。
在一些實施例中，堆疊式相變化隨機存取記憶體結構大幅地增加了記憶體單元的密度及容積(capacity)。第5、6(a)至6(b)、7(a)至7(b)、及8(a)至8(b)圖繪示出具有推疊式3D結構的各種實施例。
第5圖繪示出具有底電極120及頂電極120’的相變化隨機存取記憶體之堆疊結構的剖面圖。在底電極120及頂電 極120’之間設置絕緣層150、150’及150”。在一些實施例中，絕緣層150、150’及150”由以上關於第1(b)、2(b)、3(b)、及4(b)圖所述的相同材料形成。設置在圖案化底電極120之上的絕緣層150、150’及150”為電及熱絕緣體，且在一些實施例中，各個絕緣層具有範圍在約5至約350奈米的厚度。而且，在一些實施例中，藉由單一操作將絕緣層150’及150”形成為一膜層。絕緣層150、150’及150”與底電極120及頂電極120’一起密封第一加熱器140及第二加熱器140’、第一相變材料層130及第二相變材料層130’、第一選擇器層160及第二選擇器層160’、以及金屬層110。第一加熱器140及第二加熱器140’分別形成在第一貫通孔h及第二貫通孔h’中，而其他組件佔據在絕緣層150’中所提供的更大空間。各個貫通孔h及h’形成在第一或第二相變材料層130或130’及頂或底電極120或120’之間。
第5圖所示的實施例具有對稱結構，其裝置組件相對於金屬層110排列。各個第一及第二相變材料層130及130’可獨立操作，且在此裝置結構中，僅需要三個電極替代四個電極來操作兩個相變材料層130及130’，例如上述底電極120、頂電極120’及金屬層110。以這種方式，刪除了一個電極且減少了裝置厚度，並且由於簡化了裝置結構及製程而降低了製造成本及簡化了製造步驟。而且，由於整個裝置被絕緣層150、150’及150”所密封，有利地減少前述熱干擾及電干擾，例如漏電流。而且，因為熱絕緣性較高，在一些實施例中用於寫入記憶體單元的電流減小，因為可藉由較低的電流達到此高度絕緣系統內的相變化的溫度。取決於加熱器140及140’的加熱器材料 的選擇，整個堆疊裝置的效率在一些實施例中可被大幅地提升。
在第5圖中的實施例沿著垂直方向堆疊兩個第1(b)圖之實施例的裝置以形成堆疊裝置；然而，如本領域中通常知識者將會理解的那樣，本揭露包含其他的可能性。舉例來說，在一些實施例中，裝置的下半部由第1(a)圖中的實施例的結構所形成，且裝置的上半部由例如第2(b)圖中的實施例的結構所形成，形成相變化隨機存取記憶體的非對稱3D結構。
第6(a)圖所示的實施例具有對稱結構，其裝置組件相對於金屬層110排列。在一些實施例中，堆疊裝置包括形成在與加熱器140及140’接觸的貫通孔h及h’中的金屬層110的相反側的相變化材料層130及130’。在此方式中，在記憶體單元的寫入期間所經歷相變化的主動區與具有蕈狀的第5圖中的主動區不同。在一些實施例中，較小的相變材料層130及130’顯著地降低了操作電流且減少了具有超過一千個相變材料層的記憶體的總體功率損耗。分別在第一相變材料層130及第二相變材料層130’之上形成第一選擇器層160及第二選擇器層160’。上述第一選擇器層160及第二選擇器層160’分別大於第一及第二相變材料層130及130’。在一些實施例中，第二選擇器層160’由與第一選擇器層160相同的材料形成。在一些實施例中，第二選擇器層160’由用於製造第一選擇器層160的上述材料群組中的材料所形成，其與第一選擇器160不同。在一些實施例中，選擇器層160’與選擇器層160具有相同的層狀結構。在一些實施例中，選擇器層160’與選擇器層160具有相異的層 狀結構，舉例來說，但不限於，選擇器層160’具有單膜層結構而選擇器層160具有多膜層結構。
第6(b)圖繪示出第6(a)圖之相變化隨機存取記憶體的替代實施例的剖面圖。第6(b)圖繪示出相對於金屬層110的非對稱結構，而第6(a)圖繪示出對稱結構。在第6(b)圖中，第二相變材料層130’形成在第二加熱器140’之上，與第二選擇器層160’間隔開。在此實施例中，第二相變材料層130’接收產生自第二加熱器140’之頂表面的熱。如果熱傳遞傾向於向上的方向，則第二相變材料層130’位於第二加熱器140’上方之配置可提升裝置的整體效率。在這種方式中，取決於記憶裝置內的熱傳遞方向，可訂製相變材料層相對於加熱器的配置而以最佳的效率滿足不同的需求。
第7(a)圖繪示出具有相對於金屬層110的非對稱結構的實施例。在金屬層110下方，第一選擇器層160整體形成在貫通孔h中，並形成在第一相變材料層130之上。上述金屬層110形成在選擇器160之上。在金屬層110上方，第二選擇器層160’形成在金屬層110之上，且第二選擇器層160’具有大於第一選擇器層160的尺寸(寬度)。第二相變材料層130’形成在第二選擇器層160’之上且位於第二貫通孔h’中。第二加熱器140’形成在第二相變材料層130’之上且位於第二貫通孔h’中。第7(a)圖的實施例不同於第6(b)圖的實施例，因為在第7(a)圖中的裝置內的兩個選擇器層160及160’具有不同的尺寸(寬度)。而且，在一些實施例中，選擇器層160及160’由不同的材料形成。
第7(b)圖繪示出第7(a)圖之相變化隨機存取記憶體 的替代實施例的剖面圖。在第7(b)圖中，第二相變材料層130’形成在第二加熱器140’之上，與第二選擇器層160’間隔開。在此實施例中，第二相變材料層130’接收產生自第二加熱器140’之頂表面的熱。如果熱傳遞傾向於向上的方向，則第二相變材料層130’位於第二加熱器140’上方之配置可提升裝置的整體效率。以這種方式，取決於記憶裝置內的熱傳遞方向，可訂製相變材料層相對於加熱器的配置而以最佳的效率滿足不同的需求。
第8(a)、8(b)、8(c)及8(d)圖繪示出具有額外組件的實施例，即中間層170。第8(a)及8(d)圖繪示出中間層170形成在貫通孔h中，位於相變材料層130及選擇器層160之間。在一些實施例中，上述中間層170由碳或鎢所形成且用於防止材料擴散至相變材料層130中且汙染相變材料層130。第8(a)圖繪示出第二相變材料層130’形成在第二加熱器140’及第二選擇器160’之間。第8(d)圖繪示出第二相變材料層130’形成在第二加熱器140’之上且位於第二加熱器140’及頂電極120’之間。取決於熱傳遞方向，第8(a)及8(d)圖的任一個實施例皆可提升相變化隨機存取記憶體裝置的總體效率。
第8(b)及8(c)圖繪示出具有第二中間層170’形成在的第二貫通孔h’中的另一實施例。在一些實施例中，第8(b)圖繪示出第二中間層170’形成在第二相變材料層130’及頂電極120’之間以防止來自頂電極120’的材料擴散至第二相變材料層130’中，從而汙染及改變第二相變材料層130’的性質。在一些實施例中，第8(c)圖繪示出第二中間層170’形成在第二相變材 料層130’及第二選擇器層160’之間以防止來自第二選擇器層160’的材料擴散至第二相變材料層130’中，從而汙染及改變第二相變材料層130’的性質。在一些實施例中，可藉由化學氣相沉積(chemical vapor deposition,CVD)、脈衝雷射沉積(pulsed laser deposition,PLD)、濺鍍(sputtering)、原子層沉積(atomic layer deposition,ALD)或任何其他薄膜沉積方法形成中間層170及170’。
第9(a)-9(f)、10(a)-10(i)、11(a)-11(h)、及12(a)-12(g)圖係根據前述實施例繪示出用於製作相變化隨機存取記憶體的各種製造步驟。應理解在第9(a)-9(f)、10(a)-10(i)、11(a)-11(h)、及12(a)-12(g)所示的製程之前、期間、及之後可進行額外的步驟，且對於方法的額外實施例，可替換或刪除一些所描述的步驟。操作/製程的順序可以互換。
第9(a)圖繪示出在基板100之上形成底電極120的操作。在一些實施例中，基板100是可用於電子記憶裝置的任意基板，包括單晶(single crystalline)半導體材料，例如但不限於Si、Ge、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb及InP。在某些實施例中，基板100由結晶Si所形成。在一些實施例中，藉由蒸鍍(evaporation)或任何蒸氣沉積方法例如化學氣相沉積(chemical vapor deposition,CVD)、脈衝雷射沉積(pulsed laser deposition,PLD)、濺鍍(sputtering)、原子層沉積(atomic layer deposition,ALD)或任何其他薄膜沉積方法形成底電極120。可透過圖案化使用例如紫外線(UV)光微影技術的遮罩及蝕刻製程形成的膜層來形成底 電極120。為了提升相變化隨機存取記憶體裝置或單元之間的絕緣性，在於基板100上形成底電極120之前先於基板100之上形成例如氧化矽的絕緣層(藉由氧化法或任何薄膜沉積方法)(未繪示)。
第9(b)圖繪示出在底電極120之上形成絕緣層150的操作。絕緣層150為擇自由氧化矽(silicon oxide,SiO2)、氮化矽(silicon nitride,Si3N4)、氮氧化矽(silicon oxynitride,SiON)、SiOCN、SiCN、Al2O3、摻氟矽玻璃(fluorine-doped silicate glass,FSG)、低介電常數介電材料、或用於製造半導體裝置的各種其他合適介電材料所組成的群組的材料。在一些實施例中，舉例來說，藉由化學氣相沉積(chemical vapor deposition,CVD)(例如低壓化學氣相沉積(low pressure chemical vapor deposition,LPCVD)、電漿化學氣相沉積(plasma-CVD)或流動式化學氣相沉積(flowable CVD))、脈衝雷射沉積(pulsed laser deposition,PLD)、濺鍍(sputtering)、原子層沉積(atomic layer deposition,ALD)或任何其他薄膜沉積方法來形成絕緣層150。
第9(c)圖繪示出在絕緣層150之上形成圖案化光阻層200的操作。第9(d)圖繪示出使用等向性蝕刻、濕蝕刻及/或乾蝕刻來蝕刻絕緣層150的操作。上述蝕刻在絕緣層150中形成了具有約10奈米的寬度的貫通孔h，曝露出底電極120。
第9(e)圖繪示出在貫通孔h中形成加熱器140的操作。藉由在上述絕緣層150之上沉積金屬合金層來形成加熱器140，在一些實施例中，接著藉由化學機械拋光(chemical mechanical polishing,CMP)使加熱器140的頂表面與絕緣層150的頂表面共平面。更進一步蝕刻形成在第9(e)圖中的加熱器140以減少其位於貫通孔h中的厚度，即形成第9(f)及9(g)圖中的實施例。
在一些實施例中，第9(e)圖中的實施例繼續在第10(a)圖中處理以形成第10(i)圖中所示的堆疊相變化隨機存取記憶體裝置。第10(a)圖繪示出第9(e)圖中的實施例。第10(b)圖繪示出藉由一或多道薄膜沉積及圖案化方法在加熱器140之上形成圖案化相變材料層130的操作。第10(c)圖繪示出藉由一或多道薄膜沉積及圖案化方法形成圖案化選擇器層160的操作。第10(d)圖繪示出藉由薄膜沉積及圖案化方法在選擇器層160之上形成金屬層110的操作。或者，在其他實施例中，上述三層130、160及110係藉由形成此三層且接著在單一步驟中圖案化此三層而一起形成。第10(e)圖繪示出形成以及圖案化位於金屬層110之上的第二選擇器層160’及第二相變材料層130’的操作。在一些實施例中，藉由多於一道的蝕刻製程圖案化上述膜層130、160、110、160’及130’。第10(f)圖繪示出形成絕緣層150’的操作。第10(g)圖繪示出藉由形成光阻層且蝕刻上述絕緣層150”以形成第二貫通孔h’的操作。在一些實施例中，絕緣層150’及150”在一次操作中形成為一層，而不是在兩個獨立的操作中形成的兩層。接著藉由蝕刻上述一個絕緣層以形成貫通孔h’。在一些實施例中，絕緣層150、150’及150”由與上述相同的材料所形成。第10(h)圖繪示出形成第二加熱器140’的操作。第10(i)圖繪示出形成頂電極120’的操作。以這種方式，在 第10(i)圖形成的裝置中，絕緣層150、150’及150”與頂電極120’及底電極120一起密封在此裝置中的其他組件，從而提供優異的電及熱絕緣性且減少熱及串音干擾。
在一些實施例中，第9(f)圖中的實施例繼續在第11(a)圖中處理以形成第11(h)圖中的實施例，且在另一些實施例中，第9(g)圖中的實施例繼續在第12(a)圖中處理以形成第12(g)圖中的實施例。第11(a)圖繪示出第9(f)圖中的實施例。第11(b)圖繪示出藉由一或多道薄膜沉積方法在加熱器140之上及貫通孔h中形成相變材料層130的操作。第11(c)圖繪示出藉由一或多道薄膜沉積及圖案化方法形成圖案化選擇器層160及金屬層110的操作。第11(d)圖繪示出藉由一或多道薄膜沉積及圖案化方法形成第二選擇器層160’的操作。或者，在其他實施例中，上述三層160、110及160’係藉由薄膜沉積方法形成且接著使用圖案化方法而一起圖案化。第11(e)圖繪示出形成絕緣層150’的操作。第11(f)圖繪示出形成第二貫通孔h’的操作。在一些實施例中，藉由光微影及蝕刻操作形成上述第二貫通孔h’。在一些實施例中，絕緣層150、150’及150”由與上述相同的材料所形成。而且，在一些實施例中，絕緣層150’及150”在一操作中作為一膜層形成。第11(g)圖繪示出在第二貫通孔h’中形成第二加熱器140’的操作。第11(h)圖繪示出形成頂電極120’的操作。以這種方式，在第11(h)圖形成的裝置中，絕緣層150、150’及150”與頂電極120’及底電極120一起密封在此裝置中的其他組件，從而提供優異的電及熱絕緣性且減少熱及串音干擾。
第12(a)圖繪示出第9(g)圖中的實施例。第12(b)圖 繪示出藉由一或多道薄膜沉積及圖案化方法在加熱器140之上及貫通孔h中形成相變材料層130及第一選擇器層160的操作。第12(c)圖繪示出藉由一或多道薄膜沉積及圖案化方法形成圖案化金屬層110及圖案化選擇器層160’及金屬層110的操作。或者，在其他實施例中，形成上述層110及160’且接著使用圖案化方法一起圖案化。第12(d)圖繪示出形成絕緣層150’的操作。第12(e)圖繪示出在一些實施例中使用光微影及蝕刻操作以在絕緣層150”中形成第二貫通孔h’的操作。在一些實施例中，絕緣層150’及150”在單一操作中作為一膜層形成。第12(f)圖繪示出在第二貫通孔h’中形成第二加熱器140’的操作。第12(g)圖繪示出形成頂電極120’的操作。在一些實施例中，絕緣層150、150’及150”由與上述相同的材料所形成。以這種方式，在第12(g)圖形成的裝置中，絕緣層150、150’及150”與頂電極120’及底電極120一起密封在此裝置中的其他組件，從而提供優異的電及熱絕緣性且減少熱及串音干擾。
第13圖係繪示出形成本揭露一實施例的方法的流程圖。上述方法包括操作S131：在基板上形成底電極、S132：在底電極上形成絕緣層、S133：在絕緣層中形成貫通孔、S134：在貫通孔中形成加熱器、S135：在加熱器之上形成相變材料層、S136：在相變材料層之上形成選擇器層、及S137：在選擇器層上形成金屬層。特別來說，操作S135可包括在絕緣層之上及在加熱器之上形成相變材料層，或在絕緣層的貫通孔中且在加熱器之上形成相變材料層。而且，操作S136可包括在絕緣層之上及在加熱器之上形成選擇器層或在絕緣層的貫通孔中且 在加熱器之上形成選擇器層。各個操作的製程條件包括於此處揭露的實施例的細節。
根據本揭露一實施例包括記憶裝置，上述記憶裝置具有基板、設置在基板之上的底電極、及設置在底電極之上的絕緣層。上述絕緣層具有定義在絕緣層中的貫通孔。加熱器設置在上述貫通孔中。相變材料層設置在上述加熱器之上。選擇器層設置在上述相變材料層之上，且金屬層設置在上述選擇器層之上。在一些實施例中，上述金屬層較上述相變材料層寬。在一些實施例中，上述相變材料層係設置在上述貫通孔中。在一些實施例中，上述選擇器層係設置在上述貫通孔中。在一些實施例中，位於上述相變材料層及上述選擇器層之間的中間層被包括在上述記憶裝置中。在一些實施例中，上述中間層由碳及鎢至少其中一者所形成。在一些實施例中，上述金屬層作為上電極運作。
根據本揭露另一實施例包括記憶裝置，上述記憶裝置具有基板、設置在基板之上的底電極、及設置在底電極之上的第一加熱器。第一相變材料層設置在上述第一加熱器之上。第一選擇器層設置在上述第一相變材料層之上。金屬層設置在上述第一選擇器層之上。第二選擇器層設置在上述金屬層之上。第二加熱器及第二相變材料層設置在上述第二選擇器之上。上電極設置在上述第二加熱器及上述第二相變材料層之上，且絕緣層位於上述底電極及上述上電極之間，其與底電極及上電極一起封閉第一及第二加熱器、第一及第二選擇器層、第一及第二相變材料層、及金屬層。在一些實施例中，上述金 屬層較上述第一相變材料層寬。在一些實施例中，上述第二加熱器係設置在上述第二相變材料層之上。在一些實施立中，上述第二相變材料層係設置在上述第二相變材料層之上。在一些實施例中，上述第二選擇器層較上述第一選擇器層寬。在一些實施例中，在上述第一相變材料層及上述第一選擇器層之間設置中間層。在一些實施例中，上述中間層由碳及鎢至少其中一者所形成。
根據本揭露另一實施例為製造記憶裝置的方法。上述方法包括在基板之上形成底電極、在上述底電極之上形成絕緣層、且在上述絕緣層中形成一貫通孔。在上述貫通孔中形成加熱器。在上述加熱器之上形成相變材料層。在上述相變材料層之上形成選擇器層，且在上述選擇器層之上形成金屬層。在一些實施例中，上述金屬層被形成為較上述相變材料層寬。在一些實施例中，上述相變材料層係形成在上述貫通孔中。在一些實施例中，上述選擇器層係形成在上述貫通孔中。在一些實施中，上述方法包括在上述金屬層之上形成第二選擇器層、在上述第二選擇器層之上形成第二加熱器及第二相變材料層、在上述第二加熱器及上述第二相變材料層之上形成上電極，其中上述絕緣層位於上述底電極及上述上電極之間，其與底電極及上電極一起封閉加熱器、選擇器層、相變材料層、及金屬層。在一些實施例中，上述選擇器層被形成為具有不同寬度。
以上概略說明了本揭露數個實施例的特徵，使所屬技術領域內具有通常知識者對於本揭露可更為容易理解。任 何所屬技術領域內具有通常知識者應瞭解到本說明書可輕易作為其他結構或製程的變更或設計基礎，以進行相同於本揭露實施例的目的及/或獲得相同的優點。任何所屬技術領域內具有通常知識者亦可理解與上述等同的結構或製程並未脫離本揭露之精神及保護範圍內，且可在不脫離本揭露之精神及範圍內，當可作更動、替代與潤飾。
100‧‧‧基板
110‧‧‧金屬層
120‧‧‧底電極
120’‧‧‧頂電極
130、130’‧‧‧相變材料層
140、140’‧‧‧加熱器
150、150’、150”‧‧‧絕緣層
160、160’‧‧‧選擇器層
170‧‧‧中間層
h、h’‧‧‧貫通孔

Claims (13)

  1. 一種記憶裝置，包括：一基板；一底電極，設置在該基板之上；一絕緣層，設置在該底電極之上，該絕緣層具有定義在該絕緣層中的一貫通孔(h)；一加熱器，設置在該貫通孔(h)中；一相變材料層，設置在該加熱器之上；一選擇器材料，設置在該相變材料層之上並直接接觸該相變材料層；以及一金屬層，設置在該選擇器材料之上。
  2. 如申請專利範圍第1項所述之記憶裝置，其中該金屬層較該相變材料層寬。
  3. 如申請專利範圍第1項所述之記憶裝置，其中該相變材料層係設置在該貫通孔(h)中。
  4. 如申請專利範圍第1項所述之記憶裝置，其中該選擇器材料係設置在該貫通孔(h)中。
  5. 如申請專利範圍第1-4項中任一項所述之記憶裝置，其中該金屬層作為上電極。
  6. 一種記憶裝置，包括：一基板；一底電極，設置在該基板之上；一第一加熱器，設置在該底電極之上；一第一相變材料層，設置在該第一加熱器之上； 一第一選擇器材料，設置在該第一相變材料層之上並直接接觸該第一相變材料層；一金屬層，設置在該第一選擇器材料之上；一第二選擇器材料，設置在該金屬層之上；一第二加熱器及一第二相變材料層，設置在該第二選擇器材料之上；一上電極，設置在該第二加熱器及該第二相變材料層之上；以及一絕緣層，位於該底電極及該上電極之間，其與該底電極及該上電極一起密封該第一及第二加熱器、該第一及第二選擇器材料、該第一及第二相變材料層、及該金屬層。
  7. 如申請專利範圍第6項所述之記憶裝置，其中該金屬層較該第一相變材料層寬。
  8. 如申請專利範圍第6項所述之記憶裝置，其中該第二加熱器係設置在該第二相變材料層之上。
  9. 如申請專利範圍第6項所述之記憶裝置，其中該第二相變材料層係設置在該第二加熱器之上。
  10. 如申請專利範圍第6項所述之記憶裝置，其中該第二選擇器材料較該第一選擇器材料寬。
  11. 一種記憶裝置的製造方法，包括：在一基板之上形成一底電極；在該底電極之上形成一絕緣層；在該絕緣層中形成一貫通孔(h)；在該貫通孔(h)中形成一加熱器； 在該加熱器之上形成一相變材料層；在該相變材料層之上形成一選擇器層；以及在該選擇器層之上形成一金屬層。
  12. 如申請專利範圍第11項所述之記憶裝置的製造方法，更包括：在該金屬層之上形成一第二選擇器層；在該第二選擇器層之上形成一第二加熱器及一第二相變材料層；以及在該第二加熱器及該第二相變材料層之上形成一上電極；其中該絕緣層位於該底電極及該上電極之間，其與該底電極及該上電極一起密封該些加熱器、該些選擇器層、該些相變材料層、及該金屬層。
  13. 如申請專利範圍第12項所述之記憶裝置的製造方法，其中該些選擇器層被形成為具有不同寬度。
TW107127428A 2017-11-30 2018-08-07 記憶裝置及其製造方法 TWI699873B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592964P 2017-11-30 2017-11-30
US62/592,964 2017-11-30
US15/885,001 2018-01-31
US15/885,001 US11152569B2 (en) 2017-11-30 2018-01-31 PCRAM structure with selector device

Publications (2)

Publication Number Publication Date
TW201926638A TW201926638A (zh) 2019-07-01
TWI699873B true TWI699873B (zh) 2020-07-21

Family

ID=66634091

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107127428A TWI699873B (zh) 2017-11-30 2018-08-07 記憶裝置及其製造方法

Country Status (5)

Country Link
US (1) US11152569B2 (zh)
KR (1) KR102254854B1 (zh)
CN (1) CN109860387B (zh)
DE (1) DE102018106929A1 (zh)
TW (1) TWI699873B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019066828A1 (en) 2017-09-27 2019-04-04 Intel Corporation DOUBLE ELEMENT SELECTOR OF LOW VOLTAGE BIPOLAR MEMORY DEVICES
US10522590B2 (en) * 2018-03-14 2019-12-31 Avalanche Technology, Inc. Magnetic memory incorporating dual selectors
US10916540B2 (en) 2018-08-14 2021-02-09 Newport Fab, Llc Device including PCM RF switch integrated with group III-V semiconductors
US11158794B2 (en) 2018-08-14 2021-10-26 Newport Fab, Llc High-yield tunable radio frequency (RF) filter with auxiliary capacitors and non-volatile RF switches
US11196401B2 (en) 2018-08-14 2021-12-07 Newport Fab, Llc Radio frequency (RF) module using a tunable RF filter with non-volatile RF switches
US10862032B2 (en) 2018-08-14 2020-12-08 Newport Fab, Llc Phase-change material (PCM) radio frequency (RF) switch
US11050022B2 (en) 2018-08-14 2021-06-29 Newport Fab, Llc Radio frequency (RF) switches having phase-change material (PCM) and heat management for increased manufacturability and performance
US10937960B2 (en) 2018-08-14 2021-03-02 Newport Fab, Llc Concurrent fabrication of and structure for capacitive terminals and ohmic terminals in a phase-change material (PCM) radio frequency (RF) switch
US11031555B2 (en) 2018-08-14 2021-06-08 Newport Fab, Llc Power handling improvements for phase-change material (PCM) radio frequency (RF) switch circuits
US10686130B2 (en) * 2018-08-14 2020-06-16 Newport Fab, Llc Phase-change material (PCM) contact configurations for improving performance in PCM RF switches
US10770389B2 (en) 2018-08-14 2020-09-08 Newport Fab, Llc Phase-change material (PCM) radio frequency (RF) switches with capacitively coupled RF terminals
US10615338B2 (en) 2018-08-14 2020-04-07 Newport Fab, Llc Phase-change material (PCM) contacts with slot lower portions and contact dielectric for reducing parasitic capacitance and improving manufacturability in PCM RF switches
US10978639B2 (en) 2018-08-14 2021-04-13 Newport Fab, Llc Circuits for reducing RF signal interference and for reducing DC power loss in phase-change material (PCM) RF switches
US10862477B2 (en) 2018-08-14 2020-12-08 Newport Fab, Llc Read out integrated circuit (ROIC) for rapid testing of functionality of phase-change material (PCM) radio frequency (RF) switches
US11031689B2 (en) 2018-08-14 2021-06-08 Newport Fab, Llc Method for rapid testing of functionality of phase-change material (PCM) radio frequency (RF) switches
US10944052B2 (en) 2018-08-14 2021-03-09 Newport Fab, Llc Phase-change material (PCM) radio frequency (RF) switch using a chemically protective and thermally conductive layer
US11910621B2 (en) 2019-02-22 2024-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof
CN112018232A (zh) * 2019-05-31 2020-12-01 中国科学院上海微系统与信息技术研究所 一种选通管材料及包含选通管材料的选通管单元
CN111146339B (zh) * 2019-12-19 2023-01-31 上海集成电路研发中心有限公司 一种相变存储器单元及其制备方法
US11502241B2 (en) * 2019-12-31 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic device and magnetic random access memory
FR3107138B1 (fr) * 2020-02-06 2022-02-11 Commissariat Energie Atomique Cellule mémoire à changement de phase
JP2021150390A (ja) * 2020-03-17 2021-09-27 キオクシア株式会社 記憶装置
CN113517393B (zh) * 2020-04-28 2024-05-28 台湾积体电路制造股份有限公司 相变存储器件及其形成方法
US11411180B2 (en) 2020-04-28 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-change memory device and method
CN111969107A (zh) * 2020-08-25 2020-11-20 长江存储科技有限责任公司 相变存储器及其制造方法
KR102866070B1 (ko) * 2020-11-10 2025-09-26 삼성전자주식회사 칼코겐 화합물 및 이를 포함하는 반도체 소자
KR20220170238A (ko) * 2021-06-22 2022-12-29 삼성전자주식회사 칼코게나이드 재료, 이를 포함하는 장치 및 메모리 장치
KR102786120B1 (ko) * 2021-11-25 2025-03-26 에스케이하이닉스 주식회사 전자 장치 및 그 제조방법
US12250889B2 (en) 2022-03-02 2025-03-11 International Business Machines Corporation Phase change memory cell with double active volume
US20240276893A1 (en) * 2023-02-14 2024-08-15 Taiwan Semiconductor Manufacturing Company Limited Phase change material switch with ovonic threshold switching material selector and methods for forming the same
CN119110596B (zh) * 2023-06-01 2025-10-03 长鑫存储技术有限公司 半导体结构及其形成方法
US12527003B2 (en) 2023-07-03 2026-01-13 International Business Machines Corporation Memory device with reduced threshold voltage

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158698A1 (en) * 2005-12-23 2007-07-12 Stmicroelectronics S.R.L. Process for manufacturing a phase change selection device with reduced current leakage, and phase change selection device, in particular for phase change memory devices
KR20090009459A (ko) * 2007-07-20 2009-01-23 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법
US20170117328A1 (en) * 2015-10-27 2017-04-27 Samsung Electronics Co., Ltd. Memory devices and methods of manufacturing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003248850A1 (en) * 2002-07-12 2004-02-02 President And Fellows Of Harvard College Vapor deposition of tungsten nitride
AU2003244926A1 (en) * 2002-07-24 2004-02-09 Koninklijke Philips Electronics N.V. Multi-stack optical information carrier comprising thermochromic layer
US6980507B2 (en) * 2002-08-30 2005-12-27 Hewlett-Packard Development Company, L.P. Luminescence-phase change based data storage
US7084024B2 (en) * 2004-09-29 2006-08-01 International Business Machines Corporation Gate electrode forming methods using conductive hard mask
EP1677371A1 (en) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Dual resistance heater for phase change devices and manufacturing method thereof
US7259038B2 (en) * 2005-01-19 2007-08-21 Sandisk Corporation Forming nonvolatile phase change memory cell having a reduced thermal contact area
US20070052009A1 (en) * 2005-09-07 2007-03-08 The Regents Of The University Of California Phase change memory device and method of making same
KR100718156B1 (ko) * 2006-02-27 2007-05-14 삼성전자주식회사 상전이 메모리 소자 및 그 제조방법
US20070292985A1 (en) * 2006-06-16 2007-12-20 Yuegang Zhang Phase change memory with nanofiber heater
KR100861296B1 (ko) 2006-09-27 2008-10-01 주식회사 하이닉스반도체 컨파인드 셀 구조를 갖는 상변환 기억 소자 및 그의제조방법
KR100809437B1 (ko) 2006-12-05 2008-03-05 한국전자통신연구원 상부 전극층과 상변화층 사이에 차폐층을 갖는 상변화메모리 소자 및 그 제조 방법
KR100896180B1 (ko) * 2007-01-23 2009-05-12 삼성전자주식회사 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법
US7704788B2 (en) * 2007-04-06 2010-04-27 Samsung Electronics Co., Ltd. Methods of fabricating multi-bit phase-change memory devices and devices formed thereby
JP2009267219A (ja) * 2008-04-28 2009-11-12 Hitachi Ltd 半導体記憶装置およびその製造方法
KR20110015934A (ko) * 2009-08-10 2011-02-17 삼성전자주식회사 비휘발성 메모리 장치 및 이의 프로그램 방법
CN102610749B (zh) * 2011-01-25 2014-01-29 中国科学院微电子研究所 阻变型随机存储单元及存储器
US8486743B2 (en) * 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
US9425237B2 (en) * 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
KR102453349B1 (ko) 2016-02-25 2022-10-07 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
US9613689B1 (en) * 2016-07-08 2017-04-04 Sandisk Technologies Llc Self-selecting local bit line for a three-dimensional memory array

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158698A1 (en) * 2005-12-23 2007-07-12 Stmicroelectronics S.R.L. Process for manufacturing a phase change selection device with reduced current leakage, and phase change selection device, in particular for phase change memory devices
KR20090009459A (ko) * 2007-07-20 2009-01-23 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법
US20170117328A1 (en) * 2015-10-27 2017-04-27 Samsung Electronics Co., Ltd. Memory devices and methods of manufacturing the same

Also Published As

Publication number Publication date
CN109860387A (zh) 2019-06-07
US11152569B2 (en) 2021-10-19
KR20190064390A (ko) 2019-06-10
KR102254854B1 (ko) 2021-05-26
DE102018106929A1 (de) 2019-06-06
US20190165264A1 (en) 2019-05-30
CN109860387B (zh) 2022-11-01
TW201926638A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
TWI699873B (zh) 記憶裝置及其製造方法
US12433178B2 (en) PCRAM structure
US11139430B2 (en) Phase change random access memory and method of manufacturing
TWI677120B (zh) 半導體記憶裝置及其製造方法
US11031435B2 (en) Memory device containing ovonic threshold switch material thermal isolation and method of making the same
US8426967B2 (en) Scaled-down phase change memory cell in recessed heater
US20060266993A1 (en) Phase change random access memory devices and methods of operating the same
JP7719580B2 (ja) プロジェクション・ライナを有する相変化メモリ・セル
US12167704B2 (en) Memory devices and methods of forming the same
US7105408B2 (en) Phase change memory with a select device having a breakdown layer
TW202236639A (zh) 記憶體裝置
CN107274927B (zh) 相变储存元件及其应用
KR100795908B1 (ko) 발열 구조체를 구비하는 반도체 장치 및 그 형성 방법
US12256653B2 (en) PCM cell with nanoheater surrounded with airgaps