[go: up one dir, main page]

TWI699003B - 散熱式齊納二極體 - Google Patents

散熱式齊納二極體 Download PDF

Info

Publication number
TWI699003B
TWI699003B TW108124591A TW108124591A TWI699003B TW I699003 B TWI699003 B TW I699003B TW 108124591 A TW108124591 A TW 108124591A TW 108124591 A TW108124591 A TW 108124591A TW I699003 B TWI699003 B TW I699003B
Authority
TW
Taiwan
Prior art keywords
doped region
epitaxial layer
conductivity type
zener diode
heavily doped
Prior art date
Application number
TW108124591A
Other languages
English (en)
Other versions
TW202008600A (zh
Inventor
葉致廷
黃菘志
莊哲豪
Original Assignee
晶焱科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶焱科技股份有限公司 filed Critical 晶焱科技股份有限公司
Publication of TW202008600A publication Critical patent/TW202008600A/zh
Application granted granted Critical
Publication of TWI699003B publication Critical patent/TWI699003B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/20—Breakdown diodes, e.g. avalanche diodes
    • H10D8/25—Zener diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/128—Anode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/021—Manufacture or treatment of breakdown diodes
    • H10D8/022—Manufacture or treatment of breakdown diodes of Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H10W40/00—
    • H10W40/22—
    • H10W40/10—

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本發明係揭露一種散熱式齊納二極體，包含屬於第一導電型之一重摻雜半導體基板、屬於第一導電型之一第一磊晶層、屬於第二導電型之一第一重摻雜區、一第二磊晶層與屬於第一導電型或第二導電型之一第二重摻雜區。第一磊晶層設於重摻雜半導體基板上，第一重摻雜區設於第一磊晶層中，並與重摻雜半導體基板相隔。第二磊晶層設於第一磊晶層上，第二磊晶層具有貫穿自身之一第一摻雜區，第一摻雜區屬於第二導電型，第一摻雜區接觸第一重摻雜區。第二重摻雜區設於第一摻雜區中。

Description

散熱式齊納二極體
本發明係關於一種抑制裝置，且特別關於一種散熱式齊納二極體。
當積體電路元件的尺寸微縮至奈米等級，再加上一些電子產品，如筆記型電腦或手機的體積比以前更加輕薄短小，因此對ESD衝擊的承受能力更為降低。對於這些電子產品，若沒有利用適當的ESD保護裝置來進行保護，則電子產品很容易受到ESD的衝擊，從而造成電子產品發生系統重新啟動，甚至硬體受到傷害而無法復原的問題。目前，所有的電子產品都被要求能通過IEC 61000-4-2標準之ESD測試需求。對於電子產品的ESD問題，使用暫態電壓抑制器（TVS）是較為有效的解決方法，讓ESD能量快速透過TVS予以釋放，避免電子產品受到ESD的衝擊而造成傷害。TVS的工作原理如第1圖所示，在印刷電路板（PCB）上，暫態電壓抑制器10並聯欲保護裝置12，當ESD情況發生時，暫態電壓抑制器10係瞬間被觸發，同時，暫態電壓抑制器10亦可提供一低電阻路徑，以供暫態之ESD電流進行放電，讓ESD暫態電流之能量透過暫態電壓抑制器10得以釋放。
在美國專利公開號20130175670中，其係揭露一齊納二極體結構。此齊納二極體結構包含一第一電極、一第一型半導體層、一第二型半導體層、一第二電極與一絕緣層。第一型半導體層具有第一型摻雜物，其可為N型摻雜物。第二型半導體層具有第二型摻雜物，其可為P型摻雜物。第一電極與第二電極為不同極性之金屬電極，例如分別作為陽極與陰極。然而，第二型半導體層在第一型半導體層中不夠深。因此，暫態靜電放電電流流經齊納二極體結構產生集中於齊納二極體結構之表面的熱，此熱能對齊納二極體結構輕易造成傷害。
因此，本發明係在針對上述的困擾，提出一種散熱式齊納二極體，以解決習知所產生的問題。
本發明的主要目的，在於提供一種散熱式齊納二極體，其係增加至少一磊晶層以加深並調整崩潰接面之位置，進而增加散熱效率。
為達上述目的，本發明提供一種散熱式齊納二極體，其係包含屬於第一導電型之一重摻雜半導體基板、屬於第一導電型之一第一磊晶層、屬於第二導電型之一第一重摻雜區與一第二磊晶層。第一磊晶層設於該重摻雜半導體基板上，第一重摻雜區設於第一磊晶層中，並與重摻雜半導體基板相隔。第二磊晶層設於第一磊晶層上，第二磊晶層具有貫穿自身之一第一摻雜區，第一摻雜區屬於第二導電型，第一摻雜區接觸第一重摻雜區。
在本發明之一實施例中，散熱式齊納二極體更包含一第二重摻雜區，其係屬於第二導電型或第一導電型，第二重摻雜區設於第一摻雜區中。
在本發明之一實施例中，散熱式齊納二極體更包含至少一第三磊晶層，其係設於第一磊晶層與第二磊晶層之間，第三磊晶層具有貫穿自身之一第二摻雜區，第二摻雜區屬於第二導電型，第二摻雜區接觸第一重摻雜區與第一摻雜區。
在本發明之一實施例中，第三磊晶層屬於第二導電型，第三磊晶層之一部份係作為第二摻雜區。
在本發明之一實施例中，第三磊晶層屬於第一導電型，第二摻雜區為重摻雜區。
在本發明之一實施例中， 第二磊晶層屬於第二導電型，第二磊晶層之一部分作為第一摻雜區。
在本發明之一實施例中，第二磊晶層屬於第二導電型，第一摻雜區為重摻雜井區。
在本發明之一實施例中，第二磊晶層屬於第一導電型，第二磊晶層為輕摻雜磊晶層，第一摻雜區為摻雜井區。
在本發明之一實施例中，第二磊晶層屬於第一導電型，第一摻雜區為摻雜井區。
在本發明之一實施例中，散熱式齊納二極體更包含一輕摻雜區，其係屬於第二導電型，輕摻雜區設於第二磊晶層中，以接觸第一摻雜區，並環繞第一摻雜區。
在本發明之一實施例中，散熱式齊納二極體更包含一絕緣溝渠，其係嵌於第一磊晶層與第二磊晶層中，以接觸第一重摻雜區與第一摻雜區，隔離溝渠環繞第二重摻雜區，隔離溝渠之深度等於或深於第一重摻雜區之深度。
茲為使　貴審查委員對本發明的結構特徵及所達成的功效更有進一步的瞭解與認識，謹佐以較佳的實施例圖及配合詳細的說明，說明如後：
本發明之實施例將藉由下文配合相關圖式進一步加以解說。盡可能的，於圖式與說明書中，相同標號係代表相同或相似構件。於圖式中，基於簡化與方便標示，形狀與厚度可能經過誇大表示。可以理解的是，未特別顯示於圖式中或描述於說明書中之元件，為所屬技術領域中具有通常技術者所知之形態。本領域之通常技術者可依據本發明之內容而進行多種之改變與修改。
以下請參閱第2圖。以下介紹本發明之散熱式齊納二極體之第一實施例，其係包含屬於第一導電型之一重摻雜半導體基板14、屬於第一導電型之一第一磊晶層16、屬於第二導電型之一第一重摻雜區18、一第二磊晶層20與屬於第二導電型或第一導電型之一第二重摻雜區22，其中重摻雜半導體基板14與第二重摻雜區22作為歐姆接觸。第一磊晶層16設於重摻雜半導體基板14上，第一重摻雜區18設於第一磊晶層16中，並與重摻雜半導體基板14相隔。第二磊晶層20設於第一磊晶層16上，第二磊晶層20具有貫穿自身之一第一摻雜區24，第一摻雜區24屬於第二導電型，第一摻雜區24接觸第一重摻雜區18。第二重摻雜區22設於第一摻雜區24中，崩潰接面位於第一磊晶層16與第一重摻雜區18之間。當第一導電型為P型時，第二導電型為N型。當第一導電型為N型時，第二導電型為P型。因為本發明新增第二磊晶層20以加深並調整崩潰接面之位置，由暫態靜電放電電流所產生之熱係分布於整個齊納二極體中，進而增加散熱效率，同時避免齊納二極體燒毀。
第一實施例有四種狀況。
在第一種狀況，第二磊晶層20屬於第二導電型，且第二磊晶層20之一部份作為第一摻雜區24。
在第二種狀況，第二磊晶層20屬於第二導電型，且第一摻雜區24為重摻雜井區。與第一種狀況相比，作為第一摻雜區24之重摻雜井區能降低齊納二極體之導通電阻。因此，與第一種狀況相比，第二種狀況之齊納二極體能釋放較高的靜電放電電流。
在第三種狀況，第二磊晶層20屬於第一導電型，且第二磊晶層20為輕摻雜磊晶層，第一摻雜區24為摻雜井區。因為此輕摻雜磊晶層之存在，崩潰事件不會輕易在第二磊晶層20與第一摻雜區24之間的介面發生，進而穩定崩潰接面之位置。
在第四種狀況，第二磊晶層20屬於第一導電型，且第一摻雜區24為摻雜井區。
請參閱第3圖，以下介紹本發明之散熱式齊納二極體之第二實施例。第二實施例與第一實施例差別在於第二實施例包含至少一第三磊晶層26，其係設於第一磊晶層16與第二磊晶層20之間。第三磊晶層26具有貫穿自身之一第二摻雜區28。第二摻雜區28屬於第二導電型，第二摻雜區28接觸第一重摻雜區18與第一摻雜區24。因為本發明新增第三磊晶層26以加深並調整崩潰接面之位置，由暫態靜電放電電流所產生之熱係分布於整個齊納二極體中，進而增加散熱效率，同時避免齊納二極體燒毀。
第二實施例有兩種狀況。
在第一種狀況中，第三磊晶層26屬於第二導電型，第三磊晶層26之一部份作為第二摻雜區28。
在第二種狀況中，第三磊晶層26屬於第一導電型，第二摻雜區28為重摻雜區。與第一種狀況相比，作為第二摻雜區28之重摻雜區能降低齊納二極體之導通電阻。因此，與第一種狀況相比，第二種狀況之齊納二極體能釋放較高的靜電放電電流。
請參閱第4圖，以下介紹本發明之散熱式齊納二極體之第三實施例。第三實施例與第一實施例差別在於第三實施例更包含一輕摻雜區30，其係屬於第二導電型，輕摻雜區30設於第二磊晶層20中，以接觸第一摻雜區24，並環繞第一摻雜區24。因為此輕摻雜區30之存在，崩潰事件不會輕易在第二磊晶層20與輕摻雜區30之間的介面發生，進而穩定崩潰接面之位置。
請參閱第5圖，以下介紹本發明之散熱式齊納二極體之第四實施例。第四實施例與第一實施例差別在於第四實施例更包含一隔離溝渠32，其係嵌於第一磊晶層16與第二磊晶層20中，以接觸第一重摻雜區18與第一摻雜區24。隔離溝渠32由絕緣材料製成。隔離溝渠32環繞第二重摻雜區22。隔離溝渠32之深度等於或深於第一重摻雜區18之深度。因為隔離溝渠32之存在，崩潰事件不會發生在第一重摻雜區18與第一摻雜區24之側壁，以穩定崩潰接面之位置。
綜上所述，本發明增加至少一磊晶層以加深並調整崩潰接面之位置，進而增加散熱效率。
以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
10‧‧‧暫態電壓抑制器 12‧‧‧欲保護裝置 14‧‧‧重摻雜半導體基板 16‧‧‧第一磊晶層 18‧‧‧第一重摻雜區 20‧‧‧第二磊晶層 22‧‧‧第二重摻雜區 24‧‧‧第一摻雜區 26‧‧‧第三磊晶層 28‧‧‧第二摻雜區 30‧‧‧輕摻雜區 32‧‧‧隔離溝渠
第1圖為先前技術之與欲保護裝置連接之暫態電壓抑制器的電路方塊圖。 第2圖為本發明之散熱式齊納二極體之第一實施例之結構剖視圖。 第3圖為本發明之散熱式齊納二極體之第二實施例之結構剖視圖。 第4圖為本發明之散熱式齊納二極體之第三實施例之結構剖視圖。 第5圖為本發明之散熱式齊納二極體之第四實施例之結構剖視圖。
14‧‧‧重摻雜半導體基板
16‧‧‧第一磊晶層
18‧‧‧第一重摻雜區
20‧‧‧第二磊晶層
22‧‧‧第二重摻雜區
24‧‧‧第一摻雜區

Claims (12)

  1. 一種散熱式齊納二極體，包含：一重摻雜半導體基板，屬於第一導電型；一第一磊晶層，屬於該第一導電型，該第一磊晶層設於該重摻雜半導體基板上；一第一重摻雜區，屬於第二導電型，該第一重摻雜區設於該第一磊晶層中，並與該重摻雜半導體基板相隔；一第二磊晶層，設於該第一磊晶層上，該第二磊晶層具有貫穿自身之一第一摻雜區，該第一摻雜區屬於該第二導電型，該第一摻雜區接觸該第一重摻雜區；以及一第二重摻雜區，其係屬於該第二導電型或該第一導電型，該第二重摻雜區設於該第一摻雜區中。
  2. 如請求項1所述之散熱式齊納二極體，其中該第一導電型為P型，該第二導電型為N型。
  3. 如請求項1所述之散熱式齊納二極體，其中該第一導電型為N型，該第二導電型為P型。
  4. 如請求項1所述之散熱式齊納二極體，更包含至少一第三磊晶層，其係設於該第一磊晶層與該第二磊晶層之間，該至少一第三磊晶層具有貫穿自身之一第二摻雜區，該第二摻雜區屬於該第二導電型，該第二摻雜區接觸該第一重摻雜區與該第一摻雜區。
  5. 如請求項4所述之散熱式齊納二極體，其中該至少一第三磊晶層屬於該第二導電型，該至少一第三磊晶層之一部份係作為該第二摻雜區。
  6. 如請求項4所述之散熱式齊納二極體，其中該至少一第三磊晶層屬於該第一導電型，該第二摻雜區為重摻雜區。
  7. 如請求項1所述之散熱式齊納二極體，其中該第二磊晶層屬於該第二導電型，該第二磊晶層之一部分作為該第一摻雜區。
  8. 如請求項1所述之散熱式齊納二極體，其中該第二磊晶層屬於該第二導電型，該第一摻雜區為重摻雜井區。
  9. 如請求項1所述之散熱式齊納二極體，其中該第二磊晶層屬於該第一導電型，該第二磊晶層為輕摻雜磊晶層，該第一摻雜區為摻雜井區。
  10. 如請求項1所述之散熱式齊納二極體，其中該第二磊晶層屬於該第一導電型，該第一摻雜區為摻雜井區。
  11. 如請求項1所述之散熱式齊納二極體，更包含一輕摻雜區，其係屬於該第二導電型，該輕摻雜區設於該第二磊晶層中，以接觸該第一摻雜區，並環繞該第一摻雜區。
  12. 如請求項1所述之散熱式齊納二極體，更包含一絕緣溝渠，其係嵌於該第一磊晶層與該第二磊晶層中，以接觸該第一重摻雜區與該第一摻雜區，該隔離溝渠環繞該第二重摻雜區，該隔離溝渠之深度等於或深於該第一重摻雜區之深度。
TW108124591A 2018-07-23 2019-07-12 散熱式齊納二極體 TWI699003B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/042,130 US10355144B1 (en) 2018-07-23 2018-07-23 Heat-dissipating Zener diode
US16/042,130 2018-07-23

Publications (2)

Publication Number Publication Date
TW202008600A TW202008600A (zh) 2020-02-16
TWI699003B true TWI699003B (zh) 2020-07-11

Family

ID=65957117

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108124591A TWI699003B (zh) 2018-07-23 2019-07-12 散熱式齊納二極體

Country Status (3)

Country Link
US (1) US10355144B1 (zh)
CN (1) CN109599442B (zh)
TW (1) TWI699003B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11349017B2 (en) * 2020-06-23 2022-05-31 Amazing Microelectronic Corp. Bidirectional electrostatic discharge (ESD) protection device
US20220052035A1 (en) * 2020-08-14 2022-02-17 Amazing Microelectronic Corp. Vertical electrostatic discharge protection device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090045457A1 (en) * 2006-11-16 2009-02-19 Alpha & Omega Semiconductor, Ltd. Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
US20090261897A1 (en) * 2008-04-18 2009-10-22 Alpha & Omega Semiconductor, Ltd. Applying trenched transient voltage suppressor (TVS) technology for distributed low pass filters

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4822374B1 (zh) * 1968-10-17 1973-07-05
JP2001352079A (ja) * 2000-06-07 2001-12-21 Nec Corp ダイオードおよびその製造方法
US6791161B2 (en) 2002-04-08 2004-09-14 Fabtech, Inc. Precision Zener diodes
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
JP4642767B2 (ja) * 2004-08-27 2011-03-02 パナソニック株式会社 サージ保護用半導体装置
JP2007027449A (ja) * 2005-07-19 2007-02-01 Mitsubishi Electric Corp ツェナーダイオード
JP5213350B2 (ja) * 2007-04-26 2013-06-19 関西電力株式会社 炭化珪素ツェナーダイオード
US8415765B2 (en) * 2009-03-31 2013-04-09 Panasonic Corporation Semiconductor device including a guard ring or an inverted region
US8198703B2 (en) * 2010-01-18 2012-06-12 Freescale Semiconductor, Inc. Zener diode with reduced substrate current
TW201330282A (zh) * 2012-01-09 2013-07-16 隆達電子股份有限公司 齊納二極體結構及其製造方法
US9202935B2 (en) 2013-10-01 2015-12-01 Vishay General Semiconductor Llc Zener diode haviing a polysilicon layer for improved reverse surge capability and decreased leakage current
CN107359158B (zh) * 2017-07-12 2019-10-18 万静琼 一种混合型瞬态电压抑制器
CN107978643A (zh) * 2017-12-25 2018-05-01 深圳市晶特智造科技有限公司 齐纳二极管及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090045457A1 (en) * 2006-11-16 2009-02-19 Alpha & Omega Semiconductor, Ltd. Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
US20090261897A1 (en) * 2008-04-18 2009-10-22 Alpha & Omega Semiconductor, Ltd. Applying trenched transient voltage suppressor (TVS) technology for distributed low pass filters

Also Published As

Publication number Publication date
CN109599442A (zh) 2019-04-09
TW202008600A (zh) 2020-02-16
CN109599442B (zh) 2021-11-23
US10355144B1 (en) 2019-07-16

Similar Documents

Publication Publication Date Title
TWI726354B (zh) 改善靜電放電防護能力之暫態電壓抑制裝置
TWI709219B (zh) 雙向式矽控整流器
US8710627B2 (en) Uni-directional transient voltage suppressor (TVS)
TWI725481B (zh) 暫態電壓抑制裝置
CN105552873B (zh) 一种浪涌防护器件
TWI712148B (zh) 垂直式暫態電壓抑制裝置
US20160268447A1 (en) Data transmission system
CN102844863B (zh) 用作静电放电保护措施的晶体管组件
US11222887B2 (en) Transient voltage suppression device
TWI699003B (zh) 散熱式齊納二極體
US8963202B2 (en) Electrostatic discharge protection apparatus
US20130093057A1 (en) Semiconductor device
US9379068B2 (en) ESD protection semiconductor device
JP2014067986A (ja) 半導体装置
TWI726385B (zh) 矽控整流器
JP2016536778A (ja) 改善された逆サージ能力及び削減されたリーク電流のポリシリコン層を有するツェナーダイオード
TWI910984B (zh) 靜電放電保護裝置
WO2009066524A1 (ja) 静電気放電保護装置及びこれを備えた半導体集積回路
TW202431588A (zh) 暫態電壓抑制裝置
JP2011129700A (ja) 半導体装置
JP2013074185A (ja) 半導体装置
JP2014165245A (ja) 静電気保護用半導体装置