TWI696277B

TWI696277B - 顯示面板、驅動電路及顯示面板製作方法

Info

Publication number: TWI696277B
Application number: TW108111231A
Authority: TW
Inventors: 石秉弘; 孫偉傑; 戴鵬哲; 陳嘉亨; 陳致錡; 謝孟廷
Original assignee: 友達光電股份有限公司
Priority date: 2018-11-27
Filing date: 2019-03-29
Publication date: 2020-06-11
Also published as: TW202021103A

Abstract

一種顯示面板，包括基板、多個標準畫素單元以及多個虛置畫素單元。多個第一導體圖案及一遮蔽圖案層的多個遮蔽區塊於基板上呈陣列排列。各標準畫素單元包括第一導體圖案中的一第一導體圖案及遮蔽區塊中的一第一遮蔽區塊，第一遮蔽區塊分別與第一導體圖案重疊。各虛置畫素單元包括些遮蔽區塊中的一第二遮蔽區塊，第二遮蔽區塊未與第一導體圖案重疊，其中基板的第一邊緣與標準畫素單元中的一標準畫素單元相鄰虛置畫素單元的第二邊緣相隔第一間距，第一間距介於50微米與3000微米之間。

Description

顯示面板、驅動電路及顯示面板製作方法

本發明是有關於一種電子裝置，且特別是有關於一種顯示面板、驅動電路及顯示面板製作方法。

液晶顯示面板可由對向基板、陣列基板（array substrate）以及位於兩基板之間的液晶層（liquid crystal layer）所構成。為了提高製程效率，現行液晶顯示面板的製作多是先組立陣列基板板材及對向基板板材，並將液晶材料密封於其間，以形成具有多個顯示面板的母板。此後，再將母板切割為多個獨立的顯示面板。

因應廣泛的產品需求，顯示面板的尺寸常有不同的設計。現行液晶顯示面板的製作需針對不同尺寸的顯示面板開發光罩，而無法降低製作成本，也不利於客製化特殊尺寸的顯示面板。

本發明的一實施例中，提供一種顯示面板，其架構有助於提升顯示面板尺寸製作的彈性、改善顯示面板切割製程後導電材料腐蝕的缺點，且避免顯示面板切割製程中不同膜層或元件發生短路的問題。

本發明的一實施例提出一種顯示面板，包括一基板、多個標準畫素單元以及多個虛置畫素單元。多個第一導體圖案及一遮蔽圖案層的多個遮蔽區塊於該基板上呈陣列排列；各該標準畫素單元包括該些第一導體圖案中的一第一導體圖案及該些遮蔽區塊中的一第一遮蔽區塊，該些第一遮蔽區塊分別與該些第一導體圖案重疊；各該虛置畫素單元包括該些遮蔽區塊中的一第二遮蔽區塊，該些第二遮蔽區塊未與該些第一導體圖案重疊，其中該基板的一第一邊緣與該些標準畫素單元中的一標準畫素單元相鄰該些虛置畫素單元的一第二邊緣相隔一第一間距，該第一間距介於50微米與3000微米之間。

本發明的一實施例中，提供一種驅動電路，其架構有助於提升驅動電路切割製程的良率及避免訊號干擾問題。

本發明的一實施例提出一種驅動電路，包括多個階級電路以及多個階級連接線。各該階級電路包括多個主動元件；該些階級連接線中位於邊緣的一第一階級連接線電性連接於該些階級電路中的兩個階級電路之間，該第一階級連接線的一區段相鄰設置於一淨空區域，該淨空區域位於該些階級電路中相鄰的兩個階級電路之間，該些主動元件空出該淨空區域，該淨空區域之長度介於50微米與150微米之間，該淨空區域之寬度介於50微米與150微米之間。

本發明的一實施例提出一種驅動電路，包括多個階級電路以及多個階級連接線。各該階級電路包括多個主動元件；該些階級連接線中的一第一階級連接線電性連接於該些階級電路中的兩個階級電路之間，該第一階級連接線具有一第一區段及一第二區段，該第一區段位於該些階級電路中相鄰的兩個階級電路之間，該第一區段之線寬小於該第二區段之線寬。

本發明的一實施例中，提供一種顯示面板製作方法，其架構有助於提升顯示面板尺寸製作的彈性、改善顯示面板切割製程後導電材料腐蝕的缺點，且避免顯示面板切割製程中不同膜層或元件發生短路的問題。

本發明的一實施例提出一種顯示面板製作方法，包括提供一基板材料層、形成多個標準畫素單元及多個虛置畫素單元以及沿至少一切割面切割該基板材料層。其中其中多個第一導體圖案及一遮蔽圖案層的多個遮蔽區塊於該基板材料層上呈陣列排列，各該標準畫素單元包括該些第一導體圖案中的一第一導體圖案及該些遮蔽區塊中的一第一遮蔽區塊，該些第一遮蔽區塊分別與該些第一導體圖案重疊，各該虛置畫素單元包括該些遮蔽區塊中的一第二遮蔽區塊，該些第二遮蔽區塊未與該些第一導體圖案重疊。其中該至少一切割面中的一切割面與該些標準畫素單元中的一標準畫素單元相鄰該些虛置畫素單元的一第一邊緣相隔一第一間距，該第一間距介於50微米與3000微米之間。

在本發明的實施例的顯示面板中，由於預切割區中僅設置缺少特定材料（如導電材料）的虛置畫素單元，因此切割製作出的顯示面板邊緣不會有導電材料裸露，而可避免顯示面板切割製程中不同膜層或元件發生短路的問題或避免切割製程後腐蝕的問題，進而確保顯示品質。此外，為了避免訊號干擾，在顯示面板切割製程之後進行驅動電路切割，以切斷階級連接線。階級連接線具有寬度不同的區段，或者階級連接線在預切割的區段可遠離其他元件設置，以提高驅動電路切割製程的良率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

實施方式中所提到的方向用語，例如：「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附圖的方向。因此，使用的方向用語是用來說明，而並非用來限制本發明。在附圖中，各圖式繪示的是特定示範實施例中所使用的方法、結構及/或材料的通常性特徵。然而，這些圖式不應被解釋為界定或限制由這些示範實施例所涵蓋的範圍或性質。舉例來說，為了清楚起見，各膜層、區域及/或結構的相對尺寸、厚度及位置可能縮小或放大。

在實施方式中，相同或相似的元件將採用相同或相似的標號，且將省略其贅述。此外，不同示範實施例中的特徵在沒有衝突的情況下可相互組合，且依本說明書或申請專利範圍所作之簡單的等效變化與修飾，皆仍屬本專利涵蓋之範圍內。另外，本說明書或申請專利範圍中提及的「第一」、「第二」等用語僅用以命名分立（discrete）的元件或區別不同實施例或範圍，而並非用來限制元件數量上的上限或下限，也並非用以限定元件的製造順序或設置順序。

圖1A是本發明一實施方式的顯示面板10的上視示意圖，圖1B是沿圖1A之剖線I-I’繪製的剖面示意圖，圖1C是沿圖1A之剖線II-II’繪製的剖面示意圖。請參照圖1A，顯示面板10可具有顯示區AA及位於顯示區AA周圍的非顯示區NAA，其中非顯示區NAA可包括驅動電路區DR、位於驅動電路區DR之一側的周邊線路區B、接合區BD以及預切割區C。請一併參照圖1A至圖1C，顯示面板10可包括基板100、190、標準畫素單元SPC、虛置畫素單元DPC、標準階級電路SSC、虛置階級電路DSC、顯示介質110、支撐結構120、導電層130、黏著層140、平坦化層150、遮蔽圖案層170、絕緣層180、182、185。換言之，畫素單元可區分為標準畫素單元SPC與虛置畫素單元DPC，階級電路可區分為標準階級電路SSC與虛置階級電路DSC。其中，遮蔽圖案層170可區分為多個遮蔽區塊170S、170D，各遮蔽區塊170S、170D中分別具有封閉的一開口172S、172D，使得各遮蔽區塊170S、170D為中空矩形。類似地，絕緣層180可區分為多個絕緣區塊GI1，絕緣層182可區分為多個絕緣區塊GI2，絕緣層185可區分為多個絕緣區塊PV1。

標準畫素單元SPC與虛置畫素單元DPC的不同之處在於元件不完全相同。標準畫素單元SPC可包括導體圖案G1、S1、D1、半導體圖案SM1、畫素電極PE1、彩色濾光圖案160、遮蔽圖案層170中的遮蔽區塊170S、絕緣層180中的絕緣區塊GI1及絕緣層185中的絕緣區塊PV1。虛置畫素單元DPC包括半導體圖案SM1、畫素電極PE1、彩色濾光圖案160、遮蔽圖案層170中的遮蔽區塊170D、絕緣層180中的絕緣區塊GI1及絕緣層185中的絕緣區塊PV1，並可選擇性包括擬導體圖案WG1、WS1。換言之，虛置畫素單元DPC缺少導體圖案G1、S1、D1，意即虛置畫素單元DPC缺少標準畫素單元SPC中的部分膜層或元件。其中，虛置畫素單元DPC中的擬導體圖案WG1、WS1為標準畫素單元SPC中的導體圖案G1、D1的殘存部分，意即外型尺寸僅局部相似。值得注意的是，圖1B左側的虛置畫素單元DPC雖與圖1B右側的虛置畫素單元DPC不完全相同，但兩者均不包括標準畫素單元SPC中的導體圖案G1、S1、D1，功能與功效都類似，且為了便於說明並強調虛置畫素單元DPC與標準畫素單元SPC之間的差異，因此圖1B左側的虛置畫素單元DPC與圖1B右側的虛置畫素單元DPC共用相同的符號。

標準畫素單元SPC與虛置畫素單元DPC的不同之處在於元件之間的對應關係不完全相同。其中，標準畫素單元SPC中包括導體圖案G1、S1、D1，因此標準畫素單元SPC中的遮蔽區塊170S（或彩色濾光圖案160）可與導體圖案G1、S1、D1重疊。虛置畫素單元DPC均不包括標準畫素單元SPC中的導體圖案G1、S1、D1，因此虛置畫素單元DPC遮蔽區塊170D（或彩色濾光圖案160）均未與導體圖案G1、S1、D1重疊。

類似地，標準階級電路SSC與虛置階級電路DSC的不同之處在於元件不完全相同。標準階級電路SSC可包括導體圖案G2、S2、D2、半導體圖案SM2及絕緣層182中的絕緣區塊GI2。虛置階級電路DSC包括半導體圖案SM2及絕緣層182中的絕緣區塊GI2，並可選擇性包括擬導體圖案WG2、WS2、WD2。換言之，虛置階級電路DSC缺少導體圖案G2、S2、D2，意即虛置階級電路DSC缺少標準階級電路SSC中的部分膜層或元件。其中，虛置階級電路DSC中的擬導體圖案WG2、WS2、WD2為標準階級電路SSC中的導體圖案G2、S2、D2的殘存部分，意即外型尺寸僅局部相似。值得注意的是，圖1C左側的虛置階級電路DSC雖與圖1C右側的虛置階級電路DSC不完全相同，但兩者均不包括標準階級電路SSC中的導體圖案G2、S2、D2，功能與功效都類似，且為了便於說明並強調虛置階級電路DSC與標準階級電路SSC之間的差異，因此圖1C左側的虛置階級電路DSC與圖1C右側的虛置階級電路DSC共用相同的符號。

標準畫素單元SPC、虛置畫素單元DPC、標準階級電路SSC及虛置階級電路DSC之間以特定的方式設置。具體而言，如圖1A所示，顯示區AA中僅設置標準畫素單元SPC；非顯示區NAA中可選擇性設置標準畫素單元SPC。此外，虛置畫素單元DPC與標準畫素單元SPC彼此緊密排列而構成一矩陣，因此，虛置畫素單元DPC與標準畫素單元SPC所包含的模層或元件亦規則排列，舉例來說，彩色濾光圖案160、導體圖案G1、S1、D1及遮蔽區塊170S、172D即於基板100上呈陣列排列。類似地，虛置階級電路DSC與標準階級電路SSC亦呈陣列排列。更進一步地，在一些實施例中，一個標準階級電路SSC可對應一個或多個標準畫素單元SPC設置，一個虛置階級電路DSC可對應一個或多個虛置畫素單元DPC設置。再者，黏著層140除了可與部分的虛置畫素單元DPC或部分的虛置階級電路DSC重疊外，黏著層140亦可與部分的標準畫素單元SPC或部分的標準階級電路SSC重疊，舉例來說，在圖1C中，黏著層140與1個標準階級電路SSC重疊，但本發明不限於此，黏著層140亦可與2至4個標準階級電路SSC重疊。

如圖1A所示，基於製程精度，顯示面板10於其邊緣預留預切割區C，以避免顯示面板切割製程中損及位於顯示區AA中的膜層或元件。在此情況下，預切割區C的邊緣可與基板100部分的邊緣（如邊緣E1）對齊。此外，預切割區C可與驅動電路區DR及周邊線路區B部分重疊，然而，預切割區C與顯示區AA分離而不重疊。在另一些實施例中，非顯示區NAA的預切割區C中設置虛置畫素單元DPC及虛置階級電路DSC，而不設置標準畫素單元SPC及標準階級電路SSC。在另一些實施例中，非顯示區NAA的預切割區C中缺少特定材料製作的膜層或元件，例如金屬或導電材料製作的膜層或元件。在另一些實施例中，由於位於基板100邊緣（如邊緣E1）的虛置畫素單元DPC及虛置階級電路DSC缺少金屬或導電材料製作的膜層或元件（如導體圖案G1、G2、S1、S2、D1、D2），因此切割製作出的顯示面板10邊緣不會有金屬或導電材料裸露，而可避免顯示面板切割製程中發生短路或避免顯示面板切割製程後腐蝕的問題，進而確保顯示品質。類似地，周邊線路區B與預切割區C重疊處亦缺少金屬或導電材料製作的膜層或元件。在一些實施例中，於基板100邊緣（如邊緣E1）的虛置畫素單元DPC及虛置階級電路DSC的邊緣與基板100邊緣（即邊緣E1）切齊。

預切割區C的寬度可視製程精度而調整。在一些實施例中，預切割區C的寬度WTH1介於50微米（micrometer，µm）與3000微米之間。在一些實施例中，預切割區C各個區段可具有相同的寬度；在另一些實施例中，預切割區C的不同區段可具有不同的寬度。在一些實施例中，基板100的邊緣E1與標準畫素單元SPC中相鄰虛置畫素單元DPC的邊緣E2相隔間距DIS1，間距DIS1可大致界定出預切割區C的範圍。在一些實施例中，間距DIS1大於等於50微米；在另一些實施例中，間距DIS1微米介於50微米與3000微米之間。在另一些實施例中，基板100的邊緣E1與標準階級電路SSC中相鄰虛置階級電路DSC的邊緣E3相隔間距DIS2，間距DIS2可大致界定出預切割區C的範圍。在一些實施例中，間距DIS2大於等於50微米；在另一些實施例中，間距DIS2微米介於50微米與3000微米之間。值得注意的是，在圖1B中，標準畫素單元SPC及虛置畫素單元DPC的邊緣（如邊緣E2）是分別依據遮蔽區塊170S、170D的邊緣來定義；在其他的實施例中，標準畫素單元SPC及虛置畫素單元DPC的邊緣可分別依據彩色濾光圖案160的邊緣來定義；在其他的實施例中，標準畫素單元SPC的邊緣亦可依據畫素電極PE1的邊緣來定義，而虛置畫素單元DPC則與標準畫素單元SPC大小相似。

為了提升顯示面板10尺寸製作上的彈性與良率，用來製作顯示面板10的母板可進一步地設計，以於母板中切割出任意尺寸的顯示面板10的同時，確保顯示面板10的顯示品質。具體而言，圖2是本發明一實施方式的顯示面板10的母板20的上視示意圖。請參照圖2，母板20可具有中央區CR、預切割區C1~C3、接合區BD、位於中央區CR之兩側的驅動電路區DR1、DR2及周邊線路區B1、B2。預切割區C1~C3分別與中央區CR、驅動電路區DR1、DR2及周邊線路區B1、B2部分重疊。在一些實施例中，預切割區C1~C3可具有相同的寬度；在另一些實施例中，預切割區C1~C3可具有不同的寬度。在一些實施例中，預切割區C1~C3的寬度WTH2介於50微米與3500微米之間。母板20是用來製作顯示面板10，因此圖2中左上角繪示出圖1A的顯示面板10。更進一步地，切割面CS1~CS3分別位於預切割區C1~C3中，其中，切割面CS1可將顯示面板10自母板20劃分出來。由上述可知，母板20包括多個標準畫素單元（未繪示於圖2）、多個虛置畫素單元（未繪示於圖2）、多個標準階級電路（未繪示於圖2）以及多個虛置階級電路（未繪示於圖2）。其中，虛置階級電路主要設置於驅動電路區DR1、DR2與預切割區C1~C3的重疊區域，標準階級電路則主要設置於驅動電路區DR1、DR2的其餘區域。虛置畫素單元主要設置於中央區CR與預切割區C1~C3的重疊區域，標準畫素單元則主要設置於中央區CR的其餘區域，且標準畫素單元、虛置畫素單元、標準階級電路以及虛置階級電路呈陣列排列。

為了詳細說明本實施例之母板20及顯示面板10的技術內容，以下更搭配圖3A至圖3I來說明母板20的製造方法，並搭配圖4來進一步說明顯示面板10的製造方法。圖3A至圖3I是本發明一實施方式之局部的母板20的製造流程的剖面示意圖，圖3A至圖3I的剖面位置分為對應至圖2的剖線III-III’的位置。

請參照圖3A，首先提供基板材料層300。基板材料層300可以是剛性基板，例如玻璃基板、石英基板或矽基板，或可以是可撓性基板，例如聚合物基板或塑膠基板。接著，於基板材料層300上連續地形成導體材料層301。也就是說，在本實施例中，導體材料層301可位於中央區CR；然而，在其他的實施例中，導體材料層301亦可位於中央區CR、驅動電路區DR1、DR2及周邊線路區B1、B2。基於導電性的考量，導體材料層301的材質一般是金屬材料或合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物等的其他導電材料。

接著，於導體材料層301上全面性地形成光阻材料層302，導體材料層301與光阻材料層302完全重疊。於導體材料層301上形成光阻材料層302後，進行兩道曝光製程及一道顯影製程。在本實施例中，第一道曝光製程是以照度均勻分布的曝光光束L1，經由第一光罩303對光阻材料層302照射，以於光阻材料層302上形成第一未曝光區域302H與第一曝光區域302E1。其中，第一光罩303至少具有不透光的光罩圖案303Q。在本實施例中，各第一未曝光區域302H的形狀均相同，且第一未曝光區域302H的形狀與圖1B中的導體圖案G1的形狀相同，換言之，本實施例是於母板20的中央區CR形成大小相同且呈陣列排列的第一未曝光區域302H，如此一來，母板20將可切割為任意尺寸的顯示面板，而顯示面板的尺寸與第一光罩303的圖案（或第一曝光區域302E1）不相關。

請參照圖3B，進行第二道曝光製程，而於光阻材料層302上形成第二曝光區域302E2。在本實施例中，第二曝光區域302E2的形狀大小與預切割區C1的形狀大小完全相同。此外，在本實施例中，第二曝光區域302E2部分或全部重疊於部分的第一未曝光區域302H及部分的第一曝光區域302E1；在其他的實施例中，第二曝光區域302E2與部分的第一未曝光區域302H或部分的第一曝光區域302E1部分或全部重疊。換言之，母板20將可依據第二曝光區域302E2的形狀而切割為任意尺寸的顯示面板，而顯示面板的尺寸與第二曝光區域302E2的圖案相關。在一些實施例中，第二道曝光製程可利用曝光機提供的曝光光束L2直接對光阻材料層302進行局部照明，換言之，曝光光束L2的照度集中而分布於第二曝光區域302E2，如此一來，無須使用額外的光罩。然而本發明不限於此，在另一些實施例中，可利用照度均勻分布的曝光光束L1結合一第二光罩（圖未示）而形成曝光光束L2，並對光阻材料層302照射，以進行第二道曝光製程。

請參照圖3C，對光阻材料層302進行一道顯影製程，以形成圖案化光阻層302P。接著，請參照圖3D，以圖案化光阻層302P作為遮罩，對導體材料層301進行蝕刻製程，並在進行蝕刻製程以形成導體圖案G1及擬導體圖案WG1後，移除圖案化光阻層302P，其中，移除圖案化光阻層302P的方法可包括濕式去光阻法或乾式去光阻法。如此一來，可依據第一曝光區域302E1及第二曝光區域302E2，圖案化導體材料層301，以形成圖1B中的導體圖案G1及擬導體圖案WG1。其中，導體圖案G1於基板材料層300的投影形狀相同於第一未曝光區域302H於基板材料層300的投影形狀，擬導體圖案WG1於基板材料層300的投影形狀則相同於第一未曝光區域302H中扣除第二曝光區域302E2的殘存區域於基板材料層300的投影形狀。在本實施例中，位於母板20中央區CR的導體圖案G1是藉由對光阻材料層302的兩道曝光製程及一道顯影製程而形成；類似地，位於母板20的驅動電路區DR1、DR2的導體圖案G2或周邊線路區B中的走線也可藉由對光阻材料層的兩道曝光製程及一道顯影製程而形成，並且圖1B、1C中的導體圖案G1、G2可分別為閘極。更進一步地，在其他實施例中，形成導體圖案G1時，可一併形成掃描線（圖未示），導體圖案G1可電性連接至掃描線；類似地，形成導體圖案G2時，可一併形成元件連接線（圖未示）或主動元件連接線（圖未示），導體圖案G2可電性連接至元件連接線或主動元件連接線。

請參照圖3E，於基板100上連續地形成覆蓋導體圖案G1及擬導體圖案WG1的絕緣區塊GI1。在本實施例中，絕緣區塊GI1的材質可包括無機材料、有機材料或其組合在一些實施例中，絕緣區塊GI1形成於母板20中央區CR時，可一併於母板20的驅動電路區DR1、DR2形成絕緣區塊GI2，並且圖1B、1C中的絕緣區塊GI1、GI2可分別為閘絕緣層。

接著，於基板100上形成與導體圖案G1或擬導體圖案WG1重疊的半導體圖案SM1。半導體圖案SM1的材質可包括多晶矽。在本實施例中，半導體圖案SM1可透過一道微影蝕刻製程而形成。在一些實施例中，半導體圖案SM1形成於母板20中央區CR時，可一併於母板20的驅動電路區DR1、DR2形成半導體圖案SM2，並且半導體圖案SM1、SM2可分別包括源極區、汲極區及通道區。在本實施例中，導體圖案G1、G2分別設置於半導體圖案SM1、SM2下方，因而將構成底部閘極型的薄膜電晶體（bottom gate TFT）。然而，本發明並不限於此，在其他實施例中，也可設計為頂部閘極型的薄膜電晶體（top gate TFT）或其他適當型式的薄膜電晶體。

接著，於基板材料層300上連續地形成導體材料層304。基於導電性的考量，導體材料層304的材質一般是金屬材料，換言之，導體材料層304可與導體材料層301材質類似。接著，於導體材料層304上全面性地形成光阻材料層305，導體材料層304與光阻材料層305完全重疊。於導體材料層304上形成光阻材料層305後，進行另外的兩道曝光製程及一道顯影製程。在本實施例中，第一道曝光製程是以照度均勻分布的曝光光束L1，經由第一光罩306對光阻材料層305照射，以於光阻材料層305上形成第一未曝光區域305Hs、305Hd與第一曝光區域305E1a、305E1b。其中，第一光罩306至少具有不透光的光罩圖案306Qs、306Qd。在本實施例中，各第一未曝光區域305Hs於基板材料層300的投影形狀均相同，且第一未曝光區域305Hs於基板材料層300的投影形狀與圖1B中的導體圖案S1對基板100的投影形狀相同；各第一未曝光區域305Hd的形狀均相同，且第一未曝光區域305Hd的形狀與圖1B中的導體圖案D1的形狀相同。換言之，本實施例是於母板20的中央區CR形成形狀規則且呈陣列排列的第一未曝光區域305Hs、305Hd，如此一來，母板20將可切割為任意尺寸的顯示面板，而顯示面板的尺寸與第一光罩306（或第一曝光區域305E1a、305E1b）的圖案不相關。

請參照圖3F，進行第二道曝光製程，而於光阻材料層305上形成第二曝光區域305E2。在本實施例中，第二曝光區域302E2、305E2於基板材料層300的投影形狀大小與預切割區C1的形狀大小完全相同。在一些實施例中，第二曝光區域302E2於基板材料層300的投影完全重疊於第二曝光區域305E2於基板材料層300的投影；在另一些實施例中，考慮製程精度，第二曝光區域302E2於基板材料層300的投影未與第二曝光區域305E2於基板材料層300的投影完全對齊，例如，第二曝光區域302E2於基板材料層300的投影相較第二曝光區域305E2於基板材料層300的投影有100微米的錯位。此外，在本實施例中，第二曝光區域305E2部分或全部重疊於部分的第一未曝光區域305Hs、305Hd及部分的第一曝光區域305E1a、305E1b；在其他的實施例中，第二曝光區域305E2與部分的第一未曝光區域305Hs、305Hd或部分的第一曝光區域305E1a、305E1b部分或全部重疊。換言之，母板20將可依據第二曝光區域305E2的形狀而切割為任意尺寸的顯示面板，而顯示面板的尺寸與第二曝光區域305E2於基板材料層300的投影圖案相關。在一些實施例中，第二道曝光製程可利用曝光機提供的曝光光束L2直接對光阻材料層305進行局部照明，換言之，曝光光束L2的照度集中而分布於第二曝光區域305E2，如此一來，無須使用額外的光罩。然而本發明不限於此，在另一些實施例中，可利用照度均勻分布的曝光光束L1結合另一第二光罩（圖未示）而形成曝光光束L2，並對光阻材料層305照射，以進行第二道曝光製程。

請參照圖3G，對光阻材料層305進行一道顯影製程，以形成圖案化光阻層305P。接著，請參照圖3H，以圖案化光阻層305P作為遮罩，對導體材料層304進行蝕刻製程，並在進行蝕刻製程以形成導體圖案S1、D1及擬導體圖案WS1後，移除圖案化光阻層305P。如此一來，可依據第一曝光區域305E1a、305E1b及第二曝光區域305E2，圖案化導體材料層304，以形成圖1B中的導體圖案S1、D1及擬導體圖案WS1。其中，導體圖案S1、D1於基板材料層300的投影形狀分別相同於第一未曝光區域305Hs、305Hd於基板材料層300的投影形狀，擬導體圖案WG1、WS1於基板材料層300的投影形狀則相同於第一未曝光區域305Hs、305Hd中扣除第二曝光區域305E2的殘存區域於基板材料層300的投影形狀。在本實施例中，位於母板20中央區CR的導體圖案S1、D1是藉由對光阻材料層302的兩道曝光製程及一道顯影製程而形成；類似地，位於母板20的驅動電路區DR1、DR2的導體圖案S2、D2也可藉由對光阻材料層的兩道曝光製程及一道顯影製程而形成，並且圖1B、1C中的導體圖案S1、S2可分別為源極，導體圖案D1、D2可分別為汲極。更進一步地，在其他實施例中，形成導體圖案S1時，可一併形成資料線（圖未示），導體圖案S1可電性連接至資料線；類似地，形成導體圖案S2時，可一併形成元件連接線（圖未示）或主動元件連接線（圖未示），導體圖案S2可電性連接至元件連接線或主動元件連接線。

接著，請參照圖3I，於基板100上連續地形成覆蓋導體圖案S1、D1的絕緣區塊PV1，以提供保護功能或是平坦化功能。並且，透過一道微影蝕刻製程以自絕緣區塊PV1暴露出部分的導體圖案D1。在本實施例中，絕緣區塊PV1的材質可包括無機材料、有機材料或其組合。

接著，透過一道微影蝕刻製程，於基板100上形成圖案化的畫素電極PE1。在本實施例中，畫素電極PE1覆蓋絕緣區塊PV1，且填入絕緣區塊PV1的開口而與導體圖案D1接觸。在本實施例中，畫素電極PE1的材質可包括透明金屬氧化物導電材料，例如包括（但不限於）：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、或銦鍺鋅氧化物。於此，將可完成母板20的陣列基板板材的製作。

完成對向基板板材的製作後，可將陣列基板板材與對向基板板材進行組立，並將顯示介質110藉由黏著層140密封於其間，所形成之包括多個顯示面板（或多個標準畫素單元、多個虛置畫素單元、多個標準階級電路以及多個虛置階級電路）的母板20。對向基板板材可包括基板190、遮蔽圖案層170、彩色濾光圖案160、平坦化層150及導電層130。遮蔽圖案層170的各遮蔽區塊170S、170D遮蔽彩色濾光圖案160的邊界，遮蔽圖案層170可為黑色矩陣（Black Matrix，BM），彩色濾光圖案160例如可為紅色濾光圖案、綠色濾光圖案及藍色濾光圖案。導電層130可選擇性地為透明的導電材料，例如氧化銦錫等。黏著層140可為框膠，且黏著層140與切割面CS1不重疊。此外，陣列基板板材與對向基板板材之間可選擇性地設置支撐結構120，例如但不限於光阻間隙物（photo-spacer），以形成間隙（cell gap），支撐結構120的位置可對應遮蔽區塊170S、170D配置，以減少開口率的損失。

在本實施例中，顯示介質110可為液晶材料，則顯示面板10稱為液晶顯示面板，但本發明不限於此；在其他的實施例中，顯示面板10亦可經適當調整後作為電激發光材料顯示面板或主動式有機發光二極體（Active Matrix Organic Light-Emitting Diode，AMOLED）顯示面板。更進一步地，在本實施例中，陣列基板板材是具有薄膜電晶體的基板板材，對向基板板材是具有彩色濾光圖案160的彩色濾光基板板材，但本發明不限於此；在其他的實施例中，陣列基板板材也可以是整合了彩色濾光圖案160於薄膜電晶體上的COA基板板材或是整合了薄膜電晶體於彩色濾光圖案160上的AOC基板板材，此時，對向基板板材上不須製作彩色濾光圖案160。換言之，導體圖案G1、S1、D1、半導體圖案SM1、畫素電極PE1、彩色濾光圖案160、遮蔽區塊170S及絕緣區塊GI1、PV1均設置於陣列基板板材與對向基板板材之間，意即設置於陣列基板板材與對向基板板材其中一者上方。

請一併參照圖2、圖3I及圖4，圖4是本發明一實施方式的顯示面板10的母板20的顯示面板切割製程的上視示意圖。完成母板20的製作後，再沿切割面CS1~CS3對母板20利用刀輪等機械方法或雷射進行顯示面板切割製程，便可形成多個獨立的顯示面板，例如顯示面板10、42、43。圖4中的切割面CS1~CS3可位於圖3B或圖3F的第二曝光區域302E2或305E2中，較佳地，圖4中的切割面CS1~CS3位於圖3B及圖3F的第二曝光區域302E2及305E2的重疊區域中。由上述可知，由於母板20於預切割區C1~C3均是設置虛置畫素單元DPC或虛置階級電路DSC，因此切割出的顯示面板10、42、43於切割面CS1~CS3上也是設置虛置畫素單元DPC或虛置階級電路DSC，且切割面CS1~CS3上不會有金屬或導電材料裸露，如此一來，切割出的顯示面板10、42、43在後續測試以及運送的過程中不會因為金屬腐蝕而影響品質，並且在顯示面板切割製程中的高溫高濕不致使金屬腐蝕而產生短路。此外，由於母板20的預切割區C1~C3可依據不同設計考量與系統需求而進一步調整，因此自母板20切割出的顯示面板10的尺寸可彈性調整。此外，經過顯示面板切割製程後，顯示面板10、42、43於切割面CS1~CS3上的虛置畫素單元DPC及虛置階級電路DSC的邊緣與切割面CS1~CS3切齊。顯示面板10、42、43可經由其接合區BD分別與外部電路410、420、430相接合，其中，外部電路410、420、430例如是控制電路或驅動晶片。

顯示面板10及母板20可依據不同設計考量而適當調整。在圖1B中，標準畫素單元SPC與虛置畫素單元DPC的不同之處在於虛置畫素單元DPC缺少標準畫素單元SPC中的導體圖案G1、D1、S1，以避免顯示面板切割製程中發生短路或避免顯示面板切割製程後腐蝕的問題。但本發明不以此為限，當切割面CS1在預切割區C1的位置偏移時，所有的虛置畫素單元DPC可均不包括導體圖案G1、D1、S1及擬導體圖案WG1、WS1。另一方面，虛置畫素單元DPC相較標準畫素單元SPC亦可有其他的元件差異。在一些實施例中，虛置畫素單元不包括標準畫素單元SPC中的畫素電極PE1；在一些實施例中，虛置畫素單元不包括標準畫素單元SPC中的半導體圖案SM1；在一些實施例中，虛置畫素單元不包括標準畫素單元SPC中的絕緣區塊GI1或絕緣區塊PV1。類似地，虛置階級電路DSC相較標準階級電路SSC亦可有其他的元件差異。

舉例來說，請參照圖5，圖5是本發明一實施方式的顯示面板50的剖面示意圖，其中，圖5的剖面位置對應至圖1A的剖線I-I’的位置。本實施例的顯示面板50與圖1B所述實施例的顯示面板10兩者結構相似，與圖1B所述的實施例不同之處在於，顯示面板50的虛置畫素單元DPC5均不包括標準畫素單元SPC中的導體圖案G1、畫素電極PE1、半導體圖案SM1。如此一來，可避免顯示面板切割製程中的高溫高濕引發短路。其中，畫素電極PE1分別與遮蔽區塊170S的開口172S（及彩色濾光圖案160）重疊；畫素電極PE1均未與遮蔽區塊170D的開口172D（及彩色濾光圖案160）重疊。此外，半導體圖案SM1分別與遮蔽區塊170S（或彩色濾光圖案160）重疊；半導體圖案SM1均未與遮蔽區塊170D（或彩色濾光圖案160）重疊。在此情況下，畫素電極PE1及半導體圖案SM1可類似圖3A至圖3H中導體圖案G1、G2、S1、S2、D1、D2的製作方式，而藉由對光阻材料層的兩道曝光製程及一道顯影製程形成擬半導體圖案WSM1（或擬畫素電極）。此外，如圖5所示，於基板100邊緣（如邊緣E1）的虛置畫素單元DPC5的邊緣與基板100邊緣切齊。

類似地，請參照圖6，圖6是本發明一實施方式的顯示面板60的剖面示意圖，其中，圖6的剖面位置對應至圖1A的剖線I-I’的位置。本實施例的顯示面板60與圖1B所述實施例的顯示面板10兩者結構相似，與圖1B所述的實施例不同之處在於，顯示面板60的虛置畫素單元DPC6均不包括標準畫素單元SPC中的導體圖案G1、D1、S1、畫素電極PE1、半導體圖案SM1。如此一來，可避免顯示面板切割製程中的高溫高濕引發短路。此外，如圖6所示，於基板100邊緣（如邊緣E1）的虛置畫素單元DPC6的邊緣與基板100邊緣切齊。

類似地，請參照圖7，圖7是本發明一實施方式的顯示面板70的剖面示意圖，其中，圖7的剖面位置對應至圖1A的剖線I-I’的位置。本實施例的顯示面板70與圖1B所述實施例的顯示面板10兩者結構相似，與圖1B所述的實施例不同之處在於，顯示面板70的虛置畫素單元DPC7均不包括標準畫素單元SPC中的導體圖案G1、D1、S1、畫素電極PE1、半導體圖案SM1及絕緣區塊GI1、PV1。如此一來，可避免顯示面板切割製程中的高溫高濕引發短路。在此情況下，絕緣區塊GI1、PV1亦可類似圖3A至圖3H中導體圖案G1、G2、S1、S2、D1、D2的製作方式，而藉由對光阻材料層的兩道曝光製程及一道顯影製程形成擬絕緣區塊WGI1、WPV1。並且，遮蔽區塊170S（或其開口172S）分別與絕緣區塊GI1、PV1重疊，而遮蔽區塊170D（或其開口172D）則未與絕緣區塊GI1、PV1重疊。此外，如圖7所示，於基板100邊緣（如邊緣E1）的虛置畫素單元DPC7的邊緣與基板100邊緣切齊。在一些實施例中，顯示面板70可另包括遮光膠條700，遮光膠條700用以避免邊緣漏光，其設置於非顯示區NAA，而可與部分的標準畫素單元SPC或部分的虛置畫素單元DPC7（或部分的標準階級電路SSC或部分的虛置階級電路DSC）重疊。

顯示面板10的驅動電路區DR可進一步調整，以降低訊號干擾。請參照圖1A、圖1C、圖8A至圖8D，圖8A是本發明圖1A所繪製的顯示面板10局部的上視示意圖，圖8B至圖8D分別是本發明圖8A所繪製的顯示面板10局部區域ZM1~ZM3的上視示意圖。為便於說明，圖8A至圖8D中省略圖1A及圖1C部分的膜層或元件，並且，圖8A至圖8D可能適應性縮小或放大各膜層、區域及/或結構的相對尺寸、厚度及位置。如圖8A至圖8C所示，在本實施例中，標準階級電路SSC包括主動元件TFT8a、TFT8b、主動元件連接線810S、810G、810SM、電容器CT8及元件連接線890。主動元件TFT8a、TFT8b分別包括導體圖案G2、S2、D2及半導體圖案SM2；電容器CT8包括電極板EP1、EP2。如圖8A及圖8D所示，虛置階級電路DSC包括擬導體圖案WG2、WS2、WD2、半導體圖案SM2、擬電極板WEP1、WEP2、主動元件連接線810S、810G、810SM及元件連接線890。由上述可再次得知，標準階級電路SSC與虛置階級電路DSC的不同之處在於元件不完全相同。

具體而言，當顯示面板10自母板20切割出後，虛置階級電路DSC的擬導體圖案WG2、WS2、WD2可能經由階級連接線800a、800b、800c或800d而耦接至標準階級電路SSC，因而可導致訊號干擾。為了避免訊號干擾，在自母板20切割出顯示面板10後，須沿著切割線CL1進一步切斷階級連接線800a~800d，例如利用雷射進行驅動電路切割。在其他實施例中，亦可於顯示面板10切割製程前先進行驅動電路切割。如圖8A所示，在本實施例中，階級連接線800a、800b、800c或800d可電性連接於相鄰的標準階級電路SSC之間或連接於相鄰的標準階級電路SSC與虛置階級電路DSC之間，但本發明不限於此；在其他的實施例中，階級連接線800a、800b、800c或800d可電性連接於不相鄰的標準階級電路SSC之間或連接於不相鄰的標準階級電路SSC與虛置階級電路DSC之間；在其他的實施例中，階級連接線800a、800b、800c或800d可僅電性連接於兩個標準階級電路SSC之間或僅電性連接於一個標準階級電路SSC與一個虛置階級電路DSC之間；在其他的實施例中，階級連接線800a、800b、800c或800d可將標準階級電路SSC或虛置階級電路DSC電性連接至其他電路。

考量製程精度，在一些實施例中，位於邊緣的階級連接線800a在鄰近切割線CL1而預切割的區段應遠離其他元件設置，即設置淨空區域XX，以便於階級連接線800a~800d的驅動電路切割製程。具體而言，如圖8A所示，位於邊緣的階級連接線800a可具有第一區段8001及第二區段8002，其中第一區段8001為鄰近切割線CL1而預切割的區段，且第一區段8001與淨空區域XX相鄰設置。此外，第一區段8001可與淨空區域XX對齊，更進一步地，第一區段8001的上邊緣、右側邊緣、下邊緣可與淨空區域XX的上邊緣、左側邊緣、下邊緣對齊。在一些實施例中，階級連接線800a可用於提供特定準位之直流電，但本發明不限於此。為確保第一區段8001遠離其他元件設置，主動元件TFT8a、TFT8b、元件連接線890、電容器CT8或主動元件連接線810S、810G、810SM均空出淨空區域XX，換言之，淨空區域XX未設置主動元件TFT8a、TFT8b、元件連接線890、電容器CT8或主動元件連接線810S、810G、810SM或其他傳輸訊號的元件。在一些實施例中，淨空區域XX之長度LL介於50微米與150微米之間，淨空區域XX之寬度WW介於50微米與150微米之間。由於淨空區域XX可位於相鄰的標準階級電路SSC與虛置階級電路DSC之間，且位於邊緣的階級連接線800a的第一區段8001相鄰設置於淨空區域XX，如此一來，當沿著切割線CL1切斷階級連接線800a~800d時，淨空區域XX可避免損壞階級連接線800a~800d以外的元件，因此可提高對階級連接線800a~800d進行的驅動電路切割製程的良率。值得注意的是，在一些實施例中，淨空區域XX中可設置不重要的元件，例如浮接的元件。此外，如圖8A所示，切割線CL1鄰近設置於相鄰的標準階級電路SSC與虛置階級電路DSC之間的淨空區域XX或者鄰近設置於兩個相鄰的標準階級電路SSC之間的淨空區域XX。

為了進一步提高驅動電路切割製程的良率，階級連接線800a~800d其中任一者的寬度可進一步調整。舉例來說，如圖8A所示，階級連接線800a的第一區段8001之線寬W1小於第二區段8002之線寬W2。在一些實施例中，第一區段8001之線寬W1大致介於8微米與10微米之間，第二區段8002之線寬W2大致介於100微米與200微米之間。在一些實施例中，第一區段8001之線寬W1與第二區段8002之線寬W2之間的比例介於0.04與1之間。在一些實施例中，第一區段8001之長度LN1介於50微米與150微米之間。在其他的實施例中，階級連接線800b~800d亦可具有寬度不同的多個區段，以便於對階級連接線800a~800d進行的驅動電路切割製程。

此外，如圖1C、圖8A所示，由於黏著層140可與部分的標準階級電路SSC或部分的虛置階級電路DSC重疊，因此，標準階級電路SSC及虛置階級電路DSC中的元件可進一步調整，以確保黏著層140的固化。舉例來說，電容器CT8中的電極板EP1具有多個開口EP1n，電容器CT8中的電極板EP2也具有多個開口EP2n，且開口EP1n分別與開口EP2n重疊。換言之，電容器CT8具有鏤空結構，而能提高電容器CT8的透光率，以確保黏著層140的固化。類似地，虛置階級電路DSC之擬電極板WEP1、WEP2也分別具有多個開口，而構成鏤空結構。值得注意的是，在圖8A中，開口EP1n、EP2n的數目分別為15個，但本發明不限於此，開口EP1n、EP2n的數目可視不同需求而適應性調整。

另一方面，在一些實施例中，主動元件TFT8a之間可藉由主動元件連接線810S、810G或810SM而電性連接，其中，主動元件連接線810S與主動元件TFT8a的導體圖案S2可形成多個開口810Sn，主動元件連接線810G與主動元件TFT8a的導體圖案G2可形成多個開口810Gn，主動元件連接線810SM與主動元件TFT8a的半導體圖案SM2可形成多個開口810SMn。在另一些實施例中，主動元件連接線810S、810G、810SM使相鄰的兩個主動元件TFT8a並聯。在另一些實施例中，主動元件連接線810S、810G、810SM的線寬Ws、Wg、Wsm分別小於40微米。類似地，主動元件TFT8b之間可藉由主動元件連接線810G而電性連接，而形成開口810Gn。換言之，主動元件TFT8a、TFT8b可與主動元件連接線810S、810G或810SM構成鏤空結構，而能提高主動元件TFT8a、TFT8b的透光率，以確保黏著層140的固化。值得注意的是，開口810Sn、810Gn、810SMn的數目亦可視不同需求而適應性調整。此外，主動元件TFT8a之間設置多條主動元件連接線810G可形成分流，而提高等效線寬及耐電流度，以避免單一的主動元件連接線810G因負載電流過高而毀損；據此，主動元件TFT8a之間設置多條主動元件連接線810S或810SM。在一些實施例中，主動元件TFT8a、TFT8b可為兩指的指形電晶體；在另一些實施例中，主動元件TFT8a、TFT8b可為多指的指形電晶體。此外，如圖1C、圖8A至圖8C所示，主動元件TFT8a、TFT8b中導體圖案S2的邊緣可偏移（offset）半導體圖案SM2的邊緣，但在其他的實施例中，導體圖案S2的邊緣可與半導體圖案SM2的邊緣對齊，以降低主動元件TFT8a、TFT8b的閘極源極間電容和閘極汲極間電容的負載。類似地，虛置階級電路DSC之擬導體圖案WG2、WS2、半導體圖案SM2亦可與主動元件連接線810S、810G或810SM構成鏤空結構。

為便於進行驅動電路切割製程，顯示面板可進一步調整。請參照圖9，圖9是本發明一實施方式的顯示面板90局部的上視示意圖。本實施例的顯示面板90與圖8A所述實施例的顯示面板10兩者結構相似，與圖8A所述的實施例不同之處在於，除了設置淨空區域XX，顯示面板90中相鄰的標準階級電路SSC9之間可相隔間隙，或者，相鄰的標準階級電路SSC9與虛置階級電路DSC9之間可相隔間隙，而淨空區域XX位於間隙中。標準階級電路SSC9的主動元件TFT9a、TFT8b、主動元件連接線810S、810G、810SM、電容器CT9及元件連接線990均空出淨空區域XX；類似地，虛置階級電路DSC9的擬導體圖案WG9、WS9、WD9、半導體圖案SM9、擬電極板WEP3、WEP4、主動元件連接線810S、810G、810SM及元件連接線990均空出淨空區域XX。換言之，這些間隙實質上擴大淨空區域XX的範圍，如此一來，可進一步提高驅動電路切割製程的良率。此外，為了降低電阻，在本實施例中，階級連接線800a~800d的寬度可為定值，而不具有寬度變化。

為便於進行驅動電路切割製程，顯示面板可進一步調整。請參照圖10，圖10是本發明一實施方式的顯示面板95局部的上視示意圖。本實施例的顯示面板95與圖9所述實施例的顯示面板90兩者結構相似，與圖9所述的實施例不同之處在於，階級連接線的結構可進一步調整。舉例來說，如圖10所示，階級連接線1000具有第一區段10001及第二區段10002，階級連接線1000的第一區段10001具有分支10001a~10001c，分支10001a~10001c之線寬W3小於第二區段10002之線寬W2。在一些實施例中，分支10001a~10001c之線寬W3大致介於8微米與10微米之間。在其他的實施例中，階級連接線800b~800d亦可具有多個分支，以便於驅動電路切割製程。值得注意的是，在圖10中，第一區段10001的分支10001a~10001c的數目為3個，但本發明不限於此，第一區段10001的分支的數目可視不同需求而適應性調整。

為便於進行驅動電路切割製程，顯示面板可進一步調整。請參照圖11，圖11是本發明一實施方式的顯示面板99局部的上視示意圖。本實施例的顯示面板99與圖9所述實施例的顯示面板90兩者結構相似，且功能與功效都類似，因此相同符號代表相同元件。本實施例與圖9所述的實施例不同之處在於，顯示面板99的標準階級電路SSC11及虛置階級電路DSC11中的元件可進一步調整。具體而言，標準階級電路SSC11可不包括電容器CT8；類似地，虛置階級電路DSC11可不包括擬電極板WEP1、WEP2。此外，標準階級電路SSC11之主動元件TFT11a之形狀不同於圖9中標準階級電路SSC9的主動元件TFT9a，在此情況下，主動元件TFT11a可兼具有電容效應。類似地，虛置階級電路DSC11之擬導體圖案WG11、WS11之形狀不同於圖9中虛置階級電路DSC9的擬導體圖案WG9、WS9。

綜上所述，本發明的母板可切割出任意尺寸的顯示面板。為了避免顯示面板切割製程中損及位於顯示區中的膜層或元件，因此於顯示面板的邊緣預留預切割區。由於預切割區中僅設置缺少特定材料（如導電材料）的虛置畫素單元或虛置階級電路，因此切割製作出的顯示面板邊緣不會有導電材料裸露，而可避免顯示面板切割製程中不同膜層或元件發生短路的問題或避免切割製程後腐蝕的問題，進而確保顯示品質。

此外，為了避免虛置階級電路造成訊號干擾，在顯示面板切割製程之後進行驅動電路切割，以切斷階級連接線。階級連接線具有寬度不同的區段，或者階級連接線在預切割的區段可遠離其他元件設置，以提高驅動電路切割製程的良率。再者，由於黏著層為因應顯示面板客製化而可能設置於任意位置，而使黏著層可與部分的標準階級電路或虛置階級電路重疊，因此標準階級電路及虛置階級電路中的元件具有鏤空結構，以能提高元件的透光率，而能確保黏著層的固化。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、42、43、50、60、70、90、95：顯示面板 100、190：基板 110：顯示介質 120：支撐結構 130：導電層 140：黏著層 150：平坦化層 160：彩色濾光圖案 170：遮蔽圖案層 170S、170D：遮蔽區塊 172S、172D：開口 180、182、185：絕緣層 20：母板 300：基板材料層 301、304：導體材料層 302、305：光阻材料層 302H、305Hs、305Hd：第一未曝光區域 302E1、305E1a、305E1b：第一曝光區域 302E2、305E2：第二曝光區域 302P、305P：圖案化光阻層 303、306：第一光罩 303Q、306Qs、306Qd：光罩圖案 410、420、430：外部電路 700：遮光膠條 800a、800b、800c、800d、900、1000：階級連接線 810S、810G、810SM：主動元件連接線 810Sn、810Gn、810SMn、EP1n、EP2n：開口 890、990：元件連接線 8001、10001：第一區段 8002、10002：第二區段 10001a~10001c：分支 AA：顯示區 NAA：非顯示區 DR、DR1、DR2：驅動電路區 B、B1、B2：周邊線路區 BD：接合區 C、C1~C3：預切割區 SPC：標準畫素單元 DPC、DPC5、DPC6、DPC7：虛置畫素單元 SSC、SSC9、SSC11：標準階級電路 DSC、DSC11：虛置階級電路 WTH1、WTH2、WW：寬度 LL、LN1：長度 DIS1、DIS2：間距 E1、E2、E3：邊緣 GI1、GI2、PV1：絕緣區塊 WGI1、WPV1：擬絕緣區塊 G1、G2、S1、S2、D1、D2：導體圖案 WG1、WG2、WS1、WS2、WD2、WG9、WS9、WD9、WG11、WS11：擬導體圖案 WSM1：擬半導體圖案 SM1、SM2、SM9：半導體圖案 PE1：畫素電極 CR：中央區 CS1~CS3：切割面 L1、L2：曝光光束 TFT8a、TFT8b、TFT9a、TFT11a：主動元件 CT8：電容器 EP1、EP2：電極板 WEP1、WEP2、WEP3、WEP4：擬電極板 XX：淨空區域 W1、W2、W3、Ws、Wg、Wsm：線寬 CL1：切割線 ZM1~ZM3：區域

圖1A是本發明一實施方式的顯示面板的上視示意圖。圖1B及圖1C分別是沿圖1A之剖線I-I’、II-II’繪製的剖面示意圖。圖2是本發明一實施方式的顯示面板的母板的上視示意圖。圖3A至圖3I是本發明一實施方式之局部的母板的製造流程的剖面示意圖。圖4是本發明一實施方式的母板的顯示面板切割製程的上視示意圖。圖5至圖7分別是本發明一實施方式的顯示面板的剖面示意圖。圖8A是本發明圖1A所繪製的顯示面板10局部的上視示意圖。圖8B至圖8D分別是本發明圖8A所繪製的顯示面板局部區域的上視示意圖。圖9至圖11分別是本發明一實施方式的顯示面板局部的上視示意圖。

10：顯示面板 AA：顯示區 NAA：非顯示區 DR：驅動電路區 B：周邊線路區 C：預切割區 SPC：標準畫素單元 DPC：虛置畫素單元 SSC：標準階級電路 DSC：虛置階級電路 WTH1：寬度 DIS1、DIS2：間距 E1、E2、E3：邊緣

Claims

一種顯示面板，包括：一基板，其中多個第一導體圖案及一遮蔽圖案層的多個遮蔽區塊於該基板上呈陣列排列；多個標準畫素單元，各該標準畫素單元包括該些第一導體圖案中的一第一導體圖案及該些遮蔽區塊中的一第一遮蔽區塊，該些第一遮蔽區塊分別與該些第一導體圖案重疊；以及多個虛置畫素單元，各該虛置畫素單元包括該些遮蔽區塊中的一第二遮蔽區塊，該些第二遮蔽區塊未與該些第一導體圖案重疊，其中該基板的一第一邊緣與該些標準畫素單元中的一標準畫素單元相鄰該些虛置畫素單元的一第二邊緣相隔一第一間距，該第一間距介於50微米與3000微米之間。
如申請專利範圍第1項所述的顯示面板，其中各該標準畫素單元另包括多個第二導體圖案中的一第二導體圖案，該些第一遮蔽區塊另分別與該些第二導體圖案重疊，該些第二遮蔽區塊未與該些第二導體圖案重疊，各該第一導體圖案及各該第二導體圖案分別為一閘極、一汲極或一源極。
如申請專利範圍第1項所述的顯示面板，其中各該標準畫素單元另包括多個畫素電極中的一畫素電極，各該第一遮蔽區塊及各該第二遮蔽區塊分別具有一第一開口及一第二開口，該些畫素電極分別與該些第一遮蔽區塊的該些第一開口重疊，該些畫素電極未與該些第二遮蔽區塊的該些第二開口重疊。
如申請專利範圍第1項所述的顯示面板，其中各該標準畫素單元另包括多個半導體圖案中的一半導體圖案，該些第一遮蔽區塊另分別與該些半導體圖案重疊，該些第二遮蔽區塊未與該些半導體圖案重疊。
如申請專利範圍第1項所述的顯示面板，其中各該標準畫素單元另包括一絕緣層中多個絕緣區塊中的一絕緣區塊，該些第一遮蔽區塊另分別與該些絕緣區塊重疊，該些第二遮蔽區塊未與該些絕緣區塊重疊。
如申請專利範圍第1項所述的顯示面板，其中各該標準畫素單元另包括多個彩色濾光圖案中的一第一彩色濾光圖案，各該虛置畫素單元另包括該些彩色濾光圖案中的一第二彩色濾光圖案，該些第一彩色濾光圖案分別對應該些第一導體圖案設置，該些第二彩色濾光圖案未對應該些第一導體圖案設置。
如申請專利範圍第1項所述的顯示面板，另包括一黏著層，該黏著層與部分的該些標準畫素單元重疊。
如申請專利範圍第1項所述的顯示面板，其中該些標準畫素單元中的多個第一標準畫素單元位於一顯示區，該些虛置畫素單元及該些標準畫素單元中的多個第二標準畫素單元位於一非顯示區。
如申請專利範圍第1項所述的顯示面板，另包括：多個標準階級電路，各該標準階級電路包括多個第三導體圖案中的一第三導體圖案，該些標準階級電路對應該些標準畫素單元設置；以及至少一虛置階級電路，該至少一虛置階級電路中的一虛置階級電路對應該些虛置畫素單元中的一虛置畫素單元設置，其中該基板的該第一邊緣與該些標準階級電路中的一標準階級電路相鄰該至少一虛置階級電路的一第三邊緣相隔一第二間距，該第二間距介於50微米與3000微米之間。
如申請專利範圍第9項所述的顯示面板，另包括多個階級連接線，該些階級連接線中位於邊緣的一第一階級連接線電性連接於該至少一虛置階級電路中的一虛置階級電路及該些標準階級電路中的一標準階級電路之間，該第一階級連接線的一區段相鄰設置於一淨空區域，該淨空區域設置於該至少一虛置階級電路中的一虛置階級電路與該些標準階級電路中相鄰該至少一虛置階級電路的一標準階級電路之間，各該標準階級電路包括多個主動元件，該些主動元件空出該淨空區域，該淨空區域之長度介於50微米與150微米之間，該淨空區域之寬度介於50微米與150微米之間。
如申請專利範圍第9項所述的顯示面板，另包括多個階級連接線，該些階級連接線中的一第二階級連接線電性連接於該至少一虛置階級電路中的一虛置階級電路及該些標準階級電路中的一標準階級電路之間，該第二階級連接線具有一第一區段及一第二區段，該第一區段位於該至少一虛置階級電路中的一虛置階級電路與該些標準階級電路中相鄰該至少一虛置階級電路的一標準階級電路之間，該第一區段之線寬小於該第二區段之線寬。
一種驅動電路，包括：多個階級電路，各該階級電路包括多個主動元件；以及多個階級連接線，該些階級連接線中位於邊緣的一第一階級連接線電性連接於該些階級電路中的兩個階級電路之間，該第一階級連接線的一區段相鄰設置於一淨空區域，該淨空區域位於該些階級電路中相鄰的兩個階級電路之間，該些主動元件空出該淨空區域，該淨空區域之長度介於50微米與150微米之間，該淨空區域之寬度介於50微米與150微米之間。
如申請專利範圍第12項所述的驅動電路，其中各該階級電路另包括一電容器，該電容器包括一第一電極板及一第二電極板，該第一電極板具有多個第一開口，該第二電極板具有多個第二開口，且該些第一開口分別與該些第二開口重疊，該電容器空出該淨空區域。
如申請專利範圍第12項所述的驅動電路，其中各該階級電路另包括多個主動元件連接線，該些主動元件連接線電性連接於該些主動元件中並聯的兩個主動元件之間，以形成多個第三開口，該些主動元件連接線空出該淨空區域。
一種驅動電路，包括：多個階級電路，各該階級電路包括多個主動元件；以及多個階級連接線，該些階級連接線中的一第一階級連接線電性連接於該些階級電路中的兩個階級電路之間，該第一階級連接線具有一第一區段及一第二區段，該第一區段位於該些階級電路中相鄰的兩個階級電路之間，該第一區段之線寬小於該第二區段之線寬。
如申請專利範圍第15項所述的驅動電路，其中該第一區段具有多個分支，各該分支之線寬分別小於該第二區段之線寬。
如申請專利範圍第15項所述的驅動電路，其中各該階級電路另包括一電容器，該電容器包括一第一電極板及一第二電極板，該第一電極板具有多個第一開口，該第二電極板具有多個第二開口，且該些第一開口分別與該些第二開口重疊。
如申請專利範圍第15項所述的驅動電路，其中各該階級電路另包括多個主動元件連接線，該些主動元件連接線電性連接於該些主動元件中並聯的兩個主動元件之間，以形成多個第三開口。
一種顯示面板製作方法，包括：提供一基板材料層；形成多個標準畫素單元及多個虛置畫素單元，其中多個第一導體圖案及一遮蔽圖案層的多個遮蔽區塊於該基板材料層上呈陣列排列，各該標準畫素單元包括該些第一導體圖案中的一第一導體圖案及該些遮蔽區塊中的一第一遮蔽區塊，該些第一遮蔽區塊分別與該些第一導體圖案重疊，各該虛置畫素單元包括該些遮蔽區塊中的一第二遮蔽區塊，該些第二遮蔽區塊未與該些第一導體圖案重疊；以及沿至少一切割面切割該基板材料層，其中該至少一切割面中的一切割面與該些標準畫素單元中的一標準畫素單元相鄰該些虛置畫素單元的一第一邊緣相隔一第一間距，該第一間距介於50微米與3000微米之間。
如申請專利範圍第19項所述的顯示面板製作方法，其中形成該些標準畫素單元及該些虛置畫素單元的步驟包括：形成一第一導體材料層於該基板材料層上；形成一第一光阻材料層於該第一導體材料層上；於該第一光阻材料層上形成多個第一未曝光區域與多個第一曝光區域；於該第一光阻材料層上形成至少一第二曝光區域，其中該至少一第二曝光區域與該些第一未曝光區域或該些第一曝光區域部分重疊，該至少一切割面分別位於該至少一第二曝光區域中，該至少一第二曝光區域的寬度介於50微米與3500微米之間；以及依據該些第一曝光區域及該至少一第二曝光區域，圖案化該第一導體材料層，以形成該些第一導體圖案，該些第一導體圖案的形狀與該些第一未曝光區域的形狀相同。
如申請專利範圍第19項所述的顯示面板製作方法，其中各該標準畫素單元另包括多個第二導體圖案中的一第二導體圖案，該些第一遮蔽區塊另分別與該些第二導體圖案重疊，該些第二遮蔽區塊未與該些第二導體圖案重疊，各該第一導體圖案及各該第二導體圖案分別為一閘極、一汲極或一源極。
如申請專利範圍第19項所述的顯示面板製作方法，其中各該標準畫素單元另包括多個畫素電極中的一畫素電極，各該第一遮蔽區塊及各該第二遮蔽區塊分別具有一第一開口及一第二開口，該些畫素電極分別與該些第一遮蔽區塊的該些第一開口重疊，該些畫素電極未與該些第二遮蔽區塊的該些第二開口重疊。
如申請專利範圍第19項所述的顯示面板製作方法，其中各該標準畫素單元另包括多個半導體圖案中的一半導體圖案，該些第一遮蔽區塊另分別與該些半導體圖案重疊，該些第二遮蔽區塊未與該些半導體圖案重疊。
如申請專利範圍第19項所述的顯示面板製作方法，其中各該標準畫素單元另包括一絕緣層中多個絕緣區塊中的一絕緣區塊，該些第一遮蔽區塊另分別與該些絕緣區塊重疊，該些第二遮蔽區塊未與該些絕緣區塊重疊。
如申請專利範圍第19項所述的顯示面板製作方法，另包括形成一黏著層，該黏著層與部分的該些標準畫素單元重疊。
如申請專利範圍第19項所述的顯示面板製作方法，其中於形成該些標準畫素單元及該些虛置畫素單元時，形成多個標準階級電路及至少一虛置階級電路，其中各該標準階級電路包括多個第三導體圖案中的一第三導體圖案，該些標準階級電路對應該些標準畫素單元設置，該至少一虛置階級電路中的一虛置階級電路對應該些虛置畫素單元中的一虛置畫素單元設置，該至少一切割面中的一切割面與該些標準階級電路中的一標準階級電路相鄰該至少一虛置階級電路的一第二邊緣相隔一第二間距，該第二間距介於50微米與3000微米之間。
如申請專利範圍第26項所述的顯示面板製作方法，其中多個階級連接線中位於邊緣的一第一階級連接線電性連接於該至少一虛置階級電路中的一虛置階級電路及該些標準階級電路中的一標準階級電路之間，該第一階級連接線的一區段相鄰設置於一淨空區域，該淨空區域設置於該至少一虛置階級電路中的一虛置階級電路與該些標準階級電路中相鄰該至少一虛置階級電路的一標準階級電路之間，各該標準階級電路包括多個主動元件，該些主動元件空出該淨空區域，該淨空區域之長度介於50微米與150微米之間，該淨空區域之寬度介於50微米與150微米之間。
如申請專利範圍第26項所述的顯示面板製作方法，其中多個階級連接線中的一第二階級連接線電性連接於該至少一虛置階級電路中的一虛置階級電路及該些標準階級電路中的一標準階級電路之間，該第二階級連接線具有一第一區段及一第二區段，該第一區段位於該至少一虛置階級電路中的一虛置階級電路與該些標準階級電路中相鄰該至少一虛置階級電路的一標準階級電路之間，該第一區段之線寬小於該第二區段之線寬。