TWI694489B

TWI694489B - 半導體裝置的形成方法

Info

Publication number: TWI694489B
Application number: TW107115567A
Authority: TW
Inventors: 劉相瑋; 吳佳典; 朱韋臻
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2017-09-29
Filing date: 2018-05-08
Publication date: 2020-05-21
Also published as: CN109585305B; TW201916100A; US20200365449A1; US20190103305A1; US20200144104A1; US10529617B2; CN109585305A; KR102111418B1; US10734275B2; US10957580B2; KR20190038241A

Abstract

一方法包含在目標層上方形成硬遮罩，在硬遮罩的第一部分上進行處理以形成處理部分，且未處理硬遮罩的第二部分以作為未處理部分。此方法更包含對硬遮罩的處理部分和未處理部分進行蝕刻，其中由於蝕刻而移除未處理部分，且在蝕刻之後保留處理部分。蝕刻硬遮罩下方的一層，且使用硬遮罩的處理部分作為蝕刻時的蝕刻遮罩的一部分。

Description

半導體裝置的形成方法

本發明實施例係有關於半導體技術，且特別是有關於半導體裝置的形成方法。

雙重圖案化(double patterning)為發展用於微影的技術，以提高部件的密度。一般來說，對於在晶圓上形成積體電路的部件(feature)，使用涉及應用光阻的微影技術，並在光阻上定義出部件特徵。先在微影遮罩中定義圖案化光阻中的部件特徵，並透過微影遮罩中的透明部分或不透明部分實現這些部件特徵。接著，將圖案化光阻中的部件特徵轉移至製造的部件。

隨著積體電路的微縮化，光學鄰近效應(optical proximity effect)成為越來越大的問題。當兩隔開的部件太靠近彼此，光學鄰近效應可能導致部件彼此短路。為了解決此問題，引進雙重圖案化技術。在雙重圖案化技術中，緊密設置的部件特徵分開成相同的雙重圖案化遮罩組的兩個光微影遮罩，使用兩個遮罩曝光相同的光阻，或使用兩個遮罩將相同的硬遮罩圖案化。在每一遮罩中，部件之間的距離相較於在其他使用單一遮罩時的部件之間的距離增加，且因此在雙重圖案化遮罩中降低或大致消除光學鄰近效應。

然而，雙重圖案化也有缺點。舉例來說，當兩部件的長度方向對齊相同的直線，且此兩部件的線末端面對彼此，由於鄰近效應和重疊變異(overlay variation)的緣故很難控制線末端間隔的均勻性。特別當其他部件接近此兩部件時，部件的線間隔和寬度也很難控制。

在一些實施例中，提供一種半導體裝置的形成方法，此方法包含在目標層上方形成第一硬遮罩；在第一硬遮罩的第一部分上進行處理以形成處理部分，且未處理第一硬遮罩的第二部分以作為未處理部分；對第一硬遮罩的處理部分和未處理部分進行蝕刻，其中由於蝕刻而移除未處理部分，且在蝕刻之後保留處理部分；以及蝕刻第一硬遮罩下方的一層，其中使用第一硬遮罩的處理部分作為蝕刻時的蝕刻遮罩的一部分。

在一些其他實施例中，提供一種半導體裝置的形成方法，此方法包含形成第一硬遮罩；在第一硬遮罩上方形成第二硬遮罩；將第二硬遮罩圖案化以形成第一開口於其中；改變第二硬遮罩的第一部分，使第二硬遮罩的第一部分具有不同於第二硬遮罩的第二部分的性質；在第二硬遮罩的第一部分的側壁上形成間隙壁；移除第二硬遮罩的第二部分，在移除步驟後保留第二硬遮罩的第一部分；以及將第二硬遮罩的第一部分和間隙壁的圖案轉移至下方層中。

在另外一些實施例中，提供一種半導體裝置的形成方法，此方法包含在硬遮罩中形成第一開口、第二開口、第三開口和第四開口；形成處理遮罩覆蓋第一開口與第二開口之間的硬遮罩的第一部分，其中第三開口與第四開口之間的硬遮罩的第二部分透過處理遮罩的開口暴露出來；在硬遮罩的第二部分上進行處理；移除處理遮罩；將硬遮罩的第一部分和第二部分暴露於蝕刻劑，其中蝕刻劑蝕刻第一部分，且第二部分留下至少底部部分；在第一開口、第二開口、第三開口和第四開口中形成間隙壁；以及使用間隙壁和硬遮罩的第二部分作為蝕刻遮罩以蝕刻下方層。

10‧‧‧基底

12‧‧‧(主動)裝置

14‧‧‧介電層

16‧‧‧導電部件

26‧‧‧蝕刻停止層

28‧‧‧層

30、32‧‧‧硬遮罩

30A、30B‧‧‧條帶部分

32A‧‧‧未處理部分

32B‧‧‧處理部分

34‧‧‧遮罩

35、37、42、44、56、58、60‧‧‧開口

36‧‧‧處理遮罩

38‧‧‧間隔層

39‧‧‧處理

40‧‧‧間隙壁

43‧‧‧蝕刻劑

46、46A、46B‧‧‧溝槽

48‧‧‧通孔開口

50‧‧‧金屬線

52‧‧‧導通孔

54‧‧‧蝕刻遮罩

100‧‧‧晶圓

200、300‧‧‧方法

202、204、206、208、210、212、214、216、218、220、222、224、302、304、306、308、310、312、314、316、318、320、322、324‧‧‧步驟

D1‧‧‧深度

S1、S2‧‧‧間隔

T1、T2‧‧‧厚度

W1、W2、W3‧‧‧寬度

根據以下的詳細說明並配合所附圖式可以更加理解本發明實施例。應注意的是，根據本產業的標準慣例，圖示中的各種部件(feature)並未必按照比例繪製。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。

第1-2、3A-5A、3B-5B、6、7A-11A、7B-11B圖為依據一些實施例之形成金屬線的中間階段的剖面示意圖和上視圖。

第12圖為依據一些實施例之用於形成金屬線的製程流程圖。

第13A-15A、13B-15B、16、17A-19A、17B-19B、20A-22A、20B-22B、20C-22C圖為依據一些實施例之形成金屬線的中間階段的剖面示意圖和上視圖。

第23圖為依據一些實施例之用於形成金屬線的製程流程圖。

要瞭解的是以下的揭露內容提供許多不同的實施例或範例，以實現本發明實施例的不同部件。以下敘述各個構件及其排列方式的特定範例，以求簡化揭露內容的說明。當然，這些僅為範例並非用以限定本發明。例如，以下的揭露內容敘述了將一第一部件形成於一第二部件之上或上方，即表示其包含了所形成的上述第一部件與上述第二部件是直接接觸的實施例，亦包含了尚可將附加的部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與上述第二部件可能未直接接觸的實施例。此外，揭露內容中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。

再者，為了方便描述圖式中一元件或部件與另一(複數)元件或(複數)部件的關係，可使用空間相關用語，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語也涵蓋裝置在使用或操作中的不同方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。

依據各種例示性實施例提供例如金屬線的部件及其形成方法。依據一些實施例顯示形成部件的中間階段。討論一些實施例的一些變化。在各種視圖和顯示的實施例中，使用相似的參考符號來標記相似的元件。

第1圖至第11A圖和第11B圖為依據一些例示性實施例之形成目標層(target layer)中的部件的中間階段的上視圖和剖面示意圖。在第1圖-第11A圖和第11B圖中以及在第13A圖和第13B圖至第22A圖和第22B圖中，圖式號碼可包含字母“A”或字母“B”。字母“A”表示相應圖式顯示為剖面示意圖，字母“B”表示相應圖式顯示為上視圖。具有相同數字和不同字母“A”或“B”的圖式表示相同製程步驟的不同視圖。再者，剖面示意圖為由各自上視圖中包含線A-A的平面得出。

第1圖顯示晶圓100的剖面示意圖，晶圓100包含基底10以及上方層。基底10(有時也被稱為半導體基底)可由半導體材料形成，例如矽、矽鍺或類似物。依據本發明一些實施例，基底10為結晶半導體基底，例如結晶矽基底、結晶矽碳基底、結晶矽鍺基底、第III-V族化合物基底或類似物。可包含電晶體在其中的主動裝置12(有時也被簡稱為裝置)形成於基底10的頂表面上。

介電層14形成於基底10上方。依據本發明一些實施例，介電層14為金屬層間介電質(Inter-Metal Dielectric，IMD)或層間介電質(Inter-Layer Dielectric，ILD)，介電層14可由例如具有小於3.8、小於約3.0或小於約2.5的介電常數(k值)的介電材料形成。依據本發明一些實施例，可為金屬部件(例如銅線或鎢接觸插塞)的導電部件16形成於介電層14中。蝕刻停止層26形成於介電層14上方。蝕刻停止層26可由介電材料形成，例如碳化矽、氮化矽、碳氧化矽、氮氧化矽或類似物。

層28(有時也被稱為低介電常數介電層，或簡稱為介電層)進一步形成於蝕刻停止層26上方。層28可為金屬層間介電層，層28可由例如具有小於3.8、小於約3.0或小於約2.5的介電常數(k值)的介電材料形成。層28可為包含碳的化合物，且可具有孔洞在其中。依據本發明一些其他實施例，層28為具有等於或高於3.8的k值的非低介電常數介電層。

依據本發明一些其他實施例，層28為半導體基底。依據本發明這些實施例，可不具有其他層在層28下方。因此，依據這些實施例，可不存在第1圖中所示的基底10、介電層14和導電部件16。依據本發明一些實施例，在本文描述中，層28也可被稱為目標層，複數個圖案化部件將形成於其中。

在層28上方存在硬遮罩30，硬遮罩30(有時也被稱為介電硬遮罩)可由介電材料形成，例如氧化矽(例如四乙氧基矽烷(tetraethoxysilane，TEOS)氧化物)、氮化矽、無氮抗反射塗層(Nitrogen-Free Anti-Reflective Coating，NFARC)(其為氧化物)、碳化矽、氮氧化矽、碳氧化矽或類似物。形成方法包含電漿增強化學氣相沉積(Plasma Enhance Chemical Vapor Deposition，PECVD)、高密度電漿(High-Density Plasma，HDP)沉積、化學氣相沉積(Chemical Vapor Deposition，CVD)、原子層沉積(Atomic Layer Deposition，ALD)或類似方法。

硬遮罩32形成於硬遮罩30上方。依據本發明一些實施例，硬遮罩32直接接觸硬遮罩30，沒有其他層形成於硬遮罩32與硬遮罩30之間。依據本發明一些實施例，硬遮罩32由相對於下方硬遮罩30具有高蝕刻選擇比的非晶矽或其他材料形成。舉例來說，當蝕刻硬遮罩32時，蝕刻選擇比(為硬遮罩32的蝕刻速率與硬遮罩30的蝕刻速率的比值)大於約20或大於約50。在本文描述中，硬遮罩32也可被稱為心軸(mandrel)層。

第1圖也顯示第一光微影製程。遮罩34形成於硬遮罩32上方，遮罩34可包含單一光阻或三層(光)遮罩。此三層可包含下層(有時也被稱為底層)、在下層上方的中間層以及在中間層上方的上層。依據本發明一些實施例，下層和上層由光阻形成，此光阻由有機材料形成。中間層可由無機材料形成，此無機材料可為氮化物(例如氮化矽)、氮氧化物(例如氮氧化矽)、氧化物(例如氧化矽)或類似物。中間層相對於上層和下層具有高蝕刻選擇比，且因此上層被用作將中間層圖案化的蝕刻遮罩，且中間層被用作將下層圖案化的蝕刻遮罩。舉例來說，在光微影製程中施加遮罩34並將遮罩34圖案化。對應的步驟顯示於第12圖所示的製程流程圖中方法200的步驟202。開口35形成於遮罩34中。依據本發明一些實施例，開口35具有彼此平行之條帶(strip)的上視形狀。

第2圖顯示在修整(trimming)步驟之後晶圓100的剖面示意圖，修整步驟係用以縮減遮罩34的條帶的寬度。對應的步驟顯示於第12圖所示的製程流程圖中方法200的步驟204。依據本發明一些實施例，修整步驟包含遮罩34的等向性蝕刻，在修整步驟期間硬遮罩32不被侵蝕。

接著，進行蝕刻步驟來將遮罩34的圖案轉移至硬遮罩32，並將開口35延伸進入硬遮罩32。對應的步驟顯示於第12圖所示的製程流程圖中方法200的步驟206。接著，例如在灰化步驟中移除留下的遮罩34。產生的結構如第3A圖和第3B圖所示。此蝕刻為非等向性，因此硬遮罩32中的開口35具有與在遮罩34中對應的開口相同或相似尺寸。依據本發明一些實施例，開口35包含一些矩形形狀開口。

依據本發明一些實施例，在製程腔體(未顯示)中進行硬遮罩32的蝕刻，此蝕刻包含例如CF₄、HBr、Cl₂、O₂或前述之組合的製程氣體。製程氣體的流量可在約3sccm與約500sccm之間的範圍內。製程氣體的壓力可在約5mTorr與約50mTorr之間的範圍內。可以理解的是，本發明實施例記載的數值為範例，且可採用不同的數值。

請參照第4A圖和第4B圖，應用處理遮罩36(有時也被稱為佈植遮罩)並將處理遮罩36圖案化。對應的步驟顯示於第12圖所示的製程流程圖中方法200的步驟208。依據本發明一些實施例，處理遮罩36由圖案化光阻形成。依據一些其他實施例，如果採用電漿處理，處理遮罩36由可承受後續電漿處理之溫度的材料形成。處理遮罩36覆蓋硬遮罩32的一些部份，並暴露出硬遮罩32的一些其他部分。第4A圖和第4B圖顯示處理遮罩36具有開口37，硬遮罩32的條帶部分和一些主體部分透過開口37暴露出來。為了保留一些製程裕度(process margin)，開口37的寬度W1大於硬遮罩32的暴露條帶部分的寬度W2。

請參照第5A圖和第5B圖，在透過處理遮罩36中的開口暴露出的硬遮罩32的部分上進行處理39。對應的步驟顯示於第12圖所示的製程流程圖中方法200的步驟210。由處理遮罩36覆蓋之硬遮罩32的部分未被處理。在本文描述中，硬遮罩之未處理的部分被稱為部分32A(有時也被稱為未處理部分)，且硬遮罩之處理的部分被稱為部分32B(有時也被稱為處理部分)。此處理改變部分32B的性質，因此部分32B和部分32A的性質彼此不同。因此，如後續段落將討論，蝕刻選擇比(部分32A的蝕刻速率與部分32B的蝕刻速率的比值)增加至大於1。依據一些實施例，此蝕刻選擇比可大於10、20或50。部分32B的材料也不同於部分32A的材料。

依據本發明一些實施例，此處理包含佈植。植入的物種可包含硼、氧或類似物。在佈植中，進行佈植的製程腔體的壓力可在約2.0E-5Torr與約2.0E-10Torr之間的範圍內。在佈植期間，晶圓100的溫度可在約20℃與約60℃之間的範圍內。佈植能量部分取決於硬遮罩32的厚度，且如果硬遮罩32較厚，則可使用較高的佈植能量。依據一些例示性實施例，佈植能量在約1KeV與約30KeV之間的範圍內。

依據本發明一些其他實施例，此處理包含電漿處理。用於產生電漿的製程氣體包含氧(O₂)、二氧化碳(CO₂)或類似物。製程的壓力可在約3mTorr與約100mTorr之間的範圍內。電漿處理可進行在約0.5分鐘與約15分鐘之間的時間範圍內。

在處理之後，移除處理遮罩36。接著，可進行烘烤製程來烘烤處理後的晶圓100。對應的步驟顯示於第12圖所示的製程流程圖中方法200的步驟212。依據本發明一些實施例，省略烘烤製程。依據本發明一些實施例，烘烤製程進行在約5分鐘與約20分鐘之間的時間範圍內。烘烤溫度可在約250℃與約500℃之間的範圍內。烘烤製程可使得硬遮罩32的材料復原，且可能使得植入物種(或透過電漿引入的物種)與硬遮罩32反應，因此形成化合物。

依據一些其他實施例，代替佈植或電漿處理，用於佈植或電漿處理的物種毯覆式沉積於處理遮罩36上作為物種層(未顯示)。物種層接觸將被處理的部分32B，而處理遮罩36將沉積的物種層與將不處理的部分32A隔開。接著，進行烘烤製程來將沉積的物種引入部分32B，但不引入部分32A。

此處理(以及如果有烘烤)導致至少部分32B的頂表面部分(或整體)將被改變。因此，在本文描述中，此處理也可被稱為部分32B的改變。有著改變性質的部分可具有大於硬遮罩32的厚度T1約1/3的深度D1。D1/T1的比值也可在(以及包含)約1/3與1(表示將硬遮罩32處理至全部的深度)之間的範圍內。依據一些例示性實施例，部分32B的材料包含氧化矽、碳氧化矽或硼摻雜的矽。部分32B也可包含氧化矽、碳氧化矽或硼摻雜的矽的島狀物透過硬遮罩32的原始材料(在處理之前)彼此隔開，硬遮罩32的原始材料可包含非晶矽。

請參照第6圖，間隔層38毯覆式形成於第5A圖和第5B圖中的晶圓100上方。對應的步驟顯示於第12圖所示的製程流程圖中方法200的步驟214。可選擇間隔層38相對於硬遮罩30具有高蝕刻選擇比。舉例來說，間隔層38的材料可選自AlO、AlN、AlON、TaN、TiN、TiO、Si、SiO₂、SiN和其他金屬和金屬合金。

也如第6圖所示，形成間隔層38作為共形(conformal)層，且間隔層38的水平部分和垂直部分的厚度彼此接近，例如有著小於約20%的厚度差異。依據一些例示性實施例，間隔層38的厚度T2可在約5nm與約35nm之間的範圍內。間隔層38可透過使用順應性沉積方法(例如化學氣相沉積或原子層沉積)沉積。

接著，進行非等向性蝕刻來移除間隔層38的水平部分，同時保留間隔層38的垂直部分。對應的步驟顯示於第12圖所示的製程流程圖中方法200的步驟216。間隔層38留下的部分於此後也被稱為間隙壁40。產生的結構如第7A圖和第7B圖所示，第7A圖和第7B圖分別包含剖面示意圖和上視圖。

如第7A圖所示，間隙壁40在部分32A和32B的側壁上。請參照第7B圖，間隙壁40可形成環繞開口35的未填充部分的環。硬遮罩30可透過開口35的未填充部分暴露出來。間隙壁40具有大致均勻的厚度T2。

請參照第8A圖和第8B圖，在蝕刻步驟中選擇性蝕刻硬遮罩32，以移除部分32A(顯示於第7A圖和第7B圖)，形成間隙壁40之間的開口42。對應的步驟顯示於第12圖所示的製程流程圖中方法200的步驟218。保留硬遮罩32的部分32B，部分32B顯示於第8B圖中。由於處理的緣故，部分32A和部分32B的性質彼此不同，且因此即使部分32A和32B皆暴露於蝕刻劑，透過選擇合適的蝕刻劑，蝕刻部分32A，而不蝕刻硬遮罩32的部分32B。硬遮罩的部分32B可在移除部分32A的期間變薄。依據一些實施例，使用濕蝕刻或乾蝕刻進行此蝕刻。對應的蝕刻劑43可包含HF溶液或NF₃和NH₃氣體的混合物，且合適的蝕刻劑取決於硬遮罩32的部分32A和32B的材料。可在不使用任何光阻覆蓋晶圓100的情況下進行此蝕刻。

如第8B圖所示，間隙壁40和部分32B共同形成環繞開口35和42的區域，開口35和42可具有如第8B圖所示的上視圖中的條帶形狀。

在後續步驟中，間隙壁40和硬遮罩32的部分32B共同用作蝕刻遮罩來蝕刻下方的硬遮罩30。對應的步驟顯示於第12圖所示的製程流程圖中方法200的步驟220。因此，移除未被間隙壁40和部分32B覆蓋之硬遮罩30的部分。接著，移除間隙壁40和部分32B，且產生的結構如第9A圖和第9B圖所示。第8A圖和第8B圖中顯示的開口35和42轉移至硬遮罩30中，以形成開口44。

如第9B圖所示，硬遮罩30包含條帶部分30A和30B。條帶部分30A具有寬度W1(有時也被稱為厚度)，寬度W1取決於且相等於第7A圖所示之間隙壁40的厚度T2。條帶部分30B具有寬度W2。由於第9A圖中的條帶部分30B透過使用上方的間隙壁40和部分32B(顯示於第8A圖)作為蝕刻遮罩而形成，因此從第8A圖可發現，條帶部分30B的寬度W2等於兩倍寬度W1加上部分32B的寬度。因此，透過處理硬遮罩32的一些部分使得硬遮罩32的這些部分保留在第8A圖所示的結構中，第9A圖中的硬遮罩30可具有不同於寬度W1的寬度，寬度W1取決於間隙壁40的厚度(顯示於第7A圖)。此導致後續形成的金屬線具有的間隔有靈活性。

請參照第10A圖和第10B圖，使用硬遮罩30作為蝕刻遮罩來蝕刻下方的層28，進而形成溝槽46。對應的步驟顯示於第12圖所示的製程流程圖中方法200的步驟222。也可進行額外的製程步驟以定義並蝕刻層28來形成溝槽46下方的通孔開口48。也蝕刻蝕刻停止層26。導電部件16透過通孔開口48暴露出來。接著，移除硬遮罩30。或者，在後續用於形成第11A圖和第11B圖所示之金屬線50和導通孔52的平坦化步驟期間或之後移除硬遮罩30。

接著，以導電材料填充溝槽46和通孔開口48來形成金屬線50和導通孔52，如第11A圖和第11B圖所示。對應的步驟顯示於第12圖所示的製程流程圖中方法200的步驟224。此形成步驟可使用雙鑲嵌(dual damascene)製程，其中導電阻障層(例如氮化鈦、鈦、氮化鉭、鉭或類似物)形成於溝槽46和通孔開口48的側壁和底部上。接著，以導電材料填充溝槽46和通孔開口48留下的部分，此導電材料可包含銅或銅合金。接著，進行化學機械研磨(Chemical Mechanical Polish，CMP)以移除阻障層和填充金屬的多餘部分，形成金屬線50和導通孔52，如第11A圖和第11B圖所示。金屬線50和導通孔52電性連接至下方的導電部件16。化學機械研磨可停止於層28上，如第11A圖所示，或者如果尚未移除硬遮罩30，化學機械研磨可停止於硬遮罩30上。

依據本發明一些其他實施例，層28為半導體基底。因此，可使用第1圖至第11A圖和第11B圖來形成層28中的溝槽，並以介電材料填充溝槽來形成淺溝槽隔離(Shallow Trench Isolation，STI)區。

第11B圖顯示形成於層28中的金屬線50的上視圖。金屬線50包含間隔S1和S2，間隔S2大於間隔S1。間隔S1取決於間隙壁40的厚度T2(顯示於第7A圖)。有利地，間隔S2可透過調整硬遮罩32的部分32B的寬度來調整。因此，本發明實施例具有調整金屬線之間的間隔以具有不同數值的靈活性。

第13A圖和第13B圖至第22A圖和第22B圖顯示依據本發明一些實施例之形成例如金屬線的部件的中間階段的剖面示意圖。這些實施例可用以形成有著長度方向對齊直線的兩金屬線，且兩金屬線的末端彼此靠近且面對彼此。除非另有指定，否則這些實施例中的組件的材料和形成方法基本上與第1圖至第11A圖和第11B圖所示的實施例中以類似的參考符號標註的類似組件相同。因此，可於第1圖至第11A圖和第11B圖中所示的實施例的討論找到關於第13A圖和第13B圖至第22A圖和第22B圖中所示的相似組件的形成製程和材料的細節。

第13A圖和第13B圖顯示初始結構，此初始結構包含基底10、主動裝置12、介電層14、導電部件16、蝕刻停止層26、層28、硬遮罩30和硬遮罩32。這些部件的細節相似於第1圖中所示的部件，因此不重複於此。遮罩34形成於硬遮罩32上方，並將遮罩34圖案化以形成開口35於其中。對應的步驟顯示於第23圖所示的製程流程圖中方法300的步驟302。依據本發明一些實施例，如第13B圖所示，開口35具有細長條的上視形狀，此細長條的上視形狀具有彼此平行的長度方向。

接著，使用遮罩34作為蝕刻遮罩來蝕刻硬遮罩32，使得開口35延伸進入硬遮罩32。對應的步驟顯示於第23圖所示的製程流程圖中方法300的步驟304。接著，移除遮罩34。產生的結構如第14A圖和第14B圖所示。接著，如第15A圖和第15B圖所示，形成處理遮罩36並將處理遮罩36圖案化，且開口37形成於處理遮罩36中。對應的步驟顯示於第23圖所示的製程流程圖中方法300的步驟306。第15A圖顯示的剖面示意圖是從第15B圖中的線A-A得出的平面，其中此平面通過開口37。第15A圖和第15B圖顯示處理遮罩36覆蓋除了開口37之外的晶圓100的全部顯示區域。硬遮罩32的一部分透過開口37暴露出來，此部分以符號32B標註。透過處理遮罩36覆蓋之硬遮罩32的部分備標是為部分32A。在第15B圖中，使用虛線標註開口35的部分，以顯示開口35和37的相對位置。

接著，在硬遮罩32的暴露部分32B上進行處理39，且不處理部分32A。對應的步驟顯示於第23圖所示的製程流程圖中方法300的步驟308。可使用選自與第5A圖所示之用於進行處理39的候選方法相同種類的方法進行此處理，且處理的細節不重複於此。此處理導致部分32A和部分32B的性質彼此不同，使得在後續步驟中，可移除部分32A，而保留部分32B。由於處理的緣故，部分32B的材料也不同於部分32A的材料，如參照第5A圖所討論。在處理之後，當處理遮罩36由光阻形成時，例如在灰化步驟中移除處理遮罩36。

接著，可進行烘烤製程烘烤處理後的晶圓100。對應的步驟顯示於第23圖所示的製程流程圖中方法300的步驟310。依據本發明一些其他實施例，省略烘烤製程。依據本發明一些實施例，烘烤製程進行在約5分鐘與約20分鐘之間的時間範圍內。烘烤溫度可在約250℃與約500℃之間的範圍內。烘烤製程可導致硬遮罩32的材料復原，且可能導致植入物種(或透過電漿引入的物種)與硬遮罩32反應來形成化合物。

請參照第16圖，間隔層38透過沉積毯覆式形成於晶圓100上方。對應的步驟顯示於第23圖所示的製程流程圖中方法300的步驟312。可選擇間隔層38的材料相對於硬遮罩32具有高蝕刻選擇比。舉例來說，間隔層38的材料可選自AlO、AlN、AlON、TaN、TiN、TiO、Si、SiO、SiN和其他金屬和金屬合金。間隔層38可為透過使用順應性沉積方法(例如化學氣相沉積或原子層沉積)沉積的共形層。

接著，進行非等向性蝕刻來移除間隔層38的水平部分，同時保留間隔層38的垂直部分。留下的垂直部分於此後也被稱為間隙壁40。對應的步驟顯示於第23圖所示的製程流程圖中方法300的步驟314。產生的結構如第17A圖和第17B圖所示，第17A圖和第17B圖分別包含剖面示意圖和上視圖。間隙壁40形成透過硬遮罩32的部分32B互連的兩個環。

依據本發明一些實施例，部分32B的寬度W3大於2*(T2)，厚度T2為間隙壁40的厚度。寬度W3可在厚度T2的約3倍與約6倍之間的範圍內。依據本發明一些實施例，寬度W3在可在相應的製造過程中定義的最小尺寸(例如寬度)的1倍與約5倍之間的範圍內。如第22B圖所示，寬度W3定義金屬線50的兩末端部分之間的間隔。因此，本發明實施例具有調整金屬線的末端部分之間的間隔的靈活性。再者，金屬線的末端部分之間的間隔沒有在傳統定義間隔的方法中可能發生的故障。

請參照第18A圖和第18B圖，形成蝕刻遮罩54(可為光阻)並將蝕刻遮罩54圖案化，開口56形成於蝕刻遮罩54中。對應的步驟顯示於第23圖所示的製程流程圖中方法300的步驟316。如第18A圖所示，硬遮罩32的部分32B暴露於開口56。如第18B圖所示，蝕刻遮罩54覆蓋除了開口56區域以外之晶圓100的全部顯示區域。因此，硬遮罩32的部分32B和兩個部分32A透過開口56暴露出來。間隙壁40的一些部分也透過開口56暴露出來，以提供一些製程裕度。

接著，使用蝕刻遮罩54進行選擇性蝕刻。對應的步驟顯示於第23圖所示的製程流程圖中方法300的步驟318。以箭頭表示對應的蝕刻劑43。蝕刻劑43選擇性地攻擊部分32A，且不攻擊部分32B和間隙壁40。因此，在蝕刻之後，移除部分32A，同時部分32B具有至少底部部分，且可保留大部分的部分32B。在蝕刻之後，移除蝕刻遮罩54。產生的結構如第19A圖和第19B圖所示。

如第19B圖所示，移除的部分32A留下開口58。開口58由間隙壁40、部分32B和由於蝕刻遮罩54保護而未被移除之留下的部分32A所定義。

第20A圖、第20B圖、第20C圖、第21A圖、第21B圖和第21C圖顯示開口35和58(顯示於第19B圖)的圖案轉移至下方層中。第20A圖和第20C圖分別顯示從第20B圖中包含線A-A和線C-C的平面得出的剖面示意圖。首先，使用間隙壁40、部分32B和留下的部分32A作為蝕刻遮罩蝕刻硬遮罩30。對應的步驟顯示於第23圖所示的製程流程圖中方法300的步驟320。產生的開口60如第20A圖、第20B圖和第20C圖所示為開口35和58的向下延伸。在蝕刻之後，移除間隙壁40和硬遮罩32(顯示於第19A圖)。

接著，請參照第21A圖、第21B圖和第21C圖，使用硬遮罩30作為蝕刻遮罩來蝕刻層28，依據本發明一些實施例，層28可為低介電常數介電層。對應的步驟顯示於第23圖所示的製程流程圖中方法300的步驟322。第21A圖和第21C圖分別顯示從第21B圖中包含線A-A和線C-C的平面得出的剖面示意圖。溝槽46(包含溝槽46A和46B)形成於層28中。也進行額外的製程步驟來定義並蝕刻層28，以形成溝槽46A(顯示於第21B圖和第21C圖)下方的通孔開口48。也蝕刻了蝕刻停止層26。導電部件16透過溝槽46A和通孔開口48暴露出來。接著，移除硬遮罩30。或者，在後續用於形成第22A圖和第22B圖所示之金屬線50和導通孔52的平坦化步驟期間或之後移除硬遮罩30。

接著，以導電材料填充第21A圖、第21B圖和第21C圖所示的溝槽46和通孔開口48來形成金屬線50和導通孔52，如第22A圖、第22B圖和第22C圖所示。對應的步驟顯示於第23圖所示的製程流程圖中方法300的步驟324。第22A圖和第22C圖分別顯示從第22B圖中包含線A-A和線C-C的平面得出的剖面示意圖。此形成步驟可雙鑲嵌製程，其中導電阻障層(例如氮化鈦、鈦、氮化鉭、鉭或類似物)形成於溝槽46和通孔開口48的側壁和底部上。接著，以導電材料填充溝槽46和通孔開口48留下的部分，此導電材料可包含銅或銅合金。接著，進行平坦化步驟(例如化學機械研磨或機械研磨)以移除阻障層和填充金屬的多餘部分，形成金屬線50和導通孔52，如第22A圖、第22B圖和第22C圖所示。金屬線50和導通孔52電性連接至下方的導電部件16。化學機械研磨可停止於層28上，如第22A圖所示，或者如果尚未移除硬遮罩30，化學機械研磨可停止於硬遮罩30 上。金屬線50可具有在相應技術中可形成的金屬線的最小寬度的1倍與3倍之間的間隔。依據一些實施例，金屬線的寬度和間隔可在約5nm與約35nm之間的範圍內。

依據本發明一些實施例，蝕刻未處理部分32A，且使用處理部分32B和間隙壁40共同作為蝕刻遮罩來蝕刻下方層。依據本發明一些實施例，可蝕刻處理部分32B，且可使用未處理部分32A和間隙壁40共同作為蝕刻遮罩來蝕刻下方層。在這些實施例中，處理部分和未處理部分的圖案可能相反。

本發明實施例具有一些優點特徵。透過在硬遮罩上進行處理來區分硬遮罩的一些部分的性質和其他部分的性質，當選擇性地蝕刻硬遮罩的其他部分時，可選擇性地保留硬遮罩。因此，可使用硬遮罩留下的部分作為蝕刻遮罩來蝕刻下方層。因此，可調整形成的部件之間的間隔，且改善了部件形成的靈活性。

依據本發明一些實施例，一方法包含在目標層上方形成第一硬遮罩；在第一硬遮罩的第一部分上進行處理以形成處理部分，且未處理第一硬遮罩的第二部分以作為未處理部分；對第一硬遮罩的處理部分和未處理部分進行蝕刻，其中由於蝕刻而移除未處理部分，且在蝕刻之後保留處理部分；以及蝕刻第一硬遮罩下方的一層，其中使用第一硬遮罩的處理部分作為蝕刻時的蝕刻遮罩的一部分。在一實施例中，此方法更包含在第一硬遮罩的處理部分的側壁上形成間隙壁，其中在蝕刻第一硬遮罩下方的此層時，使用間隙壁和第一硬遮罩的處理部分共同作為蝕刻遮罩。在一實施例中，處理包括電漿處理。在一實施例中，處理包括佈植。在一實施例中，此方法更包含在處理之後進行烘烤步驟。在一實施例中，蝕刻第一硬遮罩下方的此層的步驟包括使用第一硬遮罩的處理部分作為蝕刻遮罩的一部分蝕刻第二硬遮罩；以及蝕刻第二硬遮罩下方的介電層以形成溝槽。在一實施例中，此方法更包含在透過蝕刻此層形成的溝槽中填充導電材料，以形成導線。

依據本發明一些實施例，一方法包含形成第一硬遮罩；在第一硬遮罩上方形成第二硬遮罩；將第二硬遮罩圖案化以形成第一開口於其中；改變第二硬遮罩的第一部分，使第二硬遮罩的第一部分具有不同於第二硬遮罩的第二部分的性質；在第二硬遮罩的第一部分的側壁上形成間隙壁；移除第二硬遮罩的第二部分，在移除步驟後保留第二硬遮罩的第一部分；以及將第二硬遮罩的第一部分和間隙壁的圖案轉移至下方層中。在一實施例中，在移除第二硬遮罩的第二部分期間，對第二硬遮罩的第一部分施加與用於蝕刻第二部分相同的蝕刻劑。在一實施例中，轉移圖案的步驟包含使用第二硬遮罩的第一部分和間隙壁共同作為蝕刻遮罩蝕刻第一硬遮罩；蝕刻第一硬遮罩下方的介電層，以形成溝槽；以及填充溝槽以形成金屬線。在一實施例中，形成間隙壁的步驟包含形成毯覆式間隔層延伸進入第一開口中；以及移除毯覆式間隔層的水平部分，毯覆式間隔層的垂直部分的一部分作為間隙壁。在一實施例中，間隙壁形成環繞第一開口的中間部分的一環。在一實施例中，改變第二硬遮罩的第一部分的步驟包括：形成具有第二開口於其中的處理遮罩，其中第二硬遮罩的第一部分透過第二開口暴露出來；以及進行處理以改變第二硬遮罩的第一部分。在一實施例中，處理包括使用氧或硼作為植入物種的佈植。在一實施例中，處理包括使用氧或二氧化碳產生電漿的電漿處理。在一實施例中，此方法更包含在處理之後進行烘烤步驟。

依據本發明一些實施例，一方法包含在硬遮罩中形成第一開口、第二開口、第三開口和第四開口；形成處理遮罩覆蓋第一開口與第二開口之間的硬遮罩的第一部分，其中第三開口與第四開口之間的硬遮罩的第二部分透過處理遮罩的開口暴露出來；在硬遮罩的第二部分上進行處理；移除處理遮罩；將硬遮罩的第一部分和第二部分暴露於蝕刻劑，其中蝕刻劑蝕刻第一部分，且第二部分留下至少底部部分；在第一開口、第二開口、第三開口和第四開口中形成複數個間隙壁；以及使用間隙壁和硬遮罩的第二部分作為蝕刻遮罩以蝕刻下方層。在一實施例中，處理包括佈植或電漿處理。在一實施例中，硬遮罩包括非晶矽，且使用含氧物種進行處理。在一實施例中，此方法更包含烘烤處理後的硬遮罩。

前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更加了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。

200‧‧‧方法

202、204、206、208、210、212、214、216、218、220、222、224‧‧‧步驟

Claims

一種半導體裝置的形成方法，包括：在一目標層上方形成一第一硬遮罩；在該第一硬遮罩的一第一部分上進行一處理以形成一處理部分，且未處理該第一硬遮罩的一第二部分以作為一未處理部分，其中該處理改變該第一硬遮罩的該第一部分的性質；對該第一硬遮罩的該處理部分和該未處理部分進行蝕刻，其中由於該蝕刻而移除該未處理部分，且在該蝕刻之後保留該處理部分；以及蝕刻該第一硬遮罩下方的一層，其中使用該第一硬遮罩的該處理部分作為蝕刻時的一蝕刻遮罩的一部分。
如申請專利範圍第1項所述之半導體裝置的形成方法，更包括在該第一硬遮罩的該處理部分的側壁上形成一間隙壁，其中在蝕刻該第一硬遮罩下方的該層時，使用該間隙壁和該第一硬遮罩的該處理部分共同作為該蝕刻遮罩。
如申請專利範圍第1或2項所述之半導體裝置的形成方法，其中蝕刻該第一硬遮罩下方的該層的步驟包括：使用該第一硬遮罩的該處理部分作為該蝕刻遮罩的一部分蝕刻一第二硬遮罩；以及蝕刻該第二硬遮罩下方的一介電層以形成一溝槽。
如申請專利範圍第1或2項所述之半導體裝置的形成方法，更包括在透過蝕刻該層形成的一溝槽中填充一導電材料，以形成一導線。
一種半導體裝置的形成方法，包括：形成一第一硬遮罩；在該第一硬遮罩上方形成一第二硬遮罩；將該第二硬遮罩圖案化以形成一第一開口於其中；改變該第二硬遮罩的一第一部分，使該第二硬遮罩的該第一部分具有不同於該第二硬遮罩的一第二部分的性質，其中改變該第二硬遮罩的該第一部分的步驟包括：形成具有一第二開口於其中的一處理遮罩，其中該第二硬遮罩的該第一部分透過該第二開口暴露出來；以及進行一處理以改變該第二硬遮罩的該第一部分；在該第二硬遮罩的該第一部分的側壁上形成一間隙壁；移除該第二硬遮罩的該第二部分，在該移除步驟後保留該第二硬遮罩的該第一部分；以及將該第二硬遮罩的該第一部分和該間隙壁的圖案轉移至一下方層中。
如申請專利範圍第5項所述之半導體裝置的形成方法，其中在移除該第二硬遮罩的該第二部分期間，對該第二硬遮罩的該第一部分施加與用於蝕刻該第二部分相同的蝕刻劑。
如申請專利範圍第5或6項所述之半導體裝置的形成方法，其中形成該間隙壁的步驟包括：形成一毯覆式間隔層延伸進入該第一開口中；以及移除該毯覆式間隔層的水平部分，該毯覆式間隔層的垂直部分的一部分作為該間隙壁，其中該間隙壁形成環繞該第一開口的中間部分的一環。
如申請專利範圍第5或6項所述之半導體裝置的形成方法，其中該處理包括使用氧或硼作為植入物種的一佈植或使用氧或二氧化碳產生電漿的一電漿處理。
如申請專利範圍第1或5項所述之半導體裝置的形成方法，更包括在該處理之後進行一烘烤步驟。
一種半導體裝置的形成方法，包括：在一硬遮罩中形成一第一開口、一第二開口、一第三開口和一第四開口；形成一處理遮罩覆蓋該第一開口與該第二開口之間的該硬遮罩的一第一部分，其中該第三開口與該第四開口之間的該硬遮罩的一第二部分透過該處理遮罩的一開口暴露出來；在該硬遮罩的該第二部分上進行一處理；移除該處理遮罩；將該硬遮罩的該第一部分和該第二部分暴露於一蝕刻劑，其中該蝕刻劑蝕刻該第一部分，且該第二部分留下至少一底部部分；在該第一開口、該第二開口、該第三開口和該第四開口中形成一間隙壁；以及使用該間隙壁和該硬遮罩的該第二部分作為一蝕刻遮罩以蝕刻一下方層。
如申請專利範圍第1或10項所述之半導體裝置的形成方法，其中該處理包括一佈植或一電漿處理。
如申請專利範圍第10項所述之半導體裝置的形成方法，其中該硬遮罩包括非晶矽，且使用一含氧物種進行該處理。