[go: up one dir, main page]

TWI694331B - 共享記憶體的雙模網路通訊裝置 - Google Patents

共享記憶體的雙模網路通訊裝置 Download PDF

Info

Publication number
TWI694331B
TWI694331B TW107147681A TW107147681A TWI694331B TW I694331 B TWI694331 B TW I694331B TW 107147681 A TW107147681 A TW 107147681A TW 107147681 A TW107147681 A TW 107147681A TW I694331 B TWI694331 B TW I694331B
Authority
TW
Taiwan
Prior art keywords
memory
pon
module
ott
interface
Prior art date
Application number
TW107147681A
Other languages
English (en)
Other versions
TW202026886A (zh
Inventor
蔡明宗
蔡秋雲
彭建濂
徐輔擎
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW107147681A priority Critical patent/TWI694331B/zh
Priority to US16/411,454 priority patent/US10776051B2/en
Application granted granted Critical
Publication of TWI694331B publication Critical patent/TWI694331B/zh
Publication of TW202026886A publication Critical patent/TW202026886A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q11/0067—Provisions for optical access or distribution networks, e.g. Gigabit Ethernet Passive Optical Network (GE-PON), ATM-based Passive Optical Network (A-PON), PON-Ring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q2011/0064—Arbitration, scheduling or medium access control aspects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Optical Communication System (AREA)

Abstract

本發明公開一種共享記憶體的雙模網路通訊裝置，其包括第一記憶體、OTT模組及PON模組。第一記憶體劃分為OTT區及PON區，OTT模組用於取得OTT服務，其包括OTT處理器、記憶體仲裁電路、第一記憶體主控制器、橋接電路及記憶體從屬控制器。PON模組包括PON處理器及第二記憶體主控制器。記憶體仲裁電路經配置以回應於來自OTT處理器的第一存取請求或PON處理器的第二存取請求，以通過第一記憶體主控制器存取第一記憶體的OTT區或PON區，並依據OTT模組及PON模組的運作狀態決定第一存取請求及第二存取請求的優先順序。

Description

共享記憶體的雙模網路通訊裝置
本發明涉及一種網路通訊裝置，特別是涉及一種共享記憶體的雙模網路通訊裝置。
現有雲上(Over The Top,OTT)影音設備需要與路由器、切換器或是無源光纖網路(Passive Optical Network,PON)結合在一起，在達成具有多功能的機上盒的同時，還能作為家庭影音通訊整合設備。換言之，若使用者住家有提供PON，將OTT裝置與PON裝置整合，即能同時存取有網路與OTT服務。
現有的OTT與PON整合裝置，均採用個別的兩組系統晶片(System on Chip,SOC)，並各自運行對應的作業系統，且獨立使用各自的快閃(flash)儲存裝置。在其他產業中，亦有採用非快閃啟動介面(Non flash booting interface,NFBI)的專有介面來借用處理器內建的快閃記憶體，然而，需要兩者均支援此種專有介面始能運作。
現有OTT裝置與PON裝置多各自採用了內嵌多媒體記憶卡(Embedded Multi Media Card,eMMC)或NAND型快閃記憶體，因此，需要兩個快閃記憶體控制晶片。假使OTT裝置與PON裝置採用相同公司所生產的晶片，並開發出專有介面，亦會與市面上的快閃記憶體控制晶片不相容，亦難 以達到相同速度。此外，一旦OTT裝置關機，可能導致PON裝置無法使用，並與一般使用PON裝置為了能夠持續連網而須保持常開的特性背道而馳。
故，如何通過電路設計的改良，來以簡易的方式完成PON與OTT的整合，來克服上述的缺陷，已成為該項事業所欲解決的重要課題之一。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種共享記憶體的雙模網路通訊裝置，通過延用PON模組原有的記憶體介面，就能與OTT模組對接，而不需要OTT模組及PON模組的IC都要支援特殊的記憶體介面，即可達成共用快閃記憶體的機制。
為了解決上述的技術問題，本發明所採用的其中一技術方案是，提供一種共享記憶體的雙模網路通訊裝置，其包括第一記憶體、OTT模組及PON模組。第一記憶體劃分為一雲上(OTT)區及無源光纖網路(PON)區，雲上(OTT)模組用於取得一OTT服務，其包括OTT處理器、記憶體仲裁電路、第一記憶體主控制器、橋接電路及記憶體從屬控制器。記憶體仲裁電路耦接OTT處理器，第一記憶體主控制器耦接記憶體仲裁電路，且通過第一記憶體介面耦接於該第一記憶體。橋接電路耦接記憶體仲裁電路，且記憶體從屬控制器耦接該橋接電路。無源光纖網路(PON)模組，連接於一光纖網路，其包括PON處理器及第二記憶體主控制器。第二記憶體主控制器耦接PON處理器，且通過第二記憶體介面耦接於記憶體從屬控制器。其中，記憶體仲裁電路經配置以回應於來自OTT處理器的第一存取請求或PON處理器的第二存取請求，以通過第一記憶體主控制器存取記憶體的OTT區或PON區，並依據OTT模組及PON模組的運作狀態決定第一存取請求及該第二存取請求的優先順序。
本發明的其中一有益效果在於，本發明所提供的共享記憶體的雙模網路通訊裝置，通過延用PON模組原有的記憶體介面，就能與OTT模組對接，而不需要OTT模組及PON模組的IC都要支援特殊的記憶體介面，即可達成共用快閃記憶體的機制。
本發明的其中一有益效果在於，本發明所提供的共享記憶體的雙模網路通訊裝置，通過將OTT模組中的記憶體控制器、記憶體仲裁電路、橋接電路以及記憶體從屬控制器設置在不斷電區中，可在OTT處理器進入節電模式時，例如睡眠模式或低電源模式時，PON模組仍然可以正常存取快閃記憶體。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
1、1a、1b:共享記憶體的雙模網路通訊裝置
10:第一記憶體
10a:eMMC記憶體
10b:MLC NAND記憶體
100:雲上(OTT)區
102:無源光纖網路(PON)區
12:OTT模組
120:OTT處理器
122、122a:記憶體仲裁電路
122a1:號誌模組
124:第一記憶體主控制器
124a:eMMC主控制器
124b:第二NAND主控制器
126:橋接電路
126a:NAND/eMMC橋接電路
126a1:多工器
126a2:第二記憶體
126a3:資料匯流排
126b:旁路橋接電路
128:記憶體從屬控制器
128a:NAND從屬控制器
13:第一記憶體介面
13a:eMMC介面
13b:第二SPI/平行NAND介面
14:PON模組
142:PON處理器
144:第二記憶體主控制器
144a:第一NAND主控制器
15:第二記憶體介面
15a:第一SPI/平行NAND介面
16:電源管理模組
WL:確認訊號線路
done:完成訊號
err:錯誤訊號
Valid:確認訊號
dbus:資料訊號
sram if:記憶體/資料匯流排轉換介面
ON:不斷電區
PSV:可節電區
圖1為本發明第一實施例的共享記憶體的雙模網路通訊裝置的方塊圖。
圖2為本發明第二實施例的共享記憶體的雙模網路通訊裝置的方塊圖。
圖3為本發明第二實施例的共享記憶體的雙模網路通訊裝置的另一方塊圖。
圖4為本發明第三實施例的共享記憶體的雙模網路通訊裝置的方塊圖。
以下是通過特定的具體實施例來說明本發明所公開有關“共享記憶體的雙模網路通訊裝置”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不悖離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。
應當可以理解的是，雖然本文中可能會使用到“第一”、“第二”、“第三”等術語來描述各種元件或者信號，但這些元件或者信號不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件，或者一信號與另一信號。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
[第一實施例]
參閱圖1所示，其為本發明第一實施例的共享記憶體的雙模網路通訊裝置的方塊圖。本發明的第一實施例提供一種共享記憶體的雙模網路通訊裝置1，其包括第一記憶體10、OTT模組12、PON模組14及電源管理模組16。第一記憶體10劃分為雲上(OTT)區100及無源光纖網路(PON)區102，以分別供OTT模組12及PON模組14使用。OTT模組12可用於電視機上盒或者OTT電視盒，與雲端伺服器連接以取得OTT服務，而使得使用者可藉此收看數位電視節目。另一方面，無源光纖網路(PON)模組可用於提供光纖通訊網路給使用者，為目前最受電信業者所注意一種光纖到戶技術，其優勢在於具有相當之建設彈性與建置成本優勢。典型的PON系統，採用分波多工技術進行上下行訊務的傳輸。下行訊務採廣播方式發送到各個ONU，在上行方向，則利用TDMA(Time-Division Multiple-Access)或WDMA(Wave-Division Multiple-Access)做為用戶端ONU之多重接取機制。
詳細而言，本發明的主要目的為節省電子產品的硬體所需要的材料成本，目前既有的產業，PON和OTT均採用各自的快閃記憶體，PON使用小容量串列/平行傳輸規格的NAND快閃記憶體，目前容量約為128MB或256MB SLC NAND快閃記憶體，價格需要$1.x~2.x美元之間。另一方面，現有OTT模組大多使用大容量的eMMC或MLC NAND快閃記憶體，目前主流為8GB的容量。然而，OTT端在作業系統上的需求，例如Android系統，遠小於所採用的容量，而尚有相當多的快閃記憶體空間可供使用。因此，本發明將快閃記憶體劃分為OTT區100及PON區102，以將OTT端需求的運作空間外，保留一部分給PON端使用，進而節省PON端的記憶體設置成本。
進一步說明，在本實施例中，OTT模組12包括OTT處理器120、記憶體仲裁電路122、第一記憶體主控制器124、橋接電路126及記憶體從屬控制器128。其中，記憶體仲裁電路122耦接OTT處理器120，第一記憶體主控制器124耦接記憶體仲裁電路122，且通過第一記憶體介面13耦接於第一記憶體10。橋接電路126耦接記憶體仲裁電路122，且記憶體從屬控制器128耦接橋接電路128。
無源光纖網路(PON)模組14，可用於連接於光纖網路，其包括PON處理器142及第二記憶體主控制器144。第二記憶體主控制器144耦接PON處理器142，且通過第二記憶體介面15耦接於記憶體從屬控制器128。
舉例而言，第一記憶體主控制器124、記憶體從屬控制器128及第二記憶體主控制器144可用於管理與規劃從第一記憶體10到OTT處理器120及PON處理器142間傳輸速度的匯流排電路控制器，其可為單一晶片或整合到相關的大型晶片中，例如微處理器與北橋內建的記憶體控制器。
其中，記憶體仲裁電路122、橋接電路126及記憶體從屬控制器 128的配置主要是用於依據第二記憶體介面15來模擬一個適用於此介面的快閃記憶體，如此可延用PON模組14原有的記憶體介面，就能與OTT模組12對接，而不需要OTT模組12及PON模組14的IC都要支援特殊的記憶體介面。
其中，記憶體仲裁電路122可用以回應於來自OTT處理器120的第一存取請求或PON處理器14的第二存取請求，以通過第一記憶體主控制器124存取第一記憶體10的OTT區100或PON區102。此外，若OTT處理器120的第一存取請求或PON處理器14的第二存取請求同時產生，記憶體仲裁電路122更可依據OTT模組12及PON模組14的運作狀態決定第一存取請求及該第二存取請求的優先順序。通過延用PON模組原有的記憶體介面，就能與OTT模組對接，而不需要OTT模組及PON模組的IC都要支援特殊的記憶體介面，即可達成共用快閃記憶體的機制。
再者，為了符合PON模組持續連網而須保持常開的特性，共享記憶體的雙模網路通訊裝置1更包括電源管理模組16，其分別連接OTT模組12及PON模組14，除了提供電源供兩者運作外，電源管理模組16更在OTT模組12中提供了不斷電區ON及可節電區PSV，其中，OTT處理器120設置在可節電區PSV中，第一記憶體主控制器124、記憶體仲裁電路122、橋接電路126及記憶體從屬控制器128係在不斷電區ON中，使OTT處理器120進入節電模式時，第一記憶體主控制器124、記憶體仲裁電路122、橋接電路126及記憶體從屬控制器128仍維持正常運作，而可供PON模組14存取第一記憶體10中的PON區102。
因此，通過將OTT模組中的記憶體控制器、記憶體仲裁電路、橋接電路以及記憶體從屬控制器設置在不斷電區中，可在OTT處理器進入節電模式時，例如睡眠模式或低電源模式時，PON模組仍然可以正常存取快閃記憶體。
然而，由於第一記憶體介面13與第二記憶體介面15可能相同，亦可能不同，對應兩種情況，需要採用不同的橋接電路126，將在下文中詳細說明。
[第二實施例]
參閱圖2所示，其為本發明第二實施例的共享記憶體的雙模網路通訊裝置的方塊圖。本發明的第二實施例提供一種共享記憶體的雙模網路通訊裝置1a，其包括eMMC記憶體10a、OTT模組12、PON模組14。在本實施例中，類似的元件採用類似的元件符號，且不再贅述。其中，OTT模組12包括OTT處理器120、記憶體仲裁電路122、eMMC主控制器124a、NAND/eMMC橋接電路126a及NAND從屬控制器128a。其中，記憶體仲裁電路122耦接OTT處理器120，eMMC主控制器124a耦接記憶體仲裁電路122，且通過eMMC介面13耦接於eMMC記憶體10。NAND/eMMC橋接電路126a耦接記憶體仲裁電路122，且NAND從屬控制器128a耦接NAND/eMMC橋接電路126a。
PON模組14，包括PON處理器142及第一NAND主控制器144a。第一NAND主控制器144a耦接PON處理器142，且通過第一SPI/平行NAND介面15a耦接於NAND從屬控制器128a。
在此實施例中，就第一實施例的主要架構而言，屬於第一記憶體介面與第二記憶體介面不同的情況，因此，在記憶體仲裁電路122回應於來自PON模組14的第二存取請求而使得PON模組14可存取PON區時，橋接電路用於將存取第一記憶體的位址及資料訊號在適用於第一記憶體介面的第一訊號規格及適用於該第二記憶體介面的第二訊號規格之間轉換。以本實施例而言，需要由NAND/eMMC橋接電路126a將來自PON模組12的NAND定址及資料，轉換為eMMC定址及資料，如此eMMC主控制器124a始能依據來自PON模組12的eMMC定址及資料，通過eMMC介面13a對eMMC記憶體10a進行存 取。
類似的，當eMMC主控制器124a將eMMC定址及資料通過記憶體仲裁電路122傳向PON模組14時，需要由NAND/eMMC橋接電路126a將eMMC定址及資料轉換為傳向PON模組12的NAND定址及資料，而NAND從屬控制器128a始能依據傳向PON模組12的NAND定址及資料，通過第一SPI/平行NAND介面15a傳輸給PON模組以完成PON模組12對eMMC記憶體10a的存取。
可進一步參照圖3，其為本發明第二實施例的共享記憶體的雙模網路通訊裝置的另一方塊圖，並用於說明記憶體仲裁電路122a及橋接電路126a的示例。如圖所示，橋接電路126a包括多工器126a1、第二記憶體126a2、資料匯流排126a3及確認訊號線路WL。多工器126a1耦接NAND從屬控制器128a，第二記憶體126a2耦接多工器126a1，資料匯流排126a3耦接於多工器126a1、NAND從屬控制器128a及eMMC主控制器124a，確認訊號線路WL，耦接記憶體仲裁電路122a、eMMC主控制器124a及NAND從屬控制器128a。第二記憶體126a2可為隨機存取記憶體，例如靜態隨機存取記憶體(Static Random-Access Memory，SRAM)、動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)等。第二記憶體126a2用於儲存PON模組14執行程式時所需的描述符(Descriptor)。
另一方面，本實施例的記憶體仲裁電路122a包括號誌(Semaphore)模組122a1，號誌模組122a1可為暫存器，其儲存用於依據OTT模組12及PON模組的運作狀態決定第一存取請求及第二存取請求的優先順序的多個參數，號誌模組122a1則用於在PON處理器142傳送第二存取請求時，從NAND從屬控制器128a接收確認訊號Valid，並依據OTT模組12及PON模組14的運作狀態決定是否回應確認訊號Valid以允許PON模組14存取PON區102。
其中，對於PON模組而言，其程式流程包括抹除階段、程式載 入階段、程式執行階段及狀態取得階段。在抹除階段中，PON模組14發出抹除命令，則NAND從屬控制器128a通過確認訊號Va1id通知，直到程式載入階段中，PON模組14通過NAND從屬控制器128a，經由多工器126a1將資料寫入第二記憶體126a2。
在程式執行階段，NAND從屬控制器128a將描述符寫入第二記憶體126a2，此時NAND從屬控制器128a收到PON模組14發出的程式執行命令，則向eMMC主控制器124a及記憶體仲裁電路122a的號誌模組122a1發出確認訊號Valid。接著，eMMC主控制器124a通過號誌模組122a1決定是否能執行此程式。詳細而言，eMMC主控制器124a可依據OTT模組12及PON模組14的運作狀態決定是否能執行此程式，例如，當系統剛開機，系統判斷需要優先提供PON的網路連接能力，PON模組14將優先啟動，並發出程式執行命令，因此eMMC主控制器124a通過號誌模組122a1決定先執行PON模組14的初始化程式。號誌模組122a1可由硬體、韌體或軟體的方式實現，在此不做限定，且用於決定上述判斷的依據的多個參數亦可儲存於作為暫存器的號誌模組122a1中。
在eMMC主控制器124a通過號誌模組122a1決定可執行此程式後，eMMC主控制器124a從第二記憶體126a2取得描述符，例如，通過記憶體/資料匯流排轉換介面sram if及資料訊號dbus，以執行該程式。接著，eMMC主控制器124a將來自第二記憶體126a2的資料寫入eMMC記憶體10a，當程式執行完成，eMMC主控制器124a傳送完成訊號done給NAND從屬控制器128a。此處，若發生程式執行錯誤或從第二記憶體126a2取得資料時發生錯誤，則eMMC主控制器124a將傳送錯誤訊號err給NAND從屬控制器128a，例如，發出一個高準位脈衝作為錯誤訊號err。
進一步，在狀態取得階段中，PON模組14可確認程式執行階段 是否完成，因此，eMMC主控制器124a以資料訊號dbus回覆目前的狀態給PON模組14，直到PON模組14確認狀態就緒，則進一步傳送新的命令。
此外，在PON模組14對eMMC記憶體128的PON讀取流程中，可包括頁讀取階段、狀態取得階段及快取讀取階段。此處，頁讀取階段主要用於讓PON模組14通知eMMC主控制器124a將資料從eMMC記憶體10a移轉到第二記憶體126a2。其中，類似於程式執行階段，PON模組14發出頁讀取命令，則NAND從屬控制器128a據此將描述符寫入第二記憶體126a2，並向eMMC主控制器124a及記憶體仲裁電路122a的號誌模組122a1發出確認訊號Va1id。接著，eMMC主控制器124a通過號誌模組122a1決定是否能執行讀取，當eMMC主控制器124a通過號誌模組122a1決定可執行PON模組14的讀取工作，eMMC主控制器124a從第二記憶體126a2取得描述符，例如，通過記憶體/資料匯流排轉換介面sram if及資料訊號dbus，以執行讀取工作。接著，eMMC主控制器124a將來自第二記憶體126a2的資料寫入eMMC記憶體10a，並傳送完成訊號done給NAND從屬控制器128a。此處，若發生讀取錯誤，或eMMC主控制器124a從第二記憶體126a2取得資料時發生錯誤，則發出錯誤訊號err給NAND從屬控制器128a。
進一步，在狀態取得階段中，eMMC主控制器124a以資料訊號dbus回覆目前的狀態給PON模組14，直到PON模組14確認狀態就緒，則進一步傳送新的命令。而快取讀取階段主要用於讓PON模組14通知NAND從屬控制器128a將資料傳送給PON模組14。其中，當PON模組14發出快取讀取命令，則NAND從屬控制器128a將資料從第二記憶體126a2取出並傳送給PON模組14。
此外，在PON模組14的重置階段中，PON模組14可通過NAND從屬控制器128a，傳送重置訊號給eMMC主控制器124a，以執行軟重啟程序。
如先前所述的，暫存器122a1儲存用於依據OTT模組12及PON模組的運作狀態決定第一存取請求及第二存取請求的優先順序的多個參數，例如，用於決定PON區102及OTT區100佔比的參數addr_offset，其定義了命令隊列模式的區塊地址偏移量(Block address offset for command queue mode)，或是決定對應PON模組的多個頁位址的大小的參數count、決定命令隊列模式的優先度的參數pri、決定傳輸長度的參數len、4位元快取讀取命令及4位元程式執行命令等。其中，命令隊列是用於按優先度順序或延遲順序啟用命令執行的隊列，而4位元快取讀取命令及4位元程式執行命令是以4位元在eMMC主控制器124a與NAND從屬控制器128a之間進行資料訊號dbus的傳輸，因此相對於2位元而言需要另外兩組訊號。
藉此，當欲整合PON模組14與OTT模組12時，可通過延用PON模組14原有的SPI/平行NAND介面，就能與具有eMMC介面的OTT模組對接，而不需要OTT模組及PON模組的IC都要支援特殊的記憶體介面，即可達成共用快閃記憶體的機制。
[第三實施例]
參閱圖4所示，其為本發明第三實施例的共享記憶體的雙模網路通訊裝置的方塊圖。本發明的第三實施例提供一種共享記憶體的雙模網路通訊裝置1b，其包括MLC NAND記憶體10b、OTT模組12、PON模組14。在本實施例中，類似的元件採用類似的元件符號，且不再贅述。其中，OTT模組12包括OTT處理器120、記憶體仲裁電路122、第二NAND主控制器124b、旁路橋接電路126b及NAND從屬控制器128a。其中，記憶體仲裁電路122耦接OTT處理器120，第二NAND主控制器124b耦接記憶體仲裁電路122，且通過第二SPI/平行NAND介面13b耦接於MLC NAND記憶體10b。旁路橋接電路126b耦接記憶體仲裁電路122，且NAND從屬控制器128a耦接NAND/eMMC橋 接電路126a。
PON模組14，包括PON處理器142及第一NAND主控制器144a。第一NAND主控制器144a耦接PON處理器142，且通過第一SPI/平行NAND介面15a耦接於NAND從屬控制器128a。
在此實施例中，就第一實施例的主要架構而言，屬於第一記憶體介面與第二記憶體介面相同的情況，因此，在記憶體仲裁電路122回應於來自PON模組14的第二存取請求而使得PON模組14可存取PON區時，橋接電路無須將存取第一記憶體的位址及資料訊號在適用於第一記憶體介面的第一訊號規格及適用於該第二記憶體介面的第二訊號規格之間轉換，因此可直接作為提供傳輸路徑的旁路橋接電路126b。以本實施例而言，由於記憶體介面相同，第二NAND主控制器124b可直接依據來自PON模組12的NAND定址及資料，通過第二SPI/平行NAND介面13b對MLC NAND記憶體10b進行存取。
類似的，當第二NAND主控制器124b將NAND定址及資料通過記憶體仲裁電路122傳向PON模組14時，無需進行轉換，傳向PON模組12的NAND定址及資料可直接傳輸給NAND從屬控制器128a，而NAND從屬控制器128a可依據傳向PON模組12的NAND定址及資料，通過第一SPI/平行NAND介面15a傳輸給PON模組以完成PON模組12對eMMC記憶體10a的存取。
藉此，當欲整合PON模組14與OTT模組12時，可通過延用PON模組14原有的SPI/平行NAND介面，就能與具有SPI/平行NAND介面的OTT模組對接，而不需要OTT模組及PON模組的IC都要支援特殊的記憶體介面，即可達成共用快閃記憶體的機制。
[實施例的有益效果]
本發明的其中一有益效果在於，本發明所提供的共享記憶體的雙模網路通訊裝置，通過延用PON模組原有的記憶體介面，就能與OTT模組 對接，而不需要OTT模組及PON模組的IC都要支援特殊的記憶體介面，即可達成共用快閃記憶體的機制。
本發明的其中一有益效果在於，本發明所提供的共享記憶體的雙模網路通訊裝置，通過將OTT模組中的記憶體控制器、記憶體仲裁電路、橋接電路以及記憶體從屬控制器設置在不斷電區中，可在OTT處理器進入節電模式時，例如睡眠模式或低電源模式時，PON模組仍然可以正常存取快閃記憶體。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
1:共享記憶體的雙模網路通訊裝置
10:第一記憶體
100:雲上(OTT)區
102:無源光纖網路(PON)區
12:OTT模組
120:OTT處理器
122:記憶體仲裁電路
124:第一記憶體主控制器
126:橋接電路
128:記憶體從屬控制器
13:第一記憶體介面
14:PON模組
142:PON處理器
144:第二記憶體主控制器
15:第二記憶體介面
16:電源管理模組
ON:不斷電區
PSV:可節電區

Claims (10)

  1. 一種共享記憶體的雙模網路通訊裝置，其包括：一第一記憶體，劃分為一雲上(OTT)區及一無源光纖網路(PON)區；一雲上(OTT)模組，用於取得一OTT服務，其包括：一OTT處理器；一記憶體仲裁電路，耦接該OTT處理器；一第一記憶體主控制器，耦接該記憶體仲裁電路，且通過一第一記憶體介面耦接於該第一記憶體；一橋接電路，耦接該記憶體仲裁電路；及一記憶體從屬控制器，耦接該橋接電路；一無源光纖網路(PON)模組，連接於一光纖網路，其包括：一PON處理器；及一第二記憶體主控制器，耦接該PON處理器，且通過一第二記憶體介面耦接於該記憶體從屬控制器；以及一電源管理模組，分別連接該OTT模組及該PON模組，以提供電源供該OTT模組及該PON模組運作，其中該記憶體仲裁電路經配置以回應於來自該OTT處理器的第一存取請求或該PON處理器的第二存取請求，以通過該第一記憶體主控制器存取該記憶體的該OTT區或該PON區，並依據該OTT模組及該PON模組的運作狀態決定該第一存取請求及該第二存取請求的優先順序。
  2. 如申請專利範圍第1項所述的共享記憶體的雙模網路通訊裝置，其中該第一記憶體介面與該第二記憶體介面不同。
  3. 如申請專利範圍第2項所述的共享記憶體的雙模網路通訊裝置，其中該記憶體仲裁電路經配置以回應於該第二存取請求時，該橋接電路用於將存取該記憶體的位址及資料訊號在適用於該第 一記憶體介面的一第一訊號規格及適用於該第二記憶體介面的第二訊號規格之間轉換。
  4. 如申請專利範圍第3項所述的共享記憶體的雙模網路通訊裝置，其中該第二記憶體主控制器為一第一NAND主控制器，該記憶體從屬控制器為一NAND從屬控制器，該第一記憶體主控制器為一eMMC主控制器。
  5. 如申請專利範圍第4項所述的共享記憶體的雙模網路通訊裝置，其中該記憶體為一eMMC記憶體，該第一記憶體介面為一eMMC介面，該第二記憶體介面為一SPI介面。
  6. 如申請專利範圍第5項所述的共享記憶體的雙模網路通訊裝置，其中該橋接電路包括：一多工器，耦接該NAND從屬控制器；一第二記憶體，耦接該多工器；一資料匯流排，耦接於該多工器、該NAND從屬控制器及該eMMC主控制器；一確認訊號線路，耦接該記憶體仲裁電路、該eMMC主控制器及該NAND從屬控制器。
  7. 如申請專利範圍第6項所述的共享記憶體的雙模網路通訊裝置，其中該記憶體仲裁電路包括一號誌(Semaphore)模組，經配置以在該PON處理器傳送該第二存取請求時，從該NAND從屬控制器接收一確認訊號，並依據該OTT模組及該PON模組的運作狀態決定是否回應該確認訊號以允許該PON模組存取該PON區。
  8. 如申請專利範圍第7項所述的共享記憶體的雙模網路通訊裝置，其中該號誌模組更包括一暫存器，其儲存用於依據該OTT模組及該PON模組的運作狀態決定該第一存取請求及該第二存取請求的優先順序的多個參數。
  9. 如申請專利範圍第5項所述的共享記憶體的雙模網路通訊裝置，其中該記憶體仲裁電路更包括一暫存器，其儲存用於將該第一記憶體劃分為該OTT區及該PON區的多個參數。
  10. 如申請專利範圍第1項所述的共享記憶體的雙模網路通訊裝置，其中該第一記憶體介面與該第二記憶體介面相同。
TW107147681A 2018-12-28 2018-12-28 共享記憶體的雙模網路通訊裝置 TWI694331B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107147681A TWI694331B (zh) 2018-12-28 2018-12-28 共享記憶體的雙模網路通訊裝置
US16/411,454 US10776051B2 (en) 2018-12-28 2019-05-14 Memory sharing dual-mode network communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107147681A TWI694331B (zh) 2018-12-28 2018-12-28 共享記憶體的雙模網路通訊裝置

Publications (2)

Publication Number Publication Date
TWI694331B true TWI694331B (zh) 2020-05-21
TW202026886A TW202026886A (zh) 2020-07-16

Family

ID=71122989

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107147681A TWI694331B (zh) 2018-12-28 2018-12-28 共享記憶體的雙模網路通訊裝置

Country Status (2)

Country Link
US (1) US10776051B2 (zh)
TW (1) TWI694331B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11829640B2 (en) * 2020-10-27 2023-11-28 Rambus Inc. Asynchronous arbitration across clock domains for register writes in an integrated circuit chip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI315135B (en) * 2002-04-15 2009-09-21 Interdigital Tech Corp Shared memory arbitrator, physical layer transport composite processor for use in processing wireless communications and method thereof, and method for wireless user equipment
TWM408099U (en) * 2011-01-14 2011-07-21 Hsiuping Inst Technology Single port sram with sharing control circuits
TWI591474B (zh) * 2015-12-28 2017-07-11 廣達電腦股份有限公司 伺服器系統、管理伺服器系統之電源供應單元與 切換模組的方法及非暫態電腦可讀式儲存多媒體

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7643753B2 (en) * 2005-09-29 2010-01-05 Broadlight Ltd. Enhanced passive optical network (PON) processor
US8634431B1 (en) * 2006-11-10 2014-01-21 Marvell International Ltd. Quality of service and flow control architecture for a passive optical network
CN207251829U (zh) * 2017-03-29 2018-04-17 深圳华之网科技有限公司 一种基于无源光网络的融合互动电视系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI315135B (en) * 2002-04-15 2009-09-21 Interdigital Tech Corp Shared memory arbitrator, physical layer transport composite processor for use in processing wireless communications and method thereof, and method for wireless user equipment
TWM408099U (en) * 2011-01-14 2011-07-21 Hsiuping Inst Technology Single port sram with sharing control circuits
TWI591474B (zh) * 2015-12-28 2017-07-11 廣達電腦股份有限公司 伺服器系統、管理伺服器系統之電源供應單元與 切換模組的方法及非暫態電腦可讀式儲存多媒體

Also Published As

Publication number Publication date
US20200210109A1 (en) 2020-07-02
US10776051B2 (en) 2020-09-15
TW202026886A (zh) 2020-07-16

Similar Documents

Publication Publication Date Title
US8874843B2 (en) Systems with programmable heterogeneous memory controllers for main memory
US8051253B2 (en) Systems and apparatus with programmable memory control for heterogeneous main memory
TWI391949B (zh) 於共享多埠記憶體裝置中分享與更新記憶庫之方法與裝置
US6574142B2 (en) Integrated circuit with flash memory
US20140075106A1 (en) Methods of communicating to different types of memory modules in a memory channel
US20220244871A1 (en) System and method for retaining dram data when reprogramming reconfigureable devices with dram memory controllers incorporating a data maintenance block
KR100726361B1 (ko) 메모리 장치들과의 통신을 위한 시스템 및 방법
US10032494B2 (en) Data processing systems and a plurality of memory modules
US12423028B2 (en) Hardware queue handling system, method, solid state drive controller, and solid-state drive
JP2022161812A (ja) 低電力のコヒーレントメモリデバイスにアクセスする場合のプロセッサストールの回避法
US7269704B2 (en) Method and apparatus for reducing system inactivity during time data float delay and external memory write
KR101247247B1 (ko) 클락 신호의 출력을 제어할 수 있는 컨트롤러 및 상기 컨트롤러를 구비하는 시스템
TWI694331B (zh) 共享記憶體的雙模網路通訊裝置
US12327035B2 (en) Technologies for memory mirroring across an interconnect
CN118202337A (zh) PCIe分叉系统中的动态端口分配
US20140229688A1 (en) Storage control device, storage system, and storage control method
CN104077080A (zh) 存储器存取方法、存储器存取控制方法、spi闪存装置及其控制器
KR20220132333A (ko) PCIe 인터페이스 장치 및 그 동작 방법
CN111432296B (zh) 共享存储器的双模网络通讯装置
KR102617843B1 (ko) 메모리 시스템 및 이의 동작 방법
US8244987B2 (en) Memory access device including multiple processors
JP2023112427A (ja) メモリシステム
US20230110110A1 (en) Starvation mitigation for associative cache designs
US20190303316A1 (en) Hardware based virtual memory management
CA3034395A1 (en) System and method for retaining dram data when reprogramming reconfigurable devices with dram memory controllers incorporating a data maintenance block colocated with a memory module or subsystem