TWI693693B

TWI693693B - 具有表面安裝晶粒支撐結構之半導體裝置總成

Info

Publication number: TWI693693B
Application number: TW107115847A
Authority: TW
Inventors: 布蘭登 P 沃茲; 班傑明 L 麥可連
Original assignee: 美商美光科技公司
Priority date: 2017-05-23
Filing date: 2018-05-10
Publication date: 2020-05-11
Also published as: CN110651364A; US10950568B2; WO2018217389A1; CN110651364B; US20210193606A1; US20180342476A1; US12087720B2; TW201911526A; US20240429191A1

Abstract

提供一種半導體裝置總成。該總成包含一第一封裝元件及安置於該第一封裝元件上方之一第二封裝元件。該總成進一步包含該第一封裝元件與該第二封裝元件之間之複數個晶粒支撐結構，其中該複數個晶粒支撐結構之各者具有一第一高度、表面安裝至該第一封裝元件之一下部分及與該第二封裝元件接觸之一上部分。該總成進一步包含該第一封裝元件與該第二封裝元件之間之複數個互連件，其中該複數個互連件之各者包含具有一第二高度之一導電柱、一導電墊及在該導電柱與該導電墊之間具有一焊料接頭厚度之一接合材料。該第一高度約等於該焊料接頭厚度及該第二高度之一總和。

Description

具有表面安裝晶粒支撐結構之半導體裝置總成

所揭示實施例係關於具有表面安裝晶粒支撐結構之半導體裝置總成。在若干實施例中，本發明技術係關於經構形以機械地支撐定位於堆疊封裝元件之間之互連件之表面安裝晶粒支撐結構。

經封裝半導體晶粒(包含記憶體晶片、微處理器晶片及成像器晶片)通常包含安裝於一基板上且圍封於一塑膠保護覆蓋物或金屬散熱片中之一半導體晶粒。晶片包含功能構件(諸如記憶體胞、處理器單元及成像器裝置)以及電連接至功能構件之接合墊。接合墊可經電連接至保護覆蓋物之外部之端子，以允許晶粒連接至更高階電路。在一些封裝內，半導體晶粒可藉由放置於相鄰晶粒之間之個別互連件而彼此上下堆疊且彼此電連接。在此等封裝中，各互連件可包含一導電材料(例如，焊料)及相鄰晶粒之相對表面上之一對接點。例如，一金屬焊料可經放置於接點之間且經回焊以形成一導電接頭。

傳統焊料接頭之一個挑戰係其等可在組裝晶粒期間易於斷裂。例如，若在相鄰晶粒之接合期間施加過大的力，則焊料接頭可被損壞。此可導致開路或跨接頭之高電阻抗，或替代地可導致接頭直徑增加，直至其機械地接觸一或多個相鄰焊料接頭，從而產生一電短路。因此，需要更機械穩固的半導體裝置總成。

[相關申請案之交叉引用]

本申請案含有有關Brandon Wirz之標題為「SEMICONDUCTOR DEVICE ASSEMBLY WITH DIE SUPPORT STRUCTURES」之同時申請的美國專利申請案之標的，該案揭示內容以引用方式併入本文中之相關申請案經讓與給Micron Technology, Inc.，且由代理人檔案編號10829-9188.US00識別。

在以下描述中，論述許多具體細節以提供本發明技術之實施例之一徹底及詳盡描述(enabling description)。然而，熟習相關技術者將意識到本發明可在無一或多個具體細節的情況下實踐。在其他例項中，未展示或未詳細描述通常與半導體裝置相關聯之已為人所熟知的結構或操作，以避免混淆本發明技術之態樣。通常，應理解，除了本文中揭示之彼等特定實施例之外之各種其他裝置、系統及方法可在本發明技術之範疇內。

如上文所論述，伴隨對於增加的機械穩固性之更大需求而持續設計半導體裝置。因此，根據本發明技術之半導體裝置總成之若干實施例可包含晶粒支撐結構，該等晶粒支撐結構可為總成之堆疊半導體晶粒提供增加的機械穩固性。

本發明技術之若干實施例係關於半導體裝置總成、半導體封裝、包含半導體裝置之系統及製造且操作半導體裝置之方法。在一項實施例中，一種半導體裝置總成包含一第一封裝元件及安置於第一封裝元件上方之一第二封裝元件。該總成進一步包含第一封裝元件與第二封裝元件之間之複數個晶粒支撐結構，其中複數個晶粒支撐結構之各者具有一第一高度、表面安裝至第一封裝元件之一下部分及與第二封裝元件接觸之一上部分。總成進一步包含第一封裝元件與第二封裝元件之間之複數個互連件，其中複數個互連件之各者包含具有一第二高度之一導電柱、一導電墊及在導電柱與導電墊之間具有一焊料接頭厚度之一接合材料。第一高度可約等於焊料接頭厚度及第二高度之一總和。互連件可視情況省略導電柱，使得第一高度可約等於焊料接頭厚度。

下文描述具有表面安裝晶粒支撐結構之半導體裝置總成之實施例。在各種實施例中，表面安裝晶粒支撐結構可經構形以機械地支撐定位於一半導體裝置總成中之堆疊晶粒之間或一晶粒與晶粒堆疊於其上方之一基板或中介層之間之互連件。晶粒支撐結構亦可視情況經構形以提供相鄰封裝元件之間(例如，相鄰晶粒之間或一晶粒與一相鄰基板或中介層之間)之電互連件，或用於透過堆疊晶粒傳導熱之熱路徑。術語「半導體裝置總成」可係指一或多個半導體裝置、半導體裝置封裝及/或基板(例如，中介層、支撐件或其他適合基板)之一總成。可例如以一離散封裝形式、條形或矩陣形式及/或晶圓面板形式製造半導體裝置總成。術語「半導體裝置」通常係指包含半導體材料之一固態裝置。一半導體裝置可包含(舉例而言)一半導體基板、晶圓、面板或自一晶圓或基板單粒化之晶粒。貫穿本發明，大致在半導體晶粒之上下文中描述半導體裝置；然而，半導體裝置且非限於半導體晶粒。

術語「半導體裝置封裝」可係指具有併入於一共同封裝中之一或多個半導體裝置之一配置。一半導體封裝可包含部分地或全部地囊封至少一個半導體裝置之一外殼或殼體(casing)。一半導體裝置封裝亦可包含承載一或多個半導體裝置且附接至或以其他方式併入於殼體中之一中介層基板。

如本文中所使用，術語「垂直」、「橫向」、「上」及「下」可係指圖中所示之定向之半導體裝置總成視圖中之構件之相對方向或位置。例如，「上」或「最上」可係指定位為比另一構件更接近一頁面之頂部之一構件。然而，此等術語應廣泛地解釋為包含具有其他定向(諸如其中可取決於定向而互換頂部/底部、上方/下方、之上/之下、上/下及左/右之顛倒或傾斜定向)之半導體裝置及半導體裝置總成。

圖1係根據本發明技術之一實施例構形之具有第一晶粒支撐結構102a及第二晶粒支撐結構102b (統稱為「晶粒支撐結構102」)之一半導體裝置總成100 (「總成100」)之一截面圖。總成100包含一第一封裝元件104a (例如，一基板、一中介層或一半導體晶粒)、一第二封裝元件104b (例如，一基板、一中介層或一半導體晶粒)(統稱為「封裝元件104」)及各別地垂直地延伸於封裝元件104a及封裝元件104b之第一側108a與第二側108b之間之個別互連件106之一陣列。互連件106可各自包含例如第一封裝元件104a之第一側108a上之一第一導電構件(例如，一導電墊110)、第二封裝元件104b之第二側108b上之一第二導電構件(例如，一導電柱112)及將導電柱112接合至導電墊110之一接合材料114。

晶粒支撐結構102經定位於互連件106之陣列之相對側上之封裝元件104之周邊區域116中。晶粒支撐結構102可各自包含具有表面安裝至第一封裝元件104a之第一側108a之下部分及與第二封裝元件104b之第二側108b接觸之一上部分之一結構元件120。結構元件120可係表面安裝至第一封裝元件104a上之一或多個安裝墊118以提供至第一封裝元件104a中之其他電路元件的電連接之一離散電路元件(例如，一電容器、電阻器、電感器、電晶體或類似物)。在另一實施例中，結構元件120可係與封裝元件104之其他電路元件電隔離之一塊體材料或虛設結構。在下文更詳細描述之各種實施例中，晶粒支撐結構102經構形以諸如在裝置製造期間，機械地支撐封裝元件104且防止或至少抑制封裝元件104之翹曲。

實務上，總成100可包含比所繪示實施例中展示之更大數目之互連件106及/或晶粒支撐結構102。例如，總成100可包含排列於封裝元件104之間之數十、數百、數千或更多個互連件106。另外，在各種實施例中，晶粒支撐結構102可有間隙地定位於個別互連件106及/或互連件106之群組之間(例如，一陣列內之5個、20個、100個或更多個互連件之一群組之間)。例如，在一些實施例中，一晶粒支撐結構102c (以隱藏線展示)可經定位於封裝元件104之中心附近之中間區域124之間。在其他實施例中，晶粒支撐結構102可經定位於封裝元件104之間之各種其他位置處。

如圖1中所進一步展示，封裝元件104之各者包含一半導體基板126 (例如，矽基板、砷化鎵基板、有機層壓基板等 )及自封裝元件104之第一側108a延伸通過基板126至第二側108b之導電元件(例如，貫穿矽通路、貫穿模製通路或連接一封裝基板或中介層之前側及背側之其他導電部件) 128。導電元件128耦合至對應互連件106。在一些實施例中，導電元件128可耦合至基板墊130或定位於半導體基板126之任一側上之其他導電構件。

各基板126可包含耦合至基板墊130及/或導電元件128之一或多者之積體電路132 (示意性地展示)。積體電路132可包含例如一記憶體電路(例如，一動態隨機記憶體(DRAM))、一控制器電路(例如，一DRAM控制器)、一邏輯電路及/或其他電路。在一些實施例中，總成100可包含其他結構及構件(諸如沈積或以其他方式形成在封裝元件104周圍及/或之間之一底膠材料(未展示))。在圖1中所繪示之實施例中，總成100包含兩個封裝元件104。然而，實務上，總成100可包含不同數目個封裝元件(諸如一基板上方之兩個晶粒、一中介層上方之三個晶粒、四個晶粒、八個晶粒、十六個晶粒或更多)。例如，在另一實施例中，總成100可包含第二封裝元件104b上之一第三封裝元件104c (例如，以隱藏線展示之一半導體晶粒)。在一些實施例中，總成100可包含將封裝元件104圍封於一包殼內之一殼體(未展示) (諸如一導熱殼體)。在此等及其他實施例中，總成100可包含經構形以將其他封裝元件104b及104c可操作地耦合至外部電路(未展示)之一支撐基板(例如，封裝元件104a) (諸如一中介層及/或一印刷電路板)。半導體晶粒可以類似於圖1中所繪示之一方式類似地與此一支撐基板或中介層間隔開且由表面安裝於支撐基板或中介層上之晶粒支撐結構102支撐。

圖2A係展示根據本發明技術之一實施例構形之若干互連件106及晶粒支撐結構102a之一放大截面圖。參考圖2A，晶粒支撐結構102a包含具有表面安裝至第一封裝元件104a之第一側108a之下部分120a及與第二封裝元件104b之第二側108b接觸之一上部分120b之一結構元件120。可使用一接合材料122 (例如，焊料)來表面安裝結構元件120至第一封裝元件104a上之一或多個安裝墊118。互連件106之導電墊110可耦合至形成於第一封裝元件104a之第一側108a上之一第一重新分佈結構265a或形成經形成於第一封裝元件104a之第一側108a上之一第一重新分佈結構265a之一部分。導電柱112可耦合至形成於第二封裝元件104b之第二側上之一第二重新分佈結構265b或形成經形成於第二封裝元件104b之第二側上之一第二重新分佈結構265b之一部分。重新分佈結構265之各者可包含各種導電構件233及經構形以提供導電構件233之間之電隔離之一鈍化材料236 (例如，氧化物材料)。導電構件233可包含例如耦合至互連件106、基板墊130 (圖1)、導電元件128等之一或多者之個別金屬跡線及/或墊。

圖2B係甚至更詳細地展示根據本發明技術之一個態樣之互連件106之一者之一進一步放大截面圖。互連件106之導電柱112包含藉由接合材料114而附接至導電墊110之一端部。互連件106亦可包含形成於導電柱112之端部上方之一第一阻障材料255 (例如，鎳、鎳基介金屬及/或金)，及形成於導電墊110上方之第二阻障材料253 (例如，鎳、鎳基介金屬及/或金)。阻障材料可促進接合及/或防止或至少抑制用於形成導電柱112及導電墊110之銅或其他金屬之電遷移。接合材料114橋接導電柱112與導電墊110之間之一間隙g₁ (熟習此項技術者亦已知為一焊料接頭厚度)。焊料接頭厚度g₁ 至少部分由導電柱112自第二封裝元件104b之第二側108b之一第一突出高度d₁ 指定。

圖2C係甚至更詳細地展示圖2A之晶粒支撐結構102a之一進一步放大截面圖。結構元件120依一第二高度d₂ 延伸於安裝墊118上方，該第二高度d₂ 近似界定第一封裝元件與第二封裝元件104之間之間隔。就此而言，第二高度d₂ 近似等於焊料接頭厚度g₁ 及個別互連件106之導電柱112之第一高度d₁ 之總和。

根據本發明技術之一個態樣，提供具有經構形以機械地支撐封裝元件104之晶粒支撐結構102之一裝置總成100簡化且改良製造裝置總成100之良率。就此而言，在封裝元件之間形成互連件之一個挑戰係封裝元件可具有一固有量之翹曲(例如，晶粒翹曲)，該翹曲可在封裝元件之間之互連件上產生拉力及/或壓縮力。在缺少一晶粒支撐結構之情況中，此等力可在裝置的組裝期間損壞互連件、拉開互連件(例如，拉力)且導致開路、或過度地壓縮互連件(例如，壓縮力)且導致來自相鄰互連件之接合材料相接且產生短路。藉由在一封裝元件之周邊區域116周圍(例如，且視情況在中間區域124中)提供晶粒支撐結構102，一熱壓縮接合操作可用於藉由將封裝元件104壓縮在一起，直至各晶粒支撐結構102之結構元件120之上部分120b與第二封裝元件104b之第二側108b接觸而迫使封裝元件104成平行平面對準。在晶粒支撐結構102確保封裝元件104之平行平面對準之情況下，互連件106之焊料接頭厚度g₁ 可(例如，藉由將互連件106之導電柱112之一第一高度d₁ 選擇為小於晶粒支撐結構102之結構元件120之第二高度d₂ 達一所欲量之焊料接頭厚度g₁ )經準確地壓縮至一所欲範圍內。不僅在添加至一堆疊之一最上封裝元件中，而且在可以其他方式在其焊料連接之非有意回焊期間經受翹曲之堆疊中之每個封裝元件中，壓縮接合操作可藉由迫使封裝元件成平行平面對準而抵消封裝元件104中之任何固有翹曲(例如，晶粒翹曲)。

根據本發明技術之另一態樣，晶粒支撐結構102之機械強度可允許一熱壓縮接合操作以利用力回饋作為用於操作之一控制機構，而非一z維偏移，此可進一步簡化且改良接合操作之品質。例如，在一熱壓縮接合操作期間，在回焊晶粒支撐結構102及互連件106中之接合材料時，可將一力施加至兩個或兩個以上封裝元件之一堆疊，使得晶粒支撐結構102之結構元件120之上部分120b與第二封裝元件104b之第二側108b接觸，且因此判定對力之一經量測阻力增加。對經施加壓縮力之阻力之經量測增加可用於判定導電柱112與導電墊110之間之焊料接頭厚度g₁ 因此已(例如，歸因於導電柱112之高度d₁ 與晶粒支撐結構102之結構元件120之高度d₂ 之間之預定差異)減小至一已知範圍內。如熟悉此項技術者將易於暸解，量測此一接合操作中對一壓縮力之阻力係比維持跨接合輪廓之一z維移動簡單得多之一工程挑戰。

例如，圖3A及圖3B係繪示根據本發明技術之選定實施例之處於一製造方法中之各種階段之半導體裝置總成100之截面圖。在圖3A中，繪示於一熱壓縮接合操作之開始時的總成100，其中加熱已導致互連件106中之接合材料114各別地回焊且電連接導電柱112之第一阻障材料255及導電墊110之第二阻障材料253。在施加壓縮力之前，晶粒支撐結構102之結構元件120之上部分120b不與第二封裝元件104b之第二側108b接觸，且由互連件106之接合材料114橋接之間隙g₁ (例如，焊料接頭厚度)仍大於一所欲最終量。

在圖3B中，繪示於熱壓縮接合操作之完成時的總成100，其中壓縮力及經施加熱已導致晶粒支撐結構102之結構元件120之上部分120b接觸第二封裝元件104b之第二側108b，使得由互連件106之接合材料114橋接之間隙g₁ (例如，焊料接頭厚度)在一所欲範圍內。在冷卻之後，接合材料114將封裝元件104a及104b固化且緊固在壓縮操作已迫使其等所成之一平行平面對準(例如，克服任何固有翹曲)中。

儘管在圖1至圖3B中所繪示之實施例中，互連件106經繪示為包含自封裝元件104之一者突出之一柱(例如，使得焊料接頭厚度g₁ 可經特徵化為約等於晶粒支撐結構之結構元件120之高度d₂ 與導電柱之高度d₁ 之間之差異)，但在其他實施例中，封裝元件之間之一互連件可具有數個不同結構之任一者(包含省略導電柱之一結構)。例如，圖4A及圖4B繪示其中一半導體晶粒與一支撐基板之間(例如，或兩個半導體晶粒之間)之互連件係由導電墊上之簡單焊料凸塊形成(例如，省略前述實施例之柱)之一實施例。在此一配置中，互連件之焊料接頭厚度可約等於一晶粒支撐結構之高度。

轉至圖4A，繪示於一熱壓縮接合操作之開始時的半導體裝置總成400，其中熱已導致互連件406中之焊料凸塊413及414各別地回焊且電連接上導電墊412及下導電墊410。在施加壓縮力之前，晶粒支撐結構402之結構元件420之上部分420b不與上半導體晶粒404b之第二側408b接觸，且由互連件406之接合材料413及414橋接之間隙g₂ (例如，焊料接頭厚度)仍大於一所欲最終量。

在圖4B中，繪示於熱壓縮接合操作之完成時的總成400，其中壓縮力已導致晶粒支撐結構402之結構元件420之上部分420b接觸上半導體晶粒404b之第二側408b，使得由互連件406之組合接合材料415橋接之間隙g₂ (例如，焊料接頭厚度)在一所欲範圍內。在冷卻之後，接合材料415使上半導體晶粒404b及下支撐基板404a (例如，或中介層或半導體晶粒)呈壓縮操作已迫使其等所成之一平行平面對準(例如，克服任何固有翹曲)而固化且緊固。如參考圖4B可見，晶粒支撐結構402之結構元件420之高度d₃ 約等於上半導體晶粒404b與下支撐基板404a之間之距離，在其中晶粒由焊料凸塊接合互連之此實施例中，該距離亦約等於焊料接頭厚度g₂ 。

根據本發明技術之一個態樣，在一晶圓或面板上包含晶粒支撐結構允許晶粒堆疊之晶圓或面板級組裝，而不經歷在傳統晶圓或面板級組裝操作中由晶粒翹曲缺陷導致之良率之減小。就此而言，一晶圓或面板上之晶粒支撐結構之配置可經選擇以平衡對翹曲減輕之一需求與專用於晶粒支撐結構之一面積(real estate)量。在一項實施例中，可藉由利用電作用晶粒支撐結構以替代其他電路元件(例如，藉由利用一表面安裝電容器作為一晶粒支撐元件，該晶粒支撐元件另將消耗一半導體封裝中之其他處(諸如靠近晶粒堆疊之一支撐基板上)之表面積)而非使用在晶粒之電路中不提供電功能之虛設(例如，電隔離或非作用)晶粒支撐結構來減輕歸因於包含晶粒支撐結構之可使用晶粒面積之損失。熟習此項技術者將易於瞭解，使用一離散電路元件作為一晶粒支撐結構將判定表面安裝晶粒支撐結構所需之安裝墊之數目(例如，兩個安裝墊用於一兩端子元件、三個安裝墊用於一三端子元件等 )。

根據本發明技術之另一態樣，使用大於互連件106 (例如，具有大於互連件106之一寬度)之晶粒支撐結構102之一個益處係晶粒支撐結構102可提供抵抗壓縮力之改良機械支撐(例如，晶粒支撐結構102更機械穩固且可在一熱壓縮接合操作期間更佳地承受壓縮力)。

圖5係繪示根據本發明技術之一個態樣之用於製造一半導體裝置之一方法之一流程圖。方法包含提供包含複數個表面安裝晶粒支撐件及複數個導電墊之一第一封裝元件(例如，一支撐基板、一中介層或一半導體晶粒) (方塊510)且將一第二封裝元件(例如，一支撐基板、一中介層或一半導體晶粒)安置於第一封裝元件上方(方塊520)。第二封裝元件包含複數個導電元件，各自藉由一接合材料而與複數個導電墊之一對應者分離。方法進一步包含回焊接合材料(方塊530)且施加力以將第一封裝元件及封裝元件晶粒壓縮在一起，使得晶粒支撐結構之各者接觸第二封裝元件(方塊540)。當施加力時，方法進一步包含量測第一封裝元件及第二封裝元件之相對移動，以判定何時已使晶粒支撐結構與第二封裝元件接觸(方塊550)。

上文參考圖1至圖5所描述之晶粒支撐結構及/或半導體裝置總成之任一者可經併入於無數的更大及/或更複雜系統之任一者中，其之一代表性實例係圖6中示意性地展示之系統690。系統690可包含一半導體裝置總成600、一電源692、一驅動器694、一處理器696及/或其他子系統或組件698。半導體裝置總成600可包含大致類似於上文所描述之半導體裝置總成之彼等構件之構件，且可因此包含用於機械地支撐定位於總成之堆疊半導體晶粒之間之互連件之晶粒支撐結構。所得系統690可執行多種功能(諸如記憶體儲存、資料處理及/或其他適合功能)之任一者。因此，代表性系統690可包含(不限於)手持式裝置(例如，行動電話、平板電腦、數位閱讀器及數位音訊播放器)、電腦、車輛或其他機器及器具。系統690之組件可容納於一單一單元中或(例如，透過一通訊網路)分佈遍及多個互連單元。系統690之組件亦可包含遠端裝置及多種電腦可讀媒體之任一者。

自前文，將瞭解為了闡釋目的已在本文中描述技術之特定實施例，但可在不偏離本發明之情況下作出各種修改。此外，儘管已在彼等實施例之上下文中描述與新技術之特定實施例相關聯之優點，但其他實施例亦可展示此等優點，且非所有實施例需一定展現此等優點以落於本發明技術之範疇內。因此，本發明及相關技術可涵蓋本文中未明確展示或描述之其他實施例。

100‧‧‧半導體裝置總成102a‧‧‧第一晶粒支撐結構102b‧‧‧第二晶粒支撐結構102c‧‧‧晶粒支撐結構104a‧‧‧第一封裝元件104b‧‧‧第二封裝元件104c‧‧‧第三封裝元件106‧‧‧互連件108a‧‧‧第一側108b‧‧‧第二側110‧‧‧導電墊112‧‧‧導電柱114‧‧‧接合材料116‧‧‧周邊區域118‧‧‧安裝墊120‧‧‧結構元件120a‧‧‧下部分120b‧‧‧上部分122‧‧‧接合材料124‧‧‧中間區域126‧‧‧半導體基板128‧‧‧導電元件130‧‧‧基板墊132‧‧‧積體電路233‧‧‧導電構件236‧‧‧鈍化材料253‧‧‧第二阻障材料255‧‧‧第一阻障材料265a‧‧‧第一重新分佈結構265b‧‧‧第二重新分佈結構400‧‧‧半導體裝置總成402‧‧‧晶粒支撐結構404a‧‧‧下支撐基板404b‧‧‧上半導體晶粒406‧‧‧互連件408b‧‧‧第二側410‧‧‧下導電墊412‧‧‧上導電墊413‧‧‧焊料凸塊/接合材料414‧‧‧焊料凸塊/接合材料415‧‧‧接合材料420‧‧‧結構元件420b‧‧‧上部分510‧‧‧方塊520‧‧‧方塊530‧‧‧方塊540‧‧‧方塊550‧‧‧方塊600‧‧‧半導體裝置總成690‧‧‧系統692‧‧‧電源694‧‧‧驅動器696‧‧‧處理器698‧‧‧其他子系統或組件d₁‧‧‧第一突出高度d₂‧‧‧第二高度d₃‧‧‧高度g₁‧‧‧間隙/焊料接頭厚度g₂‧‧‧間隙/焊料接頭厚度

圖1係根據本發明技術之一實施例之具有互連件及晶粒支撐結構之一半導體裝置總成之一截面圖。

圖2A至圖2C係展示根據本發明技術之一實施例構形之互連件及一表面安裝晶粒支撐結構之一半導體裝置總成之放大截面圖。

圖3A及圖3B係繪示根據本發明技術之選定實施例之處於一製造方法中之各種階段之一半導體裝置總成之截面圖。

圖4A及圖4B係繪示根據本發明技術之選定實施例之處於一製造方法中之各種階段之一半導體裝置總成之截面圖。

圖5係繪示根據本發明技術之一項實施例之製造一半導體裝置總成之一方法之一流程圖。

圖6係包含根據本發明技術之一實施例構形之一半導體裝置總成之一系統之一示意圖。

104a‧‧‧第一封裝元件

104b‧‧‧第二封裝元件

108a‧‧‧第一側

108b‧‧‧第二側

110‧‧‧導電墊

112‧‧‧導電柱

114‧‧‧接合材料

118‧‧‧安裝墊

120‧‧‧結構元件

120a‧‧‧下部分

120b‧‧‧上部分

122‧‧‧接合材料

233‧‧‧導電構件

253‧‧‧第二阻障材料

255‧‧‧第一阻障材料

d₁‧‧‧第一突出高度

d₂‧‧‧第二高度

g₁‧‧‧間隙/焊料接頭厚度

Claims

一種半導體裝置總成，其包括：一第一封裝元件；一第二封裝元件，其經安置於該第一封裝元件上方；複數個晶粒支撐結構，其等在該第一封裝元件與該第二封裝元件之間，其中該複數個晶粒支撐結構之各者具有一第一高度、表面安裝至該第一封裝元件之一下部分及與該第二封裝元件接觸之一上部分，其中該複數個晶粒支撐結構之各者係一整塊結構(monolithic structure)，並且與該半導體裝置總成之其他電路元件電隔離；及複數個互連件，其等在該第一封裝元件與該第二封裝元件之間，其中該複數個互連件之各者包含具有一第二高度之一導電柱、一導電墊及在該導電柱與該導電墊之間具有一焊料接頭厚度之一接合材料，其中該第一高度約等於該焊料接頭厚度及該第二高度之一總和。
如請求項1之半導體裝置總成，其中該複數個晶粒支撐結構包含圍繞該半導體裝置總成之一周邊安置之晶粒支撐結構。
如請求項1之半導體裝置總成，其中該複數個晶粒支撐結構包含圍繞該半導體裝置總成之一中間區域安置之晶粒支撐結構。
如請求項1之半導體裝置總成，其中該複數個晶粒支撐結構之各者經表面安裝至該第一封裝元件上之一或多個安裝墊。
如請求項1之半導體裝置總成，其中該複數個晶粒支撐結構之至少一者包含電連接至該第一封裝元件中之其他電路元件之一離散電路元件。
如請求項1之半導體裝置總成，其中該第一封裝元件包括一邏輯晶粒，且其中該第二封裝元件包括一記憶體晶粒。
如請求項1之半導體裝置總成，其中該第一封裝元件包括一支撐基板，且其中該第二封裝元件包括一邏輯晶粒。
一種半導體裝置總成，其包括：一第一封裝元件；一第二封裝元件，其經安置於該第一封裝元件上方，該第二封裝元件包含複數個導電構件及一鈍化材料，該鈍化材料經組態以在該等導電構件之間提供電隔離；複數個晶粒支撐結構，其等在該第一封裝元件與該第二封裝元件之間，其中該複數個晶粒支撐結構之各者係一整塊結構(monolithic structure)，其具有一第一高度、表面安裝至該第一封裝元件之一下部分及與該第二封裝元件之該鈍化材料接觸之一上部分；及複數個互連件，其等在該第一封裝元件與該第二封裝元件之間，其中該複數個互連件之各者包含該第一封裝元件上之一第一導電元件、該第二封裝元件之該複數個導電構件之一者上之一第二導電元件、及在該第一導電元件與該第二導線元件之間之具有一焊料接頭厚度之一接合材料，及其中該複數個晶粒支撐結構之各者具有大於該複數個互連件之各者的一寬度。
如請求項8之半導體裝置總成，其中該複數個晶粒支撐結構包含圍繞該半導體裝置總成之一周邊安置之晶粒支撐結構。
如請求項8之半導體裝置總成，其中該複數個晶粒支撐結構包含圍繞該半導體裝置總成之一中間區域安置之晶粒支撐結構。
如請求項8之半導體裝置總成，其中該複數個晶粒支撐結構之各者經表面安裝至該第一封裝元件上之一或多個安裝墊。
如請求項8之半導體裝置總成，其中該複數個晶粒支撐結構之至少一者包含電連接至該第一封裝元件中之其他電路元件之一離散電路元件。
如請求項8之半導體裝置總成，其中該複數個晶粒支撐結構之各者與該半導體裝置總成之其他電路元件電隔離。
如請求項8之半導體裝置總成，其中該第一封裝元件包括一邏輯晶粒，且其中該第二封裝元件包括一記憶體晶粒。
如請求項8之半導體裝置總成，其中該第一封裝元件包括一支撐基板，且其中該第二封裝元件包括一邏輯晶粒。
一種製造一半導體裝置總成之方法，其包括以下步驟：將一第二封裝元件安置於一第一封裝元件上方，該第一封裝元件包含複數個晶粒支撐元件及複數個導電墊，該第二封裝元件包含複數個導電元件，該複數個導電元件包含自該第二封裝元件延伸之多個導電柱，其中該複數個導電元件之各者藉由一接合材料而與該複數個導電墊之一對應者分離；回焊該接合材料；及使該第一封裝元件及該第二封裝元件之至少一者朝向彼此移動，使得該複數個晶粒支撐元件之各者接觸該第二封裝元件。
如請求項16之方法，其進一步包括以下步驟：量測該第一封裝元件及該第二封裝元件朝向彼此之該移動，以判定該複數個晶粒支撐元件何時已與該第二封裝元件接觸。
如請求項16之方法，其進一步包括以下步驟：在該複數個晶粒支撐元件接觸該第二封裝元件之後，固化該接合材料。