[go: up one dir, main page]

TWI693681B - 濕氣阻擋結構、護環以及具有上述的半導體元件 - Google Patents

濕氣阻擋結構、護環以及具有上述的半導體元件 Download PDF

Info

Publication number
TWI693681B
TWI693681B TW104134454A TW104134454A TWI693681B TW I693681 B TWI693681 B TW I693681B TW 104134454 A TW104134454 A TW 104134454A TW 104134454 A TW104134454 A TW 104134454A TW I693681 B TWI693681 B TW I693681B
Authority
TW
Taiwan
Prior art keywords
active fin
area
active
disposed
layer pattern
Prior art date
Application number
TW104134454A
Other languages
English (en)
Other versions
TW201624640A (zh
Inventor
尹榮秀
崔珉權
孫良銹
金炫助
柳韓壹
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201624640A publication Critical patent/TW201624640A/zh
Application granted granted Critical
Publication of TWI693681B publication Critical patent/TWI693681B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6217—Fin field-effect transistors [FinFET] having non-uniform gate electrodes, e.g. gate conductors having varying doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10W42/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明提供一種濕氣阻擋結構、護環以及具有上述的半導體元件。濕氣阻擋結構包含安置於基板之密封區域上的主動鰭片，基板包含晶片區域且密封區域圍繞晶片區域之邊緣，主動鰭片連續圍繞晶片區域且在平面圖中具有捲繞線形狀。閘極結構覆蓋主動鰭片且包圍晶片區域之邊緣。導電結構安置於閘極結構上，導電結構圍繞晶片區域之邊緣。

Description

濕氣阻擋結構、護環以及具有上述的半導體元件
本發明概念關於一種濕氣阻擋結構及/或護環、一種包含上述的半導體元件以及其製造方法。   【相關申請案之交叉參考】
本申請案根據35 U.S.C. § 119主張2014年12月16日於韓國智慧財產局（Korean Intellectual Property Office，KIPO）申請之韓國專利申請案第10-2014-0180910號之優先權，其揭露內容以全文引用的方式併入本文中。
在圍繞晶片區域之密封區域中，提供濕氣阻擋結構以保護晶片免於晶圓切割製程期間產生的濕氣及/或裂痕。護環可形成於密封區域中以將晶片接地。鰭式場效電晶體（fin field effect transistor，finFET）可形成於晶片區域中。在執行化學機械拋光（chemical mechanical polishing，CMP）製程以形成鰭式場效電晶體之主動鰭片時，可能出現凹陷。因此，絕緣層可在晶片區域與密封區域之間具有高度差。
根據本發明概念之一例示性實施例，濕氣阻擋結構包含安置於基板之密封區域上的主動鰭片，基板包含晶片區域，且密封區域圍繞晶片區域之邊緣，主動鰭片連續圍繞晶片區域且在平面圖中具有捲繞線形狀；覆蓋主動鰭片且圍繞晶片區域之邊緣之閘極結構；以及安置於閘極結構上之導電結構，導電結構圍繞晶片區域之邊緣。
在本發明概念之一例示性實施例中，濕氣阻擋結構更包含多個主動鰭片，其中閘極結構覆蓋多個主動鰭片之兩個相鄰主動鰭片。
在本發明概念之一例示性實施例中，兩個相鄰主動鰭片實質上彼此平行。
在本發明概念之一例示性實施例中，導電結構包含安置於閘極結構上之接觸插塞，接觸插塞圍繞晶片區域之邊緣；及安置於接觸插塞上之通孔，通孔圍繞晶片區域之邊緣。
在本發明概念之一例示性實施例中，濕氣阻擋結構更包含多個主動鰭片，多個閘極結構及多個導電結構以及安置於多個導電結構上之金屬板。
在本發明概念之一例示性實施例中，濕氣阻擋結構更包含安置於閘極結構與導電結構之間的阻擋層圖案，阻擋層圖案包含絕緣材料。
在本發明概念之一例示性實施例中，閘極結構包含依次堆疊於主動鰭片上之閘極絕緣層圖案及閘極電極。
在本發明概念之一例示性實施例中，閘極絕緣層圖案包含高k介電材料且閘極電極包含金屬。
在本發明概念之一例示性實施例中，主動鰭片包含各自在實質上平行於基板之頂表面的第一方向上延伸之多個第一部分，及各自在實質上平行於基板且實質上垂直於第一方向的第二方向上延伸之多個第二部分，其中多個第一部分之各第一部分之各端連接至多個第二部分之相應第二部分之一端。
在本發明概念之一例示性實施例中，主動鰭片具有波紋形狀。
根據本發明概念之一例示性實施例，護環包含安置於基板之密封區域上的主動鰭片，基板包含晶片區域，且密封區域圍繞晶片區域之外邊緣，且主動鰭片連續圍繞晶片區域之外邊緣且在平面圖中具有捲繞線形狀；及安置於主動鰭片上之導電結構，導電結構圍繞晶片區域。
在本發明概念之一例示性實施例中，護環更包含多個主動鰭片，其中導電結構覆蓋多個主動鰭片之兩個相鄰主動鰭片。
在本發明概念之一例示性實施例中，相鄰兩個主動鰭片實質上彼此平行。
在本發明概念之一例示性實施例中，導電結構包含安置於主動鰭片上之接觸插塞，接觸插塞圍繞晶片區域之外邊緣；及安置於接觸插塞上之通孔，通孔圍繞晶片區域之外邊緣。
在本發明概念之一例示性實施例中，護環更包含多個主動鰭片及多個導電結構以及安置於多個導電結構上之金屬板。
在本發明概念之一例示性實施例中，護環更包含安置於主動鰭片與導電結構之間的源極/汲極層及金屬矽化物圖案。
在本發明概念之一例示性實施例中，源極/汲極層為摻雜有雜質之磊晶層。
在本發明概念之一例示性實施例中，源極/汲極層包含矽-鍺或碳化矽。
在本發明概念之一例示性實施例中，主動鰭片包含各自在實質上平行於基板之頂表面的第一方向上延伸之多個第一部分，及各自在實質上平行於基板且實質上垂直於第一方向的第二方向上延伸之多個第二部分，其中多個第一部分之各第一部分之各端連接至多個第二部分之相應第二部分之一端。
在本發明概念之一例示性實施例中，主動鰭片具有波紋形狀。
根據本發明概念之一例示性實施例，半導體元件包含基板，所述基板包含第一區域、第二區域以及第三區域，第二區域安置圍繞於第一區域之周圍且第三區域安置圍繞於第二區域之周圍；安置於基板之第一區域上的第一主動鰭片；第一護環，其包含安置於基板之第二區域上的第二主動鰭片，第二主動鰭片連續圍繞第一區域之周圍且在平面圖中形狀為捲繞線；以及安置於第二主動鰭片上之第一導電結構，第一導電結構圍繞第一區域之周圍；以及濕氣阻擋結構，所述濕氣阻擋結構包含安置於基板之第三區域上的第三主動鰭片，第三主動鰭片連續圍繞第二區域之周圍且在平面圖中形狀為捲繞線；覆蓋第三主動鰭片且圍繞第二區域之周圍之第一閘極結構；以及安置於第二閘極結構上之第二導電結構，第二導電結構圍繞第二區域之周圍。
在本發明概念之一例示性實施例中，半導體元件更包含多個第二主動鰭片以及多個第三主動鰭片，其中第一導電結構覆蓋多個第二主動鰭片之兩個相鄰第二主動鰭片，且第二導電結構覆蓋多個第三主動鰭片之兩個相鄰第三主動鰭片。
在本發明概念之一例示性實施例中，兩個相鄰第二主動鰭片實質上彼此平行。
在本發明概念之一例示性實施例中，第一導電結構包含安置於第二主動鰭片上之第一接觸插塞，第一接觸插塞圍繞第一區域之周圍；及安置於第一接觸插塞上之第一通孔，第一通孔圍繞第一區域之周圍，且其中第二導電結構包含安置於第一閘極結構上之第二接觸插塞，第二接觸插塞圍繞第二區域之周圍；以及第二接觸插塞上之第二通孔，第二通孔連續圍繞第二區域。
在本發明概念之一例示性實施例中，第一接觸插塞及第二接觸插塞包含實質上相同材料，且第一接觸插塞之頂表面部分與第二接觸插塞之頂表面部分實質上共面，且其中第一通孔及第二通孔包含實質上相同材料。
在本發明概念之一例示性實施例中，半導體元件更包含多個第一主動鰭片、多個第二主動鰭片、多個第三主動鰭片、多個第一導電結構、多個第二導電結構及多個第二閘極結構以及安置於多個第一導電結構及多個第二導電結構上之金屬板。
在本發明概念之一例示性實施例中，半導體元件更包含安置於第二主動鰭片與第一導電結構之間的源極/汲極層及金屬矽化物圖案。
在本發明概念之一例示性實施例中，半導體元件更包含安置於第二閘極結構與第二導電結構之間的阻擋層圖案，阻擋層圖案包含絕緣材料。
在本發明概念之一例示性實施例中，第二閘極結構包含依次堆疊於第三主動鰭片上之第二閘極絕緣層圖案及第二閘極電極。
在本發明概念之一例示性實施例中，其中第一主動鰭片在實質上平行於基板之頂表面之第一方向上延伸，其中第二主動鰭片包含各自在第一方向上延伸之多個第一部分及各自在實質上平行於基板之頂表面且實質上垂直於第一方向之第二方向上延伸的多個第二部分，其中多個第一部分之各第一部分之各端連接至多個第二部分之相應第二部分之一端。
在本發明概念之一例示性實施例中，第三主動鰭片包含各自在第一方向上延伸之多個第三部分及各自在第二方向上延伸之多個第四部分，其中多個第三部分之各第三部分之各端連接至多個第四部分之相應第四部分之一端。
在本發明概念之一例示性實施例中，半導體元件更包含第一閘極結構，其具有依次堆疊於第一主動鰭片上之第一閘極絕緣層圖案及第一閘極電極。
在本發明概念之一例示性實施例中，第一閘極結構及第二閘極結構包含實質上相同材料。
在本發明概念之一例示性實施例中，第二主動鰭片及第三主動鰭片中之每一者具有波紋形狀。
在本發明概念之一例示性實施例中，半導體元件更包含安置於基板之第三區域上的第四主動鰭片，第四主動鰭片圍繞第二區域之周圍且在平面圖中具有捲繞線形狀；及第二護環，其包含第四主動鰭片及安置於第四主動鰭片上之第三導電結構，第三導電結構圍繞第二區域之周圍。
在本發明概念之一例示性實施例中，第一區域為晶片區域，其中形成半導體晶片且第二區域及第三區域中之每一者為密封區域。
根據本發明概念之一例示性實施例，一種製造半導體元件之方法包含：在基板上形成隔離層圖案以界定場區；且形成自隔離層圖案突出之第一主動鰭片、第二主動鰭片以及第三主動鰭片，基板包含第一區域、圍繞第一區域之邊緣的第二區域以及圍繞第二區域之邊緣的第三區域，場區之頂表面由隔離層圖案覆蓋，第一主動鰭片、第二主動鰭片以及第三主動鰭片之頂表面不由隔離層圖案覆蓋，第一主動鰭片位於第一區域中，第二主動鰭片位於第二區域中且第三主動鰭片位於第三區域中，其中第二主動鰭片連續包圍第一區域之邊緣且在平面圖中具有捲繞線形狀，且第三主動鰭片連續包圍第二區域之邊緣且在平面圖中具有捲繞線形狀；形成第一閘極結構以覆蓋第三主動鰭片且連續圍繞第二區域；且在第二主動鰭片上形成第一導電結構以圍繞第一區域之邊緣；且在第一閘極結構上形成第二導電結構以圍繞第二區域之邊緣。
在本發明概念之一例示性實施例中，形成第一主動鰭片、第二主動鰭片以及第三主動鰭片包含：在第一區域上形成第一遮罩，在第二區域上形成第二遮罩且在第三區域上形成第三遮罩；使用第一遮罩蝕刻基板以在第一區域上形成第一溝槽，使用第二遮罩蝕刻基板以在第二區域上形成第二溝槽且使用第三遮罩蝕刻基板以在第三區域上形成第三溝槽；在基板上形成隔離層以填充第一溝槽、第二溝槽以及第三溝槽；在隔離層上執行化學機械拋光（CMP）製程以暴露基板之頂表面且平坦化隔離層；及移除隔離層之上部。
在本發明概念之一例示性實施例中，形成第一遮罩、第二遮罩以及第三遮罩包含：在基板上形成遮罩層，在第一區域中遮罩層上形成第一犧牲層圖案，在第二區域中遮罩層上形成第二犧牲層圖案且在第三區域中遮罩層上形成第三犧牲層圖案，第二犧牲層圖案連續圍繞第一區域之邊緣且具有捲繞線形狀，且第三犧牲層圖案連續圍繞第二區域之邊緣且具有捲繞線形狀；在第一犧牲層圖案之側壁上形成第一隔片，在第二犧牲層圖案之側壁上形成第二隔片且在第三犧牲層圖案之側壁上形成第三隔片；及移除第一犧牲層圖案至第三犧牲層圖案之後，使用第一隔片、第二隔片以及第三隔片作為蝕刻遮罩蝕刻遮罩層。
在本發明概念之一例示性實施例中，方法更包含形成多個第二主動鰭片及多個第三主動鰭片，其中形成第一閘極結構包含形成第一閘極結構以覆蓋多個第三主動鰭片之兩個相鄰第三主動鰭片，且其中形成第一導電結構包含形成第一導電結構以覆蓋多個第二主動鰭片之兩個相鄰第二主動鰭片。
在本發明概念之一例示性實施例中，兩個相鄰第二主動鰭片彼此平行，且兩個相鄰第三主動鰭片彼此平行。
在本發明概念之一例示性實施例中，方法更包含形成多個第一主動鰭片，其中多個第一主動鰭片之一個第一主動鰭片在實質上平行於基板之頂表面的第二方向上延伸，其中多個第一主動鰭片之另外的第一主動鰭片在實質上平行於基板之頂表面且實質上垂直於第二方向的第一方向上延伸。
在本發明概念之一例示性實施例中，方法更包含形成第二閘極結構，其中形成第二閘極結構包含在多個第一主動鰭片上形成第二閘極結構，且形成隔離層圖案以在第二方向上延伸。
在本發明概念之一例示性實施例中，形成第一導電結構及第二導電結構包含：在第二主動鰭片上形成第一接觸插塞以圍繞第一區域之邊緣，且在第一閘極結構上形成第二接觸插塞以圍繞第二區域之邊緣，且在第一接觸插塞上形成第一通孔以連續圍繞第一區域，且在第二接觸插塞上形成第二通孔以圍繞第二區域之邊緣。
根據本發明概念之一例示性實施例，半導體元件包含具有第一區域及第二區域之基板，其中第二區域安置圍繞於第一區域；安置於第一區域上之第一主動鰭片、安置於第二區域上之第二主動鰭片以及安置於第二區域上之第三主動鰭片，其中第二主動鰭片形成圍繞第一區域之閉合迴路，且第三主動鰭片形成圍繞第二主動鰭片之閉合迴路；安置於第二主動鰭片上之第一導電結構，其中第一導電結構形成圍繞第一區域之閉合迴路；覆蓋第三主動鰭片之第一閘極結構；安置於第一閘極結構上之第二導電結構，其中第一閘極結構形成圍繞第二主動鰭片之閉合迴路，且第二導電結構形成圍繞第二主動鰭片之閉合迴路。
在本發明概念之一例示性實施例中，半導體元件更包含安置於第二主動鰭片與第三主動鰭片之間的第四主動鰭片，第四主動鰭片形成圍繞第二主動鰭片之閉合迴路；及安置於基板之第二區域上的第五主動鰭片，第五主動鰭片形成圍繞第三主動鰭片之閉合迴路，其中第一導電結構覆蓋第二主動鰭片及第四主動鰭片，且第二導電結構覆蓋第三主動鰭片及第五主動鰭片。
在本發明概念之一例示性實施例中，第二主動鰭片及第三主動鰭片各自包含彎曲部分或鋸齒形部分。
在本發明概念之一例示性實施例中，半導體元件更包含第二閘極結構，其包含依次堆疊於第一主動鰭片上之第一閘極絕緣層圖案及第一閘極電極。
在本發明概念之一例示性實施例中，第一導電結構包含安置於第二主動鰭片上之第一接觸插塞，第一接觸插塞形成圍繞第一區域閉合迴路；及安置於第一接觸插塞上之第一通孔，第一通孔形成圍繞第一區域之閉合迴路，且其中第二導電結構包含安置於第一閘極結構上之第二接觸插塞，第二接觸插塞形成圍繞第二主動鰭片之閉合迴路；及安置於第二接觸插塞上之第二通孔，第二通孔形成圍繞第二主動鰭片之閉合迴路。
下文中將參考隨附圖式更全面描述本發明概念之示例性實施例。然而，本發明概念可以許多不同形式實施，且不應解釋為限於本文所闡述之示例性實施例。在圖式中，為了清楚起見可放大層及區域之尺寸及相對尺寸。
將理解，當元件或層被稱作「在……上」、「連接至」或「耦接至」另一元件或層時，其可直接在另一元件或層上，連接或耦接至另一元件或層，或可存在介入元件或層。在本申請案中，相同參考數字可指相同元件。
如本文中所使用，除非上下文另外明確指示，否則單數形成「一（a/an）」及「所述」意欲亦包含複數形式。
參考理想化實例之橫截面圖解，本文中描述本發明概念之示例性實施例。因而，可預期由例如製造技術及/或公差引起的所述圖解之形狀的變化形式。因此，本發明概念之示例性實施例不應解釋為限於由例如製造產生之特定形狀。舉例而言，說明為矩形之植入區域可典型地在其邊緣具有圓化特徵或彎曲特徵及/或植入物濃度梯度，而非自植入區域至非植入之二元變化。同樣，由植入形成之內埋區域可在內埋區域與其上進行植入的表面之間的區域中產生一些植入。因此，圖式中所說明之區域在本質上為示意性的，且其形狀不意欲說明元件區域之實際形狀，且不意欲限制本發明概念之範疇。
圖1為說明根據本發明概念之例示性實施例之濕氣阻擋結構及第一護環的平面圖。圖2至圖4為圖1之橫截面圖，說明根據本發明概念之示例性實施例的濕氣阻擋結構及第一護環。圖5至圖11為說明根據本發明概念之示例性實施例之圖1的濕氣阻擋結構及第一護環的放大平面圖。特定言之，圖2至圖4為沿著圖1之線L-L'截取之橫截面圖。圖5及圖7為圖1中所說明之區域Z之放大平面圖。圖6為圖1中所說明之區域Y之放大平面圖。
參看圖1至圖3及圖5至圖7，第一護環404及第一濕氣阻擋結構406可形成於基板100之第二區域II上。
基板100可包含半導體材料，諸如矽、鍺或類似物。基板100可包含III-V化合物半導體，諸如GaP、GaAs、GaSb或類似物。在本發明概念之一例示性實施例中，基板100可為絕緣體上矽（silicon-on-insulator，SOI）基板或絕緣體上鍺（germanium-on-insulator，GOI）基板。
基板100可包含第一區域I及第二區域II。第二區域II可包含第三區域III及第四區域IV。第三區域III可包含第五區域V、第六區域VI以及第七區域VII。第四區域IV可包含第八區域VIII、第九區域IX以及第十區域X。
第一區域I可為晶片區域，其中可形成半導體晶片，且第二區域II可為圍繞（例如，圍繞第一區域I之外周）且保護第一區域I中之半導體晶片的密封區域。更特定言之，第一區域I之邊界可由第二區域II圍繞，但第二區域II可不與第一區域I之頂側及底側完全重疊。下文中，術語圍繞可意謂圍繞元件或區域之邊界，除了其頂側或底側全部。然而，術語圍繞之含義不限於此。第二區域II中之第三區域III可為護環區域，其中可形成用於將半導體晶片接地之第一護環404。第二區域II中之第四區域IV可為其中可形成用於保護半導體晶片之第一濕氣阻擋結構406的區域。第一濕氣阻擋結構406可在切割製程期間防止濕氣滲透或裂痕產生。切割製程可使安置於晶圓上之多個半導體晶片彼此分隔。
第三區域III可圍繞第一區域I，且可具有用於圍繞第一區域I之各種形狀。舉例而言，第三區域III可圍繞第一區域I之外周。圖1展示具有八邊形形狀之第三區域III。然而，本發明概念無需限於此。當第三區域III具有八邊形形狀時，第三區域III可具有在實質上平行於基板100之頂表面的第一方向上延伸之第五區域V、在實質上平行於基板100之頂表面且實質上垂直於第一方向之第二方向上延伸的第六區域VI以及連接第五區域V與第六區域VI彼此之間的第七區域VII。第七區域VII可在與第一方向及第二方向具有銳角之方向上延伸。
第四區域IV可圍繞第三區域III，且可具有用於圍繞第三區域III之各種形狀。舉例而言，第四區域IV可圍繞第三區域III之外周。除此之外，圖1展示第四區域IV具有覆蓋第七區域VII之外周的矩形環形狀及棒形狀。然而，本發明概念可不限於此。在圖1中，第四區域IV包含在第一方向上延伸之第八區域VIII、在第二方向上延伸之第九區域IX以及連接至第八區域VIII及第九區域IX且在與第七區域VII可延伸之方向實質上相同的方向上延伸的第十區域X。
第一護環404可形成於基板100之第三區域III上，且可呈捲繞線形式連續圍繞在平面圖中之第一區域I。舉例而言，第一護環404可在平面圖中圍繞第三區域III。第一護環404之捲繞線可包含波紋線、鋸齒形線及類似線。
在本發明概念之一例示性實施例中，第一護環404可包含多個第一部分，其中之每一者可在第一方向上延伸；及多個第二部分，其中之每一者可在第二方向上延伸。各第一部分之各端可連接至第二部分之一端。
在本發明概念之一例示性實施例中，可形成多個第一護環404，且多個第一護環404可自第一區域I之中心向外安置。舉例而言，其可遠離第一區域I之中心形成。第一護環404中之每一者可呈捲繞線形式延伸以具有凹面部分及凸面部分。在本發明概念之一例示性實施例中，第一護環404中之一者之凹面部分以及凸面可經安置以分別面向與其相鄰的第一護環404中之另一者的凸面部分及凹面部分。然而，本發明概念可不限於此。參看圖10，外部第一護環404之凹面部分及凸面部分可經安置以分別面向與上部第一護環404相鄰的內部第一護環404之凹面部分及凸面部分。另外，第一護環404中之一者之凹面部分及凸面部分可經安置而非精確面向與其相鄰的另一第一護環404之凸面部分及凹面部分。舉例而言，內部第一護環404之凹面部分及凸面部分可相對於與內部第一護環404相鄰的外部第一護環404之凹面部分及凸面部分錯開。
在本發明概念之一例示性實施例中，參看圖8，第一護環404可包含分別在第三方向及第四方向上延伸之第三部分及第四部分。第三部分及第四部分中之每一者可具有與第一方向及第二方向形成之銳角。各第三部分之各端可連接至第四部分之一端。
在本發明概念之一例示性實施例中，參看圖9，第一護環404可呈曲線（例如波紋型線）形式延伸。以這種方式，第一護環404可具有波紋形狀。
因此，第一護環404可具有任何類型之捲繞線。在一些情況下，第一護環404可不為直線形或棒狀形。
在本發明概念之一例示性實施例中，第一護環404可包含依次堆疊於基板100之第三區域III上的第二主動鰭片104及第一導電結構。第二主動鰭片104可呈捲繞線形式連續圍繞（例如，圍繞平面圖中之第一區域I）第一區域I。第一導電結構可具有對應於第二主動鰭片104形狀之形狀。第二主動鰭片104可具有捲繞線形狀（例如，彎曲形狀或波紋形狀）。因此，心軸或遮罩隔片可不倒塌且可在形成第二主動鰭片104之雙重圖案化製程中穩定。拋光應力可有效地分散於形成隔離層圖案125之化學機械拋光（CMP）製程中，使得可穩定形成第二主動鰭片104。
第二主動鰭片104可自基板100突出。第二主動鰭片104之下側壁可由隔離層圖案125覆蓋。第二主動鰭片104之上部可自隔離層圖案125之頂表面突出。第二隔片184可形成於第二主動鰭片104之兩個側壁上。第二主動鰭片104可包含氮化物（例如氮化矽）或氧化物（例如氧化矽）。
第二主動鰭片104可包含與基板100之材料實質上相同的材料。在本發明概念之一例示性實施例中，第二主動鰭片104可摻雜有雜質，例如硼、磷或類似物。
在本發明概念之一例示性實施例中，多個第二主動鰭片104可自第一區域I之中心向外形成（例如，遠離形成），且第一導電結構可形成於兩個相鄰第二主動鰭片104上。
第一導電結構可包含依次堆疊之第一接觸插塞294及第一通孔314。第一接觸插塞294可形成於第一絕緣間層200中。第一絕緣間層200可形成於基板100上且可覆蓋第二主動鰭片104及第二隔片184。第二絕緣間層270可安置於第一絕緣間層200上。第一通孔314可形成於第三絕緣間層300中。第三絕緣間層層300可安置於第二絕緣間層270上。第一接觸插塞294及第一通孔314可包含金屬，例如鎢、銅、鋁或類似物。第一接觸插塞294可包含摻雜多晶矽。
在本發明概念之一例示性實施例中，多個第一導電結構可自第一區域I之中心向外形成（例如，遠離形成）。金屬板320可安置於多個第一導電結構上。因此，多個第一導電結構可彼此電連接。在金屬板320及與其連接之其他上部電線中流動之電流可藉由包含第二主動鰭片104、第一接觸插塞294以及第一通孔314之第一護環404接地至基板100。
第二源極/汲極層204及第二金屬矽化物圖案284可形成於第二主動鰭片104與第一接觸插塞294之間。
第二源極/汲極層204可形成於第二主動鰭片104及第二隔片184上。第二源極/汲極層204可使用第二主動鰭片104作為晶種由選擇性磊晶成長（selective epitaxial growth，SEG）製程形成。在本發明概念之一例示性實施例中，第二源極/汲極層204可包含摻雜有雜質之單一結晶矽-鍺層、摻雜有雜質之單一結晶碳化矽層、摻雜有雜質之單一結晶矽層或類似層。
第二金屬矽化物圖案284可由源極/汲極層204與金屬層之間的化學反應形成。第二金屬矽化物圖案284可包含例如矽化鈷、矽化鎳或類似物。
在本發明概念之一例示性實施例中，可不形成第二源極/汲極層204及第二金屬矽化物圖案284。在此情況下，第一接觸插塞294可直接接觸第二主動鰭片104。
第一濕氣阻擋結構406可形成於基板100之第四區域IV上，且可呈捲繞線形式連續圍繞在平面圖中之第三區域III。舉例而言，第一濕氣阻擋結構406可在平面圖中圍繞第三區域III。
第一濕氣阻擋結構406在平面圖中可具有類似於第一護環404之形狀。舉例而言，參看圖11，第八區域VIII上之第一濕氣阻擋結構406可具有類似於參看圖5所說明之第一護環404之形狀。第一濕氣阻擋結構406可包含多個第五部分，其中之每一者可在第一方向上延伸；及多個第六部分，其中之每一者可在第二方向上延伸。各第五部分之各端可連接至第六部分之一端。另外，第九區域IX及第十區域X上之第一濕氣阻擋結構406可具有類似於第五區域V及第六區域VI上之第一護環404之形狀。
多個第一濕氣阻擋結構406可為自第一區域I之中心向外形成（例如，偏移）。在本發明概念之一例示性實施例中，第一濕氣阻擋結構406為可彎曲的，例如，如波紋。換言之，第一濕氣阻擋結構406可具有包含多個捲繞之彎曲形狀。根據本發明概念之一例示性實施例，第一濕氣阻擋結構406可具有鋸齒狀部分。第一濕氣阻擋結構406亦可以直線形式形成。
在本發明概念之一例示性實施例中，第一濕氣阻擋結構406可包含依次堆疊於基板100之第四區域IV上的第三主動鰭片106、第二閘極結構256以及第二導電結構。
第三主動鰭片106可呈捲繞線形式連續圍繞（例如，在平面圖中圍繞）第三區域III。各第二閘極結構256及各第二導電結構可具有對應於第三主動鰭片106形狀之形狀。第三主動鰭片106可具有捲繞線形狀。因此，心軸或遮罩隔片可不倒塌且可在形成第三主動鰭片106之雙重圖案化製程中穩定。拋光應力可有效分散於形成隔離層圖案125之CMP製程中，使得可穩定形成第三主動鰭片106。
第三主動鰭片106可自基板100突出。第三主動鰭片106之下側壁可由隔離層圖案125覆蓋，且第三主動鰭片106之上部可自隔離層圖案125之頂表面突出。第三主動鰭片106可包含與基板100之材料實質上相同的材料。在本發明概念之一例示性實施例中第三主動鰭片106可摻雜有雜質，例如硼、磷或類似物。
在本發明概念之一例示性實施例中，多個第三主動鰭片106可自第一區域I之中心向外形成（例如，遠離形成），且第二閘極結構256可形成於兩個相鄰第三主動鰭片106上。第二閘極結構256可覆蓋兩個第三主動鰭片106之間的一部分隔離層圖案125。第二閘極結構256可覆蓋與第二閘極結構256之外側壁相鄰的部分隔離層圖案125。
第二閘極結構256可包含依次堆疊於第三主動鰭片106上之第二界面層圖案226、第二閘極絕緣層圖案236以及第二閘極電極246。第二閘極隔片176可形成於第二閘極結構256之兩個側壁上，且第二阻擋層圖案266可形成於第二閘極結構256及第二閘極隔片176之頂表面上。
第二界面層圖案226可包含氧化物，例如氧化矽。在本發明概念之一例示性實施例中，第二界面層圖案226可僅形成於第三主動鰭片106之頂表面上。第二界面層圖案226亦可形成於隔離層圖案125上。或者，可省略第二界面層圖案226。
第二閘極絕緣層圖案236可包含具有高介電常數之金屬氧化物，例如氧化鉿、氧化鉭、氧化鋯或類似物。第二閘極絕緣層圖案236可形成於第二界面層圖案226、隔離層圖案125以及第二閘極隔片176之內側壁上。第二閘極絕緣層圖案236可覆蓋第二閘極電極246之底部及側壁。
第二閘極電極246可包含具有低電阻之材料，例如金屬，諸如鋁、銅、鉭或類似物。第二閘極電極246可包含摻雜多晶矽。
第二閘極結構256可包含假閘極絕緣層圖案（包含氧化矽）及假閘極電極（包含多晶矽），而非第二界面層圖案226、第二閘極絕緣層圖案236以及第二閘極電極246。
第二閘極隔片176及第二阻擋層圖案266可包含氮化物，例如氮化矽。
第二導電結構可包含依次堆疊之第二接觸插塞296及第二通孔316。第二接觸插塞296可形成於第二絕緣間層270中。第二通孔316可形成於第三絕緣間層300中。第二接觸插塞296及第二通孔316可包含與第一接觸插塞294及第一通孔314之材料實質上相同的材料。第二接觸插塞296及第二通孔316可包含金屬（例如鎢、銅、鋁或類似物）或摻雜多晶矽。
在本發明概念之一例示性實施例中，多個第二導電結構可自第一區域I之中心向外形成（例如，偏移），且金屬板320可形成於多個第二導電結構上。因此，多個第二導電結構可彼此電連接，且電連接至第一導電結構。
在包含第三主動鰭片106、第二閘極結構256、第二阻擋層圖案266、第二接觸插塞296以及第二通孔316之第一濕氣阻擋結構406中，第二閘極結構256可覆蓋兩個第三主動鰭片106。因此，可延長濕氣可自外部流入第一區域I之途徑，且可減少自其之外部影響。
參看圖4，第二濕氣阻擋結構407在第二閘極結構256上可不包含阻擋層圖案。在此情況下，第二閘極結構256可直接接觸第四接觸插塞297。
護環可僅形成於基板100之第三區域III上（例如，第一護環404）。然而，護環亦可形成於基板100之第四區域IV上。此護環可稱為第二護環。舉例而言，第二護環可包含依次堆疊之第三主動鰭片106、第一接觸插塞294以及第一通孔314。第二護環可形成於基板100之第四區域IV上以將電流接地且阻擋濕氣，從而減小其對晶片區域之影響。
圖12為說明根據本發明概念之例示性實施例之半導體元件之平面圖。圖13至圖16為圖12之橫截面圖，說明根據本發明概念之示例性實施例的半導體元件。特定言之，圖13為說明圖12之區域X、區域Y以及區域Z之放大橫截面圖。圖14至圖16為分別沿著圖12之線A-A'、線B-B'以及線C-C'截取之橫截面圖。半導體元件可包含參看圖1至圖11所說明之第一濕氣阻擋結構406及第一護環404。為簡潔起見，可省略參看圖1至圖11已描述之元件之詳細描述。
參看圖12至圖16，半導體元件可包含基板100上之電晶體、第一護環404以及第一濕氣阻擋結構406。
基板100可包含第一區域I至第十區域X。第一區域I可為晶片區域，其中可形成包含電晶體之半導體晶片。第二區域II可為圍繞（例如，圍繞第一區域I之外周）且保護第一區域I中之半導體晶片的密封區域。第二區域II中之第三區域III可為護環區域，其中可形成用於將半導體晶片接地之第一護環404。第二區域II中之第四區域IV可為其中可形成第一濕氣阻擋結構406之區域。濕氣阻擋結構406可藉由防止濕氣滲透或裂痕產生來保護半導體晶片。
電晶體可包含基板100之第一區域I上的第一主動鰭片102、第一主動鰭片102上之第一閘極結構252以及與第一閘極結構252相鄰的第一主動鰭片102上之第一源極/汲極層202。
在本發明概念之一例示性實施例中，第一主動鰭片102可在實質上平行於基板100之頂表面之第一方向上延伸。多個第一主動鰭片102可在實質上平行於基板100之頂表面且實質上垂直於第一方向的第二方向上形成。第一隔片182可形成於第一主動鰭片102之兩個側壁上，且可包含氮化物（例如氮化矽）或氧化物（例如氧化矽）。
第一閘極結構252可包含依次堆疊於第一主動鰭片102上之第一界面層圖案222、第一閘極絕緣層圖案232以及第一閘極電極242。第一閘極隔片172可形成於第一閘極結構252之兩個側壁上。第一阻擋層圖案262可形成於第一閘極結構252及第一閘極隔片172之頂表面上。
第一界面層圖案222可包含氧化物，例如氧化矽。在本發明概念之一例示性實施例中，第一界面層圖案222可僅形成於第一主動鰭片102之頂表面上。第一界面層圖案222亦可形成於第一主動鰭片102之頂表面上，且形成於基板100上之隔離層圖案125上。或者，可省略第一界面層圖案222。
第一閘極絕緣層圖案232可包含具有高介電常數之金屬氧化物，例如氧化鉿、氧化鉭、氧化鋯或類似物。第一閘極絕緣層圖案232可形成於第一界面層圖案222、隔離層圖案125以及第一閘極隔片172之內側壁上。第一閘極絕緣層圖案232可覆蓋第一閘極電極242之底部及側壁。
第一閘極電極242可包含具有低電阻之材料，例如金屬（諸如鋁、銅、鉭或類似物）或摻雜多晶矽。第一閘極隔片172及第一阻擋層圖案262可包含氮化物，例如氮化矽。
第一源極/汲極層202可形成於第一主動鰭片102及第一隔片182上。第一源極/汲極層202可使用第一主動鰭片102作為晶種由SEG製程形成。在本發明概念之一例示性實施例中，第一源極/汲極層202可包含摻雜有雜質之單一結晶矽-鍺層、摻雜有雜質之單一結晶碳化矽層、摻雜有雜質之單一結晶矽層或類似層。
第一金屬矽化物圖案282可形成於第一源極/汲極層202上。第一金屬矽化物圖案282可包含例如矽化鈷、矽化鎳或類似物。
電晶體可形成於第一絕緣間層200中。第二絕緣間層270及第三絕緣間層300可依次形成於第一絕緣間層200上。第三接觸插塞292可形成於第一絕緣間層200及第二絕緣間層270中。第三接觸插塞292可接觸第一金屬矽化物圖案282。第三通孔312可形成於第三絕緣間層300中。第三通孔312可接觸第三接觸插塞292。第三接觸插塞292及第三通孔312可包含金屬（例如鎢、銅、鋁或類似物）或摻雜多晶矽。金屬板320可安置於第三通孔312之頂表面上。
第五接觸插塞可形成於第一絕緣間層200及第二絕緣間層270中。第五接觸插塞可接觸第一閘極結構252。另外，第五通孔可形成於第三絕緣間層300中。第五通孔可接觸第五接觸插塞之頂表面及金屬板320之底部。
第一護環404可形成於基板100之第三區域III上，且可呈捲繞線形式連續圍繞（例如，在平面圖中圍繞）在平面圖中之第一區域I。在第五區域V、第六區域VI及第七區域VII上，第一護環404可包含多種繞組，諸如波紋部分或鋸齒形部分。在此情況下，第一護環404可或可不呈直線形或棒狀形。
在本發明概念之一例示性實施例中，第一護環404可包含依次堆疊於基板100之第三區域III上的第二主動鰭片104及第一導電結構。第二主動鰭片104可呈捲繞線形式連續圍繞第一區域I，且第一導電結構可具有對應於第二主動鰭片104形狀之形狀。
第二主動鰭片104可自基板100突出，且可包含與基板100及第一主動鰭片102之材料實質上相同的材料。在本發明概念之一例示性實施例中，第二主動鰭片104可摻雜有雜質，例如硼、磷或類似物。第二隔片184可形成於第二主動鰭片104之兩個側壁上。第二隔片184可包含與第一隔片182之材料實質上相同的材料。
第一導電結構可包含依次堆疊之第一接觸插塞294及第一通孔314。第一接觸插塞294及第一通孔314可包含分別與第三接觸插塞292及第三通孔312之材料實質上相同的材料。
在本發明概念之一例示性實施例中，多個第一導電結構可自第一區域I之中心向外形成（例如，遠離形成）。金屬板320可形成於多個第一導電結構上。因此，多個第一導電結構可彼此電連接。此外，多個第一導電結構可電連接至第三通孔312及第三接觸插塞292。因此，在金屬板320及與其連接之第一區域I之電線中流動的電流可藉由包含第二主動鰭片104、第一接觸插塞294以及第一通孔314之第一護環404接地至基板100。
第二源極/汲極層204及第二金屬矽化物圖案284可進一步形成於第二主動鰭片104與第一接觸插塞294之間。第二源極/汲極層204及第二金屬矽化物圖案284可包含分別與第一源極/汲極層202及第一金屬矽化物圖案282之材料實質上相同的材料。然而，在本發明概念之一例示性實施例中，可不形成第二源極/汲極層204及第二金屬矽化物圖案284。在此情況下，第一接觸插塞294可直接接觸第二主動鰭片104。
第一濕氣阻擋結構406可形成於基板100之第四區域IV上，且可呈捲繞線形式連續圍繞（例如，在平面圖中圍繞）在平面圖中之第三區域III。第一濕氣阻擋結構406在第八區域IIIV、第九區域IX及第十區域X上可具有多種捲繞線形狀。第一濕氣阻擋結構406可不具有直線形狀。
在本發明概念之一例示性實施例中，第一濕氣阻擋結構406可包含依次堆疊於基板100之第四區域IV上的第三主動鰭片106、第二閘極結構256以及第二導電結構。第三主動鰭片106可呈捲繞線形式連續圍繞（例如，在平面圖中圍繞）第三區域III，且第二閘極結構可具有對應於第三主動鰭片106形狀之形狀。
第三主動鰭片106可自基板100突出，且第三主動鰭片106之下側壁可由隔離層圖案125覆蓋。第三主動鰭片106之上部可自隔離層圖案125之頂表面突出。第三主動鰭片106可包含與基板100及第一主動鰭片102以及第二主動鰭片104之材料實質上相同的材料。在本發明概念之一例示性實施例中第三主動鰭片106可摻雜有雜質，諸如硼、磷或類似物。
第二閘極結構256可包含依次堆疊於第三主動鰭片106上之第二界面層圖案226、第二閘極絕緣層圖案236以及第二閘極電極246。第二閘極隔片176可形成於第二閘極結構256之兩個側壁上，且第二阻擋層圖案266可形成於第二閘極結構256及第二閘極隔片176之頂表面上。
第二界面層圖案226、第二閘極絕緣層圖案236以及第二閘極電極246可包含分別與第一界面層圖案222、第一閘極絕緣層圖案232以及第一閘極電極242之材料實質上相同的材料。然而，第二閘極結構256可包含假閘極絕緣層圖案（包含氧化矽）及假閘極電極（包含多晶矽），而非第二界面層圖案226、第二閘極絕緣層圖案236以及第二閘極電極246。
第二閘極隔片176及第二阻擋層圖案266可包含分別與第一閘極隔片172及第一阻擋層圖案262之材料實質上相同的材料。
第二導電結構可包含依次堆疊之第二接觸插塞296及第二通孔316。第二接觸插塞296及第二通孔316可包含分別與第一接觸插塞294及第一通孔314之材料實質上相同的材料。
在本發明概念之一例示性實施例中，多個第二導電結構可自第一區域I之中心向外形成，且金屬板320可形成於多個第二導電結構之頂表面上。因此，多個第二導電結構可經由金屬板320彼此電連接。多個第二導電結構亦可在第一區域I上電連接至第一導電結構、第三通孔312以及第三接觸插塞292。
在包含第三主動鰭片106、第二閘極結構256、第二阻擋層圖案266、第二接觸插塞296以及第二通孔316之第一濕氣阻擋結構406中，第二閘極結構256可覆蓋兩個第三主動鰭片106。因此，可延長濕氣可自外部流入第三區域III之途徑，且可減少自其之外部影響。
在本發明概念之一例示性實施例中，第一濕氣阻擋結構406可不包含第二閘極結構256上之阻擋層圖案。在此情況下，第二閘極結構256可直接接觸第四接觸插塞297。
第二護環可形成於基板100之第四區域IV上。第二護環可包含依次堆疊之第三主動鰭片106、第一接觸插塞294以及第一通孔314。基板100可藉由第二護環接地。第二護環可形成於基板100之第四區域IV上以將電流接地且阻擋濕氣，從而減小其對晶片區域之影響。
圖17至圖65為說明根據本發明概念之示例性實施例製造半導體元件之方法階段的平面圖及橫截面圖。圖17、圖19、圖22、圖27、圖31、圖35、圖39、圖43、圖47、圖51、圖54、圖57以及圖61為半導體元件之平面圖。圖18、圖20、圖21、圖23-圖26、圖28、圖32、圖36、圖40、圖44、圖48、圖50、圖52、圖55、圖58、圖62以及圖65為沿著相應平面圖之線A-A'截取之橫截面圖。圖29、圖33、圖37、圖41、圖45、圖59以及圖63為沿著相應平面圖之線B-B'截取之橫截面圖。圖30、圖34、圖38、圖42、圖46、圖49、圖53、圖56、圖60以及圖64為沿著相應平面圖之線C-C'截取之橫截面圖。在圖31、圖35、圖39、圖43、圖47、圖51、圖54、圖57以及圖61中，為簡潔起見，展示圖27之區域X、區域Y以及區域Z之放大橫截面圖代替所有區域。
這種方法可用於製造參看圖12至圖17中所說明之半導體元件。然而，本發明概念不限於此。
參看圖17及圖18，遮罩層500可形成於基板100上。第一犧牲層圖案512、第二犧牲層圖案514以及第三犧牲層圖案516可分別在第一區域I、第三區域III以及第四區域IV中形成於遮罩層500上。第一犧牲層圖案512、第二犧牲層圖案514及第三犧牲層圖案516可充當雙重圖案化製程中之心軸。
在本發明概念之一例示性實施例中，第一犧牲層圖案512可在第一方向上延伸，且第二犧牲層圖案514及第三犧牲層圖案516可呈捲繞線形式分別連續圍繞（例如，在平面圖中圍繞）在平面圖中之第一區域I及第三區域III。在本發明概念之一例示性實施例中，可形成多個第一犧牲層圖案512、多個第二犧牲層圖案514以及多個第三犧牲層圖案516。
第一犧牲層圖案512可呈直線形式在第一方向上延伸，且因此若第一犧牲層圖案512具有大於給定長度之長度，則可能倒塌。各具有小於給定長度之長度的多個第一犧牲層圖案512可在第一方向上形成。然而，第二犧牲層圖案514及第三犧牲層圖案516中之每一者可不呈直線形式在一個方向上延伸。因此，第二犧牲層圖案514及第三犧牲層圖案516可不倒塌，但可穩定經形成而具有較長長度。
遮罩層500可包含氮化物，例如氮化矽。第一犧牲層圖案512、第二犧牲層圖案514及第三犧牲層圖案516可包含多晶矽、非晶碳層（amorphous carbon layer，ACL）、旋塗有機硬式遮罩（spin-on organic hardmask，SOH）或類似者。
參看圖19及圖20，第一遮罩隔片522、第二遮罩隔片524以及第三遮罩隔片526可分別形成於第一犧牲層圖案512、第二犧牲層圖案514以及第三犧牲層圖案516之兩個側壁上。
在本發明概念之一例示性實施例中，第一遮罩隔片522、第二遮罩隔片524以及第三遮罩隔片526可藉由在遮罩層500上形成遮罩隔片層來覆蓋第一犧牲層圖案512、第二犧牲層圖案514及第三犧牲層圖案516，且異向性地蝕刻遮罩隔片層而形成。可形成第一遮罩隔片522、第二遮罩隔片524以及第三遮罩隔片526以具有小於第一犧牲層圖案512、第二犧牲層圖案514及第三犧牲層圖案516之寬度的寬度。儘管第一遮罩隔片522、第二遮罩隔片524以及第三遮罩隔片526可具有較小寬度，但第一遮罩隔片522、第二遮罩隔片524以及第三遮罩隔片526可能如前述參考第一犧牲層圖案512、第二犧牲層圖案514及第三犧牲層圖案516所描述之相同原因而不塌陷。
遮罩隔片層可為氧化物。氧化物可使用例如原子層沈積（atomic layer deposition，ALD）製程形成。
參看圖21，移除第一犧牲層圖案512、第二犧牲層圖案514及第三犧牲層圖案516之後，可使用第一遮罩隔片522、第二遮罩隔片524以及第三遮罩隔片526作為蝕刻遮罩來蝕刻遮罩層500以分別在第一區域I、第三區域III以及第四區域IV中形成第一遮罩502、第二遮罩504以及第三遮罩506。
在本發明概念之一例示性實施例中，第一犧牲層圖案512、第二犧牲層圖案514及第三犧牲層圖案516可藉由濕式蝕刻製程或乾式蝕刻製程移除，且遮罩層500可藉由乾式蝕刻製程蝕刻。
在本發明概念之一例示性實施例中，可形成第一遮罩502、第二遮罩504及第三遮罩506以具有分別與第一遮罩隔片522、第二遮罩隔片524及第三遮罩隔片526之形狀實質上相同的形狀。
參看圖22至圖23，可使用第一遮罩502、第二遮罩504及第三遮罩506作為蝕刻遮罩來蝕刻基板100以分別在第一區域I、第三區域III以及第四區域IV中形成第一主動鰭片102、第二主動鰭片104以及第三主動鰭片106。因此，第一溝槽110可在基板100上形成於第一主動鰭片102、第二主動鰭片104以及第三主動鰭片106之間。在蝕刻製程中，可移除第一遮罩502、第二遮罩504及第三遮罩506。
可形成第一主動鰭片102、第二主動鰭片104以及第三主動鰭片106以具有分別與第一遮罩502、第二遮罩504及第三遮罩506之形狀實質上相同的形狀。舉例而言，第一主動鰭片102可在基板100之第一區域I上之第一方向上延伸，且多個第一主動鰭片102可在第一方向與第二方向上形成。第二主動鰭片104可形成於基板100之第三區域III上以呈捲繞線形式連續圍繞（例如，在平面圖中圍繞）第一區域I。多個第二主動鰭片104可自第一區域I向外形成。第三主動鰭片106可形成於基板100之第四區域IV上以呈捲繞線形式連續圍繞第三區域III，且多個第三主動鰭片106可自第一區域I向外形成。
蝕刻製程之後，可移除第一遮罩502、第二遮罩504及第三遮罩506。
參看圖24，可形成隔離層120以填充第一溝槽110。
在本發明概念之一例示性實施例中，在基板100上形成隔離層120之後，隔離層120可經平坦化直至可暴露基板100之頂表面（例如，主動鰭片102、主動鰭片104以及主動鰭片106之頂表面）。可形成隔離層120以包含氧化物，例如氧化矽。平坦化製程可藉由CMP製程執行。在執行CMP製程時，第一主動鰭片102、第二主動鰭片104以及第三主動鰭片106可分別形成於基板100之第一區域I、第三區域III以及第四區域IV上。因此，第一區域I、第三區域III以及第四區域IV中可能無密度差異或存在極小密度差異。因此，CMP製程可執行而無凹陷。
參看圖25，隔離層120之上部可經移除以暴露第一溝槽110之上部。因此，可形成隔離層圖案125。在本發明概念之一例示性實施例中，蝕刻製程可藉由回蝕製程執行。
當形成隔離層圖案125時，場區（其可具有由隔離層圖案125覆蓋之頂表面）可在基板100之第一區域I、第三區域III以及第四區域IV中之每一者中被界定。主動區（其無需具有由隔離層圖案125覆蓋之頂表面）可在基板100之第一區域I、第三區域III以及第四區域IV中之每一者中被界定。
參看圖26，假閘極絕緣層130、假閘極電極層140以及硬式遮罩層150可依次形成於基板100上。隔離層圖案125可形成於基板100上。
可形成假閘極絕緣層130以包含氧化物，例如氧化矽。可形成假閘極電極層140以包含例如多晶矽。可形成硬式遮罩層150以包含氮化物，例如氮化矽。
假閘極絕緣層130可由化學氣相沈積（chemical vapor deposition，CVD）製程、ALD製程或類似製程形成。或者，假閘極絕緣層130可由第一主動鰭片102、第二主動鰭片104以及第三主動鰭片106上部之熱處理製程形成。在此情況下，假閘極絕緣層130可能不形成於隔離層圖案125上。假閘極電極層140及硬式遮罩層150亦可由CVD製程、ALD製程或類似製程形成。
參看圖27至圖30，蝕刻製程可使用光阻劑圖案作為蝕刻遮罩執行以使硬式遮罩層150圖案化。因此，第一硬式遮罩152及第二硬式遮罩156可分別形成於第一區域I及第四區域IV中。可使用第一硬式遮罩152及第二硬式遮罩156作為蝕刻遮罩來蝕刻假閘極電極層140及假閘極絕緣層130以分別在第一區域I及第四區域IV中形成第一假閘極結構162及第二假閘極結構166。
在本發明概念之一例示性實施例中，第一假閘極結構162可延伸以部分覆蓋安置於第二方向上之第一主動鰭片102。第二假閘極結構166可延伸以具有類似於第三主動鰭片106形狀之形狀，使得第二假閘極結構166可覆蓋第三主動鰭片106。在本發明概念之一例示性實施例中，第二假閘極結構166可覆蓋來自多個第三主動鰭片106之兩個相鄰第三主動鰭片106及相鄰第三主動鰭片106之間的一部分隔離層圖案125。第二假閘極結構166可覆蓋與相鄰第三主動鰭片106之外側壁相鄰的部分隔離層圖案125。
第一假閘極結構162可包含依次堆疊之第一假閘極絕緣層圖案132、第一假閘極電極142以及第一硬式遮罩152。第二假閘極結構166可包含依次堆疊之第二假閘極絕緣層圖案136、第二假閘極電極146以及第二硬式遮罩156。
第三區域III中之第二主動鰭片104可不由假閘極結構162及假閘極結構166覆蓋。可暴露第三區域III中之第二主動鰭片104。
可執行離子植入製程以在不由第一假閘極結構162及第二假閘極結構166覆蓋之第一主動鰭片102及第二主動鰭片104之上部形成雜質區域。
參看圖31至圖34，第一閘極隔片172及第二閘極隔片176可分別形成於第一假閘極結構162及第二假閘極結構166之側壁上。第一隔片182及第二隔片184可分別形成於第一主動鰭片102及第二主動鰭片104之側壁上。
在本發明概念之一例示性實施例中，第一閘極隔片172及第二閘極隔片176以及第一隔片182及第二隔片184可由在第一假閘極結構162及第二假閘極結構166上、在第一主動鰭片102及第二主動鰭片104上以及在隔離層圖案125上形成隔片層，且異向性地蝕刻隔片層而形成。隔片層可包含氮化物，例如氮化矽（Six Ny ）、氧碳氮化矽（SiOx Cy Nz ）或類似物。
參看圖35至圖38，可蝕刻不由第一假閘極結構162及第二假閘極結構166、第一閘極隔片172及第二閘極隔片176以及第一隔片182及第二隔片184覆蓋之第一主動鰭片102及第二主動鰭片104之上部以分別在第一區域I及第三區域III中形成第二溝槽192及第三溝槽194。
第二溝槽192及第三溝槽194中之每一者可具有接近基板100內部之給定深度。
圖36至圖38展示第二溝槽192及第三溝槽194形成於側壁不由隔離層圖案125覆蓋之第一主動鰭片102及第二主動鰭片104之上部。然而，本發明概念可不限於此。在本發明概念之一例示性實施例中，可形成第二溝槽192及第三溝槽194以延伸至側壁可由隔離層圖案125覆蓋之第一主動鰭片102及第二主動鰭片104之下部。可形成第二溝槽192及第三溝槽194中之每一者以具有矩形形狀、沿著第一方向截取之U形橫截面、沿著第一方向截取之扇形橫截面、沿著第一方向截取之Σ（sigma）形橫截面或類似者。
參看圖31至圖34所說明之形成第二溝槽192及第三溝槽194之蝕刻製程可當場執行。參看圖31至圖34所說明之形成第一閘極隔片172及第二閘極隔片176以及第一隔片182及第二隔片184之異向性蝕刻製程可當場執行。
參看圖39至圖42，可形成第一源極/汲極層202及第二源極/汲極層204以分別填充第二溝槽192及第三溝槽194。
在本發明概念之一例示性實施例中，SEG製程可使用分別藉由第二溝槽192及第三溝槽194暴露之第一主動鰭片102及第二主動鰭片104之頂表面作為晶種執行，以分別形成第一源極/汲極層202及第二源極/汲極層204。
在本發明概念之一例示性實施例中，SEG製程可使用矽源氣體，例如二氯矽烷（SiH2 Cl2 ）氣體及鍺源氣體，例如鍺烷（GeH4 ）氣體執行，使得可形成單一結晶矽-鍺層。在本發明概念之例示性實施例中，p型雜質源氣體，例如二硼烷（B2 H6 ）氣體可用於形成摻雜有p型雜質之單一結晶矽-鍺層。因此，第一源極/汲極層202及第二源極/汲極層204可充當正通道金屬氧化物半導體（positive-channel metal oxide semiconductor，PMOS）電晶體之源極/汲極區域。
在本發明概念之一例示性實施例中，第一源極/汲極層202及第二源極/汲極層204可在垂直方向與水平方向上生長，且第一源極/汲極層202及第二源極/汲極層204中之每一者的上部可具有沿著第一方向截取之五邊形或六邊形橫截面形狀。第一源極/汲極層202及第二源極/汲極層204中之每一者可形成為具有高於第一主動鰭片102及第二主動鰭片104之頂表面。因此，第一源極/汲極層202及第二源極/汲極層204中之每一者可充當高源極/汲極（elevated source/drain，ESD）層。
在本發明概念之一例示性實施例中，SEG製程可使用矽源氣體，例如二矽烷（Si2 H6 ）氣體及碳源氣體，例如單甲基矽烷（SiH3 CH3 ）氣體執行，以形成單一結晶碳化矽層。或者，SEG製程可使用矽源氣體，例如二矽烷（Si2 H6 ）氣體執行以形成單一結晶矽層。在本發明概念之一例示性實施例中，n型雜質源氣體，例如磷化氫（PH3 ）氣體亦可用於形成單一結晶碳化矽層或摻雜有n型雜質之單一結晶矽層。因此，第一源極/汲極層202及第二源極/汲極層204可充當負通道金屬氧化物半導體（negative-channel metal oxide semiconductor，NMOS）電晶體之源極/汲極區域。
在本發明概念之一例示性實施例中，多個第一源極/汲極層202及第二源極/汲極層204中之一者可充當PMOS電晶體之源極/汲極區域，且多個第一源極/汲極層202及第二源極/汲極層204中之一者可充當NMOS電晶體之源極/汲極區域。
參看圖43至圖46，第一絕緣間層200可形成於基板100及隔離層圖案125上以覆蓋第一假閘極結構162及第二假閘極結構166、第一閘極隔片172及第二閘極隔片176、第一隔片182及第二隔片184以及第一源極/汲極層202及第二源極/汲極層204。第一絕緣間層200可經平坦化直至可暴露第一假閘極結構162及第二假閘極結構166之第一假閘極電極142及第二假閘極電極146的頂表面。可移除第一假閘極電極142及第二假閘極電極146上之第一硬式遮罩152及第二硬式遮罩156，以及第一閘極隔片172及第二閘極隔片176之上部。在本發明概念之一例示性實施例中，平坦化製程可藉由CMP製程及/或回蝕製程執行。
參看圖47至圖49，可移除暴露之第一假閘極電極142及第二假閘極電極146，以及第一假閘極絕緣層圖案132及第二假閘極絕緣層圖案136以分別形成第一開口212及第二開口214。因此，可暴露第一主動鰭片102及第三主動鰭片106以及與其相鄰的隔離層圖案125之頂表面。
在本發明概念之一例示性實施例中，可藉由首先執行乾式蝕刻製程，且隨後濕式蝕刻製程移除第一假閘極電極142及第二假閘極電極146，以及第一假閘極絕緣層圖案132及第二假閘極絕緣層圖案136。濕式蝕刻製程可使用氟化氫（HF）作為蝕刻溶液來執行。
或者，參看圖50，形成覆蓋第四區域IV之光阻劑圖案之後，可執行蝕刻製程，使得不移除第二假閘極電極146及第二假閘極絕緣層圖案136。在第一區域I中，為了形成主動操作之閘極結構，可執行用於形成包含金屬之閘極電極的閘極替換製程。然而，在第二區域II中，無需主動操作之閘極結構。因此，閘極替換製程可不在第四區域IV中執行且假閘極電極可保留。
參看圖51至圖53，可形成第一界面層圖案222、第一閘極絕緣層圖案232以及第一閘極電極242以填充第一開口212。可形成第二界面層圖案226、第二閘極絕緣層圖案236以及第二閘極電極246以填充第二開口214。
在藉由第一開口212及第二開口214暴露之第一主動鰭片102及第三主動鰭片106上的頂表面上執行熱氧化製程以分別形成第一界面層圖案222及第二界面層圖案226之後，閘極絕緣層可形成於第一界面層圖案222及第二界面層圖案226、第一閘極隔片172及第二閘極隔片176之內側壁以及第一絕緣間層200上。閘極電極層可形成於閘極絕緣層上以填充第一開口212及第二開口214之其餘部分。
在本發明概念之一例示性實施例中，可形成第一界面層圖案222及第二界面層圖案226以包含氧化矽。可形成閘極絕緣層以包含具有高介電常數之金屬氧化物，例如氧化鉿、氧化鉭、氧化鋯或類似物。閘極電極層可包含具有低電阻之材料，例如金屬（諸如鋁、銅、鉭或類似物）或摻雜多晶矽。
在本發明概念之一例示性實施例中，閘極絕緣層及閘極電極層可由CVD製程、PVD製程、ALD製程或類似製程形成。然而，第一界面層圖案222及第二界面層圖案226可由CVD製程、PVD製程、ALD製程或類似製程形成，而非由熱氧化製程形成。在此情況下，第一界面層圖案222及第二界面層圖案226可形成於第一主動鰭片102及第三主動鰭片106之頂表面、隔離層圖案125之頂表面以及第一閘極隔片172及第二閘極隔片176之內側壁上。
在本發明概念之一例示性實施例中，可不形成第一界面層圖案222及第二界面層圖案226。另外，功函數控制層可形成於閘極絕緣層與閘極電極層之間。功函數控制層可包含金屬氮化物，例如氮化鈦、鈦鋁、氮化鈦鋁、氮化鉭、氮化鉭鋁或類似物或合金。
閘極電極層及閘極絕緣層可經平坦化直至可暴露第一絕緣間層200之頂表面而形成第一閘極電極242及第二閘極電極246，以及第一閘極絕緣層圖案232及第二閘極絕緣層圖案236。在本發明概念之一例示性實施例中，平坦化製程可藉由CMP製程及/或回蝕製程執行。
第一界面層圖案222可形成於藉由第一區域I中之第一開口212暴露的第一主動鰭片102之頂表面上。第一閘極絕緣層圖案232可形成於第一界面層圖案222上。第一閘極隔片172之內側壁及第一閘極電極242可形成於第一閘極絕緣層圖案232上以填充第一開口212之其餘部分。另外，第二界面層圖案226可形成於藉由第四區域IV中之第二開口214暴露的第三主動鰭片106之頂表面上。第二閘極絕緣層圖案236可形成於第二界面層圖案226上。第二閘極隔片176之內側壁及第二閘極電極246可形成於第二閘極絕緣層圖案236上以填充第二開口214之其餘部分。
依次堆疊之第一界面層圖案222、第一閘極絕緣層圖案232以及第一閘極電極242可形成第一閘極結構252。第一閘極結構252及與其相鄰的第一源極/汲極層202可形成PMOS電晶體或NMOS電晶體。依次堆疊之第二界面層圖案226、第二閘極絕緣層圖案236以及第二閘極電極246可形成第二閘極結構256。
在本發明概念之一例示性實施例中，可形成填充第一開口212之第一閘極結構252以在第一方向上延伸。可形成填充第二開口214之第二閘極結構256以呈捲繞線形式連續圍繞（例如，在平面圖中圍繞）第三區域III。
參看圖54至圖56，第一阻擋層圖案262及第二阻擋層圖案266可分別形成於第一閘極結構252及第二閘極結構256上，以及第一閘極隔片172及第二閘極隔片176上。
可形成第一阻擋層圖案262及第二阻擋層圖案266以包含氮化物，例如氮化矽。在本發明概念之一例示性實施例中，可不形成第一阻擋層圖案262及第二阻擋層圖案266。
參看圖57至圖60，第二絕緣間層270可形成於第一阻擋層圖案262及第二阻擋層圖案266上，以及第一絕緣間層200上。第三開口272、第四開口274以及第五開口276可形成於第一絕緣間層200及第二絕緣間層270中以分別暴露第一源極/汲極層202、第二源極/汲極層204以及第二阻擋層圖案266。
在本發明概念之一例示性實施例中，第四開口274可暴露兩個相鄰的第二源極/汲極層204。
金屬層可形成於暴露之第一源極/汲極層202及第二源極/汲極層204上，第二阻擋層圖案266上，第三開口272、第四開口274以及第五開口276之側壁上以及第二絕緣間層270上。金屬層可經退火以分別在第一源極/汲極層202及第二源極/汲極層204上形成第一金屬矽化物圖案282及第二金屬矽化物圖案284。可移除不與矽化學反應之一部分金屬層。
參看圖61至圖64，第一接觸插塞294、第二接觸插塞296以及第三接觸插塞292可形成於第一金屬矽化物圖案282及第二金屬矽化物圖案284，以及第二阻擋層圖案266上以分別填充第三開口272、第四開口274以及第五開口276。第一接觸插塞294可形成於第二金屬矽化物圖案284上以填充第四開口274，第二接觸插塞296可形成於第二阻擋層圖案266上以填充第五開口276，且第三接觸插塞292可形成於第一金屬矽化物圖案282上以填充第三開口272。
在本發明概念之一例示性實施例中，第一接觸插塞294、第二接觸插塞296以及第三接觸插塞292可藉由在第一金屬矽化物圖案282及第二金屬矽化物圖案284上、在第二阻擋層圖案266上以及在第二絕緣間層270上形成第一導電層以填充第三開口272、第四開口274以及第五開口276而形成。第一導電層可經平坦化直至可暴露第二絕緣間層270之頂表面。第一導電層可包含例如金屬、金屬氮化物、摻雜多晶矽或類似物。
參看圖65，在本發明概念之一例示性實施例中，第二接觸插塞296可形成於第二阻擋層圖案266中以接觸第二閘極結構256。
再次參看圖12至圖16，第三絕緣間層300可形成於第一接觸插塞294、第二接觸插塞296以及第三接觸插塞292上。第二絕緣間層270，及第六開口、第七開口以及第八開口可形成於第三絕緣間層300中以分別暴露第一接觸插塞294、第二接觸插塞296以及第三接觸插塞292。可形成第一通孔314、第二通孔316以及第三通孔312以分別填充第六開口至第八開口。
金屬板320可形成於第一通孔314、第二通孔316以及第三通孔312上以完成半導體元件。
如上文所說明，在根據本發明概念之例示性實施例之製造半導體元件的方法中，第二主動鰭片104及第三主動鰭片106可不呈直線形式延伸。第二主動鰭片104及第三主動鰭片106可呈捲繞線形式延伸。因此，可以穩定方式執行形成微小圖案之雙重圖案化製程。第二主動鰭片104及第三主動鰭片106可形成於第一區域I中。另外，第二主動鰭片104及第三主動鰭片106可形成於第二區域II中。因此，可易於執行後續平坦化製程。藉由使用實質上相同或類似於在第一區域I中形成電晶體之方法，第一護環404及第一濕氣阻擋結構406可形成於第二區域II中。
上述濕氣阻擋結構及/或護環、包含上述的半導體元件以及其製造方法可應用於包含寬度等於或小於約25奈米之微小圖案之各種類型的半導體元件，及製造上述的方法。舉例而言，半導體元件及製造上述的方法可應用於邏輯元件，諸如中央處理單元（central processing unit，CPU）、主處理單元（main processing unit，MPU）、應用處理器（application processor，AP）或類似者。製造阻擋結構及/或護環之方法及包含上述的半導體元件可應用於揮發性記憶體元件，諸如動態隨機存取記憶體（dynamic random-access memory，DRAM）或靜態隨機存取記憶體（static random-access memory，SRAM）元件。另外，製造阻擋結構及/或護環之方法及包含上述的半導體元件可應用於非揮發性記憶體元件，諸如快閃記憶體元件、相變隨機存取記憶體（phase change random-access memory，PRAM）元件、磁阻式隨機存取記憶體（magnetoresistive random-access memory，MRAM）元件、電阻隨機存取記憶體（resistive random-access memory，RRAM）元件以及類似元件。
在根據本發明概念之一例示性實施例之製造半導體元件的方法中，主動鰭片可不呈直線形式延伸，但主動鰭片可在密封區域中呈捲繞線形式延伸，且因此可穩定執行形成微小圖案之雙重圖案化製程。另外，主動鰭片可形成於晶片區域及密封區域中，因此可執行後續平坦化製程。藉由實質上相同或類似於在晶片區域中形成電晶體之方法，護環及濕氣阻擋結構可形成於密封區域中，且可將電流接地，且防止濕氣及/或裂痕擴張。
儘管本發明概念已參考其例示性實施例特定展示及描述，但於本領域具有通常知識者應顯而易見，在不背離如由以下申請專利範圍所定義之本發明概念之精神及範疇的情況下可在其中進行形式及細節之各種改變。
100‧‧‧基板 102‧‧‧第一主動鰭片 104‧‧‧第二主動鰭片 106‧‧‧第三主動鰭片 110‧‧‧第一溝槽 120‧‧‧隔離層 125‧‧‧隔離層圖案 130‧‧‧假閘極絕緣層 132‧‧‧第一假閘極絕緣層圖案 136‧‧‧第二假閘極絕緣層圖案 140‧‧‧假閘極電極層 142‧‧‧第一假閘極電極 146‧‧‧第二假閘極電極 150‧‧‧硬式遮罩層 152‧‧‧第一硬式遮罩 156‧‧‧第二硬式遮罩 162‧‧‧第一假閘極結構 166‧‧‧第二假閘極結構 172‧‧‧第一閘極隔片 176‧‧‧第二閘極隔片 182‧‧‧第一隔片 184‧‧‧第二隔片 192‧‧‧第二溝槽 194‧‧‧第三溝槽 200‧‧‧第一絕緣間層 202‧‧‧第一源極/汲極層 204‧‧‧第二源極/汲極層 212‧‧‧第一開口 214‧‧‧第二開口 222‧‧‧第一界面層圖案 226‧‧‧第二界面層圖案 232‧‧‧第一閘極絕緣層圖案 236‧‧‧第二閘極絕緣層圖案 242‧‧‧第一閘極電極 246‧‧‧第二閘極電極 252‧‧‧第一閘極結構 256‧‧‧第二閘極結構 262‧‧‧第一阻擋層圖案 266‧‧‧第二阻擋層圖案 270‧‧‧第二絕緣間層 272‧‧‧第三開口 274‧‧‧第四開口 276‧‧‧第五開口 282‧‧‧第一金屬矽化物圖案 284‧‧‧第二金屬矽化物圖案 292‧‧‧第三接觸插塞 294‧‧‧第一接觸插塞 296‧‧‧第二接觸插塞 297‧‧‧第四接觸插塞 300‧‧‧第三絕緣間層 312‧‧‧第三通孔 314‧‧‧第一通孔 316‧‧‧第二通孔 320‧‧‧金屬板 404‧‧‧第一護環 406‧‧‧第一濕氣阻擋結構 407‧‧‧第二濕氣阻擋結構 500‧‧‧遮罩層 502‧‧‧第一遮罩 504‧‧‧第二遮罩 506‧‧‧第三遮罩 512‧‧‧第一犧牲層圖案 514‧‧‧第二犧牲層圖案 516‧‧‧第三犧牲層圖案 522‧‧‧第一遮罩隔片 524‧‧‧第二遮罩隔片 526‧‧‧第三遮罩隔片 A-A'‧‧‧線 B-B'‧‧‧線 C-C'‧‧‧線 L-L'‧‧‧線 Y‧‧‧區域 Z‧‧‧區域 I‧‧‧第一區域 II‧‧‧第二區域 III‧‧‧第三區域 IV‧‧‧第四區域 V‧‧‧第五區域 VI‧‧‧第六區域 VII‧‧‧第七區域 VIII‧‧‧第八區域 IX‧‧‧第九區域 X‧‧‧第十區域
藉由參考隨附圖式，詳細描述其示例性實施例，將更清楚理解本發明概念，其中： 圖1為說明根據本發明概念之例示性實施例之濕氣阻擋結構及第一護環的平面圖。 圖2、圖3以及圖4為圖1之橫截面圖，說明根據本發明概念之示例性實施例之濕氣阻擋結構及第一護環。 圖5、圖6、圖7、圖8、圖9、圖10以及圖11為說明根據本發明概念之示例性實施例之圖1之濕氣阻擋結構及第一護環的放大平面圖。 圖12為說明根據本發明概念之例示性實施例之半導體元件的平面圖。 圖13、圖14、圖15以及圖16為圖12之橫截面圖，說明根據本發明概念之示例性實施例的半導體元件。 圖17、圖18、圖19、圖20、圖21、圖22、圖23、圖24、圖25、圖26、圖27、圖28、圖29、圖30、圖31、圖32、圖33、圖34、圖35、圖36、圖37、圖38、圖39、圖40、圖41、圖42、圖43、圖44、圖45、圖46、圖47、圖48、圖49、圖50、圖51、圖52、圖53、圖54、圖55、圖56、圖57、圖58、圖59、圖60、圖61、圖62、圖63、圖64以及圖65為說明根據本發明概念之示例性實施例之製造半導體元件的方法之平面圖及橫截面圖。
404‧‧‧第一護環
406‧‧‧第一濕氣阻擋結構
L-L'‧‧‧線
Y‧‧‧區域
Z‧‧‧區域
I‧‧‧第一區域
II‧‧‧第二區域
III‧‧‧第三區域
IV‧‧‧第四區域
V‧‧‧第五區域
VI‧‧‧第六區域
VII‧‧‧第七區域
VIII‧‧‧第八區域
IX‧‧‧第九區域
X‧‧‧第十區域

Claims (23)

  1. 一種濕氣阻擋結構，包括：安置於基板之密封區域上的主動鰭片，所述基板包含晶片區域且所述密封區域圍繞所述晶片區域之邊緣，所述主動鰭片連續圍繞所述晶片區域且在平面圖中具有捲繞線形狀；覆蓋所述主動鰭片且圍繞所述晶片區域之所述邊緣的閘極結構，其中所述主動鰭片包含：各自在實質上平行於所述基板之頂表面之第一方向上延伸的多個第一部分；及各自在實質上平行於所述基板之所述頂表面且實質上垂直於所述第一方向的第二方向上延伸之多個第二部分，且所述多個第一部分之各第一部分之各端連接至所述多個第二部分之相應第二部分之一端；以及安置於所述閘極結構上之導電結構，所述導電結構圍繞所述晶片區域之所述邊緣。
  2. 如申請專利範圍第1項所述之濕氣阻擋結構，更包括多個主動鰭片，其中所述閘極結構覆蓋所述多個主動鰭片之兩個相鄰主動鰭片。
  3. 如申請專利範圍第2項所述之濕氣阻擋結構，其中所述兩個相鄰主動鰭片實質上彼此平行。
  4. 如申請專利範圍第1項所述之濕氣阻擋結構，其中所述導電結構包含安置於所述閘極結構上之接觸插塞，所述接觸插塞圍繞所述 晶片區域之所述邊緣，及安置於所述接觸插塞上之通孔，所述通孔圍繞所述晶片區域之所述邊緣。
  5. 如申請專利範圍第1項所述之濕氣阻擋結構，更包括：多個主動鰭片、多個閘極結構以及多個導電結構；以及安置於所述多個導電結構上之金屬板。
  6. 如申請專利範圍第1項所述之濕氣阻擋結構，更包括安置於所述閘極結構與所述導電結構之間的阻擋層圖案，所述阻擋層圖案包含絕緣材料。
  7. 如申請專利範圍第1項所述之濕氣阻擋結構，其中所述閘極結構包含依次堆疊於所述主動鰭片上之閘極絕緣層圖案及閘極電極。
  8. 如申請專利範圍第7項所述之濕氣阻擋結構，其中所述閘極絕緣層圖案包含高k介電材料，且所述閘極電極包含金屬。
  9. 如申請專利範圍第1項所述之濕氣阻擋結構，其中所述主動鰭片具有波紋形狀。
  10. 一種護環，包括：安置於基板之密封區域上的主動鰭片，所述基板包含晶片區域且所述密封區域圍繞所述晶片區域之外邊緣，且所述主動鰭片連續圍繞所述晶片區域之所述外邊緣且在平面圖中具有捲繞線形狀，其中所述主動鰭片包含：各自在實質上平行於所述基板之頂表面之第一方向上延伸的多個第一部分；及各自在實質上平行於所述基板之所述頂表面且實質上 垂直於所述第一方向的第二方向上延伸之多個第二部分，其中所述多個第一部分之各第一部分之各端連接至所述多個第二部分之相應第二部分之一端；及安置於所述主動鰭片上之導電結構，所述導電結構圍繞所述晶片區域之所述外邊緣。
  11. 如申請專利範圍第10項所述之護環，更包括多個主動鰭片，其中所述導電結構覆蓋所述多個主動鰭片之兩個相鄰主動鰭片。
  12. 如申請專利範圍第11項所述之護環，其中所述兩個相鄰主動鰭片實質上彼此平行。
  13. 如申請專利範圍第10項所述之護環，其中所述導電結構包含：安置於所述主動鰭片上之接觸插塞，所述接觸插塞圍繞所述晶片區域之所述外邊緣；及安置於所述接觸插塞上之通孔，所述通孔圍繞晶片區域之所述外邊緣。
  14. 如申請專利範圍第10項所述之護環，更包括：多個主動鰭片及多個導電結構；以及安置於所述多個導電結構上之金屬板。
  15. 如申請專利範圍第10項所述之護環，更包括安置於所述主動鰭片與所述導電結構之間的源極/汲極層及金屬矽化物圖案。
  16. 如申請專利範圍第15項所述之護環，其中所述源極/ 汲極層為摻雜有雜質之磊晶層。
  17. 如申請專利範圍第16項所述之護環，其中所述源極/汲極層包含矽-鍺或碳化矽。
  18. 如申請專利範圍第10項所述之護環，其中所述主動鰭片具有波紋形狀。
  19. 一種半導體元件，包括：具有第一區域及第二區域之基板，其中所述第二區域圍繞所述第一區域安置；安置於所述第一區域上之第一主動鰭片、安置於所述第二區域上之第二主動鰭片以及安置於所述第二區域上之第三主動鰭片，其中所述第二主動鰭片形成圍繞所述第一區域之閉合迴路，且所述第三主動鰭片形成圍繞所述第二主動鰭片之閉合迴路；安置於所述第二主動鰭片上之第一導電結構，其中所述第一導電結構形成圍繞所述第一區域之閉合迴路；覆蓋所述第三主動鰭片之第一閘極結構、安置於所述第一閘極結構上之第二導電結構，其中所述第一閘極結構形成圍繞所述第二主動鰭片之閉合迴路，且所述第二導電結構形成圍繞所述第二主動鰭片之閉合迴路。
  20. 如申請專利範圍第19項所述之半導體元件，更包括安置於所述第二主動鰭片與所述第三主動鰭片之間的第四主動鰭片，所述第四主動鰭片形成圍繞所述第二主動鰭片之閉合迴路，及安置於所述基板之所述第二區域上之第五主動鰭片，所述第五主動鰭片形成圍繞所述第三主動鰭片之閉合迴路，其中所述第一導電結構覆蓋所述第二主動鰭片及所述第四主 動鰭片，且所述第二導電結構覆蓋所述第三主動鰭片及所述第五主動鰭片。
  21. 如申請專利範圍第19項所述之半導體元件，其中所述第二主動鰭片及所述第三主動鰭片各包含彎曲部分或鋸齒形部分。
  22. 如申請專利範圍第19項所述之半導體元件，更包括第二閘極結構，其包含依次堆疊於所述第一主動鰭片上之第一閘極絕緣層圖案及第一閘極電極。
  23. 如申請專利範圍第19項所述之半導體元件，其中所述第一導電結構包含安置於所述第二主動鰭片上之第一接觸插塞，所述第一接觸插塞形成圍繞所述第一區域之閉合迴路，及安置於所述第一接觸插塞上之第一通孔，所述第一通孔形成圍繞所述第一區域之閉合迴路，及其中所述第二導電結構包含安置於所述第一閘極結構上之第二接觸插塞，所述第二接觸插塞形成圍繞所述第二主動鰭片之閉合迴路，以及安置於所述第二接觸插塞上之第二通孔，所述第二通孔形成圍繞所述第二主動鰭片之閉合迴路。
TW104134454A 2014-12-16 2015-10-21 濕氣阻擋結構、護環以及具有上述的半導體元件 TWI693681B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0180910 2014-12-16
KR1020140180910A KR102276546B1 (ko) 2014-12-16 2014-12-16 수분 방지 구조물 및/또는 가드 링, 이를 포함하는 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201624640A TW201624640A (zh) 2016-07-01
TWI693681B true TWI693681B (zh) 2020-05-11

Family

ID=56111928

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104134454A TWI693681B (zh) 2014-12-16 2015-10-21 濕氣阻擋結構、護環以及具有上述的半導體元件

Country Status (4)

Country Link
US (1) US9679896B2 (zh)
KR (1) KR102276546B1 (zh)
CN (1) CN105702636B (zh)
TW (1) TWI693681B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102276546B1 (ko) * 2014-12-16 2021-07-13 삼성전자주식회사 수분 방지 구조물 및/또는 가드 링, 이를 포함하는 반도체 장치 및 그 제조 방법
EP3958557B1 (en) 2015-04-23 2024-09-25 Apple Inc. Digital viewfinder user interface for multiple cameras
US9941294B2 (en) * 2015-08-21 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
WO2017096780A1 (zh) * 2015-12-07 2017-06-15 中国科学院微电子研究所 具有高质量外延层的半导体器件及其制造方法
US10978591B2 (en) 2015-12-07 2021-04-13 Institute of Microelectronics, Chinese Academy of Sciences Nanowire semiconductor device having high-quality epitaxial layer and method of manufacturing the same
US10090218B2 (en) * 2016-01-06 2018-10-02 Shindengen Electric Manufacturing Co., Ltd. Placement base for semiconductor device and vehicle equipment
WO2017119083A1 (ja) * 2016-01-06 2017-07-13 新電元工業株式会社 半導体デバイスの載置台及び車載装置
KR102541563B1 (ko) 2016-04-27 2023-06-08 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 장치의 제조 방법
KR102611982B1 (ko) * 2016-05-25 2023-12-08 삼성전자주식회사 반도체 장치
TWI575651B (zh) * 2016-08-25 2017-03-21 世界先進積體電路股份有限公司 半導體結構及其製造方法
CN108321153B (zh) * 2017-01-16 2020-10-09 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及其形成方法
KR102282136B1 (ko) * 2017-07-07 2021-07-27 삼성전자주식회사 반도체 장치
US10529712B2 (en) * 2017-11-07 2020-01-07 Samsung Electronics Co., Ltd. Semiconductor device
US10797223B2 (en) * 2018-01-29 2020-10-06 Globalfoundries Singapore Pte. Ltd. Integrated circuits with magnetic random access memory (MRAM) devices and methods for fabricating such devices
JP2019160922A (ja) * 2018-03-09 2019-09-19 東芝メモリ株式会社 半導体装置
US11545449B2 (en) * 2018-06-25 2023-01-03 Intel Corporation Guard ring structure for an integrated circuit
DE102019117707B4 (de) * 2019-07-01 2021-12-30 RF360 Europe GmbH Halbleiter-Die und Antennentuner
EP3770953B1 (en) * 2019-07-23 2023-04-12 Imec VZW Method for forming a multi-level interconnect structure in a semiconductor device
US11031462B1 (en) * 2019-12-23 2021-06-08 Nanya Technology Corporation Semiconductor structure with improved guard ring structure
KR102897583B1 (ko) 2020-02-17 2025-12-10 삼성전자주식회사 가드 링을 포함하는 반도체 소자
US11282798B2 (en) * 2020-02-20 2022-03-22 Globalfoundries U.S. Inc. Chip corner areas with a dummy fill pattern
US12132011B2 (en) 2020-05-25 2024-10-29 United Microelectronics Corp. Integrated circuit device and fabrication method thereof
CN113725167B (zh) * 2020-05-25 2023-08-15 联华电子股份有限公司 集成电路元件及其制作方法
US11127700B1 (en) * 2020-05-28 2021-09-21 United Microelectronics Corp. Integrated circuit device
US12249545B2 (en) 2020-05-28 2025-03-11 United Microelectronics Corp. Integrated circuit device
KR102849289B1 (ko) 2020-07-30 2025-08-25 삼성전자주식회사 반도체 장치
KR20220028539A (ko) * 2020-08-28 2022-03-08 에스케이하이닉스 주식회사 반도체 장치
CN114512447B (zh) * 2020-10-28 2025-02-21 长鑫存储技术有限公司 半导体装置及其制作方法
US12132012B2 (en) * 2020-10-28 2024-10-29 Changxin Memory Technologies, Inc. Semiconductor device and manufacturing method thereof
US11740418B2 (en) * 2021-03-23 2023-08-29 Globalfoundries U.S. Inc. Barrier structure with passage for waveguide in photonic integrated circuit
US12243873B2 (en) * 2021-04-30 2025-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having three-dimensional transistors and seal ring structure with monitoring pattern
US12170235B2 (en) * 2021-07-22 2024-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure for semiconductor device and the method thereof
US12525550B2 (en) * 2021-08-06 2026-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring for semiconductor device with gate-all-around transistors
US12205907B2 (en) * 2021-12-20 2025-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structures
US12463152B2 (en) * 2022-06-06 2025-11-04 Taiwan Semiconductor Manufacturing Company, Ltd Multi-channel device with seal ring structure and method making the same
US20240088289A1 (en) * 2022-09-13 2024-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Low-frequency nosie transistors with curved channels
US20240282860A1 (en) * 2023-02-20 2024-08-22 International Business Machines Corporation Nonlinear channel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201415627A (zh) * 2012-10-04 2014-04-16 台灣積體電路製造股份有限公司 保護環元件及其製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834829A (en) * 1996-09-05 1998-11-10 International Business Machines Corporation Energy relieving crack stop
KR19980055962A (ko) 1996-12-28 1998-09-25 김영환 반도체 소자의 가드링 형성방법
KR100444012B1 (ko) 1997-05-08 2004-11-06 삼성전자주식회사 반도체칩의가드링(guard-ring)
US6365958B1 (en) * 1998-02-06 2002-04-02 Texas Instruments Incorporated Sacrificial structures for arresting insulator cracks in semiconductor devices
JP3502288B2 (ja) * 1999-03-19 2004-03-02 富士通株式会社 半導体装置およびその製造方法
US6362524B1 (en) * 2000-07-26 2002-03-26 Advanced Micro Devices, Inc. Edge seal ring for copper damascene process and method for fabrication thereof
US6495918B1 (en) * 2000-09-05 2002-12-17 Infineon Technologies Ag Chip crack stop design for semiconductor chips
JP3538170B2 (ja) * 2001-09-11 2004-06-14 松下電器産業株式会社 半導体装置及びその製造方法
JP4536314B2 (ja) * 2002-06-18 2010-09-01 ルネサスエレクトロニクス株式会社 半導体記憶装置及び半導体記憶装置の製造方法
JP4922753B2 (ja) * 2003-03-20 2012-04-25 パナソニック株式会社 半導体装置およびその製造方法
JP3802523B2 (ja) * 2003-09-10 2006-07-26 株式会社東芝 半導体装置
JP2005129717A (ja) * 2003-10-23 2005-05-19 Renesas Technology Corp 半導体装置
US7453128B2 (en) * 2003-11-10 2008-11-18 Panasonic Corporation Semiconductor device and method for fabricating the same
JP4659355B2 (ja) * 2003-12-11 2011-03-30 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JPWO2005117120A1 (ja) * 2004-05-28 2008-04-03 富士通株式会社 半導体装置及びその製造方法
JP4776195B2 (ja) * 2004-09-10 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
US7226801B2 (en) * 2005-01-14 2007-06-05 Au Optronics Corp. Sealant region pattern for liquid crystal display and method for fabricating the same
US7408206B2 (en) * 2005-11-21 2008-08-05 International Business Machines Corporation Method and structure for charge dissipation in integrated circuits
JP5061520B2 (ja) * 2006-07-18 2012-10-31 富士通セミコンダクター株式会社 半導体装置及び半導体ウェーハ
US7795669B2 (en) * 2007-05-30 2010-09-14 Infineon Technologies Ag Contact structure for FinFET device
US8373254B2 (en) * 2008-07-29 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for reducing integrated circuit corner peeling
US8048761B2 (en) * 2009-02-17 2011-11-01 Globalfoundries Singapore Pte. Ltd. Fabricating method for crack stop structure enhancement of integrated circuit seal ring
JP5407422B2 (ja) * 2009-02-27 2014-02-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8338917B2 (en) * 2010-08-13 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple seal ring structure
JP5719167B2 (ja) * 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
JP5849478B2 (ja) * 2011-07-11 2016-01-27 富士通セミコンダクター株式会社 半導体装置および試験方法
US9105744B2 (en) * 2012-03-01 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices having inactive fin field effect transistor (FinFET) structures and manufacturing and design methods thereof
US9048246B2 (en) * 2013-06-18 2015-06-02 United Microelectronics Corp. Die seal ring and method of forming the same
US9123810B2 (en) * 2013-06-18 2015-09-01 United Microelectronics Corp. Semiconductor integrated device including FinFET device and protecting structure
US9601625B2 (en) * 2013-07-15 2017-03-21 Taiwan Semiconductor Manufacturing Company Limited Guard ring structure of semiconductor arrangement
US9385048B2 (en) * 2013-09-05 2016-07-05 United Microelectronics Corp. Method of forming Fin-FET
US9236374B2 (en) * 2014-01-02 2016-01-12 Globalfoundries Inc. Fin contacted electrostatic discharge (ESD) devices with improved heat distribution
US9437739B2 (en) * 2014-03-06 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet seal ring
US9293324B2 (en) * 2014-05-09 2016-03-22 GlobalFoundries, Inc. Methods of forming semiconductor devices including an electrically-decoupled fin
US9450044B2 (en) * 2014-08-20 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring structure and method of forming the same
KR102276546B1 (ko) * 2014-12-16 2021-07-13 삼성전자주식회사 수분 방지 구조물 및/또는 가드 링, 이를 포함하는 반도체 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201415627A (zh) * 2012-10-04 2014-04-16 台灣積體電路製造股份有限公司 保護環元件及其製造方法

Also Published As

Publication number Publication date
KR20160072965A (ko) 2016-06-24
KR102276546B1 (ko) 2021-07-13
CN105702636A (zh) 2016-06-22
US20160172359A1 (en) 2016-06-16
TW201624640A (zh) 2016-07-01
CN105702636B (zh) 2019-09-03
US9679896B2 (en) 2017-06-13

Similar Documents

Publication Publication Date Title
TWI693681B (zh) 濕氣阻擋結構、護環以及具有上述的半導體元件
US11784260B2 (en) Semiconductor devices
US20220238707A1 (en) Semiconductor devices
CN111952371B (zh) 半导体器件
TWI746967B (zh) 包含二維半導電性材料之奈米片場效電晶體
CN106098775B (zh) 半导体器件
TWI681563B (zh) 半導體裝置
US10685957B2 (en) Semiconductor devices and methods of manufacturing the same
TWI776937B (zh) 半導體裝置
KR102330757B1 (ko) 반도체 장치 및 그 제조 방법
US20170148797A1 (en) Semiconductor devices and methods of manufacturing the same
US20170317213A1 (en) Semiconductor devices
CN110660802A (zh) 半导体器件
US11757015B2 (en) Semiconductor devices
CN108511447A (zh) 垂直存储器件
KR20200137405A (ko) 반도체 장치
CN110729278A (zh) 对准标记的高度得以保持的半导体器件
US20160141388A1 (en) Methods of manufacturing semiconductor devices using masks having varying widths
CN111490044B (zh) 半导体器件
TW202308104A (zh) 半導體裝置
US10790282B2 (en) Semiconductor devices
US12495578B2 (en) Semiconductor devices including source/drain layers and methods of manufacturing the same