TWI692939B

TWI692939B - 過濾訊號的數位濾波器

Info

Publication number: TWI692939B
Application number: TW108128986A
Authority: TW
Inventors: 李季峰; 吳思憲; 陳良基
Original assignee: 鈺創科技股份有限公司
Priority date: 2018-08-14
Filing date: 2019-08-14
Publication date: 2020-05-01
Also published as: CN110827206B; TW202010252A; CN110827206A; US11170481B2; US20200058114A1

Abstract

過濾訊號的數位濾波器包含一處理器與一記憶體。該處理器接收複數個輸入訊號值以及對應該複數個輸入訊號值的複數個輸入加權值。該記憶體儲存一訊號值集合與一統計資訊集合。該處理器依據該複數個輸入訊號值與該訊號值集合產生一檢查結果，該處理器根據該檢查結果更新該記憶體中該統計資訊集合，並決定是否新增至少一新訊號值至該記憶體中該訊號值集合，其中該處理器依據該記憶體中該訊號值集合與該統計資訊集合產生一輸出值。

Description

過濾訊號的數位濾波器

本發明是有關於一種過濾訊號的數位濾波器，尤指一種可以增加記憶體儲存效率的過濾訊號的數位濾波器。

在現有技術中，當一濾波器過濾一訊號以提升該訊號的品質時，該濾波器首先選取該訊號中的一目標資料，並根據該目標資料決定對應該目標資料的一輸入窗格，其中該輸入窗格對應該訊號中的複數個資料，以及該複數個資料具有複數個訊號值。該濾波器另利用一記憶體儲存對應每一訊號值的資料累積數量，這些資料累積數量可視為濾波器的加權係數。例如，當該每一訊號值是用8位元的數字表示時，該每一訊號值可以是0-255之間的任何數值。此時該記憶體可預先提供256個記憶單元，分別儲存對應0-255的訊號值的資料累積數量。濾波器可以根據對應該每一訊號值的資料累積數量，產生對應該輸入窗格的訊號值以取代該目標資料的原始訊號值。透過選取該訊號中的每一資料作為該目標資料並重覆上述動作，濾波器便可過濾該訊號中的雜訊成分。然而，因為該複數個資料在大部分的情況下會具有相同或類似的訊號值，所以該記憶體中只有少數的記憶單元會具有非零的資料累積數量，使得該記憶體的儲存效率不佳。因此，如何改善該記憶體的儲存效率是該濾波器的設計者的一項重要議題。

本發明的一實施例提供一種過濾訊號的數位濾波器。該數位濾波器包含一處理器與一記憶體。該處理器接收M個輸入訊號值以及接收對應該M個輸入訊號值的M個輸入加權值，其中M為正整數。該記憶體耦接於該處理器，用於儲存一訊號值集合與一統計資訊集合。該處理器依據該M個輸入訊號值與該M個輸入加權值，選擇性地更新該訊號值集合與該統計資訊集合，並依據更新後之該訊號值集合與更新後之該統計資訊集合，產生一輸出值，其中更新後之該訊號值集合所包含的訊號值數目小於等於M。

本發明的一實施例提供一種過濾訊號的數位濾波器。該數位濾波器包含一處理器與一記憶體。該處理器接收M個輸入訊號值，以及接收對應該M個輸入訊號值的M個輸入加權值，其中每一輸入訊號值是一N位元資料，以及M、N為正整數。該記憶體耦接於該處理器，用於儲存一訊號值集合與一統計資訊集合，該處理器依據該M個輸入訊號值與該M個輸入加權值，選擇性地更新該訊號值集合與該統計資訊集合，並依據更新後之該訊號值集合與更新後之該統計資訊集合，產生一輸出值，其中更新後之該訊號值集合中包含小於2 ^N的訊號值數目，且該訊號值數目小於等於M。

本發明的一實施例提供一種過濾訊號的數位濾波器。該數位濾波器包含一處理器與一記憶體。該處理器接收複數個輸入訊號值以及對應該複數個輸入訊號值的複數個輸入加權值。該記憶體耦接於該處理器，用於儲存一訊號值集合與一統計資訊集合。該處理器依據該複數個輸入訊號值與該訊號值集合產生一檢查結果，該處理器根據該檢查結果更新該記憶體中該統計資訊集合，並決定是否新增至少一新訊號值至該記憶體中該訊號值集合，其中該處理器依據該記憶體中該訊號值集合與該統計資訊集合產生一輸出值。

本發明的一實施例提供一種過濾訊號的數位濾波器。該數位濾波器包含一處理器與一記憶體。該處理器依據一預定順序，分次接收複數個輸入訊號值以及對應該複數個輸入訊號值的複數個輸入加權值。該記憶體耦接於該處理器，用於儲存一追溯集合與一統計資訊集合。該處理器依據每次的部分該複數個輸入訊號值與該追溯集合產生一檢查結果，於記憶體中該統計資訊集合之統計資訊數目小於一預定值K時，該處理器根據該檢查結果更新該記憶體中該統計資訊集合，並決定是否新增至少一新追溯值至該記憶體中該追溯集合，其中K為正整數。當記憶體中該統計資訊集合之統計資訊數目等於該預定值K時，(1)該處理器依據該記憶體中的該追溯集合與該統計資訊集合產生一第一輸出值；或(2)該處理器持續根據剩餘的每次該檢查結果更新該記憶體中該統計資訊集合後，再依據該記憶體中的該追溯集合與該統計資訊集合產生一第二輸出值；或(3)該處理器持續根據剩餘的每次該檢查結果以及一比較結果選擇性替換該追溯集合以及該統計資訊集合之後，再依據該記憶體中的該追溯集合與該統計資訊集合產生一第三輸出值。

本發明的一實施例提供一種過濾訊號的數位濾波器。該數位濾波器包含一處理器與一記憶體。該處理器接收複數個輸入訊號值以及對應該複數個輸入訊號值的複數個輸入加權值。該記憶體耦接於該處理器，用於儲存一訊號值集合與一統計資訊集合，其中該統計資訊集合包含一加權值集合與一差異值集合。該處理器依據該複數個輸入訊號值與該訊號值集合產生一檢查結果，該處理器根據該檢查結果更新該記憶體中該加權值集合與該差異值集合，並決定是否新增至少一新訊號值至該記憶體中該訊號值集合，其中該處理器依據該記憶體中該訊號值集合與該差異值集合產生一輸出值。

本發明的一實施例提供一種濾波系統。該濾波系統包含一深度圖產生器與一數位濾波器。該深度圖產生器根據一左眼圖像與一右眼圖像，產生一深度圖。該數位濾波器至少根據該深度圖產生複數個輸入訊號值與對應該複數個輸入訊號值的複數個輸入加權值，以及儲存一訊號值集合與一統計資訊集合，其中該數位濾波器另依據該複數個輸入訊號值與該訊號值集合產生一檢查結果，根據該檢查結果更新該統計資訊集合，決定是否新增至少一新訊號值至該訊號值集合，以及依據該訊號值集合與該統計資訊集合產生一輸出值。

本發明提供一種過濾訊號的數位濾波器。因為該數位濾波器所包含的記憶體是利用一訊號值集合與對應該訊號值集合的至少一統計資訊集合中的一加權值集合來儲存一目標資料對應的一輸入窗格中的每一資料的訊號值與加權值，所以本發明可以改善該記憶體的儲存效率。另外，因為該至少一統計資訊集合另包含一差異值集合，所以本發明可以根據該加權值集合和該差異值集合的其中之一和該訊號值集合，計算並輸出一對應的訊號值以取代該目標資料的原始訊號值。因此該數位濾波器不僅可以提供不同的濾波效果，且可以改善該記憶體的儲存效率。

請參照第1圖，第1圖是本發明的一第一實施例所公開的一種過濾訊號的數位濾波器100的示意圖。如第1圖所示，數位濾波器100包含一前處理器101、一權重處理器103、一檢查器105、一更新器107、一記憶體109以及一輸出處理器111。在本實施例中，檢查器105和更新器107可以被整合到一處理器102中，此時處理器102將具有檢查器105和更新器107的所有功能。在本發明其他實施例中，檢查器105和更新器107也可以是個別獨立的電路。前處理器101是用於接收該訊號中對應一輸入窗格的複數個資料(例如L個資料，其中L為正整數)，該複數個資料是用來過濾對應該輸入窗格的一目標資料，以及該複數個資料中的每一資料具有一訊號值，其中該每一資料的訊號值是以N位元來表示，以及N為正整數。例如，當該訊號是一深度圖DI時，前處理器101是用於接收深度圖DI中對應一輸入窗格IW(如第2圖所示)的複數個像素，其中輸入窗格IW對應一目標像素TP。本發明的後續動作是利用該訊號是深度圖DI的狀況來說明，但本發明並不限該訊號是深度圖DI。也就是說，該訊號可以是其他種類的訊號。

請參照第2圖，第2圖是說明深度圖DI與輸入窗格IW的示意圖。如第2圖所示，數位濾波器100可在深度圖DI中選取目標像素TP，並根據目標像素TP決定輸入窗格IW，所以目標像素TP為該複數個像素的其中之一，其中該複數個像素中的每一像素具有一訊號值。因為本發明是以深度圖DI來說明，所以在以下的實施例中，該每一像素的訊號值是一深度資訊，其中深度資訊可以是視差值(disparity value)或是距離值。但因為本發明並不受限於該訊號是深度圖DI，所以本發明也不受限於該每一像素的訊號值是視差值或是距離值。也就是說，該每一像素的訊號值也可以是一灰階影像值，或是對應該訊號的格式的其他訊號值。另外，因為本發明並不受限於該訊號是深度圖DI，所以本發明也不受限於輸入窗格IW是如第2圖所示的格式。也就是說，輸入窗格IW可以是其他用以標記出該訊號中的特定資料的格式，例如當該訊號是具有一維格式的訊號時，輸入窗格IW可以是用於標示出該訊號中特定位元的標記方式。如第2圖所示，目標像素TP位於輸入窗格IW的中心點，但本發明並不受限於目標像素TP位於輸入窗格IW的中心點。也就是說目標像素TP可以位於輸入窗格IW的任何位置。另外，本發明也不受限於輸入窗格IW如第2圖所示的正方形。也就是說輸入窗格IW可以為多邊形或者其他形狀的幾何圖形。另外，當目標像素TP靠近深度圖DI的邊緣，使得輸入窗格IW的部分窗格超出深度圖DI的範圍時，前處理器101可忽略該部分窗格中的像素。但本發明並不受限於當該部分窗格超出深度圖DI的範圍時，前處理器101忽略該部分窗格中的像素。也就是說當該部分窗格超出深度圖DI的範圍時，前處理器101可以利用如補零、複製邊界數值或內插法等方法處理該部分窗格中的像素，其中前處理器101利用如補零、複製邊界數值或內插法等方法處理該部分窗格中的像素的方式是本發明領域的技術人員所熟知，在此不再贅述。

另外，前處理器101可依序掃描該複數個像素，並根據該複數個像素的訊號值依序產生對應輸入窗格IW的複數個輸入訊號值(例如M個輸入訊號值，其中M為正整數，以及M不大於L)，其中因為該複數個像素的訊號值是以N位元來表示，所以該M個輸入訊號值也是N位元的資料。例如，請參照第3A-3C圖的範例，第3A-3C圖是以輸入窗格IW具有3乘3的大小，並具有像素P11~P33來說明，其中目標像素TP為像素P22，且該每一像素中的數字代表其訊號值。但本發明並不受限於輸入窗格IW具有3乘3的像素P11~P33。前處理器101依序掃描像素P11~P33以得到像素P11~P33的訊號值，並根據像素P11~P33的訊號值依序產生該複數個輸入訊號值，其中前處理器101可按照一光柵掃描(raster scan)的順序掃描像素P11~P33。請參照第4A圖，第4A圖是說明前處理器101按照該光柵掃描的順序掃描像素P11~P33的示意圖，以及第4A圖中的實線即為該光柵掃描的順序，但本發明並不受限於該光柵掃描的順序是如第4A圖所示的順序。另外，為了簡化第4A圖，像素P11~P33的標號並未繪示在第4A圖。如第3A、4A圖所示，前處理器101可以像素P11為起點，按照該光柵掃描的順序掃描像素P11~P33的訊號值，並依序得到對應像素P11~P33的訊號值為1、1、3、3、1、2、2、2、1，但本發明並不受限於對應像素P11~P33的訊號值為1、1、3、3、1、2、2、2、1。在前處理器101依序得到上述訊號值後，因為訊號值1、2、3被掃描的先後順序為1、3、2，所以前處理器101可根據該先後順序1、3、2產生對應輸入窗格IW的輸入訊號值1、3、2(如第3C圖所示)。但在本發明的另一實施例中，前處理器101也可按照一非光柵掃描(non-raster scan)的順序掃描像素P11~P33，例如按照同心圓或是其他順序進行掃描。但本發明並不受限於該非光柵掃描是一同心圓的順序。請參照第4B圖，第4B圖是說明前處理器101按照非光柵掃描的順序掃描像素P11~P33的示意圖，以及第4B圖中的實線即為該非光柵掃描的順序。另外，為了簡化第4B圖，像素P11~P33的標號也未繪示在第4B圖。如第3A、4B圖所示，前處理器101可以像素P22為起點，按照該非光柵掃描的順序掃描像素P11~P33的訊號值，並依序得到對應像素P11~P33的訊號值為1、2、1、2、2、3、1、1、3。在此範例中，因為訊號值1、2、3被掃描的先後順序為1、2、3，所以前處理器101可根據該先後順序1、2、3產生對應輸入窗格IW的輸入訊號值1、2、3。

另外，權重處理器103耦接於前處理器101，用於決定對應該複數個像素的權重的複數個權重(例如對應L個像素的L個權重)，其中對應該每一像素的權重的大小是通過查表決定。但在本發明的另一實施例中，對應該每一像素的權重的大小是通過計算對應該每一像素的訊號值與目標像素TP的訊號值的絕對值誤差、通過計算該每一像素到目標像素TP的一幾何距離、或通過計算該絕對值誤差與該幾何距離決定的。另外，當該絕對值誤差越大則對應該每一像素的權重越小。如第3B圖所示，權重W11~W33各自對應到像素P11~P33，其中權重W11~W33分別為0、1、0、1、3、1、0、1、0，但本發明並不受限於權重W11~W33分別為0、1、0、1、3、1、0、1、0。另外，在本發明的另一實施例中，權重處理器103可另根據一調整順序重新調整每一權重。請參照第5圖，第5圖是本發明另一實施例說明權重處理器103根據該調整順序重新調整權重W11~W33的示意圖。該調整順序是由目標像素TP(也就是像素P22)對應的一目標權重(亦即權重W22)開始，依序向權重W22外圍的權重排序。例如，該調整順序可以依序為權重W22、W12、W23、W32、W21、W13、W33、W31、W11。上述的權重調整順序僅為舉例，本發明對此不限制。另外，第5圖中的箭號可箭號代表該每一權重是否被用以調整該每一權重外的另一權重。例如，由權重W22指向權重W11的箭號代表權重W22會被用來調整權重W11。同理，權重W12與權重W21也會被用來調整權重W11。但本發明也不受限於權重W11~W33是如第5A圖中的箭號被調整。進一步地，當權重處理器103利用權重W12、W22、W21調整權重W11時，權重處理器103可另根據式(1)調整權重W11：

W11 = min (W11, max (W12, W22, W21)) (1)

根據式(1)，權重W11會被權重W12、W22、W21的最大值所限制。也就是說，當權重W11大於權重W12、W22、W21中的一最大值時，權重W11會被調整為該最大值。但在本發明的另一實施例中，權重W11~W33可以以二進位的位元(如0、1)的方式來表達，因此權重處理器103可以根據式(2)調整權重W11：

W11 = and (W11, or (W12, W22, W21)) (2)

另外，權重處理器103也可以根據上述相同的方法調整權重W11~W33中除了該目標權重(權重W22)外的每一權重。如第5圖所示，因為權重處理器103根據上述的方法調整權重W11~W33中除了該目標權重外的每一權重，所以當深度圖DI包含至少二物體，且輸入窗格IW中也包含對應該至少二物體的像素時，上述的調整可以增加數位濾波器100區別目標像素TP所對應的物體與該至少二物體中目標像素TP所對應的該物體外的其他物體的能力。另外，在本發明的另一實施例中，權重處理器103還可以根據對應該每一像素的其他訊號，決定對應該每一像素的權重。例如權重處理器103可以根據對應該每一像素的灰階影像值，決定對應該每一像素的權重。另外，在本發明的另一實施例中，權重處理器103並不產生對應該每一像素的權重，即可根據該每一像素的訊號值進行後續計算，換句話說，此時該每一像素的權重都設定為1。

請參照第3A-3C圖。當權重處理器103決定權重W11~W33後，權重處理器103可累計具有輸入訊號值1的像素(也就是像素P11、P12、P22、P33)所對應的權重(也就是權重W11、W12、W22、W33)以產生對應輸入訊號值1的輸入加權值4，也就是說輸入加權值4 = 0+1+3+0。同理，權重處理器103可累計像素P13、P21所對應的權重W13、W21以產生對應輸入訊號值3的輸入加權值1，以及累計像素P23、P31、P32所對應的權重W 23、W 31、W 32以產生對應輸入訊號值2的輸入加權值2。

請參照第6A-6C圖，第6A-6C圖是本發明另一實施例說明前處理器101與權重處理器103產生該複數個輸入訊號值與複數個輸入加權值的示意圖，其中第6A-6C圖是以第3A-3C圖中的像素P11-P33與權重W11-W33來說明。如第6A圖所示，前處理器101可將像素P11-P33分割為複數個區塊，並依據一預定順序分次選取該複數個區塊。但本發明並不受限於前處理器101如第6A圖所示地分割像素P11-P33。也就是說，前處理器101可以任意的方式分割像素P11-P33為該複數個區塊，其中該複數個區塊中的該每一區塊包含至少一像素。在第6A-6B圖中，前處理器101可以選取對應像素P11-P13的區塊，其中該被選取的區塊以斜線標記。前處理器101與權重處理器103根據該被選取的區塊，產生對應該被選取的區塊的輸入訊號值與對應該被選取的區塊的輸入加權值。因為前處理器101與權重處理器103是根據該被選取的區塊進行操作，所以在第6C圖中，前處理器101只產生輸入訊號值1、3，以及權重處理器103只產生對應輸入訊號值1、3的輸入加權值1、0，其中前處理器101產生輸入訊號值1、3與權重處理器103產生對應輸入訊號值1、3的輸入加權值1、0的操作原理可參照第3A-3C圖中有關前處理器101與權重處理器103的說明，在此不再贅述。另外，在前處理器101產生輸入訊號值1、3與權重處理器103產生對應輸入訊號值1、3的輸入加權值1、0後，前處理器101可以再次選取不同於該被選取的區塊的另一區塊以產生對應該另一區塊的輸入訊號值與輸入加權值。因此，經由依據該預定順序分次選取該複數個區塊，前處理器101與權重處理器103即可分次產生對應像素P11-P33的該複數個輸入訊號值與該複數個輸入加權值。

在本發明的另一實施例中，前處理器101是具有上述前處理器101與權重處理器103的功能的處理器，以及權重處理器103是用於接收該複數個輸入訊號值與該複數個輸入加權值，並提供一查找表以供數位濾波器100的後續操作進行查找。另外，在本發明的另一實施例中，權重處理器103可被整合至前處理器101，此時前處理器101可以執行上述前處理器101與權重處理器103的操作。

請再參照第1圖。檢查器105耦接於前處理器101，以及更新器107耦接於檢查器105與權重處理器103，其中檢查器105與更新器107分別用於接收該複數個輸入訊號值與該複數個輸入加權值。檢查器105另從記憶體109接收一訊號值集合(signal value set)，更新器107另從記憶體109接收一統計資訊集合，其中該統計資訊集合是一加權值集合(aggregated value set)，以及該訊號值集合中的每一訊號值對應該加權值集合中的一加權值。在檢查器105接收該複數個輸入訊號值與該訊號值集合後，檢查器105檢查該複數個輸入訊號值中的每一輸入訊號值是否屬於該訊號值集合並產生一檢查結果。當該檢查結果為該每一輸入訊號值屬於該訊號值集合時，更新器107將該加權值集合中對應該每一輸入訊號值的加權值加上對應該每一輸入訊號值的輸入加權值(也就是一目前輸入加權值)；當該檢查結果為該每一輸入訊號值不屬於該訊號值集合時，檢查器105另將該每一輸入訊號值作為一新訊號值新增至該訊號值集合，以及更新器107將對應該新訊號值的輸入加權值作為一新加權值新增至該加權值集合。

然而，在本發明的另一實施例中，因為前處理器101與權重處理器103是依據該預定順序分次產生該複數個輸入訊號值與該複數個輸入加權值，所以檢查器105與更新器107可依據該預定順序分次進行操作。也就是說，檢查器105與更新器107可以分次接收部分該複數個輸入訊號值(也就是對應該每一區塊的輸入訊號值)與部分該複數個輸入加權值(也就是對應該每一區塊的輸入訊號值)。請參照第7A-7B圖，第7A-7B圖是說明檢查器105與更新器107的操作的示意圖。在第7A圖所示的範例中，當檢查器105與更新器107於某次接收部分該複數個輸入訊號值與部分該複數個輸入加權值時，記憶體109中該訊號值集合包含訊號值1、3、4，以及該加權值集合包含對應訊號值1、3、4的加權值5、15、20。同時，部分該複數個輸入訊號值與部分該複數個輸入加權值分別是如第3C圖所示的輸入訊號值1、3、2與對應的輸入加權值4、1、2。此時，檢查器105可根據輸入訊號值1，檢查輸入訊號值1是否屬於該訊號值集合。因為輸入訊號值1屬於該訊號值集合，所以更新器107可將該加權值集合中對應訊號值1的加權值5加上對應輸入訊號值1的輸入加權值4。因此，該加權值集合中對應訊號值1的加權值5會被更新為9(如第7B圖所示)。基於相同的原因，更新器107也可將該加權值集合中對應訊號值3的加權值15加上對應輸入訊號值3的輸入加權值1。因此，該加權值集合中對應訊號值3的加權值15會被更新為16(如第7B圖所示)。另外，檢查器105可根據輸入訊號值2，檢查輸入訊號值2是否屬於該訊號值集合。因為輸入訊號值2不屬於該訊號值集合，所以檢查器105會將輸入訊號值2新增至該訊號值集合成為一新訊號值2，以及更新器107會將對應新訊號值2的新加權值2新增至該加權值集合(如第7B圖所示)。

另外，在本發明的另一實施例中，記憶體109儲存的該訊號值集合最多包含一預定值k的訊號值，其中k為正整數。也就是說，當記憶體109儲存的該訊號值集合數目小於預定值k時，檢查器105與更新器107可如上述進行操作；而當該訊號值集合中包含的訊號值數量等於預定值k時，檢查器105停止新增該新訊號值，更新器107停止新增對應該新訊號值的該新加權值。然而，更新器107仍然可以根據剩餘的每次檢查結果更新該加權值集合。請參照第8A、8B圖，第8A、8B圖是說明該訊號值集合最多包含預定值k的訊號值的示意圖。如第8A圖所示，該訊號值集合中包含訊號值1、3、4，以及預定值k為3。如第8B圖所示，當檢查器105與更新器107分別接收如第3C圖所示的輸入訊號值1、3、2與對應的輸入加權值4、1、2時，檢查器105與更新器107可根據上述操作更新該加權值集合中對應訊號值1、3的加權值。然而，因為該訊號值集合中包含的訊號值數量等於預定值k，所以檢查器105不會新增新訊號值2至該訊號值集合，以及更新器107不會新增對應新訊號值2的新加權值2。而當檢查器105與更新器107完成剩餘的每次操作時，記憶體109中該訊號值集合和該加權值集合即可用於輸出一輸出值。

另外，在本發明的另一實施例中，當該訊號值集合中包含的訊號值數量等於預定值k時，檢查器105另產生一比較結果，其中該比較結果是用於指示該加權值集合中一最小加權值。檢查器105根據該比較結果與剩餘的每次檢查結果選擇性地替換該訊號值集合中的一訊號值，以及更新器107可以對應地替換該加權值集合中的一對應加權值。例如該訊號值集合中包含的訊號值數量等於預定值k時，檢查器105可以從該訊號值集合中剔除對應該最小加權值的訊號值，更新器107可以從該加權值集合中剔除該最小加權值，以及檢查器105與更新器107可以將該新訊號值與該新加權值分別新增至該訊號值集合與該加權值集合。然而，在本發明的另一實施例中，該比較結果也可用以指示該加權值集合與該目前輸入加權值中一最小加權值，以及當該最小加權值屬於該加權值集合時，檢查器105與更新器107可以如上述操作替換該訊號值集合中的一訊號值以及該加權值集合中的一對應加權值。而當檢查器105與更新器107完成剩餘的每次操作時，記憶體109儲存的該訊號值集合和該加權值集合即可用於輸出該輸出值。

另外，在本發明的另一實施例中，當該訊號值集合中包含的訊號值數量等於預定值k時，檢查器105和更新器107將完全停止動作。也就是說，更新器107不再根據剩餘的每次檢查結果更新該加權值集合。因此，記憶體109將維持該訊號值集合中包含的訊號值數量等於預定值k時的狀態，且可用於輸出該輸出值。

另外，在本發明的另一實施例中，記憶體109是用於儲存一追溯集合與該統計資訊集合，以及檢查器105和更新器107根據每次的部分該複數個輸入訊號值與該追溯集合產生該檢查結果，其中該追溯集合可以是該訊號值集合，或可以是用以將該統計資訊集合對應該訊號值集合的一索引集合。例如，當該追溯集合是用以將該統計資訊集合對應該訊號值集合的該索引集合時，該索引集合中的每一索引是用以指示該每一訊號值對應的統計資訊於記憶體109中的記憶體地址。另外，當記憶體109是用於儲存該追溯集合與該統計資訊集合時，檢查器105與更新器107的操作可參照上述實施例中有關檢查器105與更新器107的說明，在此不再贅述。

另外，當該複數個像素的訊號值是以N位元來表示時，該複數個像素的訊號值有2 ^N種可能的訊號值。然而，因為記憶體109並不會儲存所有可能的訊號值，所以記憶體109更新後的該訊號值集合所包含的訊號值數目小於2 ^N。另外，因為記憶體109儲存的該訊號值集合最多包含一預定值k的訊號值，所以記憶體109更新後的該訊號值集合所包含的訊號值數目會小於等於M。

另外，如第1圖所示，記憶體109耦接於檢查器105與更新器107，以及記憶體109包含一訊號值記憶區塊與一加權值記憶區塊，其中該訊號值記憶區塊儲存該訊號值集合，以及該加權值記憶區塊儲存該加權值集合。另外，數位濾波器100另包含輸出處理器111，輸出處理器111耦接於記憶體109。當該訊號值集合與該加權值集合經過上述檢查器105與更新器107的操作成為更新後之該訊號值集合與更新後之該統計資訊集合，輸出處理器111根據該更新後的加權值集合中最大的加權值，由該更新後的訊號值集合輸出一對應的訊號值（也就是該輸出值）至目標像素TP。例如，當該更新後的訊號值集合與該更新後的加權值集合如第7B圖所示時，輸出處理器111可根據該更新後的加權值集合中最大的加權值20，輸出對應加權值20的訊號值4以取代目標像素TP的原始訊號值。但在本發明另一實施例中，因為當該訊號值集合中包含的訊號值數量等於預定值k時，檢查器105和更新器107都將停止操作，所以當該訊號值集合中包含的訊號值數量等於預定值k時，輸出處理器111即可根據上述操作輸出該對應的訊號值至目標像素TP。另外，在本發明的另一實施例中，輸出處理器111可根據該更新後的訊號值集合與該更新後的加權值集合，計算出一加權平均值，並將該加權平均值作為對應的訊號值輸出至目標像素TP。例如，當該更新後的訊號值集合與該更新後的加權值集合如第7B圖所示時，輸出處理器111可根據對應訊號值1、3、4、2的加權值9、16、20、2，計算訊號值1、3、4、2的一加權平均值

=3，並將該加權平均值3作為該輸出值輸出以取代目標像素TP的原始訊號值。

另外，本發明領域具有熟知技藝者可以經由上述對應前處理器101、權重處理器103、檢查器105、更新器107與輸出處理器111的說明清楚地了解前處理器101、權重處理器103、檢查器105、更新器107與輸出處理器111的功能。因此本發明領域具有熟知技藝者可以輕易地利用一具有上述前處理器101、權重處理器103、檢查器105、更新器107與輸出處理器111的功能的現場可程式邏輯閘陣列(Field Programmable Gate Array, FPGA) 、一具有上述前處理器101、權重處理器103、檢查器105、更新器107與輸出處理器111的功能的特殊應用積體電路(Application-specific integrated circuit, ASIC) 、一具有上述前處理器101、權重處理器103、檢查器105、更新器107與輸出處理器111的功能的軟體模組，或是一具有上述前處理器101、權重處理器103、檢查器105、更新器107與輸出處理器111的功能的類比積體電路來實現前處理器101、權重處理器103、檢查器105、更新器107與輸出處理器111。因此，關於對應前處理器101、權重處理器103、檢查器105、更新器107與輸出處理器111的結構的說明在此不再贅述。

請參照第9圖，第9圖是本發明的一第二實施例所公開的一種過濾訊號的數位濾波器1000的示意圖。如第9圖所示，數位濾波器1000與數位濾波器100的差異在於數位濾波器1000另包含一差異值更新器1011，以及數位濾波器1000另利用一記憶體1009來取代記憶體109的功能，其中記憶體1009是用於儲存該訊號值集合與該統計資訊集合，以及該統計資訊集合包含該加權值集合與一差異值集合(difference value set)。但在本發明的另一實施例中，差異值更新器1011、檢查器105與更新器107可以被整合到該處理器中。另外，記憶體1009另包含一差異值記憶區塊，以及該差異值記憶區塊儲存該差異值集合。差異值更新器1011耦接於權重處理器103、檢查器105和更新器107，並可從記憶體1009接收該差異值集合，其中該訊號值集合中的每一訊號值對應該差異值集合中的一差異值。另外，差異值更新器1011另從檢查器105接收該複數個輸入訊號值，以及從權重處理器103接收該複數個輸入加權值。但在本發明的另一實施例中，差異值更新器1011另耦接前處理器101，以及差異值更新器1011從前處理器101接收該複數個輸入訊號值。

差異值更新器1011分別比較該每一輸入訊號值與該每一訊號值。當該每一輸入訊號值大於該每一訊號值時，差異值更新器1011將該差異值集合中對應該每一訊號值的差異值加上該複數個輸入加權值中對應該每一輸入訊號值的輸入加權值。當該每一輸入訊號值小於該每一訊號值時，差異值更新器1011將對應該每一訊號值的差異值減去該對應該每一輸入訊號值的輸入加權值。另外，當該每一輸入訊號值不屬於該訊號值集合時，差異值更新器1011另比較該每一輸入訊號值與該每一訊號值，且根據差異值更新器1011的比較結果和對應該每一訊號值的加權值產生對應該新訊號值的一新差異值。請參照第10A-10C圖，第10A-10C圖是說明差異值更新器1011的操作的示意圖，其中第10A圖是根據第7A圖繪製而成。因此，第10A圖中的該訊號值集合與第7A圖中的該訊號值集合相同。如第10A圖所示，記憶體1009另儲存該差異值集合，其中該差異值集合包含差異值35、15、-20，其中差異值35、15、-20分別對應訊號值1、3、4。

請參照第3C、10B圖，其中第10B圖中的該訊號值集合與該加權值集合是參照第7A-7B圖中有關檢查器105和更新器107的操作被更新及新增，在此不再贅述。當差異值更新器1011接收如第3C圖所示的輸入訊號值1、3、2與對應的輸入加權值4、1、2時，差異值更新器1011可分別比較輸入訊號值1、3、2與該訊號值集合中的訊號值1、3、4。當差異值更新器1011比較輸入訊號值1與該訊號值集合中的訊號值1、3、4時，差異值更新器1011的操作可參照第10B圖中「對應輸入訊號值1」的虛線方格。如第10B圖所示，當差異值更新器1011比較輸入訊號值1與該訊號值集合中的訊號值1時，因為輸入訊號值1等於訊號值1，所以差異值更新器1011不進行後續操作；當差異值更新器1011比較輸入訊號值1與該訊號值集合中的訊號值3時，因為輸入訊號值1小於等於訊號值3，所以差異值更新器1011將該差異值集合中對應訊號值3的差異值15減去對應輸入訊號值1的輸入加權值4；以及當差異值更新器1011比較輸入訊號值1與該訊號值集合中的訊號值4時，因為輸入訊號值1小於等於訊號值4，差異值更新器1011將該差異值集合中對應訊號值4的差異值-20減去對應輸入訊號值1的輸入加權值4。

另外，當差異值更新器1011比較輸入訊號值3與該訊號值集合中的訊號值1、3、4時，差異值更新器1011的操作可參照第10B圖中「對應輸入訊號值3」的虛線方格。當差異值更新器1011比較輸入訊號值3與該訊號值集合中的訊號值1時，因為輸入訊號值3大於等於訊號值1，所以差異值更新器1011將該差異值集合中對應訊號值1的差異值35加上對應輸入訊號值3的輸入加權值1；當差異值更新器1011比較輸入訊號值3與該訊號值集合中的訊號值3時，因為輸入訊號值3等於訊號值3，所以差異值更新器1011不進行後續操作；以及當差異值更新器1011比較輸入訊號值3與該訊號值集合中的訊號值4時，因為輸入訊號值3小於等於訊號值4，所以差異值更新器1011將該差異值集合中對應訊號值4的差異值-20再減去對應輸入訊號值3的輸入加權值1。

同理，當差異值更新器1011比較輸入訊號值2與該訊號值集合中的訊號值1、3、4時，差異值更新器1011的操作可參照上述說明以及第10B圖中「對應輸入訊號值2」的虛線方格，在此不再贅述。另外，因為輸入訊號值2並不屬於該訊號值集合，所以差異值更新器1011另根據輸入訊號值2與該訊號值集合中的訊號值1、3、4新增對應新訊號值2的一新差異值至該差異值集合，其中因為輸入訊號值2分別大於訊號值1、小於訊號值3以及小於訊號值4，所以差異值更新器1011會分別根據對應訊號值1的加權值9、對應訊號值3的加權值16以及對應訊號值4的加權值20，將-9、+16以及+20相加，以新增對應新訊號值2的新差異值27。

請參照第10C圖。在差異值更新器1011根據上述操作更新該差異值集合或新增該新差異值至該差異值集合後，記憶體1009可如第10C圖儲存該更新後的訊號值集合、該更新後的加權值集合與一更新後的差異值集合。另外，數位濾波器1000另包含一輸出處理器(未繪示於第9圖)，該輸出處理器耦接於記憶體1009。當前處理器101接收的資料的數量達輸入窗格IW的大小後，該輸出處理器可根據該更新後的差異值集合中最接近零的差異值，由該更新後的訊號值集合輸出該對應的訊號值至目標像素TP。例如，當該更新後的訊號值集合與該更新後的差異值集合如第10C圖所示時，該輸出處理器可根據該更新後的差異值集合中最接近零的差異值9，輸出對應差異值9的訊號值3以取代目標像素TP的原始訊號值。

另外，本發明領域具有熟知技藝者可以經由上述對應差異值更新器1011的說明清楚地了解差異值更新器1011的功能。因此本發明領域具有熟知技藝者可以輕易地利用一具有上述差異值更新器1011的功能的現場可程式邏輯閘陣列(Field Programmable Gate Array, FPGA) 、一具有上述差異值更新器1011的功能的特殊應用積體電路(Application-specific integrated circuit, ASIC) 、一具有上述差異值更新器1011的功能的軟體模組，或是一具有上述差異值更新器1011的功能的類比積體電路來實現差異值更新器1011。因此，關於對應差異值更新器1011的結構的說明在此不再贅述。

請參照第11圖，第11圖是本發明的一第三實施例所公開的一種濾波系統1100的示意圖。如第11圖所示，濾波系統1100包含一深度圖產生器1101與數位濾波器100，其中數位濾波器100耦接於深度圖產生器1101。深度圖產生器1101可以根據一左眼圖像和一右眼圖像，產生深度圖DI。另外，數位濾波器100可以利用前處理器101從深度圖產生器1101接收深度圖DI以及該左眼圖像或該右眼圖像。而當深度圖DI是一低品質或是具有破洞的深度圖時，深度圖DI中的特定像素並不具有訊號值。此時，前處理器101可以以該左眼圖像或該右眼圖像作為參考，根據該些特定像素周圍的像素，產生對應該些特定像素的訊號值，藉以填補深度圖DI的破洞。另外，關於數位濾波器100的其餘操作原理可參照上述有關數位濾波器100的相關說明，在此不再贅述。另外，深度圖產生器1101計算該左眼圖像與該右眼圖像之間的像差以產生深度圖DI的方式以及深度圖產生器1101的結構為本發明領域的技術人員所熟知，在此不再贅述。

綜上所述，因為本發明提供的數位濾波器所包含的記憶體是利用一訊號值集合與對應該訊號值集合的至少一統計資訊集合中的一加權值集合來儲存一目標資料對應的一輸入窗格中的每一資料的訊號值與加權值，所以本發明可以改善該記憶體的儲存效率。另外，因為該至少一統計資訊集合另包含一差異值集合，所以本發明可以根據該加權值集合和該差異值集合的其中之一和該訊號值集合，計算並輸出一對應的訊號值以取代該目標資料的原始訊號值。因此該數位濾波器不僅可以提供不同的濾波效果，且可以改善該記憶體的儲存效率。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、1000 數位濾波器 101 前處理器 102 處理器 103 權重處理器 105 檢查器 107 更新器 109、1009 記憶體 111 輸出處理器 1011 差值更新器 1100 濾波系統 1101 深度圖產生器 DI 深度圖 TP 目標像素 IW 輸入窗格 P11-P33 像素 W11-W33 權重 k 預定數量

第1圖是本發明的一第一實施例所公開的一種過濾訊號的數位濾波器的示意圖。第2圖是說明深度圖與輸入窗格的示意圖。第3A-3C圖是說明前處理器與權重處理器的操作的示意圖。第4A圖是說明前處理器按照該光柵掃描的順序掃描像素的示意圖。第4B圖是說明前處理器按照該非光柵掃描的順序掃描像素的示意圖。第5圖是本發明另一實施例說明權重處理器根據該調整順序重新調整權重的示意圖。第6A-6C圖是本發明另一實施例說明前處理器與權重處理器的操作的示意圖。第7A、7B圖是說明檢查器與更新器的操作的示意圖。第8A、8B圖是說明該訊號值集合最多包含一預定數量的訊號值的示意圖。第9圖是本發明的一第二實施例所公開的數位濾波器的示意圖。第10A-10C圖是說明差異值更新器的操作的示意圖。第11圖是本發明的一第三實施例所公開的一種濾波系統的示意圖。

100 數位濾波器 101 前處理器 102 處理器 103 權重處理器 105 檢查器 107 更新器 109 記憶體 111 輸出處理器

Claims

一種過濾訊號的數位濾波器，包含：一處理器，用於接收M個輸入訊號值，以及接收對應該M個輸入訊號值的M個輸入加權值，其中M為正整數；一記憶體，耦接於該處理器，用於儲存一訊號值集合與一統計資訊集合；該處理器依據該M個輸入訊號值與該M個輸入加權值，選擇性地更新該訊號值集合與該統計資訊集合，並依據更新後之該訊號值集合與更新後之該統計資訊集合，產生一輸出值；其中更新後之該訊號值集合所包含的訊號值數目小於等於M。
如請求項1所述的數位濾波器，其中該統計資訊集合包含一加權值集合，該加權值集合中的每一加權值對應該訊號值集合中的一訊號值。
如請求項2所述的數位濾波器，其中該處理器選擇性地更新該訊號值集合與該統計資訊集合為該處理器檢查該M個輸入訊號值中每一輸入訊號值是否屬於該訊號值集合；其中當該每一輸入訊號值屬於該訊號值集合時，該處理器將該加權值集合中對應該每一輸入訊號值的加權值加上對應該每一輸入訊號值的輸入加權值；其中當該每一輸入訊號值不屬於該訊號值集合時，該處理器將該每一輸入訊號值新增至該訊號值集合，以及該處理器將對應該每一輸入訊號值的輸入加權值新增至該加權值集合。
如請求項3所述的數位濾波器，其中該統計資訊集合另包含一差異值集合，該差異值集合中的每一差異值對應該訊號值集合中的一訊號值，以及該處理器選擇性地更新該訊號值集合與該統計資訊集合另包含：該處理器分別比較該每一輸入訊號值與該訊號值集合中的每一訊號值，其中當該每一輸入訊號值大於該每一訊號值時，該差異值更新器將該差異值集合中對應該每一訊號值的一差異值加上對應該每一輸入訊號值的輸入加權值，以及當該每一輸入訊號值小於該每一訊號值時，該差異值更新器將該差異值減去對應該每一輸入訊號值的輸入加權值。
如請求項4所述的數位濾波器，其中當該每一輸入訊號值不屬於該訊號值集合時，該處理器另比較該每一輸入訊號值與該每一訊號值，且依據該處理器的比較結果與對應該每一訊號值的加權值產生對應該每一輸入訊號值的一新差異值。
如請求項5所述的數位濾波器，另包含：一輸出處理器，用於根據更新後之該統計資訊集合中該差異值集合的最接近零的差異值，由更新後之該訊號值集合產生該輸出值。
如請求項2所述的數位濾波器，另包含：一輸出處理器，用於根據更新後之該統計資訊集合中該加權值集合的最大加權值，由更新後之該訊號值集合產生該輸出值，或根據更新後之該訊號值集合與更新後之該統計資訊集合中該加權值集合，計算出一加權平均值，並將該加權平均值作為該輸出值。
如請求項2所述的數位濾波器，另包含：一前處理器，用於接收該訊號中對應一輸入窗格的L個資料，並決定對應該L個資料的L個權重，其中該L個資料中的每一資料具有一訊號值，該前處理器依序掃描該L個資料，依據該L個資料的訊號值依序產生該M個輸入訊號值，並依據該M個輸入訊號值與該L個權重對應地產生該M個輸入加權值，其中L為正整數，以及M不大於L。
如請求項8所述的數位濾波器，其中該前處理器依序掃描該L個資料為以對應該輸入窗格的一目標資料為起點，依序以一非光柵掃描(non-raster scan)順序掃描該L個資料。
一種過濾訊號的數位濾波器，包含：一處理器，用於接收M個輸入訊號值，以及接收對應該M個輸入訊號值的M個輸入加權值，其中每一輸入訊號值是一N位元資料，以及M、N為正整數；一記憶體，耦接於該處理器，用於儲存一訊號值集合與一統計資訊集合；該處理器依據該M個輸入訊號值與該M個輸入加權值，選擇性地更新該訊號值集合與該統計資訊集合，並依據更新後之該訊號值集合與更新後之該統計資訊集合，產生一輸出值；其中更新後之該訊號值集合中包含小於2 ^N的訊號值數目，且該訊號值數目小於等於M。
一種過濾訊號的數位濾波器，包含：一處理器，用於接收複數個輸入訊號值以及對應該複數個輸入訊號值的複數個輸入加權值；以及一記憶體耦接於該處理器，用於儲存一訊號值集合與一統計資訊集合；該處理器依據該複數個輸入訊號值與該訊號值集合產生一檢查結果，該處理器根據該檢查結果更新該記憶體中該統計資訊集合，並決定是否新增至少一新訊號值至該記憶體中該訊號值集合；其中該處理器依據該記憶體中該訊號值集合與該統計資訊集合產生一輸出值。
如請求項11所述的數位濾波器，其中該統計資訊集合包含一加權值集合，以及該處理器依據該複數個輸入訊號值中每一輸入訊號值與該訊號值集合產生該檢查結果；其中當該檢查結果為該每一輸入訊號值屬於該訊號值集合時，該處理器將該加權值集合中對應該每一輸入訊號值的加權值加上對應該每一輸入訊號值的輸入加權值；其中當該檢查結果為該每一輸入訊號值不屬於該訊號值集合時，該處理器將該每一輸入訊號值作為一新訊號值更新至該訊號值集合，以及該處理器將對應該新訊號值的輸入加權值作為一新加權值更新至該加權值集合。
一種過濾訊號的數位濾波器，包含：一處理器，用於依據一預定順序，分次接收複數個輸入訊號值以及對應該複數個輸入訊號值的複數個輸入加權值；以及一記憶體耦接於該處理器，用於儲存一追溯集合與一統計資訊集合；該處理器依據每次的部分該複數個輸入訊號值與該追溯集合產生一檢查結果，於記憶體中該統計資訊集合之統計資訊數目小於一預定值K時，該處理器根據該檢查結果更新該記憶體中該統計資訊集合，並決定是否新增至少一新追溯值至該記憶體中該追溯集合，其中K為正整數；當記憶體中該統計資訊集合之統計資訊數目等於該預定值K時，(1)該處理器依據該記憶體中的該追溯集合與該統計資訊集合產生一第一輸出值；或(2)該處理器持續根據剩餘的每次該檢查結果更新該記憶體中該統計資訊集合後，再依據該記憶體中的該追溯集合與該統計資訊集合產生一第二輸出值；或(3)該處理器持續根據剩餘的每次該檢查結果以及一比較結果選擇性替換該追溯集合以及該統計資訊集合之後，再依據該記憶體中的該追溯集合與該統計資訊集合產生一第三輸出值。
如請求項13所述的數位濾波器，其中該處理器根據該統計資訊集合決定該比較結果，或者根據剩餘的每次該檢查結果對應的一目前輸入加權值與該統計資訊集合決定該比較結果。
如請求項13所述的數位濾波器，其中當為(2)時，該每次的部分該複數個輸入訊號值對應該追溯集合。
如請求項13所述的數位濾波器，其中當為(3)時，該每次的部分該複數個輸入訊號值不對應該追溯集合，該比較結果是用於指示該加權值集合中一最小加權值，以及該處理器替換該追溯集合中對應該最小加權值的追溯值為對應該目前輸入加權值的追溯值並替換該最小加權值為該目前輸入加權值。
如請求項13所述的數位濾波器，其中當為(3)時，該每次的部分該複數個輸入訊號值不對應該追溯集合，該比較結果是用於指示該加權值集合和該目前輸入加權值中一最小加權值，以及當該最小加權值屬於該加權值集合時，該處理器替換該追溯集合中對應該最小加權值的追溯值為對應該目前輸入加權值的追溯值並替換該最小加權值為該目前輸入加權值。
一種過濾訊號的數位濾波器，包含：一處理器，用於接收複數個輸入訊號值以及對應該複數個輸入訊號值的複數個輸入加權值；以及一記憶體耦接於該處理器，用於儲存一訊號值集合與一統計資訊集合，其中該統計資訊集合包含一加權值集合與一差異值集合；該處理器依據該複數個輸入訊號值與該訊號值集合產生一檢查結果，該處理器根據該檢查結果更新該記憶體中該加權值集合與該差異值集合，並決定是否新增至少一新訊號值至該記憶體中該訊號值集合；其中該處理器依據該記憶體中該訊號值集合與該差異值集合產生一輸出值。
一種濾波系統，包含：一深度圖產生器，用於根據一左眼圖像與一右眼圖像，產生一深度圖；以及一數位濾波器，用於至少根據該深度圖產生複數個輸入訊號值與對應該複數個輸入訊號值的複數個輸入加權值，以及儲存一訊號值集合與一統計資訊集合；其中該數位濾波器另依據該複數個輸入訊號值與該訊號值集合產生一檢查結果，根據該檢查結果更新該統計資訊集合，決定是否新增至少一新訊號值至該訊號值集合，以及依據該訊號值集合與該統計資訊集合產生一輸出值。
如請求項19所述的濾波系統，其中該數位濾波器根據該左眼圖像與該右眼圖像中的一圖像與該深度圖產生該複數個輸入訊號值與該複數個輸入加權值。