[go: up one dir, main page]

TWI692101B - 薄膜電晶體 - Google Patents

薄膜電晶體 Download PDF

Info

Publication number
TWI692101B
TWI692101B TW106106277A TW106106277A TWI692101B TW I692101 B TWI692101 B TW I692101B TW 106106277 A TW106106277 A TW 106106277A TW 106106277 A TW106106277 A TW 106106277A TW I692101 B TWI692101 B TW I692101B
Authority
TW
Taiwan
Prior art keywords
electrode
semiconductor structure
thin film
schottky diode
semiconductor
Prior art date
Application number
TW106106277A
Other languages
English (en)
Other versions
TW201841364A (zh
Inventor
趙宇丹
肖小陽
王营城
金元浩
張天夫
李群慶
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Publication of TW201841364A publication Critical patent/TW201841364A/zh
Application granted granted Critical
Publication of TWI692101B publication Critical patent/TWI692101B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/20—Organic diodes
    • H10K10/23—Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/86—Schottky electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種薄膜電晶體，其包括：一柵極、一絕緣介質層及至少一肖特基二極體單元。所述肖特基二極體單元，其包括：一絕緣基底及至少一肖特基二極體單元，所述至少一肖特基二極體單元設置在絕緣基底的表面；所述肖特基二極體單元包括一第一電極，一半導體結構及一第二電極；所述第一電極設置在絕緣基底的表面，所述半導體結構包括一第一端及與第一端相對的第二端，所述半導體結構的第一端鋪設在第一電極上使第一電極位於半導體結構的第一端和絕緣基底之間，第二端設置在絕緣基底的表面，所述第二電極設置在半導體結構的第二端並使半導體結構的第二端位於第二電極和絕緣基底之間，所述半導體結構為一奈米級半導體結構。

Description

薄膜電晶體
本發明涉及一種薄膜電晶體。
肖特基二極體是利用金屬與半導體接觸形成的金屬-半導體結原理製作的一種二極體。肖特基二極體比PN結二極體具有更低的功耗、更大的電流以及超高速的優點，因此，在電子學器件中受到青睞。
對於低維奈米電子材料，和傳統的矽材料不同，難以通過摻雜的辦法製備二極體。目前的奈米半導體材料二極體主要通過化學摻雜或異質結的方法製備，其製備工藝複雜，一定程度上限定了二極體及應用該二極體的薄膜電晶體的應用。
有鑑於此，確有必要提供一種薄膜電晶體，該薄膜電晶體可以克服以上缺點。
一種薄膜電晶體，其包括：一柵極、一絕緣介質層及至少一肖特基二極體單元，所述柵極通過絕緣介質層與所述至少一肖特基二極體絕緣設置。所述肖特基二極體包括：一第一電極，一半導體結構及一第二電極；所述第一電極設置在絕緣基底的表面，所述半導體結構包括一第一端及與第一端相對的第二端，所述半導體結構的第一端鋪設在第一電極上使第一電極位於半導體結構的第一端和絕緣基底之間，第二端設置在絕緣基底的表面，所述第二電極設置在半導體結構的第二端並使半導體結構的第二端位於第二電極和絕緣基底之間，所述半導體結構為一奈米級半導體結構。
所述奈米級半導體結構的材料為二硫化鉬。
與現有技術相比較，本發明提供了一種薄膜電晶體，該薄膜電晶體採用一維或者維的奈米材料作為半導體結構，無需通過摻雜等複雜工藝獲得半導體材料，該肖特基二極體的結構簡單，半導體材料易於製備且成本較低。
以下將結合附圖及具體實施例對本發明提供的肖特基二極體作進一步的詳細說明。
請參見圖1及圖2，本發明第一實施例提供一種肖特基二極體100，該肖特基二極體100包括一絕緣基底102及一肖特基二極體單元（圖未標）。所述肖特基二極體單元設置在絕緣基底102的表面，被絕緣基底102支撐。所述肖特基二極體單元包括一第一電極104，一半導體結構108及一第二電極106。所述第一電極104設置在絕緣基底102的表面，所述半導體結構108包括一第一端1082及與第一端1082相對的第二端1084，所述半導體結構108的第一端1082鋪設在第一電極104上，使第一電極104位於半導體結構108的第一端1082和絕緣基底102之間，第二端1084設置在絕緣基底102的表面，所述第二電極106設置在半導體結構108的第二端1084，並使半導體結構108的第二端1084位於第二電極106和絕緣基底102之間。
請參見圖3，在某個實施例中，所述肖特基二極體100的結構也可以如圖3所示。第一電極104嵌在絕緣基底102中，第一電極104的上表面與絕緣基底102的表面平齊。半導體結構108水準設置在絕緣基底102的表面，第一端1082位於第一電極104的上表面。第二電極106設置在半導體結構108的表面，覆蓋半導體結構108的第二端1084。第一電極104位於半導體結構108的第一端1082和絕緣基底102之間。半導體結構108的第二端1084位於第二電極106和絕緣基底102之間。
請參見圖4，本發明實施例進一步提供一種肖特基二極體陣列10，該肖特基二極體陣列10包括所述絕緣基底102及設置在絕緣基底102表面的複數個所述肖特基二極體單元110，該複數個肖特基二極體單元110以陣列的形式排列設置在絕緣基底102的表面。每個肖特基二極體單元110之間相互間隔設置。所述肖特基二極體單元110與第一實施例中所述之肖特基二極體單元相同。
所述肖特基二極體100可以通過以下方法獲得：先在絕緣基底102上形成第一電極104；然後在第一電極104和絕緣基底102上形成半導體結構108，即，半導體結構108的第一端1082設置在第一電極104的上表面，第二端1084設置在絕緣基底102的表面；接著，在半導體結構108的第二端1084的上表面形成第二電極106。本實施例中，第一電極104和第二電極106均通過光刻的方法形成。
所述肖特基二極體陣列通過以下方法獲得：先在絕緣基底102上形成複數個第一電極104；然後在第一電極104和絕緣基底102上形成複數個半導體結構108，半導體結構108和第一電極104一一對應設置，即，每個半導體結構108的第一端1082設置在一個第一電極104的上表面，第二端1084設置在絕緣基底102的表面；接著，在每個半導體結構108的第二端1084的上方形成第二電極106，半導體結構108與第二電極106一一對應設置，及每個第二電極106設置在一個半導體結構108的第二端1084的上方。所述複數個第一電極104和複數個第二電極106通過光刻的方法形成。
所述絕緣基底102起支撐作用，其材料可選擇為玻璃、石英、陶瓷、金剛石、矽片等硬性材料或塑膠、樹脂等柔性材料。本實施例中，所述絕緣基底102的材料為帶二氧化矽層的矽晶元片。所述絕緣基底102用於對肖特基二極體100提供支撐。所述絕緣基底102也可選用大型積體電路中的基板，且複數個肖特基二極體100可按照預定規律或圖形集成於同一絕緣基底102上，形成薄膜電晶體或其它半導體器件。
所述第一電極104和第二電極的材料可以為鋁、銅、鎢、鉬、金、鈦、釹、鈀、銫或它們的合金。本實施例中，所述第一電極104和第二電極106的材料為金屬鈀膜，厚度為50奈米。
在一些實施例中，所述半導體結構108為奈米級半導體結構，該奈米級半導體結構可以為一維奈米結構，即為線性結構，其直徑小於200奈米，如圖5所示；在另一些實施例中，所述奈米級半導體結構也可以為二維奈米結構，及為薄膜狀結構，其厚度小於200奈米，如圖6所示。所述半導體結構108的材料可以為N型半導體，也可以為P型半導體。所述半導體結構108的材料不限，可以為無機化合物半導體、元素半導體或有機半導體材料，如：砷化鎵、碳化矽、多晶矽、單晶矽或萘等。一維奈米結構可以為奈米線、奈米管、奈米棒等半導體材料，如奈米碳管，矽奈米線等。當半導體結構108為一維奈米結構時，半導體結構108從第一電極104延伸至第二電極106。二維奈米結構可以為奈米膜，如奈米碳管膜、二硫化鉬膜等。在一些實施例中，半導體結構108的材料為過渡金屬硫化物材料。本實施例中，半導體結構108的材料為硫化鉬（MoS2），為N型半導體材料，其厚度為1~2奈米。
所述半導體結構108可以為一奈米碳管結構。所述奈米碳管結構可以為單根的半導體型奈米碳管，也可以為一奈米碳管膜，該奈米碳管膜的厚度小於等於200奈米。
在某個實施例中，所述半導體結構108為單根的半導體型的奈米碳管，如圖5所示。所述奈米碳管的直徑可以為1奈米~10奈米。優選地，該奈米碳管為單壁奈米碳管，其直徑為1奈米~5奈米，長度為100奈米至1毫米。奈米碳管從第一電極104延伸至第二電極106，奈米碳管的一端設置在第一電極104上，另一端設置在第二電極106下方。
在另一些實施例中，所述半導體結構108為一奈米碳管膜，其包括複數根奈米碳管。所述複數根奈米碳管中，半導體型奈米碳管的質量百分含量大於等於80%小於等於100%。半導體結構108可以由該複數根奈米碳管組成。所述奈米碳管膜可以為一奈米碳管有序膜或一奈米碳管無序膜。所述奈米碳管有序膜是指奈米碳管膜中的奈米碳管按照一定規律排列。所述奈米碳管無序膜是指奈米碳管膜中的奈米碳管無序隨機排列。
請參見圖7及圖8，在某個實施例中，所述奈米碳管有序膜112為一奈米碳管水準陣列膜，其由複數根相互平行且水準排列的奈米碳管1122組成，所述奈米碳管1122平行於絕緣基底102的表面，並從第一電極104延伸至第二電極106。該奈米碳管有序膜112中的複數根奈米碳管通過CVD直接生長生成或從一奈米碳管陣列轉移至目標基底上，形成多通道的奈米碳管導電溝道。所述奈米碳管有序膜112的厚度方向上僅包括一根奈米碳管1122，即，奈米碳管有序膜112的厚度由奈米碳管1122的直徑決定。所述奈米碳管1122的直徑可以為1奈米~10奈米。所述奈米碳管有序膜112的厚度為1奈米~10奈米。優選地，該奈米碳管1122為單壁奈米碳管，其直徑為1奈米~5奈米，長度為100奈米至1毫米。
請參見圖9，在某些事實例中，奈米碳管無序膜為一奈米碳管無序網路膜。該奈米碳管無序膜包括複數個無序排列的奈米碳管，奈米碳管隨機排列，奈米碳管之間可以相互交叉或平行。所述奈米碳管為半導體型的奈米碳管，其直徑為1～50奈米。該奈米碳管無序膜的厚度為1～100奈米。在某個實施例中，該奈米碳管無序膜可以通過溶液浸泡沉積奈米碳管獲得。所述溶液沉積浸泡奈米碳管是指將預先分離的奈米碳管粉末分散在分散劑中，其中，半導體粉末中半導體型奈米碳管的質量百分含量大於等於80%小於等於100%，所述分散劑為NMP、甲苯等有機溶劑；然後將目標基底浸泡入該分散液中，在所述目標基底的表面沉積形成一奈米碳管無序網路，即奈米碳管無序網路膜。本實施例中，目標基底為形成有第一電極104的絕緣基底102，奈米碳管沉積在第一電極104的表面和絕緣基底102的表面形成所述奈米碳管膜。然後在奈米碳管膜的遠離第一電極104的另一端形成第二電極106，即可得到圖1中所述之結構，該奈米碳管膜即為半導體結構108。在另一個實施例中，奈米碳管膜可以通過噴墨列印形成。所述噴墨打奈米碳管是指將上述分散在分散劑的奈米碳管粉末製備成列印墨水，直接定位列印奈米碳管無序網路溝道，即得到奈米碳管膜。本實施例中，在形成有第一電極104的絕緣基底102上直接列印形成奈米碳管膜。在另一個實施例中，所述奈米碳管膜為通過CVD方法生長獲得的無序網路，該CVD方法採用金屬催化劑。所述催化劑金屬包括鐵、鈷、鎳及其相應的合金、鹽等，碳源包括甲烷、乙炔、一氧化碳、乙醇、異丙醇等氣體或液體。
所述奈米碳管有序膜還可以為一奈米碳管拉膜，奈米碳管拉膜是由若干奈米碳管組成的自支撐結構，其中半導體型的奈米碳管的質量百分含量大於等於80%小於等於100%。所述若干奈米碳管為沿同一方向擇優取向延伸。所述擇優取向是指在奈米碳管拉膜中大多數奈米碳管的整體延伸方向基本朝同一方向。而且，所述大多數奈米碳管的整體延伸方向基本平行于奈米碳管拉膜的表面。進一步地，所述奈米碳管拉膜中多數奈米碳管是通過范德華力首尾相連，並朝同一方向延伸。具體地，所述奈米碳管拉膜包括複數個奈米碳管朝同一方向延伸，每一奈米碳管與在延伸方向上相鄰的奈米碳管通過范德華力首尾相連。當然，所述奈米碳管拉膜中存在少數隨機排列的奈米碳管，這些奈米碳管不會對奈米碳管拉膜中大多數奈米碳管的整體取向排列構成明顯影響。所述自支撐為奈米碳管拉膜不需要大面積的載體支撐，而只要相對兩邊提供支撐力即能整體上懸空而保持自身膜狀狀態，即將該奈米碳管拉膜置於（或固定於）間隔特定距離設置的兩個支撐體上時，位於兩個支撐體之間的奈米碳管拉膜能夠懸空保持自身膜狀狀態。所述自支撐主要通過奈米碳管拉膜中存在連續的通過范德華力首尾相連延伸排列的奈米碳管而實現。
所述奈米碳管有序膜還可以為一奈米碳管碾壓膜。所述奈米碳管碾壓膜包括均勻分佈的奈米碳管，其中半導體型的奈米碳管的質量百分含量大於等於80%小於等於100%。奈米碳管沿同一方向擇優取向排列，奈米碳管也可沿不同方向擇優取向排列。優選地，所述奈米碳管碾壓膜中的奈米碳管平行于奈米碳管碾壓膜的表面。所述奈米碳管碾壓膜中的奈米碳管相互交疊，且通過范德華力相互吸引，緊密結合，使得該奈米碳管碾壓膜具有很好的柔韌性，可以彎曲折疊成任意形狀而不破裂。且由於奈米碳管碾壓膜中的奈米碳管之間通過范德華力相互吸引，緊密結合，使奈米碳管碾壓膜為一自支撐的結構，可無需基底支撐。所述奈米碳管碾壓膜可通過碾壓一生長與基底上的奈米碳管陣列獲得。所述奈米碳管碾壓膜中的奈米碳管與形成奈米碳管陣列的基底的表面形成一夾角β，其中，β大於等於0度且小於等於15度(0≤β≤15°)，該夾角β與施加在奈米碳管陣列上的壓力有關，壓力越大，該夾角越小。所述奈米碳管碾壓膜的長度和寬度不限。所述碾壓膜還可以包括複數個微孔結構，該微孔結構均勻且規則分佈于奈米碳管碾壓膜中，其中微孔直徑為1奈米~0.5微米。
本發明所提供的肖特基二極體100的結構為特殊的不對稱結構，即，第一電極104位於半導體結構108的上方，第二電極106位於半導體結構108的下方。無論半導體結構108採用的材料是P型半導體還是N型半導體，半導體結構108在電極上方的肖特基勢壘都大於半導體結構在電極下方的肖特基勢壘高度。因此，本發明所提供的不對稱結構的肖特基二極體，由於其特殊的不對稱結構，採用簡單的半導體材料既可以得到性能良好的肖特基二極體，無需複雜的化學摻雜，或使用複數種材料的異質結方法。本發明中，對於半導體結構108採用P型半導體的肖特基二極體，即P型肖特基二極體，方向為從位於半導體結構108上方的第一電極104流向位於半導體結構108的下方的第二電極106的電流大於方向為從位於半導體結構108的下方的第二電極106流向的位於半導體結構108上方的第一電極104的電流，因此，電流方向為從第一電極104到第二電極106時為肖特基二極體的開的狀態，電流方向為從第二電極106到第一電極104時為肖特基二極體的關的狀態；對於半導體結構108採用N型半導體的肖特基二極體，即，N型肖特基二極體，方向為從位於半導體結構108的下方的第二電極106流向的位於半導體結構108上方的第一電極104的電流大於方向為從位於半導體結構108上方的第一電極104流向位於半導體結構108的下方的第二電極106的電流，因此，電流方向為從第二電極106到第一電極104時為肖特基二極體的開的狀態，電流方向為從第一電極104到第二電極106時為肖特基二極體的關的狀態。上述現象是由於電子和空穴流動造成電流方向不同所導致的。本質而言，電子在P型半導體中和N型半導體中的運動規律與大小隨方向的規律是類似的，但是我們定義的電流方向是和空穴流動方向相同、和電子流動方向相反，因此就導致了在宏觀上二者的電流大小規律不盡相同。
圖10為本發明實施例提供的肖特基二極體的偏置電壓與電流的曲線圖，在本實施例中，採用二硫化鉬的奈米膜作為半導體結構。由圖10可以看出，肖特基二極體具有較好的方向性，其正反向電壓的比可以達到104 。
本發明提供的肖特基二極體具有以下優點：其一、通過設置特殊的不對稱結構，採用簡單的半導體材料便可以得到整流效果較好的肖特基二極體，正反向電壓的比可以達到104 ；其二、由於半導體結構的材料簡單，製備方法易操做，降低了肖特基二極體的成本，可以大規模製備。
請參見圖11、圖12或圖13，本發明第二實施例提供一種肖特基二極體200。所述肖特基二極體200包括一第一電極204、一第二電極206及一半導體結構208。半導體結構208包括一第一端2082及與第一端2082相對的第二端2084，所述半導體結構208的第一端2082與第一電極204相互接觸，第二端2084與第二電極206相互接觸。使所述第一電極204包括一第一金屬層204a及一第二金屬層204b，第一金屬層204a覆蓋第二金屬層204b上，第二金屬層204b的一端從第一金屬層204a露出，使第一金屬層204a的側面與第二金屬層204b的上表面行成一台階狀結構212。所述第二電極206包括一第三金屬層206a及一第四金屬層206b，第三金屬層206a覆蓋第四金屬層206b上，第三金屬層206a的一端從第四金屬層206b凸出，第三金屬層206a的下表面和第四金屬層206b的側面行成一反向台階狀結構214。所述半導體結構208的第一端2082為半導體結構208被第一金屬層204a和第二金屬層204b夾持的部分。所述半導體結構208的第二端2084為半導體結構208被第三金屬層206a和第四金屬層206b夾持的部分。第一端2082和第二端2084之間的半導體結構108的部分定義為中間部（未標號）。所述台階狀結構212和反向台階狀結構214均位於半導體結構208的第一端2082和第二端2084之間，靠近半導體結構208的中間部。從圖11、圖12或圖13中可以看出，半導體結構208的中間部從第一電極204的台階狀結構212延伸至第二電極206的反向台階狀結構214。
所述第一電極204、第二電極206的材料與第一實施例中的第一電極104和第二電極106的材料相同。
所述半導體結構208和第一實施例中的半導體結構108的結構和材料相同。
所述肖特基二極體200還可以包括一絕緣基底，該絕緣基底用於支撐第一電極204、第二電極206和半導體結構208。所述絕緣基底的結構不限，可以為具有平面的板狀結構，肖特基二極體200設置在該絕緣基底的表面。請參見圖14，所述絕緣基底202可以為具有凹槽的結構的基底，肖特基二極體200的第一電極204的第二金屬層204b和第二電極206的第四金屬層206b嵌在絕緣基底202的內部，使第二金屬層204b、第四金屬層206b及絕緣基底202的表面位於同一平面。半導體結構208設置在該平面上。
所述肖特基二極體200的其他結構和特徵與第一實施例中的肖特基二極體100的結構和特徵相同。
本發明實施例進一步提供一種上述肖特基二極體200的製備方法，包括以下步驟： 提供一絕緣基底202，在絕緣基底202上形成一第二金屬層204b和一第四金屬層206b，第二金屬層204b和第四金屬層206b間隔設置； 在第二金屬層204b、第四金屬層206b和絕緣基底202上形成一半導體結構208，半導體結構208包括一第一端2082及與第一端2082相對的第二端2084，將半導體結構208的第一端2082設置在第二金屬層204b的上表面，將第二端2084設置在第四金屬層206b的上表面，半導體結構208的第一端2082和第二端2084之間的中間部設置在絕緣基底202的表面； 在半導體結構208的第一端2082的上表面形成一第一金屬層204a，半導體結構208的第一端2082被第一金屬層204a和第二金屬層204b夾持，第一金屬層204a的側面和第二金屬層204b的上表面形成一台階狀結構212； 在半導體結構208的第二端2084的上表面形成一第三金屬層206a，半導體結構208的第二端2084被第三金屬層206a和第四金屬層206b夾持，第四金屬層206b的側面和第三金屬層206a的下表面形成一反向台階狀結構214，所述台階狀結構212和反向台階狀結構214位於半導體結構208的第一端2082和第二端2084之間，所述半導體結構208的中間部從所述台階狀結構212延伸至所述反向台階狀結構214。
第一金屬層204a、第二金屬層204b、第三金屬層206a及第四金屬層206b均可以通過光刻的方法形成。
請參見圖15，本發明實施例進一步提供一種肖特基二極體陣列20，該肖特基二極體陣列20包括一絕緣基底202及複數個肖特基二極體單元210。所述肖特基二極體單元210均勻分佈在絕緣基底202的表面。所述肖特基二極體單元210與本發明第二實施例提供的肖特基二極體200相同。
請參見圖16，本發明第三實施例提供一種薄膜電晶體300，該薄膜電晶體300包括一柵極302、一絕緣介質層304及至少一個肖特基二極體單元110。所述薄膜電晶體300可以包括一個或複數個肖特基二極體單元110。
所述柵極302為一導電薄膜。該導電薄膜的厚度為0.5奈米~100微米。該導電薄膜的材料可以為金屬、合金、重摻雜半導體（如矽），銦錫氧化物（ITO）、銻錫氧化物（ATO）、導電銀膠、導電聚合物或導電性奈米碳管等。該金屬或合金材料可以為鋁、銅、鎢、鉬、金、鈦、釹、鈀、銫或其任意組合的合金。本實施例中，所述柵極302的材料為金屬鈀膜，厚度為50奈米。
所述絕緣介質層304起支撐作用和絕緣作用，其材料可選擇為玻璃、石英、陶瓷、金剛石、氧化物等硬性絕緣材料或塑膠、樹脂等柔性絕緣材料。本實施例中，所述絕緣介質層304的材料為ALD生長的氧化鋁薄膜，厚度20奈米。當薄膜電晶體300包括複數個肖特基二極體單元110時，所述絕緣介質層304也可選用大型積體電路中的基板，且複數個肖特基二極體單元110可按照預定規律或圖形集成於同一絕緣介質層304上，形成薄膜電晶體面板或其它薄膜電晶體半導體器件。所述絕緣介質層的形狀不限，可以為具有平面的板狀結構，肖特基二極體單元110設置在該絕緣基底的表面；所述絕緣介質層304也可以為具有凹槽的結構的基底，肖特基二極體單元110的第一電極和第二電極嵌在絕緣介質層304的內部，使第一電極104、第二電極106及絕緣介質層304的表面位於同一平面。
所述肖特基二極體單元110與第一實施例中的肖特基二極體100相同，在此不在重複描述。
在某個實施例中，採用P型的奈米碳管材料作為半導體結構108，當在第一電極104上施加-1伏的偏執電壓，採用不同的電壓掃描柵極302時，得到的電流和電壓的曲線圖如圖17中的I1 所示；當在第二電極106上施加-1伏的偏執電壓，採用不同的電壓掃描柵極302時，得到的電流和電壓的曲線圖如圖15中的I2 所示。從圖17中可以看出，在薄膜電晶體300處於開態時，電流方向從位於半導體結構108上方的第一電極104流向位於半導體結構108的下方的第二電極106的電流大於方向為從位於半導體結構108的下方的第二電極106流向的位於半導體結構108上方的第一電極104的電流，即I1 大於I2 。
在別的實施例中，當薄膜電晶體300包括複數個肖特基二極體單元110時，該複數個肖特基二極體單元110間隔分佈在絕緣介質層304的表面。
請參見圖18，本發明第四實施例提供提供一種薄膜電晶體400，該薄膜電晶體400包括一柵極402、一絕緣介質層404及至少一個肖特基二極體單元210。所述薄膜電晶體400可以包括一個或複數個肖特基二極體單元410。所述柵極402與第三實施例中的柵極302相同。所述絕緣介質層404與第三實施例中的絕緣介質層304相同。所述肖特基二極體單元210與第二實施例中的肖特基二極體單元210相同。
該絕緣介質層404可以為具有平面的板狀結構，肖特基二極體單元210設置在該絕緣基底的表面。所述絕緣介質層404也可以為具有凹槽的結構的基底，肖特基二極體單元210的第一電極204的第二金屬層204b和第二電極206的第四金屬層206b嵌在絕緣介質層404的內部，使第二金屬層204b、第四金屬層206b及絕緣介質層404的表面位於同一平面。
在某個實施例中，採用P型的奈米碳管材料作為半導體結構108，在薄膜電晶體300處於開態時，電流方向從位於半導體結構108上方的第一電極104流向位於半導體結構108的下方的第二電極106的電流大於方向為從位於半導體結構108的下方的第二電極106流向的位於半導體結構108上方的第一電極104的電流。
另外，本領域技術人員還可以在本發明精神內做其他變化，這些依據本發明精神所做的變化，都應包含在本發明所要求保護的範圍內。綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡習知本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
100，200‧‧‧肖特基二極體 102，202‧‧‧絕緣基底 104；204‧‧‧第一電極 204a‧‧‧第一金屬層 204b‧‧‧第二金屬層 106；206‧‧‧第二電極 206a‧‧‧第三金屬層 206b‧‧‧第四金屬層 108；208‧‧‧半導體結構 1082；2082‧‧‧第一端 1084；2084‧‧‧第二端 110；210‧‧‧肖特基二極體單元 10；20‧‧‧肖特基二極體陣列 212‧‧‧台階狀結構 214‧‧‧反向台階狀結構 304；404‧‧‧絕緣介質層 302；402‧‧‧柵極
圖1為本發明第一實施例提供的肖特基二極體的側視結構示意圖。
圖2為本發明實施例提供的肖特基二極體的側視結構剖面示意圖。
圖3為本發明實施例提供的另一種情況下的肖特基二極體的側視結構剖面示意圖。
圖4為本發明實施例提供的肖特基二極體陣列的側視結構示意圖。
圖5為本發明實施例提供的肖特基二極體採用一維奈米結構作為半導體結構的肖特基二極體的俯視示意圖。
圖6為本發明實施例提供的肖特基二極體採用二維奈米結構作為半導體結構的肖特基二極體的俯視示意圖。
圖7為本發明實施例提供的奈米碳管水準陣列膜的掃面電鏡照片。
圖8為圖7中提供的奈米碳管膜的結構示意圖。
圖9為奈米碳管無序網路膜的掃描電鏡照片。
圖10為本發明實施例提供的肖特基二極體的電流-電壓曲線圖。
圖11為本發明第二實施例提供的肖特基二極體的側視結構剖面示意圖。
圖12為本發明第二實施例提供的肖特基二極體的側視結構剖面示意圖。
圖13為本發明第二實施例提供的肖特基二極體的側視結構剖面示意圖。
圖14為本發明實施例提供的包括絕緣基底的肖特基二極體的側視結構剖面示意圖。
圖15為本發明實施例提供的肖特基二極體陣列的側視結構剖面示意圖。
圖16為本發明第三實施例提供的薄膜電晶體的側視結構示意圖。
圖17為本發明實施例提供的薄膜電晶體的轉移特性曲線圖。
圖18為本發明第四實施例提供的薄膜電晶體的側視結構示意圖。
無
無
300‧‧‧薄膜電晶體
110‧‧‧肖特基二極管單元
304‧‧‧绝缘介質層
104‧‧‧第一电极
106‧‧‧第二电极
108‧‧‧半导体结构
1082‧‧‧第一端
1084‧‧‧第二端
302‧‧‧柵極

Claims (9)

  1. 一種薄膜電晶體，包括：一柵極、一絕緣介質層及至少一肖特基二極體單元，所述柵極通過絕緣介質層與所述至少一肖特基二極體絕緣設置，所述肖特基二極體單元包括： 一第一電極，一半導體結構及一第二電極；所述第一電極設置在絕緣基底的表面，所述半導體結構包括一第一端及與第一端相對的第二端，所述半導體結構的第一端鋪設在第一電極上使第一電極位於半導體結構的第一端和絕緣基底之間，第二端設置在絕緣基底的表面，所述第二電極設置在半導體結構的第二端並使半導體結構的第二端位於第二電極和絕緣基底之間，所述半導體結構為一奈米級半導體結構。
  2. 如請求項第1所述之薄膜電晶體，其中，所述半導體材料為P型半導體或N型半導體。
  3. 如請求項第1所述之薄膜電晶體，其中，所述奈米級半導體結構為一維半導體線性材料，其直徑小於等於200奈米。
  4. 如請求項第1所述之薄膜電晶體，其中，所述奈米級半導體結構為二維半導體薄膜，其厚度小於200奈米。
  5. 如請求項第1所述之薄膜電晶體，其中，所述半導體結構的材料為砷化鎵、碳化矽、多晶矽、單晶矽、萘或硫化鉬。
  6. 如請求項第1所述之薄膜電晶體，其中，所述半導體結構為二硫化鉬薄膜，其厚度為1～2奈米。
  7. 如請求項第1所述之薄膜電晶體，其中，所述柵極為一導電薄膜，該導電薄膜的厚度為0.5奈米~100微米。
  8. 如請求項第1所述之薄膜電晶體，其中，所述絕緣介質層為氧化鋁薄膜，其厚度為20奈米。
  9. 如請求項第1所述之薄膜電晶體，其中，所述薄膜電晶體包括複數個肖特基二極體設置在絕緣介質層的表面。
TW106106277A 2017-01-20 2017-02-24 薄膜電晶體 TWI692101B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710045812.1A CN108336128B (zh) 2017-01-20 2017-01-20 薄膜晶体管
??201710045812.1 2017-01-20
CN201710045812.1 2017-01-20

Publications (2)

Publication Number Publication Date
TW201841364A TW201841364A (zh) 2018-11-16
TWI692101B true TWI692101B (zh) 2020-04-21

Family

ID=62907272

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106106277A TWI692101B (zh) 2017-01-20 2017-02-24 薄膜電晶體

Country Status (3)

Country Link
US (1) US11264516B2 (zh)
CN (1) CN108336128B (zh)
TW (1) TWI692101B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070176255A1 (en) * 2006-01-31 2007-08-02 Franz Kreupl Integrated circuit arrangement
TW201306273A (zh) * 2011-07-29 2013-02-01 Hon Hai Prec Ind Co Ltd 肖特基二極體及其製備方法
US20150340631A1 (en) * 2012-11-30 2015-11-26 University Of Florida Research Foundation, Inc. Ambipolar vertical field effect transistor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6682677B2 (en) 2000-11-03 2004-01-27 Honeywell International Inc. Spinning, processing, and applications of carbon nanotube filaments, ribbons, and yarns
CN1898804B (zh) * 2003-12-26 2010-07-14 富士施乐株式会社 整流元件、使用该整流元件的电子电路以及整流元件的制造方法
JP4970997B2 (ja) * 2006-03-30 2012-07-11 パナソニック株式会社 ナノワイヤトランジスタの製造方法
CN102290447B (zh) * 2010-06-18 2013-06-05 国立清华大学 柱状钻石肖特基二极管及其制作方法
US8884378B2 (en) * 2010-11-03 2014-11-11 Infineon Technologies Ag Semiconductor device and a method for manufacturing a semiconductor device
KR101919420B1 (ko) * 2012-10-08 2019-02-08 삼성전자주식회사 그래핀 스위칭 소자를 이용한 메모리 어레이
EP2966702A4 (en) 2013-03-08 2016-11-23 Nat Univ Corp Univ Kobe METHOD OF MANUFACTURING ORGANIC SEMICONDUCTOR THIN LAYER
CN104103696B (zh) 2013-04-15 2018-02-27 清华大学 双极性薄膜晶体管
US9472686B2 (en) 2013-08-02 2016-10-18 Northwestern University Gate-tunable P-N heterojunction diode, and fabrication method and application of same
KR102412965B1 (ko) * 2014-12-30 2022-06-24 삼성전자주식회사 2차원 물질층을 포함하는 전자소자 및 잉크젯 프린팅을 이용한 전자소자의 제조방법
US10217798B2 (en) * 2015-01-13 2019-02-26 Inston, Inc. Systems and methods for implementing select devices constructed from 2D materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070176255A1 (en) * 2006-01-31 2007-08-02 Franz Kreupl Integrated circuit arrangement
TW201306273A (zh) * 2011-07-29 2013-02-01 Hon Hai Prec Ind Co Ltd 肖特基二極體及其製備方法
US20150340631A1 (en) * 2012-11-30 2015-11-26 University Of Florida Research Foundation, Inc. Ambipolar vertical field effect transistor

Also Published As

Publication number Publication date
US11264516B2 (en) 2022-03-01
CN108336128A (zh) 2018-07-27
CN108336128B (zh) 2020-12-04
TW201841364A (zh) 2018-11-16
US20180212068A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
TWI658600B (zh) 肖特基二極體及肖特基二極體陣列
TWI664735B (zh) 薄膜電晶體
TWI679773B (zh) 薄膜電晶體
TWI657999B (zh) 薄膜電晶體
TWI692101B (zh) 薄膜電晶體
TWI686955B (zh) 肖特基二極體及肖特基二極體陣列
TWI712178B (zh) 肖特基二極體及肖特基二極體陣列
CN108336090B (zh) 肖特基二极管及肖特基二极管阵列