TWI691901B

TWI691901B - 可節省內部連接埠數量的觸控晶片及其配置參數傳輸方法

Info

Publication number: TWI691901B
Application number: TW107132659A
Authority: TW
Inventors: 王鑫; 侯立傑
Original assignee: 大陸商北京集創北方科技股份有限公司
Priority date: 2018-09-17
Filing date: 2018-09-17
Publication date: 2020-04-21
Also published as: TW202013179A

Abstract

一種可節省內部連接埠數量的觸控晶片及其配置參數傳輸方法，該方法係利用一第一移位鏈模組依一移位時鐘信號控制一配置參數進行一第一移位元操作，且由一第一異或值產生單元對該第一移位鏈模組之第一輸出資料進行一異或運算以產生一第一異或值；再透過一第二移位鏈模組依該移位時鐘信號之控制接收該第一移位鏈模組的第二輸出資料並對該第二輸出資料進行一第二移位操作，且由一第二異或值產生單元用以對該第二移位鏈模組之所述輸出資料進行一異或運算以產生所述的第二異或值；最後再透過該異或值比較單元依該第一異或值及該第二異或值產生一比較結果以決定是否開始一觸控掃描程序，從而節約電路邏輯面積及減少類比電路單元與數位電路單元間的連接埠數量。

Description

可節省內部連接埠數量的觸控晶片及其配置參數傳輸方法

本發明係關於一種觸控晶片架構，尤指一種可節省內部連接埠數量的觸控晶片架構。

現今科技日異月新，在電子設備上已廣泛應用了觸控屏以取代傳統螢幕，以供使用者進行各種觸控操作。一般而言，觸控屏的控制電路包含一數位電路單元和一類比電路單元，且在觸控掃描過程中，該數位電路單元須對該類比電路單元的電路參數進行配置以及校正。

另外，現有的控制電路的具體實現方式主要有兩種：第一種是在該數位電路單元中配置參數暫存器，然後將所述參數暫存器連接至該類比電路單元。然而這種方法會導致該數位電路單元和該類比電路單元之間占有大量的介面，導致晶片的集成困難及連接容易出錯；第二種則是利用自訂匯流排連接該數位電路單元和該類比電路單元，然而這種方式需要在該數位電路單元中定義匯流排行為，然後在該類比電路單元中對匯流排操作進行解碼，不僅會導致電路複雜度大大提高，且會增加晶片面積。

為解決上述問題，本領域亟需邏輯簡單，節約電路邏輯面積，且可有效減少類比電路單元與數位電路單元間連接埠數量的觸控晶片。

本發明之一目的在於揭露一種可節省內部連接埠數量的觸控晶片，其具有一數位電路單元及一類比電路單元，該數位電路單元係用以將一隨機存取記憶體所儲存之至少一配置參數傳送至該類比電路單元以決定一觸控屏之一觸控掃描程序，其特徵在於：

該數位電路單元具有一第一移位鏈模組、一移位控制單元、一第一異或值產生單元及一異或值比較單元，其中，該移位控制單元係用以產生一移位時鐘信號及一移位致能信號，該第一移位鏈模組係依該移位時鐘信號之控制對該隨機存取記憶體所儲存之所述至少一配置參數進行一第一移位操作，該第一異或值產生單元係用以對該第一移位鏈模組之一第一輸出資料進行一異或運算以產生一第一異或值，以及該異或值比較單元係用以依該第一異或值及一第二異或值產生一比較結果；該類比電路單元具有一第二移位鏈模組、一移位採樣單元、一第二異或值產生單元及一參數配置單元，其中，該移位採樣單元係用以依該移位時鐘信號及該移位致能信號的控制驅動該第二移位鏈模組並擷取該第二移位鏈模組的一第三輸出資料，該第二移位鏈模組係依該移位時鐘信號之控制接收該第一移位鏈模組的一第二輸出資料並對該第二輸出資料進行一第二移位操作，該第二異或值產生單元係用以對該第二移位鏈模組之該第三輸出資料進行一異或運算以產生所述的第二異或值，以及該參數配置單元係用以依該移位採樣單元所提供的參數配置資料決定所述觸控屏之所述觸控掃描程序。

在一實施例中，該異或值比較單元比對該第一異或值與該第二異或值以產生該比較結果，若該第一異或值與該第二異或值相一致，則開始進行所述觸控掃描程序。

在一實施例中，該數位電路單元與一處理器相連接，當該異或值比較單元比對該第一異或值與該第二異或值時，若該比較結果為該第一異或值與該第二異或值不一致，則進行一重傳過程，並上傳一中斷結果予該處理器。

為達上述目的，本發明進一步提出一種可節省觸控晶片內部連接埠數量的配置參數傳輸方法，其係利用上述之觸控晶片實現，其包括：觸控掃描開始前，寫入所述至少一配置參數至該隨機存取記憶體；利用該移位控制單元產生該移位時鐘信號及該移位致能信號；利用該第一移位鏈模組依該移位時鐘信號之控制對該隨機存取記憶體所儲存之所述至少一配置參數進行該第一移位操作；當該第一移位操作完成後，利用該第一異或值產生單元則對該第一移位鏈模組之該第一輸出資料進行該異或運算以產生該第一異或值；利用該移位採樣單元依該移位時鐘信號及該移位致能信號的控制驅動該第二移位鏈模組並擷取該第二移位鏈模組的該第三輸出資料；利用該第二移位鏈模組依該移位時鐘信號之控制接收該第一移位鏈模組的該第二輸出資料並對該第二輸出資料進行該第二移位操作；當第二移位操作完成後，利用該第二異或值產生單元對該第二移位鏈模組之該第三輸出資料進行該異或運算以產生所述的第二異或值；利用該異或值比較單元依該第一異或值及該第二異或值產生該比較結果；以及當該比較結果為該第一異或值與該第二異或值相一致時，則開始進行所述觸控掃描程序。

在一實施例中，若該比較結果比較該第一異或值與該第二異或值不一致時，則進行一重傳過程，並上傳一中斷結果予一處理器。

在一實施例中，開始所述觸控掃描程序後，該參數配置單元依該移位採樣單元所提供的參數配置資料PAR判斷所述觸控掃描程序是否已完成對所述觸控屏的全屏掃描，若尚未完成，則再由該第一移位鏈模組依該移位時鐘信號之控制對該隨機存取記憶體所儲存之所述至少一該配置參數進行該第一移位操作，但若已完成全屏掃描時，則直接結束所述觸控掃描程序。

為使貴審查委員能進一步瞭解本發明之結構、特徵及其目的，茲附以圖式及較佳具體實施例之詳細說明如後。

請參照圖1，其繪示本發明之數位電路單元與類比電路單元的連接系統之一實施例方塊圖。如圖所示，本發明之觸控晶片的數位電路單元10與類比電路單元20的連接系統係包括有：一數位電路單元10及一類比電路單元20，其數位電路單元10與類比電路單元20皆設於觸控晶片內且相互連接，且該數位電路單元10係用以將一隨機存取記憶體11所儲存的至少一配置參數111傳送至該類比電路單元以決定一觸控屏之一觸控掃描程序，其中，該數位電路單元10具有一第一移位鏈模組12、一移位控制單元13、一第一異或值產生單元14及一異或值比較單元15，該移位元控制單元13在透過一控制信號RD讀取該隨機存取記憶體11的資料信號D _IN以獲得內該配置參數111後，會產生一移位時鐘信號CLK及一移位致能信號EN。當該移位時鐘信號CLK與該移位致能信號EN被產生後，該第一移位鏈模組12會依該移位時鐘信號CLK的控制，對該隨機存取記憶體所儲存的至少一該配置參數111進行第一移位操作，其中，該配置參數111可依使用者的需求進行調整。另外，該第一移位鏈模組12對至少一配置參數111進行第一移位操作時，會產生一第一輸出資料D _out1，且該第一異或值產生單元14會對該第一輸出資料D _out1進行一異或運算以產生第一異或值XOR1。

另外，該類比電路單元20具有一第二移位鏈模組21、一移位採樣單元22、一第二異或值產生單元23及一參數配置單元24，其中，該移位採樣單元22會依照該移位時鐘信號CLK及該移位致能信號EN的控制驅動該第二移位鏈模組21，並擷取該第二移位鏈的一第三輸出資料D _out3。當該第二移位鏈模組21被該移位採樣單元22控制驅動時，該第二移位鏈模組會依該移位時鐘信號CLK的控制接收該第一移位鏈模組12的一第二輸出資料D _out2，並對該第二輸出資料D _out2進行一第二移位操作，而在該第二移位操作進行時，該第二移位鏈模組21會產生該第三輸出資料D _out3，而該第二異或值產生單元23則會對該第三輸出資料D _out3進行一異或運算以產生一第二異或值XOR2。

如此，當該第一異或值XOR1與該第二異或值XOR2皆被產生出來後，數位電路單元10內的異或值比較單元15會比對該第一異或值XOR1與該第二異或值XOR2，以產生一比較結果CMP，其中，若該比較結果CMP為該第一異或值XOR1與該第二異或值XOR2相一致，則開始進行所述的觸控掃描程序，但若該比較結果CMP為該第一異或值XOR1與該第二異或值XOR2不一致，則進行一重傳過程，並上傳一中斷結果INT予一處理器。

請一併參照圖2及圖3，其繪示本發明之數位電路單元與類比電路單元的連接方法的兩個實施例的流程圖。如圖2-3所示，在所述觸控掃描程序開始前，將類比電路單元20的配置參數寫入至隨機存取記憶體11(S01)內，再透過移位控制單元13讀取隨機存取記憶體11內的至少一該配置參數111以產生移位時鐘信號CLK及移位致能信號EN(S02)；第一移位鏈模組12依移位時鐘信號CLK之控制對至少一該配置參數111進行第一移位操作(S03)，當第一移位操作完成後，第一移位鏈模組12產生第一輸出資料D _out1；第一異或值產生單元14對第一移位鏈模組12之第一輸出資料D _out1進行異或運算以產生第一異或值XOR1(S04)；移位採樣單元22依移位時鐘信號CLK及移位致能信號EN的控制驅動第二移位鏈模組21，第二移位鏈模組21依移位時鐘信號CLK之控制接收第一移位鏈模組12的第二輸出資料D _out2並對第二輸出資料D _out2進行第二移位操作(S05)；當第二移位操作完成後，第二移位鏈模組21會產生第三輸出資料D _out3，移位採樣單元22會擷取第二移位鏈模組21的第三輸出資料D _out3，第二異或值產生單元23會對第二移位鏈模組21之第三輸出資料D _out3進行異或運算以產生第二異或值XOR2(S06)；以及異或值比較單元15依第一異或值XOR1及第二異或值XOR2產生比較結果CMP(S07)。

如此，當比較結果CMP為第一異或值XOR1與第二異或值XOR2相一致時，則開始進行所述觸控掃描程序(S08)，但若比較結果CMP為第一異或值XOR1與第二異或值XOR2不一致，則進行一重傳過程，並上傳一中斷結果予該處理器(S09)。

而當所述觸控掃描程序開始後，該參數配置單元24會依該移位採樣單元22所提供的一參數配置資料PAR判斷所述觸控掃描程序是否已完成對所述觸控屏的全屏掃描，若尚未完成，則再由第一移位鏈模組12依該移位時鐘信號CLK之控制對該隨機存取記憶體11所儲存之所述至少一該配置參數111進行該第一移位操作，但若已完成全屏掃描時，則直接結束所述觸控掃描程序。

因此，藉由前述所揭露的設計，本發明乃具有以下的優點：

1. 本發明可藉由在數位電路單元及類比電路單元均設置移位元控制單元以大量減少類比電路單元與數位電路單元的連接埠介面數量。

2.本發明可減少電路邏輯面積。

本案所揭示者，乃較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。

綜上所陳，本案無論就目的、手段與功效，在在顯示其迥異於習知技術，且其首先發明合於實用，亦在在符合發明之專利要件，懇請貴審查委員明察，並祈早日賜予專利，俾嘉惠社會，實感德便。

10 數位電路單元 11 隨機存取記憶體 111 配置參數 12 第一移位鏈模組 13 移位控制單元 14 第一異或值產生單元 15 異或值比較單元 20 類比電路單元 21 第二移位鏈模組 22 移位採樣單元 23 第二異或值產生單元 24 參數配置單元 S01 觸控掃描開始前，將對類比電路單元的配置參數寫入至隨機存取記憶體內 S02 透過該移位控制單元讀取該隨機存取記憶體內的至少一該配置參數以產生該移位時鐘信號及該移位致能信號 S03 該第一移位鏈模組依該移位時鐘信號之控制對該隨機存取記憶體所儲存之至少一該配置參數進行該第一移位操作 S04 利用該第一異或值產生單元對該第一移位鏈模組之該第一輸出資料進行該異或運算以產生該第一異或值 S05 利用該第二移位鏈模組依該移位時鐘信號之控制接收該第一移位鏈模組的第二輸出資料並對該第二輸出資料進行該第二移位操作 S06 利用該第二異或值產生單元對該第二移位鏈模組之該第三輸出資料進行該異或運算以產生所述的第二異或值 S07 利用該異或值比較單元依該第一異或值及該第二異或值以產生該比較結果 S08 該比較結果為該第一異或值與該第二異或值相一致時，則開始進行所述觸控掃描程序 S09 該比較結果為該第一異或值與該第二異或值不一致，則進行一重傳過程，並上傳一中斷結果予該處理器

圖1繪示本發明之數位電路單元與類比電路單元的連接系統之一實施例方塊圖。圖2繪示本發明之數位電路單元與類比電路單元的連接方法之一實施例流程圖。圖3繪示本發明之數位電路單元與類比電路單元的連接方法之另一實施例流程圖。

10 數位電路單元 11 隨機存取記憶體 111 配置參數 12 第一移位鏈模組 13 移位控制單元 14 第一異或值產生單元 15 異或值比較單元 20 類比電路單元 21 第二移位鏈模組 22 移位採樣單元 23 第二異或值產生單元 24 參數配置單元

Claims

一種可節省內部連接埠數量的觸控晶片，其具有一數位電路單元及一類比電路單元，該數位電路單元係用以將一隨機存取記憶體所儲存之至少一配置參數傳送至該類比電路單元以決定一觸控屏之一觸控掃描程序，其特徵在於：該數位電路單元具有一第一移位鏈模組、一移位控制單元、一第一異或值產生單元及一異或值比較單元，其中，該移位控制單元係用以產生一移位時鐘信號及一移位致能信號，該第一移位鏈模組係依該移位時鐘信號之控制對該隨機存取記憶體所儲存之所述至少一配置參數進行一第一移位操作，該第一異或值產生單元係用以對該第一移位鏈模組之一第一輸出資料進行一異或運算以產生一第一異或值，以及該異或值比較單元係用以依該第一異或值及一第二異或值產生一比較結果；該類比電路單元具有一第二移位鏈模組、一移位採樣單元、一第二異或值產生單元及一參數配置單元，其中，該移位採樣單元係用以依該移位時鐘信號及該移位致能信號的控制驅動該第二移位鏈模組並擷取該第二移位鏈模組的一第三輸出資料，該第二移位鏈模組係依該移位時鐘信號之控制接收該第一移位鏈模組的一第二輸出資料並對該第二輸出資料進行一第二移位操作，該第二異或值產生單元係用以對該第二移位鏈模組之該第三輸出資料進行一異或運算以產生所述的第二異或值，以及該參數配置單元係用以依該移位採樣單元所提供的參數配置資料決定所述觸控屏之所述觸控掃描程序；其中，該異或值比較單元比對該第一異或值與該第二異或值以產生該比較結果，若該第一異或值與該第二異或值相一致，則開始進行所述觸控掃描程序。
如申請專利範圍第1項所述之觸控晶片，其中，該數位電路單元與一處理器相連接，當該異或值比較單元比對該第一異或值與該第二異或值時，若該比較結果為該第一異或值與該第二異或值不一致，則進行一重傳過程，並上傳一中斷結果予該處理器。
一種可節省觸控晶片內部連接埠數量的配置參數傳輸方法，其係利用申請專利範圍第1至2項中任一項之所述觸控晶片實現，其包括：寫入所述至少一配置參數至該隨機存取記憶體；利用該移位控制單元產生該移位時鐘信號及該移位致能信號；利用該第一移位鏈模組依該移位時鐘信號之控制對該隨機存取記憶體所儲存之所述至少一配置參數進行該第一移位操作；當該第一移位操作完成後，利用該第一異或值產生單元對該第一移位鏈模組之該第一輸出資料進行該異或運算以產生該第一異或值；利用該移位採樣單元依該移位時鐘信號及該移位致能信號的控制驅動該第二移位鏈模組；利用該第二移位鏈模組依該移位時鐘信號之控制接收該第一移位鏈模組的該第二輸出資料並對該第二輸出資料進行該第二移位操作；當第二移位操作完成後，該移位採樣單元擷取該第二移位鏈模組的該第三輸出資料，且該第二異或值產生單元對該第二移位鏈模組之該第三輸出資料進行該異或運算以產生所述的第二異或值；利用該異或值比較單元依該第一異或值及該第二異或值產生該比較結果；以及當該比較結果為該第一異或值與該第二異或值相一致時，開始進行所述觸控掃描程序。
如申請專利範圍第3項所述之可節省觸控晶片內部連接埠數量的配置參數傳輸方法，其中，若該比較結果為該第一異或值與該第二異或值不一致時，則進行一重傳過程，並上傳一中斷結果予一處理器。
一種可節省內部連接埠數量的觸控晶片，其具有一數位電路單元及一類比電路單元，該數位電路單元係用以將一隨機存取記憶體所儲存之至少一配置參數傳送至該類比電路單元以決定一觸控屏之一觸控掃描程序，其特徵在於：該數位電路單元係以移位鏈的方式傳送所述至少一配置參數至該類比電路單元，且該數位電路單元係通過一異或值比較運算確認該類比電路單元是否正確接收了所述至少一配置參數，其中，該數位電路單元具有一第一移位鏈模組、一移位控制單元、一第一異或值產生單元及一異或值比較單元；該移位元控制單元在自該隨機存取記憶體讀取所述至少一配置參數後，會產生一移位時鐘信號及一移位致能信號以驅使該第一移位鏈模組將所述至少一配置參數傳送至該類比電路單元；該第一異或值產生單元會對所述至少一配置參數的資料進行一異或運算以產生第一異或值；以及該異或值比較單元會比對該第一異或值與來自該類比電路單元之一第二異或值以產生一比較結果，並在該比較結果為相符時啟動所述的觸控掃描程序。
一種可節省觸控晶片內部連接埠數量的配置參數傳輸方法，其中該觸控晶片具有一數位電路單元及一類比電路單元，該方法包含將一隨機存取記憶體所儲存之至少一配置參數由該數位電路單元傳送至該類比電路單元，以決定一觸控屏之一觸控掃描程序，且該方法的特徵在於：該數位電路單元係以移位鏈的方式傳送所述至少一配置參數至該類比電路單元，且該數位電路單元係通過一異或值比較運算確認該類比電路單元是否正確接收了所述至少一配置參數，其中，該數位電路單元具有一第一移位鏈模組、一移位控制單元、一第一異或值產生單元及一異或值比較單元；該移位元控制單元在自該隨機存取記憶體讀取所述至少一配置參數後，會產生一移位時鐘信號及一移位致能信號以驅使該第一移位鏈模組將所述至少一配置參數傳送至該類比電路單元；該第一異或值產生單元會對所述至少一配置參數的資料進行一異或運算以產生第一異或值；以及該異或值比較單元會比對該第一異或值與來自該類比電路單元之一第二異或值以產生一比較結果，並在該比較結果為相符時啟動所述的觸控掃描程序。