TWI690000B

TWI690000B - 形成封裝體的方法

Info

Publication number: TWI690000B
Application number: TW107127208A
Authority: TW
Inventors: 謝昀蓁; 余振華; 郭宏瑞; 蔡惠榕
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2018-04-20
Filing date: 2018-08-06
Publication date: 2020-04-01
Also published as: KR20190122523A; KR102207585B1; US11651994B2; US10361122B1; CN110391142A; US20230274976A1; US10964591B2; DE102018110840A1; US20210242083A1; TW201944503A; US12020983B2; CN110391142B; US20190326167A1

Abstract

一種形成封裝體的方法，包括在介電層上形成金屬晶種層，以及在金屬晶種層上形成圖案化罩幕。圖案化罩幕中的開口在介電層的第一部分上方，且圖案化罩幕與介電層的第二部分重疊。方法更包含：在開口中鍍覆金屬區；移除圖案化罩幕以暴露出部分金屬晶種層；蝕刻金屬晶種層的暴露部分；對介電層的第二部分的表面執行電漿處理；以及對介電層的第二部分的表面執行蝕刻製程。

Description

形成封裝體的方法

本發明實施例是有關於一種形成封裝體的方法，且特別是有關於一種包括電漿處理步驟的形成封裝體的方法。

隨著半導體技術的發展，半導體晶片/晶粒正變得愈來愈小。同時，更多功能需要集成於半導體晶粒中。因此，半導體晶粒需要具有封裝於較小區域中的愈來愈多個數目的I/O焊墊，且I/O焊墊的密度隨時間推移而快速提高。因此，半導體晶粒的封裝變得更困難，且此會不利地影響封裝的良率。

習知封裝技術可劃分成兩種類別。在第一類別中，在進行鋸割之前先封裝晶圓上的晶粒。此封裝技術具有一些有利的特徵，諸如較大生產量(throughput)及較低成本。另外，需要較少底部填充料(unferfill)或模製化合物。然而，此封裝技術亦具有缺點。由於晶粒的尺寸正變得愈來愈小，且各別封裝體僅可為扇入型封裝體(fan-in type package)，其中每一晶粒的I/O焊墊限於在各別晶粒的表面正上方的區域。隨著晶粒的表面面積的限制，I/O焊墊的數目歸因於I/O焊墊的間距的限制也受到限制。若焊墊的間距減小，則能可出現焊橋(solder bridge)。另外，在固定滾球尺寸(fixed ball-size requirement)的要求下，焊料球必須具有特定尺寸，此舉又限制可配置於晶粒的表面上的焊料球的數目。

在另一封裝類別中，自晶圓鋸割晶粒，隨後進行封裝。此封裝技術的有利特徵為形成扇出封裝體(fan-out package)的可能性，此意謂可將晶粒上的I/O焊墊重新分配至比晶粒大的區域，故可增加配置於晶粒的表面上的I/O焊墊的數目。此封裝技術的另一有利特徵為封裝「已知良好晶粒(known-good-dies)」且捨棄有缺陷的晶粒，且因此不會在有缺陷的晶粒上浪費成本及精力。

在扇出型封裝體中，裝置晶粒包封於模製化合物中，所述模製化合物接著經平坦化以暴露出裝置晶粒。介電層形成於裝置晶粒上。重佈線形成於介電層中以連接至裝置晶粒。扇出型封裝體亦可包含穿透模製化合物的穿孔。

一種形成封裝體的方法至少包括以下步驟。在第一介電層上形成金屬晶種層。在金屬晶種層上形成圖案化罩幕，其中圖案化罩幕中的開口在第一介電層的第一部分上方，且圖案化罩幕與第一介電層的第二部分重疊。鍍覆開口中的金屬區。移除圖案化罩幕以暴露出部分金屬晶種層。蝕刻金屬晶種層的暴露部分。對第一介電層的第二部分的表面執行第一電漿處理。對第一介電層的第二部分的表面執行蝕刻製程。

一種形成封裝體的方法至少包括以下步驟。在介電層上方形成金屬區。執行第一電漿處理以轟擊介電層，其中在第一電漿處理期間施加偏壓電壓。執行濕式蝕刻，其中介電層的表面暴露於用於濕式蝕刻的化學製品。將金屬區包封於包封材料中，其中介電層的表面與包封材料接觸。

一種形成封裝體的方法至少包括以下步驟。形成突出高於介電層的金屬柱。轟擊介電層的表面層。執行蝕刻製程以移除介電層的表面層上的金屬顆粒。對金屬柱執行電漿處理。

20:載板

22:離型膜

24:介電緩衝層

26、72:晶種層

26A:黏著層

26A’、26'’:含銅層的剩餘部分

26B:含銅層

28、74:光阻

29:含金屬的顆粒

30、66、108:開口

31、35:處理

32、32’:金屬柱

33:蝕刻製程

34:晶粒貼合膜

36、90:裝置晶粒

40:金屬墊

42:金屬柱體

43:鈍化層

44:聚合物層

45、50、56、60、64、106:介電層

48:包封材料

48A:基底材料

48B:填充顆粒

54、58、62、104:重佈線

54A、110:通孔

54B:金屬跡線

68:凸塊下金屬

70:電連接件

84’、86、102:封裝體

84:複合晶圓

88:封裝基板

92:底部填充料

94:封裝組件

80、95:焊料區

100:疊層封裝結構

200:製造流程

76、202、204、206、208、210、212、214、216、218、220、222、224:製程

圖1至圖16是根據一些實施例的封裝體的形成的中間階段的剖面圖。

圖17至圖21是根據一些實施例的包含背側重佈線的封裝體的形成的中間階段的剖面圖。

圖22至圖24是根據一些實施例的不具有穿孔的封裝體的形成的中間階段的剖面圖。

圖25是根據一些實施例的用於形成封裝體的製造流程圖。

以下揭露內容提供用於實施本發明之不同構件的許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，這些組件及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一構件於第二構件上方或上之形成可包含第一構件及第二構件直接接觸形成的實施例，且亦可包含其他構件可在第一構件與第二構件之間形成使得第一構件及第二構件可不直接接觸的實施例。另外，本揭露可在各種實例中重複參考標號及/或字母。此重複是出於簡單及清晰之目的，且本身並不指示所論述的各種實施例及/或設置之間的關係。

另外，出於描述圖式中所說明之一個元件或構件對另一元件或構件之關係的簡單描述起見，空間相對術語諸如「在...下面(underlying)」、「在...下方(below)」、「下部的(lower)」、「在...上面(overlying)」、「上部的(upper)」以及類似者可用於本文中。除了圖式中所描繪之定向外，空間相對術語意欲涵蓋裝置在使用或操作中之不同定向。設備可以其他方式定向(旋轉90度或處於其他定向)且本文中所使用之空間相對描述詞可同樣相應地進行解釋。

根據各種例示性實施例提供積體扇出型(Integrated Fan-Out；InFO)封裝體及其形成方法。根據一些實施例繪示形成InFO封裝體的中間階段。論述一些實施例的一些變形。在各個視圖及說明性實施例中，相同的標號用以表示相似元件。

圖1至圖16是根據一些實施例的封裝體的形成的中間階段的剖面圖。亦在圖25中所繪示的製造流程200中示意性地說明圖1至圖16中所繪示的步驟。

參考圖1，提供載板20，且離型膜22塗佈於載板20上。對應的製程在圖25中所繪示的製造流程中被例示為製程202。載板20由透明材料形成，且可為玻璃載板、陶瓷載板、有機載板或類似者。載板20可具有圓形俯視圖形狀。離型膜22可與載板20的頂表面物理接觸(physical contact)。離型膜22可由光熱轉換(Light-To-Heat-Conversion；LTHC)塗佈材料形成，且可經由塗層塗佈於載板20上。根據本揭露的一些實施例，LTHC塗佈材料在光/輻射(諸如雷射)的熱量下能夠分解，因此可自其上形成的結構釋放載板20。

根據本揭露的一些實施例，如圖1中所繪示，介電緩衝層24形成於離型膜(LTHC塗佈材料)22上。對應的製程在圖25中所繪示的製造流程中亦被例示為製程202。根據本揭露的一些實施例，介電緩衝層24由有機材料形成，所述有機材料可為聚合物，諸如聚苯并噁唑(polybenzoxazole；PBO)、聚醯亞胺、苯並環丁烯(benzocyclobutene；BCB)或類似者。

圖2至圖5繪示金屬柱32的形成。參考圖2，金屬晶種層26例如經由物理氣相沈積(Physical Vapor Deposition；PVD)形成。對應的製程在圖25中所繪示的製造流程中被例示為製程204。金屬晶種層26形成為毯覆層(blanket layer)，其可包含黏著層26A及黏著層26A上的含銅層26B。黏著層26A包含不同於銅的金屬，且可包含鈦、鉭、氮化鈦、氮化鉭或類似者。含銅層26B可由純銅或實質上純的銅(例如，銅的百分比大於約95%)或銅合金形成。在金屬晶種層26上形成圖案化光阻28，且開口30例如經由曝光及顯影而形成。對應的製程在圖25中所繪示的製造流程中亦被例示為製程204。

接著，如圖3中所繪示，在開口30中例如經由鍍覆而形成金屬柱32’，所述鍍覆可為電化學鍍覆(Electro-Chemical Plating；ECP)或無電式鍍覆。對應的製程在圖25中所繪示的製造流程中被例示為製程206。金屬柱32’可由銅或銅合金形成。經鍍覆的金屬材料可為銅或銅合金。金屬柱32’的頂表面低於光阻28的頂表面，使得金屬柱32’的形狀受開口30限制。金屬柱32’可具有實質上豎直(vertical)且筆直(straight)的邊緣。在形成金屬柱32’的鍍覆之後，移除光阻28。

接著，移除在被移除的光阻28正下方的部分含銅層26B。對應的製程在圖25中所繪示的製造流程中被例示為製程208。所得到的結構繪示於圖4中。含銅層26B的剩餘部分被稱作26B’。蝕刻可為濕式蝕刻或乾式蝕刻，且可包含等向性蝕刻製程。蝕刻化學製品可包含H₃PO₄/H₂O₂/H₂O₂的混合物、H₂SO₄/H₂O₂/H₂O的混合物、(NH₄)₂S₂O₈/H₂O的混合物、或選自HCl(於H₂O中)、HCl/CuCl₂的混合物、FeCl₃或其組合的化學製品。

在蝕刻含銅層26B之後，暴露出黏著層26A。接著執行第二蝕刻製程，以得到圖5中所繪示的結構。黏著層26A可經由濕式蝕刻來蝕刻。選擇蝕刻化學製品/溶液以侵蝕黏著層26A，且並不侵蝕含銅晶種層26B及金屬柱32’。蝕刻化學製品/溶液可包含HF溶液，HF/H₂O₂的混合物、H₂O₂(具有一些其他添加劑)、NaHCO₃、NaOH、NaHCO₃/H₂O₂的混合物、NaHCO₃/NaOH/H₂O₂的混合物或鹼金屬氫氧化物水溶液(alkali metal hydroxide aqueous solution)。鹼金屬氫氧化物水溶液可為NaOH溶液、KOH溶液或類似者。在整個描述中，銅晶種層26的剩餘部分26A’及剩餘部分26B’以及上覆金屬柱32’被組合稱作金屬柱32。

在蝕刻黏著層26A之後，可能會有含金屬的顆粒殘留，所述含金屬的顆粒是留在介電緩衝層24上的黏著層26A的殘餘物。含金屬的顆粒在圖5中用29表示。取決於黏著層26A的組合物，含金屬的顆粒29可包括鈦、鉭、氮化鈦、氮化鉭或類似者。含金屬的顆粒29是導電的，故會不利地增加所得封裝體的漏電流。含金屬的顆粒29相對鬆散，亦會引起介電緩衝層24與隨後施配的包封材料48(圖9)之間的分層。具體而言，由於包封材料48及介電緩衝層24是不同類型的材料，且不同類型材料之間的黏著力通常不如由相同類型材料形成的兩個層之間的黏著力那麼好，因此不管含金屬的顆粒29存在與否，包封材料48與介電緩衝層24之間的黏著力都可能不是很好。含金屬的顆粒29的產生會使黏著力進一步惡化。由此根據本揭露的一些實施例藉由移除含金屬的顆粒29而避免黏著力的降低。

參考圖5，執行由箭頭31表示的(第一電漿)處理。對應的製程在圖25中所繪示的製造流程中被例示為製程210。根據本揭露的一些實施例，處理為乾製程，其經由電漿處理而達成，其中介電緩衝層24經轟擊。用於產生電漿的處理氣體可包含氮氣(N₂)、氬氣(Ar)、其組合或類似者。除上述處理氣體之外，亦可添加氧氣(O₂)。轟擊具有使含金屬的顆粒29鬆散及增加介電緩衝層24的表面粗糙度的功能。氧氣具有進一步增加介電緩衝層24的粗糙度的功能。增加介電緩衝層24的表面粗糙度能夠引起介電緩衝層24與隨後施配的包封材料的黏著力的改善。應理解，由於轟擊影響，一些含金屬的顆粒29會被濺射以附著至金屬柱32的側壁。

根據本揭露的一些實施例，電漿處理藉由施加具有在約1KHz與約103MHz之間的範圍內的頻率的射頻(Radio-Frequency；RF)功率來執行，以便產生電漿。另外，施加DC偏壓功率(及電壓)以使電漿中的離子的移動為具有方向性的，以便轟擊介電緩衝層24。選擇足夠高的DC偏壓功率及電壓以使含金屬的顆粒29鬆散且使得介電緩衝層24的表面足夠粗糙，但不過高以避免導致經由處理所產生的副產物變為污染物以致於表面黏著力變較差。舉例而言，DC偏壓功率可在約100瓦與約1,000瓦之間的範圍內。電漿處理可持續在約30秒與約3分鐘之間的範圍內的一段時間。處理氣體的流動速率可在約100sccm與約1,000sccm之間的範圍內。

在處理之後，可執行蝕刻製程(由箭頭33表示)，如圖6中所繪示。對應的製程在圖25中所繪示的製造流程中被例示為製程212。蝕刻製程可為濕式蝕刻製程或乾式蝕刻製程。化學製品可選自用於蝕刻黏著層26A的候選化學製品的相同群組。根據本揭露的一些實施例，蝕刻經由濕式蝕刻製程來執行，且可包含HF溶液、HF/H₂O₂的混合物、H₂O₂(具有一些其他添加劑)、NaHCO₃、NaOH、NaHCO₃/H₂O₂的混合物、NaHCO₃/NaOH/H₂O₂的混合物或鹼金屬氫氧化物水溶液。蝕刻可使用與用於蝕刻黏著層26A相同的或不同的化學製品。蝕刻持續時間取決於含金屬的顆粒29的類型及用於濕式蝕刻的化學製品的類型。舉例而言，當HF用於濕式蝕刻時，蝕刻可持續在約10秒與約3分鐘之間的範圍內的一段時間。

在蝕刻製程中，鬆散的含金屬的顆粒29會被蝕刻，使得介電緩衝層24上/中的含金屬的顆粒29的量減少。另外，若含金屬的顆粒29被濺射至金屬柱32的側壁(在圖5中所繪示的步驟期間)，則濺射的含金屬的顆粒29亦會被蝕刻。

圖7繪示在蝕刻之後執行的第二處理(由箭頭35表示)。對應的製程在圖25中所繪示的製造流程中被例示為製程214。第二處理具有氧化金屬柱32的表面層以在金屬柱32的表面上形成薄氧化層的功能，使得金屬柱32與隨後施配的包封材料48(圖9)之間的黏著力得以改良。根據本揭露的一些實施例，第二處理包括電漿處理，其中處理氣體包含氧氣(O₂)及其他氣體，諸如N₂、Ar或類似者。可使用與第一處理相同的處理氣體來執行第二處理，或使用與第一處理不同的處理氣體來執行。第二處理並不用於轟擊介電緩衝層24。因此，第二處理中的偏壓功率(或電壓)低於第一處理中所使用的偏壓功率(或電壓)。舉例而言，第二處理中的偏壓功率(或電壓)低於50%或是低於30%的第一處理中所使用的偏壓功率(或電壓)。根據本揭露的一些實施例，在第二處理中不施加偏壓功率/電壓。應理解，儘管當添加氧氣時，第一處理亦具有氧化金屬柱32的表面層的效果，但所形成的金屬氧化物在濕式蝕刻製程中會被移除。由此執行第二處理以在金屬柱32的表面上重新形成金屬氧化物層(未示出)。

圖8繪示裝置36(替代地稱作封裝組件)的置放/附接。對應的製程在圖25中所繪示的製造流程中被例示為製程216。裝置36可為裝置晶粒，且因此在下文中被稱作裝置晶粒36，但同時裝置36亦可為封裝體、堆疊晶粒(die stack)或類似者。裝置晶粒36經由晶粒貼合膜(Die-Attach Film；DAF)34附接至介電緩衝層24，所述晶粒貼合膜34是在將裝置晶粒36置放於介電緩衝層24上之前預先附接於裝置晶粒36上的黏著膜。裝置晶粒36可包含具有與對應下覆晶粒貼合膜34物理接觸的背表面(所述表面朝下)的半導體基板。裝置晶粒36可包含諸如主動裝置的積體電路裝置，其包含位於半導體基板前表面(所述表面朝上)處的電晶體(未示出)。根據本揭露的一些實施例，裝置晶粒36包含一或多個邏輯晶粒，其可為中央處理單元(Central Processing Unit；CPU)晶粒、圖形處理單元(Graphic Processing Unit；GPU)晶粒、行動應用(mobile application)晶粒、微型控制單元(Micro Control Unit；MCU)晶粒、輸入輸出(input-output；IO)晶粒、基頻(BaseBand； BB)晶粒或應用程式處理器(Application processor；AP)晶粒。由於載板20為晶圓級載板，因此儘管僅繪示了兩個裝置晶粒36，但多個相同群組的裝置晶粒36可在植晶步驟(die-placement)中置放於介電緩衝層24上，且裝置晶粒群組可分配為包含多列及多行的陣列。

根據一些例示性實施例，金屬柱體42(諸如銅柱體)預成型為裝置晶粒36的部件，且金屬柱體42經由底層的金屬墊40(其可為例如鋁墊)電性耦接至裝置晶粒36中的積體電路裝置，諸如電晶體(未示出)。儘管每一裝置36繪示為有一個金屬墊40及一個金屬柱體42，但每一裝置晶粒36可包含多個金屬墊及多個上覆金屬柱體42。根據本揭露的一些實施例，諸如聚合物層44的介電層作為頂部介電層而填充同一裝置晶粒中的相鄰金屬柱體42之間的間隙。鈍化層43亦可形成於聚合物層44下方。聚合物層(頂部介電層)44亦可包含覆蓋及保護金屬柱體42的一部分。根據本揭露的一些實施例，聚合物層44可由PBO或聚醯亞胺形成。應理解，裝置晶粒36可具有包含不同頂部介電層的不同設計，所述頂部介電層由本揭露的實施例涵蓋。舉例而言，可形成或省略介電層45(由聚醯亞胺、PBO或類似者形成的聚合物層)，此實施例亦被涵蓋。

接著，參考圖9，將裝置晶粒36及金屬柱32包封於包封材料48中。對應的製程在圖25中所繪示的製造流程中被例示為製程218。因此，金屬柱32在下文中被稱作穿孔。包封材料48填充相鄰穿孔32之間的間隙以及穿孔32與裝置晶粒36之間的間隙。包封材料48可為模製化合物、模製底部填充料、環氧樹脂及/或樹脂。所施配的包封材料48的頂表面高於金屬柱體42及穿孔32的頂端。包封材料48可包含基底材料48A以及在基底材料48A中的填充顆粒48B。基底材料48A可為聚合物、樹脂、環氧樹脂或類似者。填充顆粒可為諸如SiO₂、Al₂O₃、二氧化矽或類似者的介電材料的顆粒，且可為球狀。此外，球狀填充顆粒48B可具有相同直徑或不同直徑，如根據一些實例中所繪示。

在後續步驟中，亦如圖9中所繪示，執行諸如化學機械研磨(Chemical Mechanical Polish；CMP)步驟或機械磨光步驟等平坦化步驟以使包封材料48及聚合物層(介電層)44變薄，直至穿孔32及金屬柱體42被暴露出。穿孔32及金屬柱體42亦可被稍微研磨以確保穿孔32及金屬柱體42兩者皆被曝露出。歸因於平坦化製程，穿孔32的頂端實質上與金屬柱體42的頂表面齊平(共平面)，且實質上與包封材料48的頂表面共平面。歸因於平坦化製程，模製的包封材料48的頂部處的一些填充顆粒48B會被部分研磨，使得一些填充顆粒48B的頂部部分被移除且底部部分被保留，如圖9中所繪示。所得部分填充顆粒48B將具有平坦的頂表面，此平坦的頂表面與基底材料48A、穿孔32以及金屬柱體42的頂表面共平面。

圖10至圖13繪示前側重佈線結構的形成。對應的製程在圖25中所繪示的製造流程中被例示為製程220。圖10繪示第一層重佈線(Redistribution Line；RDL)54及對應的介電層50的形成。根據本揭露的一些實施例，介電層50首先形成於圖9中所繪示的結構上。介電層50可由諸如PBO、聚醯亞胺或類似者的聚合物形成。介電層50的形成製程包含以可流動形式塗佈介電層50，且接著固化介電層50。根據本揭露的替代性實施例，介電層50由無機介電材料，諸如氮化矽、氧化矽或類似者形成。形成方法可包含化學氣相沈積(Chemical Vapor Deposition；CVD)、原子層沈積(Atomic Layer Deposition；ALD)、電漿增強型化學氣相沈積(Plasma-Enhanced Chemical Vapor Deposition；PECVD)或其他可應用的沈積法。接著，經由例如微影製程形成開口(由重佈線54的通孔部分佔據)。根據介電層50由光敏性材料(諸如PBO或聚醯亞胺)形成的一些實施例，開口的形成涉及使用微影罩幕(未示出)曝光介電層50及使介電層50顯影。穿孔32及金屬柱體42被開口暴露出。

接著，在介電層50上形成重佈線54。重佈線54包含形成於介電層50中的通孔54A以及介電層50上的金屬跡線(金屬線)54B。通孔54A連接至金屬柱體42及穿孔32。根據本揭露的一些實施例，重佈線54(包含54A及54B)形成於鍍覆製程中，所述鍍覆製程包含沈積金屬晶種層(未示出)、在金屬晶種層上方形成及圖案化光阻(未示出)以及在金屬晶種層上方鍍覆諸如銅及/或鋁的金屬材料。金屬晶種層亦可包含黏著層及含銅層，其形成方法及材料類似於金屬晶種層26(圖2)的形成方法及材料。接著移除圖案化光阻，繼之蝕刻金屬晶種層的由圖案化光阻先前覆蓋的部分。

根據本揭露的一些實施例，蝕刻金屬晶種層之後，不執行電漿處理及濕式蝕刻製程(如圖5及圖6所示)。應理解，將形成於介電層50上方且接觸介電層50的介電層可由與介電層50相同類型的材料形成，且因此其黏著力通常足夠良好，故不需要經由電漿處理來進一步改良粗糙度。根據替代性實施例，執行電漿處理及濕式蝕刻製程以進一步改良黏著力且減少漏電。

參考圖11，根據本揭露的一些實施例，介電層56形成於圖10中所繪示的結構上，繼之形成開口(由RDL 58的通孔部分佔據)於介電層56中。重佈線54的一些部分因此被開口暴露出。可使用選自用於形成介電層50的相同的候選材料中的材料來形成介電層56，所述材料可包含PBO、聚醯亞胺、BCB或其他有機材料或無機材料。接著形成重佈線58。重佈線58亦包含延伸至介電層56中的開口中接觸重佈線54的通孔部分以及介電層56正上方的金屬線部分。重佈線58的形成可與重佈線54的形成相同，其包含形成晶種層、形成圖案化罩幕、鍍覆重佈線58以及接著移除圖案化罩幕及晶種層的非所要部分。

圖12繪示在介電層56上的介電層60以及重佈線58上的重佈線62的形成。介電層60可由選自用於形成介電層50及介電層56的候選材料的相同群組中的材料形成。重佈線62亦可由包含鋁、銅、鎢或其合金的金屬或金屬合金形成。應理解，儘管在所示出的例示性實施例中形成三層重佈線(54、58以及62)，但封裝可具有任意數目的重佈線層，諸如一層、兩層或大於三層。

圖13繪示介電層64的形成。介電層64可由選自用於形成介電層50、介電層56以及介電層60的候選材料的相同群組中的材料形成。舉例而言，可使用PBO、聚醯亞胺或BCB形成介電層64。開口66形成於介電層64中以顯露底層金屬墊，其為示例性實施例中的重佈線62的一部分。

圖14及圖15A繪示根據一些例示性實施例的凸塊下金屬(Under-Bump Metallurgies；UBM)68(圖15A)及電連接件70的形成。對應的製程在圖25中所繪示的製造流程中被例示為製程222。參考圖14，形成晶種層72。晶種層72可具有與晶種層26(圖2)類似的結構，且可包含黏著層及黏著層上方的含銅層，所述黏著層由如關於晶種層26所論述的類似的材料形成。晶種層72延伸至開口66(圖13)中以接觸重佈線62中的金屬墊。

圖案化光阻74形成於晶種層72上方，其中形成開口以顯露出晶種層72的一些部分。接著，金屬柱(其可替代地稱作電連接器)70經由鍍覆形成於開口中。金屬柱(電連接器)70可由非焊接材料(諸如銅)或焊料形成。在後續製程中，移除光阻74，以暴露出晶種層72的下覆部分。接著執行蝕刻製程以蝕刻晶種層72的暴露部分。晶種層72中的黏著層的剩餘部分在下文中被稱作凸塊下金屬(UBM)68。用於蝕刻晶種層72的蝕刻製程及對應的化學製品可參考蝕刻晶種層26的描述，如圖4及圖5中所繪示。

接著，如圖15A中所繪示，執行處理製程及蝕刻製程，此等製程由箭頭76表示。對應的製程在圖25中所繪示的製造流程中被例示為製程224。已參考圖5及圖6論述處理製程及蝕刻製程的細節，所述處理製程及蝕刻製程可分別包含乾式(電漿)處理製程及濕式蝕刻製程，且因此不在本文中重複。處理製程及蝕刻製程具有減少由經蝕刻的晶種層72(圖14)(特定而言晶種層72中的黏著層)而殘留的非所要金屬顆粒的功能。處理亦具有增加介電層64的表面粗糙度的功能。根據經鍍覆的金屬柱(電連接器)70包含焊料的本揭露的一些實施例，執行回焊，且所得焊料區(電連接器)70將是圓形的，類似於圖15B-2中所繪示的焊料區。

圖15B-1及圖15B-2繪示根據一些實施例的形成凸塊下金屬68的中間階段，其中焊料區形成為電連接件70以替代金屬柱形成為電連接件70。參考圖15B-1，形成凸塊下金屬68。形成方法包含形成如圖13中所繪示的介電層64及開口66、形成延伸至開口66中的毯覆式金屬層(類似於圖14中所示的金屬晶種層72)、形成覆蓋金屬層的一些部分的罩幕層(例如光阻)以及蝕刻被罩幕層暴露出的晶種層的部分。毯覆式金屬層的剩餘部分為凸塊下金屬68。根據一些實施例，毯覆式金屬層(及所得的凸塊下金屬68)包含鎳層、鈦層、鈀層、金層、銅層或其多層。

接著，亦如圖15B-1中所繪示，執行處理製程及蝕刻製程，所述製程亦由箭頭76表示。處理製程及蝕刻製程的細節基本上與圖15A中所繪示的製程76相同。已參考圖5及圖6分別論述處理製程及蝕刻製程的細節，且因此不在本文中重複。處理製程及蝕刻製程具有減少由毯覆式金屬層留下的非所要金屬顆粒及增加介電層64的表面粗糙度的特徵。

參考圖15B-2，在執行處理製程及蝕刻製程之後，形成焊料區(其亦表示為70)。其的形成可包含將焊料球置放於凸塊下金屬68上，且接著回焊焊料球。

包含介電層24及上覆構件的組合結構在下文中被稱作封裝體，其可為包含多個與圖15A或圖15B-2中所繪示的結構相同的結構的複合晶圓84。接著，將複合晶圓84置放於膠帶(未示出)上，使得複合晶圓84可例如藉由使光(例如雷射光束)投射於離型膜22上而自載板20卸下，且光穿過透明的載板20。由此分解離型膜22，而使得複合晶圓84自載板20釋放。

參考圖16，形成開口(由焊料區95佔據)於介電緩衝層24中而暴露出穿孔32。根據本揭露的一些實施例，經由雷射鑽孔形成開口。根據本揭露的替代性實施例，開口經由微影製程中的蝕刻形成。

複合晶圓84包含多個封裝體84’(參考圖16)，其彼此相同，其中每一封裝體84’包含多個穿孔32及一或多個裝置晶粒36。圖16繪示將封裝體86接合於封裝體84’上，由此形成疊層封裝(Package-on-Package；PoP)結構/封裝體100。經由焊料區80來執行接合。根據本揭露的一些實施例，封裝體86包含封裝基板88及裝置晶粒90，所述裝置晶粒可為諸如靜態隨機存取記憶體 (Static Random Access Memory；SRAM)晶粒、動態隨機存取記憶體(Dynamic Random Access Memory；DRAM)晶粒或類似的記憶體晶粒。底部填充料92亦設置於封裝體86與底層封裝體84’之間的間隙中，且經固化。由於底部填充料92(其亦可包含作為基底材料的樹脂(或環氧樹脂)及基底材料中的填充顆粒)不同於介電層64的材料，因此其之間的黏著力通常不夠好，故製程76(圖15A及圖15B-1)可改良黏著力。

執行單體化(晶粒鋸割)製程以將複合晶圓84及接合在其上的封裝體86分隔成單獨且彼此相同的封裝體84’。圖16亦繪示經單體化的封裝體經由焊料區95接合至封裝組件94。根據本揭露的一些實施例，封裝組件94為封裝基板，其可為無核心(coreless)基板或有核心(例如玻璃纖維強制型核心(fiberglass-enforced core))的基板。根據本揭露的其他實施例，封裝組件94為印刷電路板或封裝體。圖16中的封裝體在下文中被稱作封裝體102。

圖17至圖24是根據本揭露的一些實施例的形成封裝體的中間階段的剖面圖。除非另外說明，否則這些實施例中的組件的材料及形成方法基本上與類似組件相同，且所述組件由以圖1至圖16中所繪示的實施例中的相同標號表示。關於圖17至圖24中所繪示的組件的形成過程及材料的細節可因此參照在對圖1至圖16中所繪示的實施例的論述。

圖17至圖21是包含背側RDL的封裝體的形成的中間階段的剖面圖，所述背側RDL是在封裝裝置晶粒之前形成。參考圖 17，離型膜22塗佈於載板20上，且介電緩衝層24形成於離型膜22上。根據本揭露的一些實施例，介電層24由聚合物形成，所述聚合物可為聚醯亞胺、PBO或類似者。

接著，背側重佈線104形成於介電層24上。重佈線104的形成可包含在介電層24上形成金屬晶種層(未示出)、在晶種層上形成諸如光阻的圖案化罩幕(未示出)以及接著對暴露出的晶種層執行金屬鍍覆。接著移除圖案化罩幕及由圖案化罩幕所覆蓋的晶種層的部分，以保留如圖17中所示的重佈線104。根據本揭露的一些實施例，晶種層包含鈦層及鈦層上方的銅層。可使用例如物理氣相沈積(PVD)來形成晶種層。可使用例如無電式鍍覆來執行鍍覆。

接著，在重佈線104上形成介電層106。介電層106的底表面與重佈線104及介電層24的頂表面接觸。根據本揭露的一些實施例，介電層106由聚合物形成，所述聚合物可為聚醯亞胺、PBO或類似者。根據本揭露的替代性實施例，介電層106由非聚合物(無機)材料形成，所述非聚合物(無機)材料可為氧化矽、氮化矽或類似者。接著，圖案化介電層106以在其中形成開口108。因此，重佈線104的一些部分被介電層106中的開口108暴露出。

圖18繪示金屬柱的形成。金屬柱的製程細節及材料類似於圖2至圖5中所繪示且論述的製程細節及材料，故不在本文中重複。所得的金屬柱32經由通孔110連接至底層重佈線104，所述通孔110位於介電層106中且與金屬柱32同時形成。此外，金屬晶種層26(包含黏著層26A及含銅層26B)包含在金屬柱32中的一些部分及在通孔110中的一些其他部分。

圖19繪示多個製程，其可包含第一處理31、處理31之後的蝕刻製程33以及蝕刻製程33之後的第二處理35。第一處理、蝕刻製程以及第二處理的過程細節可分別參考圖5、圖6以及圖7，且不在本文中重複。因此，可移除不利的金屬顆粒，且增加介電層106的表面粗糙度。

圖20繪示形成包含介電層50、介電層56、介電層60以及介電層64、重佈線54、重佈線58、以及重佈線62、凸塊下金屬68以及電連接件70的上覆結構之後的結構。亦可執行電漿處理及蝕刻製程76。電漿處理及蝕刻製程的細節可分別參考圖5及圖6的描述。應理解，亦可應用圖15B-1及圖15B-2中所繪示的製程。圖21繪示經執行以形成封裝體102的後續步驟。

圖22至圖25繪示根據本揭露的一些實施例的封裝體的形成的中間階段。這些實施例類似於圖1至圖16中所繪示的實施例，除了不形成穿孔之外。參考圖22，形成晶粒貼合膜34，繼之將裝置晶粒36附接至晶粒貼合膜34。晶粒貼合膜34並非是各者在各別上覆裝置晶粒36下方的離散型(discrete)晶粒貼合膜，而是在整個載板20上方拓展的大型晶粒貼合膜。根據本揭露的一些實施例，根據一些實施例不執行如圖5至圖7中所繪示的第一處理、蝕刻以及第二處理。

圖23繪示裝置晶粒36的包封以及上覆介電層50、介電層56、介電層60及介電層64、重佈線54、重佈線58以及重佈線62、凸塊下金屬68以及電連接件70的形成。另外，可執行製程76,其包含電漿處理及蝕刻製程。電漿處理及蝕刻製程的細節可分別參考圖5及圖6的描述。應理解，亦可應用圖15B-1及圖15B-2中所繪示的製程。圖24繪示經執行以形成封裝體102的後續步驟。

在上文所說明的例示性實施例中，根據本揭露的一些實施例論述一些例示性製程及構件。亦可包含其他構件及製程。舉例而言，可包含測試結構以有助於校驗測試三維(three-dimensional；3D)封裝或3DIC裝置。測試結構可包含例如形成於重佈線層中或基板上的測試墊，從而允許測試3D封裝或3DIC、使用探測器及/或探測卡以及類似者。可對中間結構以及最終結構執行校驗測試。另外，本文中所揭露的結構及方法可結合併有對已知良好晶粒的中間校驗的測試方法使用，以增加良率及降低成本。

本揭露的實施例具有一些有利特徵。對晶圓執行的實驗顯示經由電漿處理及蝕刻製程，黏著層殘留的金屬殘餘物顯著地減少。舉例而言，第一樣本晶圓形成為在介電緩衝層上具有類似於圖5中所繪示的結構的金屬柱。在電漿處理及蝕刻製程之前，金屬顆粒(殘餘物)佔據介電緩衝層的表面區域的約7.1%。在電漿處理及蝕刻製程之後，金屬顆粒佔據介電緩衝層的表面區域的小於0.1%。

亦形成第二樣本晶圓以在介電層上形成類似於圖15A中所繪示的結構的凸塊下金屬及金屬柱體。在電漿處理及蝕刻製程之前，金屬顆粒(殘餘物)佔據介電緩衝層的表面區域的約11.2%。在電漿處理及蝕刻製程之後，金屬顆粒佔據介電緩衝層的表面區域的約0.3%。金屬殘餘物的顯著減少有助於減少漏電流及改良黏著力。另外，電漿處理引起介電層的表面的表面粗糙度增加，且因此改良黏著力。

根據本揭露之一些實施例，一種形成封裝體的方法包含：在第一介電層上形成金屬晶種層；在金屬晶種層上形成圖案化罩幕，其中圖案化罩幕中的開口在第一介電層的第一部分上方，且圖案化罩幕與第一介電層的第二部分重疊；鍍覆開口中的金屬區；移除圖案化罩幕以暴露出部分金屬晶種層；蝕刻金屬晶種層的暴露部分；對第一介電層的第二部分的表面執行第一電漿處理；以及對第一介電層的第二部分的表面執行蝕刻製程。在一實施例中，所述方法更包括：將裝置晶粒置放於第一介電層的第二部分上；以及將金屬區及裝置晶粒包封於包封材料中。在一實施例中，所述方法更包括在蝕刻製程之後對金屬區執行第二電漿處理。在一實施例中，第二電漿處理使用與第一電漿處理相同的處理氣體來執行。在一實施例中，在低於第一電漿處理的偏壓電壓下執行第二電漿處理。在一實施例中，蝕刻製程及蝕刻金屬晶種層的暴露部分使用相同的濕式蝕刻化學製品來執行。在一實施例中，所述方法更包括使焊料區與金屬區連接；以及施配底部填充料以包封焊料區。在一實施例中，第一電漿處理及蝕刻製程是在連接焊料區之後執行。在一實施例中，所述方法更包括：形成第二介電層；在第二介電層上形成重佈線；形成第一介電層；在第一介電層中形成開口；以及在第一介電層中形成通孔，其中通孔及金屬區同時形成。

根據本揭露的一些實施例，一種形成封裝體的方法包含：在介電層上方形成金屬區；執行第一電漿處理以轟擊介電層，其中在第一電漿處理期間施加偏壓電壓；執行濕式蝕刻，其中介電層的表面暴露於用於濕式蝕刻的化學製品；以及將金屬區包封於包封材料中，其中介電層的表面與包封材料接觸。在一實施例中，所述方法更包括執行第二電漿處理以氧化金屬區的表面層。在一實施例中，第一電漿處理及第二電漿處理皆使用包括氧氣(O₂)的處理氣體來執行。在一實施例中，第一電漿處理使用不含氧氣(O₂)的第一處理氣體來執行，且第二電漿處理使用包括氧氣(O₂)的處理氣體來執行。在一實施例中，形成金屬區包括：形成具有底部部分與介電層接觸的金屬晶種層；以及在金屬晶種層上鍍覆金屬區，其中濕式蝕刻使用用以蝕刻金屬晶種層的底部部分的化學製品來執行。在一實施例中，金屬晶種層更包括頂部部分，且化學製品不蝕刻金屬晶種層的頂部部分。

根據本揭露的一些實施例，一種形成封裝體的方法包含：形成突出高於介電層的金屬柱；轟擊介電層的表面層；執行蝕刻製程以移除介電層的表面層上的金屬顆粒；以及對金屬柱執行電漿處理。在一實施例中，所述方法更包括：在介電層上沈積金屬晶種層，其中金屬柱形成於金屬晶種層上；以及蝕刻金屬晶種層，其中金屬顆粒是金屬晶種層的殘餘物顆粒。在一實施例中，金屬晶種層包括鈦，且蝕刻製程使用用以蝕刻鈦的化學製品溶液來執行。在一實施例中，轟擊介電層的表面層是使用包括氬氣或氮氣的處理氣體來執行。在一實施例中，處理氣體更包括氧氣(O₂)。

前文概述若干實施例之特徵，從而使得在本領域中具有知識者可更好地理解本揭露之態樣。在本領域中具有知識者應理解，其可易於使用本揭露作為設計或修改用於實現本文中所引入之實施例的相同目的及/或達成相同優勢的其他方法及結構之基礎。在本領域中具有知識者亦應認識到，此類等效構造並不脫離本揭露之精神及範疇，且在本領域中具有知識者可在不脫離本揭露之精神及範疇之情況下在本文中作出改變、替代及更改。

200:製造流程

202、204、206、208、210、212、214、216、218、220、222、224:製程

Claims

一種形成封裝體的方法，包括：在第一介電層上形成金屬晶種層；在所述金屬晶種層上形成圖案化罩幕，其中所述圖案化罩幕中的開口在所述第一介電層的第一部分上方，且所述圖案化罩幕與所述第一介電層的第二部分重疊；在所述開口中鍍覆金屬區；移除所述圖案化罩幕以暴露出部分所述金屬晶種層；蝕刻所述金屬晶種層的所述暴露部分；對所述第一介電層的所述第二部分的表面執行第一電漿處理；以及對所述第一介電層的所述第二部分的所述表面執行蝕刻製程。
如申請專利範圍第1項所述形成封裝體的方法，更包括：將裝置晶粒置放於所述第一介電層的所述第二部分上；將所述金屬區及所述裝置晶粒包封於包封材料中；以及在所述蝕刻製程之後，對所述金屬區執行第二電漿處理。
如申請專利範圍第2項所述形成封裝體的方法，其中在低於第一電漿處理的偏壓電壓下執行所述第二電漿處理。
一種形成封裝體的方法，包括：在介電層上形成金屬區；執行第一電漿處理轟擊所述介電層，其中在所述第一電漿處理期間施加偏壓電壓；執行濕式蝕刻，其中所述介電層的表面暴露於用於所述濕式蝕刻的化學製品；以及將所述金屬區包封於包封材料中，其中所述介電層的所述表面與所述包封材料接觸。
如申請專利範圍第4項所述形成封裝體的方法，更包括：執行第二電漿處理以氧化所述金屬區的表面層。
如申請專利範圍第5項所述形成封裝體的方法，其中所述第一電漿處理及所述第二電漿處理皆使用包括氧氣(O₂)的處理氣體來執行。
如申請專利範圍第5項所述形成封裝體的方法，其中第一電漿處理使用不含氧氣(O₂)的第一處理氣體來執行，且所述第二電漿處理使用包括氧氣(O₂)的第二處理氣體來執行。
一種形成封裝體的方法，包括：形成突出高於介電層的金屬柱；轟擊所述介電層的表面層；執行蝕刻製程以移除所述介電層的所述表面層上的金屬顆粒；以及對所述金屬柱執行電漿處理。
如申請專利範圍第8項所述形成封裝體的方法，更包括：在所述介電層上沈積金屬晶種層，其中所述金屬柱形成於所述金屬晶種層上；以及蝕刻未被所述金屬柱覆蓋的所述金屬晶種層，其中所述金屬顆粒是所述金屬晶種層的殘餘物顆粒。
如專利申請範圍第8項所述形成封裝體的方法，其中所述轟擊所述介電層的所述表面層使用包括氬氣或氮氣的處理氣體來執行。