TWI689980B - 切割晶圓的方法及晶粒 - Google Patents

Abstract

本發明實施例提供一種切割晶圓的方法及晶粒。所述方法包括以下步驟：提供晶圓，晶圓包括多個晶粒區以及位於多個晶粒區之間的切割區。切割區包括基底以及位於基底上方的介電層與測試結構，測試結構設置於介電層中。進行第一移除製程，以移除測試結構及其周圍的介電層，並暴露出基底。第一移除製程包括進行多次蝕刻循環，其中每一多次蝕刻循環包括：進行第一蝕刻製程，以移除測試結構的一部分以及進行第二蝕刻製程，以移除介電層的一部分。進行第二移除製程，以移除位於切割區的基底，並形成多個彼此分離的晶粒。

Description

切割晶圓的方法及晶粒

本發明實施例是有關於一種切割晶圓的方法及晶粒。

在晶圓製造完成之後，需要利用切割技術沿切割道將晶圓切割成多個單獨的晶粒。目前的晶圓切割技術包括例如使用刀具切割等機械切割、雷射切割以及電漿切割等。

隨著半導體元件的關鍵尺寸（critical dimension）的微縮，單一晶圓上可形成更多的晶粒，使得切割道的寬度越來越小，且切割道的路徑長度也大幅增加。若採用雷射切割或機械切割來切割晶圓，由於雷射光束及切割刀具本身具有一定的寬度，因此在切割道的寬度較小時有可能會對鄰近切割道的晶粒區造成損壞。換言之，雷射切割或機械切割難以對小尺寸的切割道進行切割。另一方面，使用雷射切割或機械切割來切割晶圓所需的時間隨著切割道路徑長度的增加而大幅延長，因此晶圓切割的成本也隨之提高。

再者，藉由機械切割來對晶圓進行切割時可能因為切割刀具所產生的機械應力而出現晶圓碎裂（chipping）或破裂（crack）的問題，進而導致晶粒損壞。而藉由雷射切割來對晶圓進行切割時，雷射所產生的熱效應可能傳導至晶粒區對晶粒造成不利影響。而且，雷射切割及機械切割之後的晶粒側壁通常會具有粗糙的表面。

圖1A示出使用刀具切割晶圓之後晶粒的上視圖的掃描式電子顯微鏡（SEM）圖片。圖1B示出使用雷射切割之後晶粒表面的SEM圖片。圖1C示出使用機械或雷射切割之後晶粒D側壁的示意性剖面圖。

請參照圖1A至圖1C，藉由機械或雷射切割之後的晶粒D的側壁SW具有凹凸不平且粗糙的表面。如此粗糙的側壁SW具有應力容易集中的點（例如點WP），使得晶粒D在承受應力時，所述應力容易集中在該點WP，進而使得晶粒D容易由此點WP裂開。所述點WP又可稱為薄弱點（weak point）WP。

相較於機械切割和雷射切割，電漿切割不僅可對較小尺寸的切割道進行切割，而且可縮短切割所需的時間。另一方面，電漿切割可使得晶粒側壁具有平坦的表面，從而可增加晶粒的強度。然而，由於切割道中包括測試元件的多層金屬特徵與絕緣或介電特徵的複雜結構，因此如何使用電漿切割移除切割道中的測試元件及其周圍的絕緣特徵的複雜結構，是目前仍需解決的問題。

本發明提供一種切割晶圓的方法及使用該方法而形成的晶粒，所述方法採用多個蝕刻循環來移除切割區中複雜的測試結構，且所形成的晶粒可具有平坦的側壁。

本發明實施例提供一種切割晶圓的方法，包括：提供晶圓，晶圓包括多個晶粒區以及位於多個晶粒區之間的切割區，切割區包括基底以及位於基底上方的介電層與測試結構，測試結構設置於介電層中；進行第一移除製程，以移除測試結構及其周圍的介電層，並暴露出基底，第一移除製程包括進行多次蝕刻循環，其中每一蝕刻循環包括：進行第一蝕刻製程，以移除測試結構的一部分，以及進行第二蝕刻製程，以移除介電層的一部分；進行第二移除製程，以移除位於切割區的基底，並形成多個彼此分離的晶粒。

本發明實施例提供一種使用上述切割晶圓的方法切割自所述晶圓的晶粒，所述晶粒的側壁具有平坦的表面。

基於上述，本發明藉由進行多次第一蝕刻製程與第二蝕刻製程的蝕刻循環，以移除切割區中複雜的測試結構，可使得切割自晶圓的晶粒具有平坦的表面。如此可增加晶粒的強度，使得晶粒可承受更大的應力，避免發生破裂。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之元件標號表示相同或相似之元件，以下段落將不再一一贅述。

圖2A至圖2F為根據本發明一些實施例的切割晶圓的方法的示意性剖面圖。圖3A至圖3F為根據本發明一些實施例的切割晶圓時移除切割道中測試元件及介電層的方法的放大示意圖。

請參照圖2A，提供晶圓W。晶圓W包括基底100。基底100為半導體基底，例如是摻雜矽基底、未摻雜矽基底或絕緣體上覆半導體（semiconductor on insulator, SOI）基底。摻雜矽基底的摻質可以為P型摻質、N型摻質或其組合。在基底100上方形成有一或多層介電層102。在一實施例中，多層介電層102堆疊於基底100上方，且各介電層102的厚度可相同或不同。介電層102的材料可包括氧化矽、氮化矽或其組合。

晶圓W具有多個晶粒區DR以及位於多個晶粒區DR之間的切割區SR。在一實施例中，切割區SR的寬度例如為50μm至80μm或者60μm至80μm。在一實施例中，基底100及介電層102自晶粒區DR延伸至切割區SR。

在一實施例中，在晶粒區DR的基底100之上及/或之中可包括積體電路元件、內連線結構以及密封環SL。為了簡潔起見，積體電路元件及內連線結構並未具體繪示。舉例來說，晶粒區DR中可包括主動元件、被動元件或其組合。主動元件例如包括電晶體、二極體、其類似物或其組合。被動元件例如包括電容器、電感器、電阻器、其類似物或其組合。內連線結構包括設置於介電層102中的多層導電特徵，例如包括彼此電性連接的多層導線以及導電通孔或插塞。內連線結構電性連接至不同的積體電路元件，以形成功能電路。在一實施例中，內連線結構包括銅、鋁、鎢、其合金或其組合。

密封環SL形成於介電層102中，且位於晶粒區DR的邊緣，靠近切割區SR，以保護晶粒區DR中位於密封環SL以內的積體電路元件以及內連線結構等構件。

在一實施例中，密封環SL自下而上包括交替堆疊的多層通孔與金屬線，例如包括通孔V1’與金屬線M1’、通孔V2’與金屬線M2’以及通孔V3’與金屬線M3’，但本發明並不以此為限。密封環SL中的通孔與金屬線的層數可根據產品的設計及需求來進行調整。在一實施例中，密封環SL的材料包括銅、鋁、鎢、其合金或其組合。

在一實施例中，在切割區SR中的基底100上設置有用於晶圓測試的測試元件組（test element group, TEG）TG。測試元件組TG又可稱為測試結構TG。測試結構TG位於介電層102中，且與密封環SL被介電層102間隔開。在一實施例中，測試結構TG與密封環SL之間的間距大約為5μm左右。

在一實施例中，測試結構TG包括多層通孔及金屬線，所述多層通孔及金屬線交替堆疊於基底100之上且彼此電性連接。舉例來說，測試結構TG自下而上可包括位於介電層102中的通孔V1與金屬線M1、通孔V2與金屬線M2以及通孔V3與金屬線M3。在一實施例中，金屬線M3為測試結構TG的頂部金屬特徵，且其頂面可實質上齊平於切割區SR中介電層102的頂面，但本發明並不以此為限。應注意，附圖中所示出的測試結構TG中通孔及金屬線的層數僅用於示例說明，且本發明並不以此為限。測試結構TG中所包括的通孔及金屬線的層數可根據其測試的對象來調整。在一實施例中，測試結構TG的材料包括銅、鋁、鎢、其合金或其組合。

在一實施例中，測試結構TG與密封環SL可與晶粒區DR中的內連線結構同時形成，且與內連線結構電性隔離。換言之，密封環SL與測試結構TG是電性浮置的。

繼續參照圖2A，在一實施例中，晶圓W更包括位於介電層102上方的保護層104。保護層104自晶粒區DR延伸至切割區SR，覆蓋介電層102的頂面、密封環SL的頂面以及至少部分測試結構TG的頂面。測試結構TG的金屬線M3的部分頂面被保護層104暴露出來。金屬線M3的暴露的頂面例如可用於晶圓W的電性測試。保護層104的材料可與介電層102的材料相同或不同。舉例來說，保護層104的材料可包括氧化矽、氮化矽或其組合。

請繼續參照圖2A，在基底100上方形成具有開口OP的圖案化的罩幕層108。圖案化的罩幕層108例如是圖案化的光阻層。在一實施例中，圖案化的罩幕層108覆蓋晶粒區DR與部分靠近晶粒區DR的切割區SR，開口OP位於測試結構TG的正上方，暴露出切割區SR中的部分保護層104及金屬線M3。在一實施例中，開口OP的寬度可略小於、等於或大於測試結構TG的寬度。舉例來說，開口OP的寬度範圍為10μm至60μm或10μm至70μm。

請參照圖2A至圖2E，以圖案化的罩幕層108為罩幕，對晶圓W進行單體化（singulation）製程（或稱為切割製程），以將晶圓W中的多個晶粒分離開來。在一實施例中，所述單體化製程包括蝕刻製程，例如是乾式蝕刻、濕式蝕刻或其組合。乾式蝕刻包括電漿蝕刻。在一些單體化製程採用電漿蝕刻的實施例中，所述單體化製程又可稱為電漿切割製程。

請參照圖2A至圖2B，以圖案化的罩幕層108為罩幕，進行蝕刻製程，以至少移除位於金屬線M3上方的保護層104，並使得金屬線M3的頂面和/或側壁暴露出來。在一實施例中，所述蝕刻製程僅移除保護層104，並使得金屬線M3的頂面與介電層102的頂面暴露出來，且金屬線M3與介電層102的暴露出的頂面可彼此齊平，但本發明並不以此為限。在另一實施例中，所述蝕刻製程可能移除保護層104及部分介電層102，而使得金屬線M3的頂面及側壁暴露出來，且在蝕刻製程之後，余留的介電層102的頂面可低於金屬線M3的頂面。

請參照圖2B與圖2D，接著進行第一移除製程，以移除測試結構TG及其周圍的介電層102。第一移除製程可包括進行多次蝕刻循環。每一蝕刻循環可包括快速切換的針對測試結構TG的第一蝕刻製程與針對介電層102的第二蝕刻製程。以下以電漿蝕刻為例進行詳細說明。

圖2B及圖2C示出金屬線M3及其周圍的介電層102的移除。圖3A至圖3F示出移除金屬線M3及介電層102的方法的放大示意圖。為簡潔起見，圖3A至圖3F並未具體示出晶圓W中的所有構件。

請參照圖圖2B至圖2C以及圖3A至圖3B，在一實施例中，金屬線M3的起始厚度為T1，介電層102的起始厚度為T10。雖然圖2A中繪示金屬線M3的頂面與介電層102的頂面齊平，但本發明並不以此為限。在另一實施例中，介電層102的頂面可能低於金屬線M3的頂面。

以圖案化的罩幕層108為罩幕，進行對金屬線M3的第一蝕刻製程。在一實施例中，第一蝕刻製程藉由向圖案化的罩幕層108暴露出的切割區SR施加電漿A，以移除部分的金屬線M3。電漿A具有金屬線M3對介電層102的高蝕刻選擇比。在一實施例中，電漿A例如是由Cl ₂或BCl ₃等含氯氣體所產生的含氯電漿。

請繼續參照圖3A與圖3B，在一實施例中，電漿A通入的持續時間，亦即，第一蝕刻製程的持續時間例如為小於20秒、小於30秒或者小於50秒，金屬線M3被移除的厚度為TR1。在一實施例中，金屬線M3被移除的厚度TR1小於金屬線M3的起始厚度T1，且有厚度為T2的金屬線M3余留下來。

請參照圖3B，在一實施例中，在使用電漿A對金屬線M3進行蝕刻的過程中，介電層102也暴露在電漿A中，因此可能在介電層102的表面形成一層硬皮層（hard skin）110。所述硬皮層110可包括電漿A與介電層102反應的高分子產物以及金屬線M3的蝕刻副產物。少量的硬皮層110可在後續介電層102的蝕刻製程中較容易地被移除。但隨著電漿A通入的時間，亦即，第一蝕刻製程的持續時間增加，硬皮層的尺寸及移除難度也隨之增加。若硬皮層不能順利地被移除，將會阻礙後續蝕刻製程的進行，從而增加製程的困難。因此需要將電漿A通入的持續時間控制在合適的範圍（例如上述時間範圍）內，以使得在介電層102上所產生的硬皮層110可在後續蝕刻製程中順利的被移除，而不會阻礙蝕刻製程的進行。應注意，通入電漿A的合適的時間範圍還與金屬線M3以及介電層102的材料有關。

請參照圖3B與圖3C，停止第一蝕刻製程，並進行對介電層102的第二蝕刻製程。舉例來說，停止通入產生電漿A的蝕刻氣體，並切換為可產生電漿B的另一蝕刻氣體，以進行第二蝕刻製程來移除介電層102。電漿B具有介電層102對金屬線M3的高蝕刻選擇比。在一實施例中，電漿B例如是由CF4、CHF3、SF6等含氟氣體所產生的含氟電漿。

請參照圖3C與圖3D，在一實施例中，第二蝕刻製程首先移除覆蓋在介電層102表面的硬皮層110，接著移除部分介電層102。介電層102被移除的厚度T11小於起始厚度T10，且有厚度為T12的介電層102余留下來。在本發明的實施例中，藉由將第一蝕刻製程中電漿A通入的時間控制在合適的範圍內而使得硬皮層110在第二蝕刻製程中可輕易地被電漿B移除，而不會阻礙蝕刻製程的進行。

請參照圖3D，在一實施例中，在使用電漿B對介電層102進行蝕刻的過程中，金屬線M3也暴露在電漿B中，因此可能在金屬線M3的表面形成一層硬皮層（hard skin）112。所述硬皮層112可包括電漿B與金屬線M3的反應產物以及第二蝕刻製程的蝕刻副產物。少量的硬皮層112可在後續金屬線M3的第一蝕刻製程中較容易的被移除。但隨著電漿B通入的時間，亦即，第二蝕刻製程的持續時間增加，所述硬皮層112的尺寸及移除難度也會隨之增加。若硬皮層112不能順利地被移除，將會阻礙後續蝕刻製程的進行，從而增加製程的困難。因此需要將電漿B通入的時間控制在合適的範圍，以使得在金屬線M3上所產生的硬皮層112可在後續蝕刻製程中順利的被移除，而不會阻礙蝕刻製程的進行。在一實施例中，電漿B通入的持續時間，亦即，第二蝕刻製程的持續時間的合適範圍為小於20秒、小於30秒或者小於50秒。

在一實施例中，將圖3A至圖3B所示的第一蝕刻製程與圖3C至圖3D所示的第二蝕刻製程稱為一個蝕刻循環。所述蝕刻循環藉由快速切換蝕刻氣體來交替進行對測試結構TG（例如金屬線M3）的第一蝕刻製程以及對介電層102的第二蝕刻製程。圖3A至圖3D示出第一蝕刻循環。圖3E至圖3F示出下一蝕刻循環，即第二蝕刻循環。

請參照圖3D至圖3E，停止通入電漿B，並通入電漿A，以進行對金屬線M3的第一蝕刻製程。在第二蝕刻循環中，第一蝕刻製程首先移除金屬線M3上的硬皮層112，並進一步移除部分的金屬線M3。類似於圖2B所示，此蝕刻循環中的第一蝕刻製程亦會在介電層102上產生硬皮層110。在一實施例中，電漿A通入的時間可與前次電漿A通入的時間相同或不同，但均處於上述的合適時間範圍內，以使得硬皮層110可在後續第二蝕刻製程中順利地被移除。

請參照圖3E至圖3F，停止通入電漿A，並通入電漿B，以進行對介電層102的第二蝕刻製程。第二蝕刻製程移除介電層102上的硬皮層110以及部分的介電層102。此次電漿B的通入亦會在金屬線M3上產生硬皮層112。電漿B通入的時間可與前次電漿B通入的時間相同或不同，但均處於上述的合適時間範圍內，以使得硬皮層112可在後續蝕刻製程中順利地被移除。

請參照圖2B至圖2C，進行多次上述的蝕刻循環，以完全移除金屬線M3與介電層102。在一實施例中，各個蝕刻循環中所移除的金屬線及介電層的厚度可相同或不同。在一實施例中，例如需進行5次蝕刻循環將金屬線M3與其周圍的介電層102移除。蝕刻循環的次數與金屬線的厚度有關。

請參照圖2C，在進行多次蝕刻循環之後，金屬線M3及其周圍的介電層102被移除，並暴露出通孔V3。儘管圖1C中示出剩餘的介電層102的頂面與通孔V3齊平，但本發明不限於此。剩餘的介電層102的頂面與通孔V3的頂面可處於不同的水平面。舉例來說，剩餘介電層102的頂面可高於或低於通孔V3的頂面。

請參照圖2C至圖2D，繼續進行多次上述的蝕刻循環，以移除測試結構TG剩餘的通孔與金屬線及介電層102，直至基底100暴露出來。每一蝕刻循環中的第一蝕刻製程移除測試結構TG中的通孔、金屬線或其組合，每一蝕刻循環中的第二蝕刻製程移除介電層102。第一蝕刻製程與第二蝕刻製程的持續時間分別控制在上述合適的範圍內，以利蝕刻製程的順利進行。換言之，第一蝕刻製程與第二蝕刻製程的切換頻率（例如蝕刻氣體的切換頻率）為小於20秒、小於30秒或者小於50秒切換一次。在一實施例中，移除測試結構TG中每一層的金屬線或每一層通孔及其周圍的介電層均需要進行多次蝕刻循環。換言之，移除測試結構TG及介電層102所需進行的蝕刻循環的次數大於測試結構TG中金屬線與通孔的層數及介電層102的層數。

在一實施例中，在測試結構TG及介電層102的蝕刻製程中，基底100也被部分移除，且使得暴露出的基底100可具有不平坦的表面。

在上述實施例中，測試結構TG及介電層102是以電漿蝕刻的方式被移除，但本發明並不以此為限。在替代實施例中，亦可選用其它類型的蝕刻方式以類似的概念進行測試結構TG及介電層102的移除製程。舉例來說，可藉由濕式蝕刻的蝕刻循環來進行所述移除製程，其中第一蝕刻製程例如使用醋酸、磷酸及硝酸之混合酸或熱雙氧水等蝕刻劑來移除測試結構TG，第二蝕刻製程使用氫氟酸等蝕刻劑來移除介電層102。進行多次第一蝕刻製程與第二蝕刻製程的蝕刻循環，直至暴露出基底100。

請參照圖2D至圖2E，接著，以圖案化的罩幕層108為罩幕，進行第二移除製程，以移除被暴露出的切割區SR中的基底100。在一實施例中，基底100的移除製程包括電漿切割製程，電漿切割製程可包括多個蝕刻-沈積-清潔循環，或可稱為Bosch製程。所述電漿切割製程可進行至被暴露出的切割區SR中的基底100被完全移除為止，但本發明並不以此為限。在另一實施例中，電漿切割製程移除切割區SR的部分基底100，接著對晶圓W的背面進行研磨製程，以使得切割區SR的另一部分基底100被移除，且晶粒區DR的基底100被薄化。

請參照圖2E及圖2F，移除圖案化的罩幕層108。至此，晶圓的切割製程即已完成，並形成多個單獨的晶粒DI。

在一實施例中，測試結構TG中的通孔及金屬線等金屬特徵在晶圓的切割製程中被完全移除。在另一實施例中，測試結構TG中的部分金屬特徵M未被移除，而殘留在晶粒DI中。由於此些金屬特徵M是電性浮置的，因此並不會對晶粒DI產生不利影響。

請參照圖2F，在本發明的實施例中，利用電漿蝕刻的方式進行晶圓的切割，可使得所形成的晶粒DI具有大致平坦的側壁118，從而可增加晶粒DI的強度。圖4示出晶圓的切割完成之後晶粒側壁的上視SEM圖片。在一實施例中，晶粒DI的側壁118具有平坦光滑的表面。舉例來說，晶粒DI的側壁118的表面粗糙度的範圍可為小於2 μm。在一些實施例中，所述表面粗糙度是指側壁118的側壁粗糙度scallop。

綜上所述，本發明利用快速切換蝕刻電漿的蝕刻製程進行晶圓的切割，可快速且容易地移除切割區中複雜的測試結構，且可使得切割自晶圓的晶粒具有平坦的側壁。如此可增加晶粒的強度，使得晶粒可承受更大的應力，避免發生破裂。另一方面，藉由快速切換蝕刻電漿可使得蝕刻所產生的硬皮層可容易的被移除，進而使得蝕刻製程順利的進行。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100:基底

102:介電層

104:保護層

108:罩幕層

110、112:硬皮層

118、SW:側壁

A、B:電漿

D、DI:晶粒

DR:晶粒區

M:金屬特徵

M1、M1’、M2、M2’、M3、M3’:金屬線

OP:開口

SL:密封環

SR:切割區

T1、T2、TR1、T10、T11、T12:厚度

TG:測試結構

V1、V1’、V2、V2’、V3、V3’:通孔

W:晶圓

WP:點

圖1A示出以傳統機械切割的方式切割晶圓所形成晶粒的掃描式電子顯微鏡（Scanning Electron Microscope，SEM）圖片。圖1B示出以傳統雷射切割的方式切割晶圓所形成晶粒的SEM圖片。圖1C示出以傳統的機械或雷射的方式切割晶圓所形成晶粒的示意性剖面圖。

圖2A至圖2F為根據本發明一些實施例的切割晶圓的方法的示意性剖面圖。

圖3A至圖3F為根據本發明一些實施例的切割晶圓時移除切割道中測試元件及介電層的方法的放大示意圖。

圖4示出根據本發明一些實施例的切割晶圓所形成晶粒的SEM圖片。

100:基底

102:介電層

104:保護層

118、SW:側壁

DI:晶粒

M:金屬特徵

M1’、M2’、M3’:金屬線

SL:密封環

V1’、V2’、V3’:通孔

Claims (12)

1. 一種切割晶圓的方法，包括：提供晶圓，所述晶圓包括多個晶粒區以及位於所述多個晶粒區之間的切割區，所述切割區包括基底以及位於所述基底上方的介電層與測試結構，所述測試結構設置於所述介電層中；進行第一移除製程，以移除所述測試結構及其周圍的所述介電層，並暴露出所述基底，所述第一移除製程包括進行多次蝕刻循環，其中每一所述多次蝕刻循環包括：進行第一蝕刻製程，以移除所述測試結構的一部分；以及進行第二蝕刻製程，以移除所述介電層的一部分；進行第二移除製程，以移除位於所述切割區的經暴露的所述基底，並形成多個彼此分離的晶粒。
2. 如申請專利範圍第1項所述的切割晶圓的方法，其中在所述第一蝕刻製程中，在所述介電層上形成第一硬皮層，所述第一硬皮層包括所述第一蝕刻製程的副產物，且所述第一硬皮層被所述第二蝕刻製程移除。
3. 如申請專利範圍第1項所述的切割晶圓的方法，其中在所述第二蝕刻製程中，在所述測試結構上形成第二硬皮層，所述第二硬皮層包括所述第二蝕刻製程的副產物，且所述第二硬皮層被所述第一蝕刻製程移除。
4. 如申請專利範圍第1項所述的切割晶圓的方法，其中每一所述多個蝕刻循環中的所述第一蝕刻製程的持續時間為小於50秒，每一所述多個蝕刻循環中的所述第二蝕刻製程的持續時間為小於50秒。
5. 如申請專利範圍第1項所述的切割晶圓的方法，其中所述測試結構包括交替堆疊的多層通孔及金屬線，其中所述通孔及所述金屬線的層數小於所述蝕刻循環的次數。
6. 如申請專利範圍第1項所述的切割晶圓的方法，其中所述第一蝕刻製程與所述第二蝕刻製程分別包括電漿乾式蝕刻、濕式蝕刻或其組合。
7. 如申請專利範圍第1項所述的切割晶圓的方法，其中所述第一蝕刻製程使用含氯電漿移除所述測試結構，所述第二蝕刻製程使用含氟電漿移除所述介電層。
8. 如申請專利範圍第1項所述的切割晶圓的方法，更包括：在進行所述第一移除製程之前，在所述晶圓的所述晶粒區及所述切割區的一部分上形成圖案化的罩幕層，所述圖案化的罩幕層具有開口，暴露出所述切割區的另一部分，其中所述第一移除製程及所述第二移除製程以所述圖案化的罩幕層為罩幕來進行；以及在進行所述第二移除製程之後，移除所述圖案化的罩幕層。
9. 如申請專利範圍第8項所述的切割晶圓的方法，其中在形成所述圖案化的罩幕層之後及所述第一移除製程之前，更包括 移除位於所述測試結構及所述介電層上方的保護層，以使得所述測試結構的頂面及所述介電層的頂面暴露出來。
10. 如申請專利範圍第1項所述的切割晶圓的方法，其中被移除的所述切割區的寬度範圍為10μm至60μm或10μm至70μm。
11. 一種使用如申請專利範圍第1項所述的切割晶圓的方法切割自所述晶圓的晶粒，其中所述晶粒的側壁具有平坦的表面。
12. 如申請專利範圍第11項所述的晶粒，其中所述晶粒的所述側壁的表面粗糙度範圍為小於2μm。

Images