[go: up one dir, main page]

TWI689096B - 金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構及薄膜電晶體 - Google Patents

金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構及薄膜電晶體 Download PDF

Info

Publication number
TWI689096B
TWI689096B TW107129688A TW107129688A TWI689096B TW I689096 B TWI689096 B TW I689096B TW 107129688 A TW107129688 A TW 107129688A TW 107129688 A TW107129688 A TW 107129688A TW I689096 B TWI689096 B TW I689096B
Authority
TW
Taiwan
Prior art keywords
layer
metal oxide
oxide semiconductor
semiconductor layer
gallium
Prior art date
Application number
TW107129688A
Other languages
English (en)
Other versions
TW202010123A (zh
Inventor
黃景亮
葉家宏
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW107129688A priority Critical patent/TWI689096B/zh
Priority to CN201910778192.1A priority patent/CN110459587A/zh
Publication of TW202010123A publication Critical patent/TW202010123A/zh
Application granted granted Critical
Publication of TWI689096B publication Critical patent/TWI689096B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本發明揭露一種金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構及薄膜電晶體。金屬氧化物結晶結構包含銦、錫、鎵及氧原子，其中銦：錫：鎵：氧的原子比例為2：1：1：6，且金屬氧化物結晶結構具有結晶單元為菱形六面體。

Description

金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構 及薄膜電晶體
本發明一般係關於金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構及薄膜電晶體，具體而言，本發明係關於具有四元化合物晶體單元且可作為金屬氧化物半導體層之金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構及薄膜電晶體。
顯示面板一般使用薄膜電晶體作為畫素開關元件或電流驅動元件，使得畫素可獨立控制以達到顯示作用。顯示面板的薄膜電晶體通常使用低載子移動率的矽基主動層，使得操作速度較低又較不穩定。再者，具有矽基主動層的薄膜電晶體不適合應用於大尺寸面板的製造。
再者，顯示面板一般使用玻璃或塑膠材料作為基板，因此受限於所用基板的熔點，顯示面板的製造無法使用高溫製程，進而使得薄膜電晶體的主動層材料選用及製造受到極大的限制。
因此，開發適合作為顯示面板薄膜電晶體的主動層材料為重要的議題之一。
本發明之一目的在於提供一種金屬氧化物結構，其具有原子結構幾何優化的結晶單元，可作為適用於薄膜電晶體之金屬氧化物半導體層。
於一實施例，本發明提供一種金屬氧化物結晶結構，其包含銦、錫、鎵及氧原子，其中銦：錫：鎵：氧的原子比例為2：1：1：6，且金屬氧化物結晶結構具有結晶單元為菱形六面體。
本發明之另一目的在於提供一種薄膜電晶體，其藉由金屬氧化物結晶結構形成的金屬氧化物半導體層作為薄膜電晶體的主動層，可提供高載子移動率，適合窄邊框的顯示面板及感應器的應用。
於另一實施例，本發明提供一種薄膜電晶體，其包含閘極層、閘極絕緣層、金屬氧化物半導體層及源極/汲極層，其中閘極絕緣層位於閘極層上；金屬氧化物半導體層位於閘極絕緣層上，金屬氧化物半導體層具有金屬氧化物結晶結構，金屬氧化物結晶結構包含銦、錫、鎵及氧原子，且銦：錫：鎵：氧的原子比例為2：1：1：6，金屬氧化物結晶結構具有結晶單元為菱形六面體；源極/汲極層位於金屬氧化物半導體層上。
於又一實施例，本發明提供一種薄膜電晶體，其包含金屬氧化物半導體層、源極/汲極摻雜層、閘極絕緣層、閘極層、源極/汲極層，其中金屬氧化物半導體層具有金屬氧化物結晶結構，金屬氧化物結晶結構包含銦、錫、鎵及氧原子，且銦：錫：鎵：氧的原子比例為2：1：1：6，金屬氧化物結晶結構具有結晶單元為菱形六面體；源極/汲極摻雜層位於金屬氧化物半導體層上；閘極絕緣層位於源極/汲極摻雜層上並部分連接金屬氧化物半導體層；源極/汲極層位於閘極絕緣層並電連接源極/汲極摻雜層。
於另一實施例，本發明提供一種薄膜電晶體，其包含第一閘極層、第一閘極絕緣層、金屬氧化物半導體層、源極/汲極摻雜層、第二閘極絕緣層、第二閘極層及源極/汲極層，其中第一閘極絕緣層位於第一閘極層上；金屬氧化物半導體層位於第一閘極絕緣層上，金屬氧化物半導體層具有金屬氧化物結晶結構，金屬氧化物結晶結構包含銦、錫、鎵及氧原子，且銦：錫：鎵：氧的原子比例為2：1：1：6，金屬氧化物結晶結構具有結晶單元為菱形六面體；源極/汲極摻雜層位於金屬氧化物半導體層上；第二閘極絕緣層位於源極/汲極摻雜層上並對應第一閘極層部分連接金屬氧化物半導體層；第二閘極層位於第二閘極絕緣層上並對應第一閘極層；源極/汲極層通過第二閘極絕緣層並電連接源極/汲極摻雜層。
於又一實施例，本發明提供一種顯示面板的電路結構，其包含基板及複數個薄膜電晶體，基板具有複數個區域；複數個薄膜電晶體分別設置於複數個區域，且複數個薄膜電晶體各具有金屬氧化物半導體層，且金屬氧化物半導體層係選自結晶銦鎵鋅氧化物半導體層、結晶銦錫鎵氧化物半導體層及其組合，其中結晶銦錫鎵氧化物半導體層中銦：錫：鎵：氧的原子比例為2：1：1：6，且結晶銦錫鎵氧化物半導體層具有結晶單元為菱形六面體。
於一實施例，金屬氧化物結晶結構包含複數個結晶單元斜方形往上堆疊。
於一實施例，金屬氧化物結晶結構包含複數個結晶單元斜方形排列。
於一實施例，菱形六面體的三稜邊的長度a、b、c分別為6.00 ±10% Å、6.71±10% Å、3.48±10% Å，且三稜邊的三個夾角α、β、γ分別為89.9964±10%度、89.9986±10%度、72.6328±10%度。
於一實施例，複數個薄膜電晶體包含底閘極電晶體、頂閘極電晶體及雙閘極電晶體至少其中之一。
於一實施例，本發明的薄膜電晶體更包含結晶銦鎵鋅氧化物半導體層，其中結晶銦鎵鋅氧化物半導體層位於閘極絕緣層及源極/汲極層之間。
於一實施例，結晶銦鎵鋅氧化物半導體層位於金屬氧化物半導體層及閘極絕緣層之間。
相較於習知技術，本發明之金屬氧化物結晶結構具有原子結構幾何優化觀點的結晶單元，具有高穩定性及高載子移動率適用於顯示面板的薄膜電晶體，適合窄邊框的顯示面板，並可與其他金屬氧化物層相互搭配，應於顯示面板不同區域的電路，以利用不同金屬氧化物的特性達成優化各元件功能所需，例如降低功率消耗、增加對水氣阻擋的能力等。
1‧‧‧金屬氧化物結晶結構
10、10’、10”‧‧‧薄膜電晶體
12‧‧‧基板
14‧‧‧非結晶金屬氧化物層
16、16’‧‧‧熱傳遞層
20‧‧‧雙閘極電晶體
30‧‧‧顯示面板的電路結構
31‧‧‧閘極驅動陣列區
32‧‧‧周邊電路區
33‧‧‧畫素區
100‧‧‧基板
110‧‧‧閘極層
115‧‧‧結晶銦鎵鋅氧化物半導體層
120‧‧‧閘極絕緣層
130‧‧‧金屬氧化物半導體層
140‧‧‧源極/汲極層
142‧‧‧源極
144‧‧‧汲極
150‧‧‧非晶矽層
152‧‧‧源極摻雜區
154‧‧‧汲極摻雜區
162‧‧‧氧化矽層
164‧‧‧非晶矽層
170‧‧‧絕緣層
210‧‧‧第一閘極層
220‧‧‧第二閘極層
230‧‧‧第一閘極絕緣層
232‧‧‧下閘極絕緣層
234‧‧‧上閘極絕緣層
240‧‧‧第二閘極絕緣層
300a~300c‧‧‧薄膜電晶體
310‧‧‧閘極層
320‧‧‧閘極絕緣層
332‧‧‧結晶銦錫鎵氧化物半導體層
334‧‧‧結晶銦鎵鋅氧化物半導體層
350‧‧‧源極/汲極摻雜層
360‧‧‧惰性層
圖1A為本發明一實施例之金屬氧化物結晶結構的示意圖。
圖1B為圖1A之金屬氧化物結晶結構之菱形六面體示意圖。
圖2A及圖2B顯示形成本發明之金屬氧化物結晶結構之不同實施例之示意圖。
圖3A至圖3C分別顯示在不同能量的熱處理後結晶金屬氧化物層的化學成分示意圖，其中圖3A至圖3C的熱處理能量分別為160mJ/cm2、200mJ/cm2 及240mJ/cm2。
圖4A及圖4B分別顯示非結晶銦錫鎵氧化物半導體層的XRD及SAED圖。
圖5A及圖5B分別顯示本發明之結晶銦錫鎵氧化物半導體層的XRD及SAED圖。
圖6為本發明之結晶銦錫鎵氧化物半導體層的EDX圖。
圖7顯示本發明之結晶銦錫鎵氧化物半導體層的截面HRTEM圖。
圖8顯示本發明之結晶銦錫鎵氧化物半導體層的上視HRTEM圖。
圖9A及圖9B顯示本發明之結晶銦錫鎵氧化物結構的側視示意圖及上視示意圖。
圖10A及圖10B為本發明各種實施例之薄膜電晶體之示意圖。
圖11為本發明另一實施例之薄膜電晶體之示意圖。
圖12為本發明另一實施例之薄膜電晶體之示意圖。
圖13為本發明一實施例之顯示面板的電路結構之示意圖。
本發明提供一種金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構及薄膜電晶體，其藉由金屬氧化物結晶結構形成的金屬氧化物半導體層作為薄膜電晶體的主動層，可提供高移動率，適合窄邊框的顯示面板及感應器的應用。於後，參考圖式詳細說明本發明實施例之金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構及薄膜電晶體之細節。
圖1A為本發明一實施例之金屬氧化物結晶結構的示意圖。 如圖1A所示，金屬氧化物結晶結構1包含銦(In)、錫(Sn)、鎵(Ga)及氧(O)原子，其中銦：錫：鎵：氧的原子比例為2：1：1：6。金屬氧化物結晶結構1具有結晶單元(unit cell)為菱形六面體。亦即，金屬氧化物結晶結構1的結晶單元為包含兩個銦原子、一個錫原子、一個鎵原子及六個氧原子的銦錫鎵氧化物(In2SnGaO6,ITGO)四元化合物，且其呈菱形六面體結構。圖1B為圖1A之金屬氧化物結晶結構之菱形六面體示意圖。如圖1B所示，菱形六面體的三稜邊a、b、c的長度較佳分別約為6.00±10% Å、6.71±10% Å、3.48±10% Å，且三稜邊的三個夾角α、β、γ較佳分別約為89.9964±10%度、89.9986±10%度、72.6328±10%度，其中γ為稜邊a及b的夾角；β為稜邊a及c的夾角；α為稜邊b及c的夾角。
圖2A及圖2B顯示形成本發明之金屬氧化物結晶結構之不同實施例之示意圖。如圖2A所示，於一實施例，首先形成非結晶金屬氧化物層14於基板12上。非結晶金屬氧化物層14可藉由例如物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)、濺鍍等方法形成於基板12上。基板12可為例如玻璃基板、塑膠基板、石英基板等，但不限於此。接著，形成熱傳遞層16於非結晶金屬氧化物層14上，然後進行熱處理，使得非結晶金屬氧化物層14轉化為結晶金屬氧化物層。於此實施例，金屬氧化物層14較佳為銦錫鎵氧化物半導體層。舉例而言，選用銦錫鎵氧化物的靶材，藉由物理氣相沉積方式，形成非結晶的銦錫鎵氧化物半導體層(即非結晶金屬氧化物層14)於基板12上。接著，依序形成例如氧化矽層162及非晶矽層164於非結晶的銦錫鎵氧化物半導體層，以作為熱傳遞層16。然後，藉由準分子雷射退火(excimer laser annealing,ELA)熱處理具有非晶矽層164、氧化矽 層162及非結晶的銦錫鎵氧化物半導體層(即非結晶金屬氧化物層14)堆疊的基板，使得非結晶的銦錫鎵氧化物半導體層具有足夠的熱而轉化為結晶的銦錫鎵氧化物半導體層(即結晶金屬氧化物層)。
如圖2B所示，於另一實施例，可形成另一熱傳遞層16’於非結晶金屬氧化物層14及基板12之間，以使得非結晶金屬氧化物層14的上方及下方皆具有熱傳遞層16、16’，可提升熱處理時的熱傳遞。舉例而言，在形成圖2A的非結晶銦錫鎵氧化物半導體層之前，可先形成氧化矽層於基板12上，以作為非結晶銦錫鎵氧化物半導體層下方的熱傳遞層16’。接著，類似圖2A的實施例，依序形成非結晶銦錫鎵氧化物半導體層、氧化矽層162及非晶矽層164於基板12上的熱傳遞層16’(即氧化矽層)上。然後，藉由準分子雷射退火(ELA)熱處理具有非晶矽層164、氧化矽層162、非結晶銦錫鎵氧化物半導體層(即非結晶金屬氧化物層14)及氧化矽層(即熱傳遞層16’)堆疊的基板12，使得非結晶的銦錫鎵氧化物半導體層具有足夠的熱而轉化為結晶的銦錫鎵氧化物半導體層。
在此需注意，藉由圖2A或圖2B所述的方式將非結晶金屬氧化物層14經過熱處理而形成結晶的金屬氧化物層，製程溫度可控制在較低溫度(較佳為基板12的熔點以下，例如數百℃以下)，使得非結晶金屬氧化物層14具有足夠的熱轉化為結晶的金屬氧化物層且不會因為過熱而自基板12剝離，又能同時確保例如玻璃基板或塑膠基板等具有較低熔點的基板12不會因為過熱而受損。
圖3A至圖3C分別顯示在不同能量的熱處理後結晶金屬氧化物層的化學成分示意圖，其中圖3A至圖3C的熱處理能量分別為160mJ/cm2、 200mJ/cm2及240mJ/cm2。如圖3A至圖3C所示，使用圖2B的方式將非結晶金屬氧化物層14轉化為結晶金屬氧化物層後，即使在不同熱處理條件下，金屬氧化物層結晶後化學成分實質無明顯的改變。
圖4A及圖4B分別顯示非結晶銦錫鎵氧化物半導體層的X射線繞射分析(X-ray diffraction,XRD)及選區電子繞射分析(selected area electron diffraction,SAED)圖。圖5A及圖5B分別顯示本發明之結晶銦錫鎵氧化物半導體層的XRD及SAED圖。由圖4A及圖4B與圖5A及圖5B的比較可知，結晶銦錫鎵氧化物半導體層比非結晶銦錫鎵氧化物半導體層具有更明顯的特徵分布。
圖6為本發明之結晶銦錫鎵氧化物半導體層的能量色散X射線光譜分析(energy dispersive X-ray spectroscopy,EDX)圖。由EDX分析可得知，結晶銦錫鎵氧化物(ITGO)的原子比例約為In：Sn：Ga：O=2：1：1：6。
接著，使用第一原理計算來預測、建立、尋找銦錫鎵氧化物表面原子排列及斷面特徵，以確認銦錫鎵氧化物的結晶單元具有幾何優化的原子結構。舉例而言，使用Quantum Espresso軟體中的PWSCF組件進行尋找最優安定之In-Sn-Ga(銦錫鎵)氧化物半導體的晶體結構，其中In：Sn：Ga：O的原子比例為2：1：1：6。PWSCF是基於密度泛函理論(density functional theory,DFT)、平面波展開(plane wave basis sets)及贋勢(pseudopotentials)近似方法來描述電子及原子的位能勢的第一原理電子結構計算程式。PWSCF的計算參數設定選擇使用廣義梯度近似(general gradient approximation,GGA)的Perdew-Burke-Emzerhof(PBE)交換-相關能泛函。截止能量設定為680eV，並使用11x11x11的K點柵格，在分子結構弛豫優化的收斂條件要求每個原子 所受的力小於0.5meV/A。圖1A所示即為藉由計算弛豫優化獲得的銦錫鎵氧化物半導體的結晶單元。
再者，利用包含80個原子(2x1x4)的放大單元晶格進行計算，且第一原理計算參數設定同樣跟單元晶格使用廣義梯度近似(GGA)的PBE交換-相關能泛函。截止能量設定為680eV並在分子結構弛豫優化的收斂條件要求每個原子所受的力小於0.5meV/A及使用1x3x1的K點柵格。
圖7顯示本發明之結晶銦錫鎵氧化物半導體層的截面高解析度穿透式電子顯微影像(HRTEM)圖。如圖7所示，晶格間隔(d-spacing)約為2.97nm/10層及2.74nm/10層(即2.97Å及2.74Å)，其與計算的斷面結果相吻合。
圖8顯示本發明之結晶銦錫鎵氧化物半導體層的上視HRTEM圖。如圖8所示，晶格間隔約為2.53nm/10層(即2.53Å)，其與計算的斷面結果相吻合。
圖9A及圖9B顯示本發明之結晶銦錫鎵氧化物結構的側視示意圖及上視示意圖。如圖圖9A及圖9B所示，由第一原理計算及上述各種結晶銦錫鎵氧化物的材料結構分析，可確認本發明之銦錫鎵氧化物結晶結構之銦：錫：鎵：氧的原子比例為2：1：1：6，且銦錫鎵氧化物結晶結構具有菱形六面體的結晶單元，而菱形六面體的三稜邊a、b、c的長度分別約為6.00±10% Å、6.71±10% Å、3.48±10% Å，且三稜邊的三個夾角α、β、γ分別約為89.9964±10%度、89.9986±10%度、72.6328±10%度。再者，金屬氧化物(即銦錫鎵氧化物)結晶結構的結晶單元為菱形六面體，且複數個結晶單元斜方形往上堆疊並呈斜方形排列。
本發明之結晶金屬氧化物結構可應用於薄膜電晶體裝置。請參考圖10A，圖10A顯示本發明一實施例之薄膜電晶體之示意圖。如圖10A所示，薄膜電晶體10為底閘極電晶體結構，其包含閘極層110、閘極絕緣層120、金屬氧化物半導體層130及源極/汲極層140。閘極層110位於基板100上。閘極絕緣層120位於閘極層110上。金屬氧化物半導體層130位於閘極絕緣層120上。源極/汲極層140位於金屬氧化物半導體層130上。於此實施例，金屬氧化物半導體層130具有金屬氧化物結晶結構。類似於上述圖1A之實施例所示，於此實施例，金屬氧化物結晶結構包含銦、錫、鎵及氧原子，其中銦：錫：鎵：氧的原子比例為2：1：1：6，且金屬氧化物結晶結構具有結晶單元為菱形六面體。換言之，於本實施例中，金屬氧化物半導體層130較佳為具有圖1A實施例所示之銦錫鎵氧化物結晶結構的銦錫鎵氧化物半導體層。
具體而言，薄膜電晶體10係製作於基板100上，基板100可為例如玻璃、聚合物、石英等透明基板。閘極層110較佳為金屬層，例如鎢(W)、鋁(Al)、鉻(Cr)、銅(Cu)、鉬(Mo)或其合金。閘極絕緣層120可直接覆蓋於閘極層110上，且閘極絕緣層120可包含矽氧化物、矽氮化物或矽氮氧化物，但不以此為限。金屬氧化物半導體層130可藉由例如圖2A圖或圖2B所述的方式形成於閘極絕緣層120上。於此實施例，金屬氧化物半導體層130為包含銦、錫、鎵及氧原子的結晶銦錫鎵氧化物半導體層，以作為薄膜電晶體的主動層。如上述圖1A之實施例所示，結晶銦錫鎵氧化物半導體層之銦：錫：鎵：氧的原子比例為2：1：1：6，並為具有菱形六面體之結晶單元的銦錫鎵氧化物結晶結構。菱形六面體的三稜邊a、b、c的長度分別為6.00±10% Å、 6.71±10% Å、3.48±10% Å，且三稜邊的三個夾角α、β、γ分別為89.9964±10%度、89.9986±10%度、72.6328±10%度。金屬氧化物(例如銦錫鎵氧化物)結晶結構包含複數個結晶單元斜方形往上堆疊，且複數個結晶單元斜方形排列。源極與汲極層140包含源極142及汲極144，且可由金屬材料或非金屬導電材料構成。於一實施例，金屬材料包含例如鎢(W)、鋁(Al)、鉻(Cr)、銅(Cu)、鉬(Mo)或其合金，但不以此為限。於另一實施例，非金屬導電材料包含例如氧化銦錫，但不以此為限。於一實施例，本發明之薄膜電晶體10可更包含非晶矽層150，其中非晶矽層150位於金屬氧化物半導體層130上，以作為源極142與汲極144的摻雜區，例如n+或p+摻雜非晶矽之源極摻雜區152與汲極摻雜區154。
請參考圖10B，圖10B為本發明另一實施例之薄膜電晶體之示意圖。如圖10B所示，本發明之薄膜電晶體10’與圖10A實施例之差異在於更包含結晶銦鎵鋅(IGZO)氧化物半導體層115，其中結晶銦鎵鋅氧化物半導體層115位於閘極絕緣層120及源極/汲極層140之間。具體而言，結晶銦鎵鋅氧化物半導體層115位於金屬氧化物半導體層130(例如結晶銦錫鎵氧化物半導體層)及閘極絕緣層120之間，使得薄膜電晶體10’具有結晶銦鎵鋅氧化物半導體層115及結晶銦錫鎵氧化物半導體層(例如130)之雙層結構的主動層，以利用不同金屬氧化物的特性達成優化各元件功能所需。舉例而言，結晶銦錫鎵氧化物半導體層具有高載子移動率(μ)，而結晶銦鎵鋅氧化物半導體層115具有低關電流(Ioff)有利於降低功率消耗。再者，雙層結構的主動層設計，可增加薄膜電晶體10’對水氣的阻擋能力，有利於提升可靠度。
在此需注意，依據實際應用，銦鎵鋅氧化物半導體層及銦錫 鎵氧化物半導體層可藉由同一熱處理程序進行結晶，以簡化製造程序，降低製造成本。舉例而言，當沉積非結晶銦錫鎵氧化物半導體層後，在進行結晶的熱處理程序之前，可選擇先形成非結晶銦鎵鋅氧化物半導體層於非結晶銦錫鎵氧化物半導體層上。接著利用如圖2A或圖2B所示的方式同時熱處理非結晶銦鎵鋅氧化物半導體層及非結晶銦錫鎵氧化物半導體層，以分別形成結晶銦鎵鋅氧化物半導體層及結晶銦錫鎵氧化物半導體層，但不以此為限。
再者，請參考圖11，圖11顯示本發明另一實施例之薄膜電晶體之示意圖。如圖11所示，具有本發明之金屬氧化物結晶結構的結晶金屬氧化物半導體層也可應用於頂閘極電晶體。具體而言，於本實施例中，頂閘極電晶體10”包含基板100、絕緣層170、金屬氧化物半導體層130、非晶矽層150、閘極絕緣層120、閘極層110及源極/汲極層140。具體而言，本實施例中，絕緣層170位於基板100上。金屬氧化物半導體層130位於絕緣層170上，以作為主動層，且金屬氧化物半導體層130較佳為具有圖1A實施例所示之銦錫鎵氧化物結晶結構的銦錫鎵氧化物半導體層。非晶矽層150位於金屬氧化物半導體層130上以作為源極/汲極摻雜層，且非晶矽層150包含源極摻雜區152與汲極摻雜區154。閘極絕緣層120位於非晶矽層150並對應閘極層110部分連接金屬氧化物半導體層130。閘極層110位於閘極絕緣層120上並對應金屬氧化物半導體層130。源極/汲極層140包含源極142與汲極144，並通過閘極絕緣層120分別電連接源極摻雜區152與汲極摻雜區154。
在此需注意，基板100、金屬氧化物半導體層130、非晶矽層150及源極/汲極層140的材料及結構細節可參考圖10A的相關說明，且閘極 層110可包含金屬或非金屬導電材料，例如鎢(W)、鋁(Al)、鉻(Cr)、銅(Cu)、鉬(Mo)或其合金、或氧化銦錫等。閘極絕緣層120可選自於具有合宜介電常數的介電層的一層或多層結構，例如但不限於：矽氧化物、矽氮化物或矽氮氧化物。再者，絕緣層170亦可選自於具有合宜介電常數的介電層的一層或多層結構，例如但不限於：矽氧化物、矽氮化物或矽氮氧化物。於本實施例中，頂閘極電晶體10”使用具有高載子移動率的銦錫鎵氧化物層作為主動層，適合應用於閘極驅動陣列(GOA)電路，以藉由銦錫鎵氧化物的高載子移動率提升電晶體性能，更適合應用於窄邊框設計。
此外，請參考圖12，圖12顯示本發明另一實施例之薄膜電晶體之示意圖。如圖12所示，具有本發明之金屬氧化物結晶結構的結晶金屬氧化物半導體層也可應用於雙閘極電晶體。具體而言，於本實施例中，雙閘極電晶體20包含基板100、第一閘極層210、第二閘極層220、第一閘極絕緣層230、第二閘極絕緣層240、金屬氧化物半導體層130、非晶矽層150及源極/汲極層140。具體而言，本實施例中，第一閘極層210位於基板100上。第一閘極絕緣層230位於第一閘極層210上，且第一閘極絕緣層230可為包含下閘極絕緣層232及上閘極絕緣層234的雙層閘極絕緣層結構。金屬氧化物半導體層130位於第一閘極絕緣層230上以作為主動層，且金屬氧化物半導體層130較佳為具有圖1A實施例所示之銦錫鎵氧化物結晶結構的銦錫鎵氧化物半導體層。非晶矽層150位於金屬氧化物半導體層130上以作為源極/汲極摻雜層，且非晶矽層150包含源極摻雜區152與汲極摻雜區154。第二閘極絕緣層240位於非晶矽層150並對應第一閘極層210部分連接金屬氧化物半導體層130。第二閘極層220位於第二閘極絕緣層240並對應第一閘極層 210。源極/汲極層140包含源極142與汲極144，並通過第二閘極絕緣層240分別電連接源極摻雜區152與汲極摻雜區154。
在此需注意，基板100、金屬氧化物半導體層130、非晶矽層150及源極/汲極層140的材料及結構細節可參考圖10A的相關說明，且第一閘極層210及第二閘極層220可包含金屬或非金屬導電材料，例如鎢(W)、鋁(Al)、鉻(Cr)、銅(Cu)、鉬(Mo)或其合金、或氧化銦錫等。第一閘極絕緣層230之下閘極絕緣層232及上閘極絕緣層234與第二閘極絕緣層240可選自於具有合宜介電常數的介電層，例如但不限於：矽氧化物、矽氮化物或矽氮氧化物。再者，第二閘極絕緣層240亦可作為惰性層，以保護其下各層(例如第一閘極層210、第一閘極絕緣層230、金屬氧化物半導體層130、非晶矽層150等)。於本實施例中，雙閘極電晶體20使用具有高載子移動率的銦錫鎵氧化物層作為主動層，適合應用於閘極驅動陣列(GOA)電路，以強化顯示裝置(例如有機發光二極體顯示裝置(OLED))的臨界電壓及開電流的控制。
再者，本發明之金屬氧化物結晶結構可搭配使用合宜的其他金屬氧化物半導體層，以利用不同金屬氧化物的特性達成優化各元件功能所需，例如降低功率消耗、增加對水氣阻擋的能力等。請參考圖13，圖13為本發明一實施例之顯示面板的電路結構之示意圖。如圖13所示，顯示面板的電路結構30包含基板100及複數個薄膜電晶體300a、300b、300c。基板100具有複數個區域(例如31、32、33)，而複數個薄膜電晶體300a、300b、300c分別設置於複數個區域。具體而言，基板100的複數個區域可包含例如閘極驅動陣列區31、周邊電路區32、畫素區33等。薄膜電晶體300a、300b、300c分別設置於閘極驅動陣列區31、周邊電路區32及畫素區33。各薄膜電 晶體300a、300b、300c包含閘極層310、閘極絕緣層320、至少一金屬氧化物半導體層(例如332、334)、源極/汲極摻雜層350及惰性層360。
在此需注意，閘極層310、閘極絕緣層320、源極/汲極摻雜層350具有與前述實施例之閘極層110、閘極絕緣層120或230、源極/汲極摻雜層(例如非晶矽層150)類似的結構及作用，於此不再贅述。惰性層360覆蓋於源極/汲極摻雜層350上，且較佳包含絕緣材料，用以保護電晶體。此外，於此實施例雖未繪示源極/汲極層，但類似於圖12之實施例，源極/汲極層可通過惰性層360電連接源極/汲極摻雜層350。
在本實施例中，複數個薄膜電晶體300a、300b、300c各具有至少一金屬氧化物半導體層(例如332、334)，且金屬氧化物半導體層較佳選自結晶銦鎵鋅氧化物半導體層、結晶銦錫鎵氧化物半導體層及其組合，其中結晶銦錫鎵氧化物半導體層中銦：錫：鎵：氧的原子比例為2：1：1：6，且結晶銦錫鎵氧化物半導體層具有結晶單元為菱形六面體。菱形六面體的三稜邊a、b、c的長度分別為6.00±10% Å、6.71±10% Å、3.48±10% Å，且三稜邊的三個夾角α、β、γ分別為89.9964±10%度、89.9986±10%度、72.6328±10%度。換言之，複數個薄膜電晶體300a、300b、300c之至少一薄膜電晶體(例如300a、300c)較佳包含具有如圖1A所示之銦錫鎵氧化物結晶結構的結晶銦鎵鋅氧化物半導體層。
舉例而言，位於閘極驅動陣列區31的薄膜電晶體300a較佳具有結晶銦錫鎵氧化物半導體層332作為主動層，以藉由銦錫鎵氧化物的高載子移動率提升電晶體性能，更適合應用於窄邊框設計。位於周邊電路區32的薄膜電晶體300b較佳具有結晶銦鎵鋅氧化物半導體層334作為主動層，以 藉由銦鎵鋅氧化物的低關電流特性，有效降低功率消耗。再者，位於畫素區33的薄膜電晶體300c較佳類似於圖10B之實施例，係具有結晶銦錫鎵氧化物半導體層332及結晶銦鎵鋅氧化物半導體層334之雙層結構的主動層，以達到高載子移動率(μ)及低關電流(Ioff)，有利於提升電晶體性能、降低功率消耗及增加對水氣的阻擋能力以提升可靠度。
在此需注意，複數個薄膜電晶體300a、300b、300c中的至少一金屬氧化物半導體層(例如單層銦鎵鋅氧化物或銦錫鎵氧化物、或者雙層銦鎵鋅氧化物及銦錫鎵氧化物)，可利用一道或兩道光罩的微影製程形成所需圖案的非結晶銦鎵鋅氧化物半導體層、非結晶銦錫鎵氧化物半導體層，之後可利用同一熱處理程序(如圖2A或圖2B之實施例所述)，以形成結晶銦鎵鋅氧化物半導體層及結晶銦錫鎵氧化物半導體層的單層或雙層結構。
此外，圖13之實施例中，複數個薄膜電晶體300a、300b、300c雖以底閘極電晶體結構為例說明，但不限於此。於其他實施例，複數個薄膜電晶體300a、300b、300c可具有類似圖11的頂閘極電晶體結構或圖12的雙閘極電晶體結構。換言之，顯示面板的電路結構30可包含由底閘極電晶體、頂閘極電晶體及雙閘極電晶體至少其中之一構成的複數個薄膜電晶體300a、300b、300c。
本發明已由上述實施例加以描述，然而上述實施例僅為例示目的而非用於限制。熟此技藝者當知在不悖離本發明精神下，於此特別說明的實施例可有例示實施例的其他修改。因此，本發明範疇亦涵蓋此類修改且僅由所附申請專利範圍限制。
1‧‧‧金屬氧化物結晶結構

Claims (17)

  1. 一種金屬氧化物結晶結構，包含銦、錫、鎵及氧原子，其中：銦：錫：鎵：氧的原子比例為2：1：1：6，且該金屬氧化物結晶結構具有一結晶單元為菱形六面體。
  2. 如請求項1所述的金屬氧化物結晶結構，其中該金屬氧化物結晶結構包含複數個該結晶單元斜方形往上堆疊。
  3. 如請求項1所述的金屬氧化物結晶結構，其中該金屬氧化物結晶結構包含複數個該結晶單元斜方形排列。
  4. 如請求項1至3任一項所述的金屬氧化物結晶結構，其中該菱形六面體的三稜邊a、b、c的長度分別為6.00±10% Å、6.71±10% Å、3.48±10% Å，且該三稜邊的三個夾角α、β、γ分別為89.9964±10%度、89.9986±10%度、72.6328±10%度。
  5. 一種薄膜電晶體，包含：一閘極層；一閘極絕緣層，位於該閘極層上；一金屬氧化物半導體層，位於該閘極絕緣層上，該金屬氧化物半導體層具有一金屬氧化物結晶結構，其中該金屬氧化物結晶結構包含銦、錫、鎵及氧原子，且銦：錫：鎵：氧的原子比例為2：1：1：6，該金屬氧化物結晶結構具有一結晶單元為菱形六面體；以及一源極/汲極層，位於該金屬氧化物半導體層上。
  6. 一種薄膜電晶體，包含：一金屬氧化物半導體層，該金屬氧化物半導體層具有一金屬氧化物結晶 結構，其中該金屬氧化物結晶結構包含銦、錫、鎵及氧原子，且銦：錫：鎵：氧的原子比例為2：1：1：6，該金屬氧化物結晶結構具有一結晶單元為菱形六面體；一源極/汲極摻雜層，位於該金屬氧化物半導體層上；一閘極絕緣層，位於該源極/汲極摻雜層上並部分連接該金屬氧化物半導體層；一閘極層，位於該閘極絕緣層上並對應該金屬氧化物半導體層；以及一源極/汲極層，位於該閘極絕緣層並電連接該源極/汲極摻雜層。
  7. 一種薄膜電晶體，包含：一第一閘極層；一第一閘極絕緣層，位於該第一閘極層上；一金屬氧化物半導體層，位於該第一閘極絕緣層上，該金屬氧化物半導體層具有一金屬氧化物結晶結構，其中該金屬氧化物結晶結構包含銦、錫、鎵及氧原子，且銦：錫：鎵：氧的原子比例為2：1：1：6，該金屬氧化物結晶結構具有一結晶單元為菱形六面體；一源極/汲極摻雜層，位於該金屬氧化物半導體層上；一第二閘極絕緣層，位於該源極/汲極摻雜層上並對應該第一閘極層部分連接該金屬氧化物半導體層；一第二閘極層，位於該第二閘極絕緣層上並對應第一閘極層；以及一源極/汲極層，通過該第二閘極絕緣層並電連接該源極/汲極摻雜層。
  8. 如請求項5至7任一項所述的薄膜電晶體，其中該金屬氧化物結晶結構包含複數個該結晶單元斜方形往上堆疊。
  9. 如請求項5至7任一項所述的薄膜電晶體，其中該金屬氧化物結晶結構包含複數個該結晶單元斜方形排列。
  10. 如請求項5至7任一項所述的薄膜電晶體，其中該菱形六面體的三稜邊a、b、c的長度分別為6.00±10% Å、6.71±10% Å、3.48±10% Å，且該三稜邊的三個夾角α、β、γ分別為89.9964±10%度、89.9986±10%度、72.6328±10%度。
  11. 如請求項5至7任一項所述的薄膜電晶體，更包含一結晶銦鎵鋅氧化物半導體層，其中該結晶銦鎵鋅氧化物半導體層位於該閘極絕緣層及該源極/汲極層之間。
  12. 如請求項10所述的薄膜電晶體，其中該結晶銦鎵鋅氧化物半導體層位於該金屬氧化物半導體層及該閘極絕緣層之間。
  13. 一種顯示面板的電路結構，包含：一基板，具有複數個區域；以及複數個薄膜電晶體，分別設置於該複數個區域，且該複數個薄膜電晶體各具有一金屬氧化物半導體層，且該金屬氧化物半導體層係選自一結晶銦鎵鋅氧化物半導體層、一結晶銦錫鎵氧化物半導體層及其組合，其中該結晶銦錫鎵氧化物半導體層中銦：錫：鎵：氧的原子比例為2：1：1：6，且該結晶銦錫鎵氧化物半導體層具有一結晶單元為菱形六面體。
  14. 如請求項13所述的顯示面板的電路結構，其中該結晶銦錫鎵氧化物半導體層包含複數個該結晶單元斜方形往上堆疊。
  15. 如請求項13所述的顯示面板的電路結構，其中該結晶銦錫鎵氧化物半導 體層包含複數個該結晶單元斜方形排列。
  16. 如請求項13至15任一項所述的顯示面板的電路結構，其中該菱形六面體的三稜邊a、b、c的長度分別為6.00±10% Å、6.71±10% Å、3.48±10% Å，且該三稜邊的三個夾角α、β、γ分別為89.9964±10%度、89.9986±10%度、72.6328±10%度。
  17. 如請求項13所述的顯示面板的電路結構，其中該複數個薄膜電晶體包含底閘極電晶體、頂閘極電晶體及雙閘極電晶體至少其中之一。
TW107129688A 2018-08-24 2018-08-24 金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構及薄膜電晶體 TWI689096B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107129688A TWI689096B (zh) 2018-08-24 2018-08-24 金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構及薄膜電晶體
CN201910778192.1A CN110459587A (zh) 2018-08-24 2019-08-22 金属氧化物结晶结构及具有此金属氧化物结晶结构的显示面板的电路结构及薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107129688A TWI689096B (zh) 2018-08-24 2018-08-24 金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構及薄膜電晶體

Publications (2)

Publication Number Publication Date
TW202010123A TW202010123A (zh) 2020-03-01
TWI689096B true TWI689096B (zh) 2020-03-21

Family

ID=68488434

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129688A TWI689096B (zh) 2018-08-24 2018-08-24 金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構及薄膜電晶體

Country Status (2)

Country Link
CN (1) CN110459587A (zh)
TW (1) TWI689096B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12382700B2 (en) 2021-12-09 2025-08-05 AUO Corporation Semiconductor device and manufacturing method thereof
CN115440744B (zh) * 2022-09-29 2025-09-12 京东方科技集团股份有限公司 栅极驱动电路及制作方法、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5946624B2 (ja) * 2011-10-07 2016-07-06 株式会社半導体エネルギー研究所 酸化物半導体膜及び半導体装置
KR101405257B1 (ko) * 2012-05-31 2014-06-10 삼성코닝어드밴스드글라스 유한회사 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법
EP3056471A1 (en) * 2015-02-13 2016-08-17 Basf Se Process for producing indium-, gallium-, metal- and oxygen-containing particles
TWI651848B (zh) * 2016-12-13 2019-02-21 Au Optronics Corporation 金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體

Also Published As

Publication number Publication date
TW202010123A (zh) 2020-03-01
CN110459587A (zh) 2019-11-15

Similar Documents

Publication Publication Date Title
KR102611561B1 (ko) 반도체 장치
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US9768310B2 (en) Thin film transistor, organic light-emitting diode display including the same, and manufacturing method thereof
JP2008199005A (ja) 薄膜トランジスタ及びその製造方法
CN103681751A (zh) 薄膜晶体管阵列基板及其制造方法
KR102049081B1 (ko) 박막 트랜지스터 및 이의 제조 방법
CN115210850B (zh) 碲氧化物和包括作为沟道层的碲氧化物的薄膜晶体管
US10411134B2 (en) Crystallization method for oxide semiconductor layer, semiconductor device manufactured using the same, and method for manufacturing the semiconductor device
US20140175423A1 (en) Thin film transistor array panel and method of manufacturing the same
WO2020228180A1 (zh) 阵列基板和阵列基板的制备方法
JP2012238763A (ja) 半導体装置及び半導体装置の製造方法
KR102524882B1 (ko) 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법
TWI689096B (zh) 金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構及薄膜電晶體
US20250022963A1 (en) Thin film transistor having spinel single-phase crystalline izto oxide semiconductor
KR102436433B1 (ko) 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자
US20150108468A1 (en) Thin film transistor and method of manufacturing the same
KR102389220B1 (ko) 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법
KR20150011596A (ko) 산화물 반도체 박막 트랜지스터 및 그 제조방법
US20230108600A1 (en) Thin film transistor comprising crystalline izto oxide semiconductor, and method for producing same
KR102034767B1 (ko) 산화물 박막 트랜지스터 제조방법 및 산화물 박막 트랜지스터
TW202441796A (zh) 半導體裝置及其製造方法
CN118553770A (zh) 半导体装置