[go: up one dir, main page]

TWI688019B - 含有源極/汲極上導電接觸的半導體元件的形成方法 - Google Patents

含有源極/汲極上導電接觸的半導體元件的形成方法 Download PDF

Info

Publication number
TWI688019B
TWI688019B TW105101156A TW105101156A TWI688019B TW I688019 B TWI688019 B TW I688019B TW 105101156 A TW105101156 A TW 105101156A TW 105101156 A TW105101156 A TW 105101156A TW I688019 B TWI688019 B TW I688019B
Authority
TW
Taiwan
Prior art keywords
forming
drain
source
metal layer
fin
Prior art date
Application number
TW105101156A
Other languages
English (en)
Other versions
TW201714231A (zh
Inventor
豪爾赫 Ａ． 奇特爾
迦尼士 海茲
雷維基 森古普塔
玻那 Ｊ． 哦拉都比
麥克 Ｓ． 羅德爾
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201714231A publication Critical patent/TW201714231A/zh
Application granted granted Critical
Publication of TWI688019B publication Critical patent/TWI688019B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H10D64/011—
    • H10D64/0111—
    • H10D64/0112—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10W20/01—
    • H10W20/031—
    • H10W20/40—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H10W20/033—

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明提供形成半導體元件的方法。方法可包含在基板 上形成多個鰭形通道，形成跨越多個鰭形通道的閘極結構，以及鄰近閘極結構的一側形成源極/汲極。源極/汲極可跨越多個鰭形通道且可電連接至多個鰭形通道。方法亦可包含在源極/汲極的上表面上形成金屬層，及在與源極/汲極相對的金屬層上形成導電接觸。導電接觸在金屬層的縱向方向上可具有第一長度，第一長度小於金屬層在金屬層的縱向方向上的第二長度。

Description

含有源極/汲極上導電接觸的半導體元件的形成 方法
本申請案主張2014年10月8日申請的美國臨時申請案第62/061,570號的優先權，所述申請案的全部內容以引用的方式併入本文中，如同其按全文闡述般。
本發明概念大體上是有關於電子元件領域，且更特定言之，是有關於半導體元件。
寄生電阻及電容可使半導體元件的效能降低。在按比例調整的情況下，可增加寄生電阻及電容且對於高效能半導體元件而言可能需要減少寄生電阻及電容。
一種形成半導體元件的方法可包含在基板上形成多個鰭 形通道，形成跨越多個鰭形通道的閘極結構，以及鄰近閘極結構的一側形成源極/汲極。源極/汲極可跨越多個鰭形通道且可電連接至多個鰭形通道。方法亦可包含在源極/汲極的上表面上形成金屬層，及在與源極/汲極相對的金屬層上形成導電接觸。導電接觸在金屬層的縱向方向上可具有第一長度，第一長度小於金屬層在金屬層的縱向方向上的第二長度。
根據各種實施例，形成金屬層可包含在閘極結構及源極/汲極上形成絕緣層，形成延伸穿過絕緣層且暴露源極/汲極的至少一部分的開口，以及在源極/汲極上形成金屬層。
在各種實施例中，金屬層在金屬層的縱向方向上的第二長度可大於多個鰭形通道中的鄰近的鰭形通道之間的距離。
在各種實施例中，絕緣層可包含第一絕緣層，且形成閘極結構可包含形成跨越多個鰭形通道的虛設閘極結構，在虛設閘極結構的側面上形成第二絕緣層，以及用閘極絕緣層及閘極電極替換虛設閘極結構。閘極電極可包含金屬。
在各種實施例中，絕緣層可包含第一絕緣層，且形成導電接觸可包含在開口中的金屬層上形成第二絕緣層，形成延伸穿過第二絕緣層且暴露金屬層的接觸開口，以及在接觸開口中形成導電接觸。
根據各種實施例，金屬層可包含矽化物層及/或層堆疊。層堆疊可包含包含有介電層及金屬層的堆疊或包含有稀土金屬層或鹼土金屬層、金屬層以及罩蓋層的堆疊。
在各種實施例中，形成源極/汲極及金屬層可包含在多個鰭形通道及閘極結構上形成絕緣層，形成延伸穿過絕緣層且暴露 多個鰭形通道的開口，藉由使用藉由開口暴露的多個鰭形通道作為晶種層執行磊晶生長製程而在開口中形成源極/汲極，以及在源極/汲極上形成金屬層。
一種形成半導體元件的方法可包含在基板上形成多個鰭形通道，形成跨越多個鰭形通道的閘極結構，以及鄰近閘極結構的一側形成源極/汲極。源極/汲極可跨越多個鰭形通道且可電連接至多個鰭形通道。方法亦可包含在源極/汲極的上表面上形成金屬層及在與源極/汲極相對的金屬層上形成導電接觸。導電接觸可與多個鰭形通道中的少於全部的鰭形通道垂直地重疊。
在各種實施例中，金屬層可與多個鰭形通道中的第一數目個鰭形通道垂直地重疊，第一數目大於導電接觸垂直地重疊的多個鰭形通道中的鰭形通道的第二數目。
根據各種實施例，金屬層可與所有多個鰭形通道垂直地重疊。
在各種實施例中，導電接觸可僅與金屬層的縱向方向上的金屬層的一部分垂直地重疊。
在各種實施例中，形成金屬層及導電接觸可包含在閘極結構及源極/汲極上形成第一絕緣層，形成延伸穿過絕緣層且暴露源極/汲極的開口，在源極/汲極上形成金屬層，在開口中的金屬層上形成第二絕緣層，形成延伸穿過第二絕緣層且暴露金屬層的接觸開口，以及在接觸開口中形成導電接觸。
根據各種實施例，形成閘極結構可包含形成跨越多個鰭形通道的虛設閘極結構，在虛設閘極結構的側面上形成第三絕緣層，以及用閘極絕緣層及閘極電極替換虛設閘極結構。閘極電極 可包含金屬。
根據各種實施例，金屬層可包含矽化物層及/或層堆疊。層堆疊可包含包含有介電層及金屬層的堆疊或包含有稀土金屬層或鹼土金屬層、金屬層以及罩蓋層的堆疊。
一種形成半導體元件的方法可包含在基板上形成多個鰭形通道，形成跨越多個鰭形通道的閘極結構，以及鄰近閘極結構的一側形成源極/汲極。源極/汲極可跨越多個鰭形通道且可電連接至多個鰭形通道。方法亦可包含在源極/汲極的上表面上形成導電接觸。導電接觸在源極/汲極的縱向方向上可具有第一長度，第一長度小於源極/汲極在源極/汲極的縱向方向上的第二長度。
根據各種實施例，導電接觸可僅與多個鰭形通道的一部分垂直地重疊。
在各種實施例中，方法可更包含在源極/汲極與導電接觸之間形成金屬層。金屬層在源極/汲極的縱向方向上可具有第三長度，第三長度大於導電接觸的第一長度。
根據各種實施例，方法可更包含在源極/汲極與導電接觸之間形成金屬層。形成金屬層及導電接觸可包含在閘極結構及源極/汲極上形成第一絕緣層，形成延伸穿過絕緣層且暴露源極/汲極的開口，在源極/汲極上形成金屬層，在開口中的金屬層上形成第二絕緣層，形成延伸穿過第二絕緣層且暴露金屬層的接觸開口，以及在接觸開口中形成導電接觸。導電接觸可接觸金屬層。
根據各種實施例，形成閘極結構可包含形成跨越多個鰭形通道的虛設閘極結構，在虛設閘極結構的側面上形成第三絕緣層，以及用閘極絕緣層及閘極電極替換虛設閘極結構。閘極電極 可包含金屬。
在各種實施例中，金屬層可包含矽化物層及/或層堆疊。層堆疊可包含包含有介電層及金屬層的堆疊或包含有稀土金屬層或鹼土金屬層、金屬層以及罩蓋層的堆疊。
10:半導體元件
20:半導體元件
30:半導體元件
40:半導體元件
50:半導體元件
100:基板
100-1:區塊
110:隔離層
110-1:區塊
120:鰭片結構
120P:初步鰭片結構
130:源極/汲極
132:金屬層
132T:開口
134:閘極間隔件
140:閘極絕緣層
141:虛設閘極絕緣層
142:第一閘極電極
143:虛設閘極電極
144:第二閘極電極
145:虛設閘極結構
146:閘極電極
148:閘極結構
150:接觸
150-1:接觸
150-2:接觸
150-3:接觸
150-4:接觸
152:第一絕緣層
154:第二絕緣層
156:第三絕緣層
200:區塊
210:區塊
300:區塊
310:區塊
320:區塊
400:區塊
500:區塊
500-1:區塊
600:區塊
1100:電子系統
1110:控制器
1120:輸入/輸出(I/O)電路
1130:記憶體元件
1140:介面電路
1150:資料匯流排
1200:電子系統
1210:記憶體系統
1220:處理器
1230:隨機存取記憶體(RAM)元件
1240:使用者介面單元
1250:資料匯流排
圖1為根據本發明概念的一些實施例的半導體元件的透視圖。
圖2為說明形成根據本發明概念的一些實施例的半導體元件的操作的流程圖。
圖3為說明形成根據本發明概念的一些實施例的半導體元件的操作的流程圖。
圖4至圖8為說明形成根據本發明概念的一些實施例的半導體元件的操作中所提供的中間結構的透視圖且圖9及圖10為橫截面圖。
圖11為說明形成根據本發明概念的一些實施例的半導體元件的操作的流程圖。
圖12及圖13為說明形成根據本發明概念的一些實施例的半導體元件的操作中所提供的中間結構的透視圖。
圖14至圖17為根據本發明概念的一些實施例的半導體元件的透視圖。
圖18及圖19為說明包含根據本發明概念的一些實施例的半導體元件的電子系統的實例的方塊圖。
依照本發明概念的實施例，提供形成包含低寄生電阻接觸及低寄生電容接觸的半導體元件的方法。方法可包含在源極/汲極上形成金屬層以減少寄生電阻，及形成僅與金屬層的一部分垂直地重疊的接觸以減少寄生電容。根據本發明概念的實施例，可在執行高溫製程(例如，替換閘極製程)之後形成金屬層，因此可減少金屬層的劣化。
現將參看附圖更詳細地論述根據本發明概念的實施例的方法及元件，在附圖中繪示此等方法及半導體元件及中間結構的示例性實施例。
圖1為根據本發明概念的一些實施例的半導體元件的橫截面圖。參看圖1，半導體元件10可包含基板100上的隔離層110及鰭片結構120。鰭片結構120可在第一方向上延伸。鰭片結構120可內埋於隔離層110中，如圖1中所說明。在一些實施例中，鰭片結構120可在隔離層110上方凸起。儘管在圖1中繪示四個鰭片結構120，但應理解，半導體元件10可包含超過四個鰭片結構120。
舉例來說，基板100可包含Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC及/或InP。舉例來說，基板100可為塊體矽基板或絕緣體上矽(silicon-on-insulator，SOI)基板。隔離層110可包含諸如氧化矽的絕緣材料。舉例來說，鰭片結構120可包含Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC及/或InP。鰭片結構120的材料與基板100的材料無需相同。
半導體元件10亦可包含鰭片結構120上的閘極結構148。閘極結構148可在不同於第一方向的第二方向上延伸。在一些實施例中，第一方向可垂直於第二方向，且第一方向及第二方向可各自平行於藉由基板100的底表面界定的平面。閘極結構148下的鰭片結構120可提供非平面通道(例如，鰭形通道)。閘極結構148可具有後形成閘極的結構，如圖1中所繪示，舉例來說，所述結構可使用替換金屬閘極製程形成。閘極間隔件134可安置於閘極結構148的側面上。
閘極結構148可包含閘極絕緣層140及閘極電極146。閘極電極146可包括含有第一閘極電極142及第二閘極電極144的兩個層的堆疊。第一閘極電極142可共形地形成於閘極絕緣層140上且第二閘極電極144可填充藉由第一閘極電極142界定的間隙。第一閘極電極142可包含TiN、TaN、TiC以及TaC中的一者。第二閘極電極144可包含W或Al。在一些實施例中，閘極電極146可包含超過兩個層。
源極/汲極130可鄰近閘極結構148的側面形成。源極/汲極130可具有如圖1中所繪示的合併結構，其中形成於鰭片結構120上的多個個別源極/汲極區在鰭片結構120上擴展以接觸彼此。源極/汲極130可跨越鰭片結構120且可接觸鰭片結構120的上表面。源極/汲極130可與所有鰭片結構120(亦即，四個鰭片結構)垂直地重疊。應理解，本文中對「部件A與部件B垂直地重疊」(或類似語言)的參考意謂存在與部件A及部件B兩者相交且相對於基板100的底表面垂直的至少一個垂直線。
源極/汲極130的個別源極/汲極區可具有如圖1中所繪示 的大體上菱形形狀橫截面以增加源極/汲極130與下文描述的金屬層132之間的接觸面積。應理解，源極/汲極130的部分的橫截面可具有各種形狀。
在一些實施例中，源極/汲極130可包含電阻率小於包含於鰭片結構120中的材料的電阻率的材料以減少寄生源極/汲極電阻。減少的寄生源極/汲極電阻可增加由半導體元件10攜載的電流。舉例來說，源極/汲極130可包含經摻雜Si、SiGe或SiC。
在一些實施例中，源極/汲極130可包含應激材料，應激材料增加半導體元件10的通道移動率且因此可增加由半導體元件10攜載的電流。諸如藉由具有不同晶格常數的材料施加至通道的適當應力可改良載流子的移動率且增加由半導體元件10攜載的電流的量。舉例而言，晶格常數大於P型電晶體中的基板100的晶格常數的應激材料(例如，若基板100為Si，則應激材料為SiGe)可施加壓縮應力至P型電晶體的通道且因此增加電流。晶格常數小於N型電晶體中的基板100的晶格常數的應激材料(例如，若基板100為Si，則應激材料為SiC)可施加張應力至N型電晶體的通道且因此增加電流。
半導體元件10可包含源極/汲極130上的金屬層132。金屬層132可接觸源極/汲極130的上表面。金屬層可在第二方向上延伸且可與所有鰭片結構120(亦即，四個鰭片結構)垂直地重疊，如圖1中所說明。在一些實施例中，金屬層132在第二方向上可具有長度，所述長度類似於或實質上等於源極/汲極130在第二方向上的長度。在一些實施例中，金屬層132在第二方向上可具有長度，所述長度比源極/汲極130在第二方向上的長度短。
金屬層132的厚度可考慮寄生電容及寄生電阻來判定。應理解，源極/汲極130與閘極結構148之間的寄生電容隨金屬層132的厚度增加而增加。亦應理解，源極/汲極130的片電阻隨金屬層132的厚度減小而增加。在一些實施例中，金屬層132可為矽化物層或由金屬與包含於源極/汲極130中的材料的反應形成的反應的金屬半導體化合物層。舉例而言，金屬層132可包含NiSi(Ge)、Ti-Ge-矽化物、NiSi(C)、Ti-Si(C)合金、Ni-半導體合金、Ni-Pt-半導體合金、Co-半導體合金或Ta-半導體合金。矽化物層的厚度可為約小於20奈米(nm)且可具有小於約40歐姆/平方(ohm/sq)的片電阻。
在一些實施例中，金屬層132可為包含絕緣層及金屬層(連同源極/汲極130的上表面)的層堆疊以形成金屬-絕緣體-半導體(metal-insulator-semiconductor；MIS)接觸。MIS接觸的絕緣層可包含(例如)TiOx或ZnO，且可具有約1奈米的厚度。MIS接觸的金屬層可包含(例如)Ni、Ti、Ta、TaN、TiN、TiC、W、TiAl、Ru、Al、La、Co、Pt、Pd、Mo或其合金。在一些實施例中，若閘極結構148為N型電晶體的閘極，則金屬層132可包括含有界面層、低電阻率層(例如，Ti膜)以及罩蓋層(例如，TiN層)的層堆疊。界面層可包含薄稀土金屬層或鹼土金屬層。罩蓋層可減少或有可能防止低電阻率層氧化。
半導體元件10可包含金屬層132上的接觸150。接觸150可接觸金屬層132。接觸150可與鰭片結構120中的一者垂直地重疊(如圖1中所繪示)或可與在源極/汲極130之下的鰭片結構120中的超過一個但少於全部的鰭片結構垂直地重疊。因此，接觸150 在第二方向上可具有長度，所述長度比金屬層132在第二方向上的長度短。儘管圖1說明接觸150在源極/汲極130的第二方向上處於源極/汲極130的邊緣部分上，但接觸150可安置於源極/汲極130的中間部分上。舉例來說，接觸150可包含半導體材料及/或金屬。金屬可包含Ni、Ti、Ta、TaN、TiN、TiC、W、TiAl、Ru、Al、La、Co、Pt、Pd、Mo或其合金。絕緣層(未繪示)可形成於源極/汲極130的上表面、金屬層132上，且接觸150可穿透此絕緣層。
儘管圖1說明源極/汲極130、金屬層132以及接觸150形成於閘極結構148的一側上，但應理解，源極/汲極130、金屬層132以及接觸150可形成於閘極結構148的兩側上。另外，儘管圖1中未繪示，但應理解，半導體元件10亦可包含形成於源極/汲極130及閘極結構148上且圍封接觸150的絕緣層(例如，圖10中的第一絕緣層152、第二絕緣層154以及第三絕緣層156)。絕緣層可暴露接觸150的最上表面。
圖2為說明形成根據本發明概念的一些實施例的半導體元件的操作的流程圖。參看圖2，操作可包含在基板上形成鰭形通道(區塊100-1)及形成源極/汲極(區塊200)。操作亦可包含在鰭形通道上形成金屬閘極結構(區塊300)及在源極/汲極上形成金屬層(區塊400)。操作可更包含在金屬層上形成絕緣層(區塊500)及在絕緣層中形成接觸(區塊600)。
圖3為說明用於形成根據本發明概念的一些實施例的半導體元件的操作的流程圖。圖4至圖8為說明形成根據本發明概念的一些實施例的半導體元件的操作中所提供的中間結構的透視 圖且圖9及圖10為橫截面圖。
參看圖3及圖4，可在基板100上形成初步鰭片結構120P(區塊100-1)。初步鰭片結構120P可彼此間隔開且各自可具有線形狀。可在基板100上形成隔離層110。可在初步鰭片結構120P及隔離層110上形成虛設閘極結構145(區塊110-1)。在虛設閘極結構145下的初步鰭片結構120P的部分提供鰭形通道。虛設閘極結構145可在不同於初步鰭片結構120P延伸所在的方向的方向上延伸。虛設閘極結構145可包含虛設閘極絕緣層141及虛設閘極電極143。虛設閘極絕緣層141可包含氧化矽，且虛設閘極電極143可包含多晶矽。可在虛設閘極結構145的各別側面上形成閘極間隔件134。可藉由形成間隔件層且接著執行蝕刻製程來提供閘極間隔件134。閘極間隔件134可包含氮化矽、氮化鋁、氮氧化矽或碳化矽。
參看圖3及圖5，可選擇性地移除藉由虛設閘極結構145暴露的初步鰭片結構120P的上部部分以形成鰭片結構120。應理解，藉由虛設閘極結構145暴露的區被稱作源極/汲極區。可藉由任何適當蝕刻製程移除初步鰭片結構120P的上部部分。源極/汲極區中的鰭片結構120的上表面可處於與隔離層110的上表面實質上相同的水平。在一些實施例中，源極/汲極區中的鰭片結構120的上表面可處於與隔離層110的上表面不同的水平。舉例而言，鰭片結構120的上表面可低於隔離層110的上表面。
可在鰭片結構120上形成源極/汲極130(區塊200)。可使用磊晶生長製程使用鰭片結構120作為晶種層形成源極/汲極130。可執行磊晶生長製程，直至自各別鰭片結構120生長的磊晶 生長的個別源極/汲極區合併為一個結構為止。舉例來說，源極/汲極130可包含經摻雜Si、SiGe或SiC。
參看圖6，可在圖5中所說明的結構上形成第一絕緣層152(區塊210)。可藉由沈積絕緣層及使絕緣層平坦化來形成第一絕緣層152。第一絕緣層152可暴露虛設閘極電極143的頂表面。
參看圖3及圖7，舉例來說，可藉由使用替換金屬閘極製程而用閘極絕緣層140及閘極電極146來替換虛設閘極絕緣層141及虛設閘極電極143以形成閘極結構148(區塊300)。可藉由任何適當蝕刻製程、濕式蝕刻製程及/或乾式蝕刻製程移除虛設閘極絕緣層141及虛設閘極電極143，以形成藉由閘極間隔件134的相對的側壁所界定的溝槽。接著可在溝槽中形成閘極絕緣層140及閘極電極146。
閘極絕緣層140可包含諸如二氧化矽的介電材料。在一些實施例中，閘極絕緣層140可包含具有高於氧化矽膜的介電常數的介電常數的高k材料，諸如，氧化鉿(HfO2)、氧化鑭(La2O3)、氧化鋯(ZrO2)以及氧化鉭(Ta2O5)。舉例來說，可藉由原子層沈積(atomic layer deposition；ALD)在溝槽的側壁及底表面上共形地形成閘極絕緣層140。閘極電極146可包含第一閘極電極142及第二閘極電極144。可在閘極絕緣層140上共形地形成第一閘極電極142且第二閘極電極144可填充由第一閘極電極142形成的空間。第一閘極電極142可包含TiN、TaN、TiC以及TaC中的一者。第二閘極電極144可包含W或Al。
參看圖3及圖8，可在第一絕緣層152及閘極結構148上形成第二絕緣層154(區塊310)。可在第一絕緣層152及第二 絕緣層154中藉由蝕刻第一絕緣層152及第二絕緣層154的部分直至暴露源極/汲極130為止而形成開口132T(區塊320)。開口132T可具有線形狀，所述線形狀在第二方向上具有長度，所述長度大於在第二方向上的直接鄰近的鰭片結構120之間的距離。在一些實施例中，開口132T可具有線形狀，所述線形狀在第二方向上具有長度，所述長度類似於或實質上等於源極/汲極130在第二方向上的長度。開口132T可暴露源極/汲極130的上表面。
參看圖3及圖9，可在藉由開口132T暴露的源極/汲極130的上表面上形成金屬層132(區塊400)。金屬層132可為矽化物層或包含金屬層的堆疊層。在一些實施例中，金屬層132可為藉由自對準製程所形成的矽化物層。自對準製程可包含在圖8中所繪示的結構上(包含在源極/汲極130的上表面上)形成薄金屬層。接著，薄金屬層可與源極/汲極130起熱反應以產生金屬-半導體化合物膜，且可選擇性地移除金屬層未起反應的一部分。
應理解，根據本發明概念的一些實施例，由於可在形成閘極電極146之後形成金屬層132，因此可減少金屬層132中的矽化物層的劣化。替換金屬閘極製程需要高溫製程，其可造成矽化物層的嚴重劣化(例如，導致不連續層的黏聚)，從而導致高片電阻。根據一些實施例，可在形成金屬層132之前執行替換金屬閘極製程，且可使用具有低熱穩定性的金屬形成金屬層132。
在一些實施例中，金屬層132可包含藉由以下操作形成的金屬層：定向沈積製程(例如，PVD製程)，後接續自開口132T的側壁移除金屬層，以使得金屬層形成於開口132T的底部處。使用定向沈積製程，沈積於開口132T的底部處的金屬層比沈積於開 口132T的側壁上的金屬層厚，以使得可將開口132T的側壁上的金屬層全部移除，同時保留處於開口132T的底部的金屬層的一部分。
參看圖3及圖10，可在開口132T中形成第三絕緣層156(區塊500-1)。第三絕緣層156可填充開口132T。可在第三絕緣層156中形成接觸150(區塊600)。形成接觸150可包含在第三絕緣層156中形成接觸開口及在接觸開口中形成導電材料。接觸150可延伸穿過第三絕緣層156且可接觸金屬層132。
圖11為說明形成根據本發明概念的一些實施例的半導體元件的操作的流程圖。圖12及圖13為說明形成根據本發明概念的一些實施例的半導體元件的操作中所提供的中間結構的透視圖。
參看圖11及圖12，可在如圖4中所說明的基板上形成初步鰭片結構120P及虛設閘極結構145(區塊100-1及區塊110-1)。可在圖4中所說明的結構上形成第一絕緣層152(區塊210)。
參看圖11及圖13，可用閘極絕緣層140及閘極電極146來替換虛設閘極絕緣層141及虛設閘極電極143以形成閘極結構(區塊300)。可在第一絕緣層152及閘極結構148上形成第二絕緣層154(區塊310)。可在第一絕緣層152及第二絕緣層154中藉由蝕刻第一絕緣層152及第二絕緣層154的部分來形成開口132T(區塊320)。開口132T可暴露初步鰭片結構120P的上表面。開口132T可具有線形狀。
接著可藉由移除藉由開口132T暴露的初步鰭片結構120P的上部部分而形成鰭片結構120。可在鰭片結構120上形成 源極/汲極130(區塊200)。可在源極/汲極130的上表面上形成金屬層132(區塊400)。所得結構可與圖9的結構相同。
再次參看圖10，可在開口132T中形成第三絕緣層156(區塊500-1)。第三絕緣層156可填充開口132T。可在第三絕緣層156中形成接觸150(區塊600)。接觸150可延伸穿過第三絕緣層156且可接觸金屬層132。
圖14至圖17為根據本發明概念的一些實施例的半導體元件的透視圖。
參看圖14，除了接觸150-1以外，半導體元件20可具有與圖1的半導體元件10類似的結構。如圖14中所繪示，接觸150-1可與源極/汲極130之下的鰭片結構120中的兩個鰭片結構垂直地重疊。
參看圖15，半導體元件30可包含接觸150-2，其可與鰭片結構120中的兩個鰭片結構的部分及鰭片結構120中的兩個鰭片結構之間的隔離層110的一部分垂直地重疊。
如圖16中所繪示，半導體元件40可包含兩個接觸150及150-3。兩個接觸(接觸150及接觸150-3)可具有不同形狀(例如，在第一方向或第二方向上具有不同寬度)。
在一些實施例中，半導體元件50可包含接觸150-4，其可與鰭片結構120中的超過一個鰭片結構垂直地重疊且在第一方向上可具有寬度，所述寬度小於金屬層132在第一方向上的寬度，如圖17中所繪示。
儘管在圖14至圖17中未繪示，但應理解，半導體元件20、30、40以及50亦可包含形成於源極/汲極130及閘極結構148 上且圍封接觸150-1、150-2、150-3以及150-4的絕緣層(例如，圖10中的第一絕緣層152、第二絕緣層154以及第三絕緣層156)。絕緣層可暴露接觸150-1、150-2、150-3以及150-4的最上表面。
圖18為說明包含根據本發明概念的一些實施例的半導體元件的電子系統的實例的方塊圖。參看圖18，電子系統1100可包含控制器1110、輸入/輸出(input/output；I/O)電路1120、記憶體元件1130、介面電路1140以及資料匯流排1150。控制器1110、I/O電路1120、記憶體元件1130以及介面電路1140可經由資料匯流排1150彼此通信。資料匯流排1150可對應於供傳輸電信號的路徑。控制器1110、I/O電路1120、記憶體元件1130及/或介面電路1140可包含根據本發明概念的一些實施例的半導體元件。
控制器1110可包含微處理器、數位信號處理器、微控制器或另一邏輯元件中的至少一者。另一邏輯元件可具有與微處理器、數位信號處理器以及微控制器中的任一者類似的功能。I/O電路1120可包含小鍵盤、鍵盤及/或顯示單元。記憶體元件1130可儲存資料及/或命令。介面電路1140可將電氣資料傳輸至通信網路或可自通信網路接收電氣資料。介面電路1140可以無線方式或經由纜線操作。舉例而言，介面電路1140可包含用於無線通信的天線或用於纜線通信的收發器。電子系統1100可更包含充當用於改良控制器1110的操作的快取記憶體的快速DRAM元件及/或快速SRAM元件。
電子系統1100可適用於個人數位助理(personal digital assistant；PDA)、攜帶型電腦、網路平板電腦、無線電話、行動電話、數位音樂播放器、記憶卡或其他電子產品。其他電子產品 可以無線方式接收或傳輸資訊。
圖19為說明包含根據本發明概念的一些實施例的半導體元件的電子系統的實例的方塊圖。參看圖19，電子系統1200可包含根據本發明概念的一些實施例的半導體元件中的至少一者。電子系統1200可包含行動元件或電腦。舉例而言，電子系統1200可包含經由資料匯流排1250彼此通信的記憶體系統1210、處理器1220、隨機存取記憶體(random access memory；RAM)元件1230以及使用者介面單元1240。處理器1220可執行程式且可控制電子系統1200。RAM元件1230可用作操作記憶體。舉例而言，處理器1220及RAM元件1230可分別包含根據本發明概念的一些實施例的半導體元件。替代地，處理器1220及RAM元件1230可包含於一個封裝中。使用者介面單元1240可用於進行至電子系統1200的資料輸入/自電子系統1200的資料輸出。記憶體系統1210可儲存自外部系統輸出的資料或由處理器1220處理的資料或用於操作處理器1220的程式碼。記憶體系統1210可包含控制器及記憶體元件。
電子系統1200可作為行動系統、個人電腦、工業電腦或執行各種功能的邏輯系統來實現。舉例而言，行動系統可為以下各者中的一者：個人數位助理(PDA)、攜帶型電腦、網路平板電腦、行動電話、無線電話、膝上型電腦、記憶卡、數位音樂播放器以及資訊傳輸/接收系統。若電子系統1200執行無線通信，則電子系統1200可用於第三代通信系統CDMA、GSM、NADC、E-TDMA、WCDMA或CDMA2000的通信介面協定中。
上文已參看繪示實例實施例的隨附圖式描述本發明概念 的實施例。然而，本發明概念可以許多不同形式體現且不應被解釋為限於本文中所闡述的實施例。確切而言，提供此等實施例以使得本揭露內容將為透徹的且完整的，且將本發明的範疇完整地傳達給熟習此項技術者。貫穿圖式以及說明書，相似編號指相似部件。如本文中所使用，表述「及/或」包含相關聯的所列舉項目中的一或多者中的任一者及所有組合。
應理解，儘管在本文中可能使用術語第一、第二等來描述各種部件，但此等部件不應受此等術語限制。此等術語僅用以將一個部件與另一部件區分開來。舉例而言，在不脫離本發明概念的範疇的情況下，可將第一部件稱為第二部件，且，類似地，可將第二部件稱為第一部件。
應理解，當部件被稱作「耦接至」或「連接至」另一部件或「在另一部件上」時，其可直接耦接至、連接至另一部件或在另一部件上或亦可存在介入部件。與此對比，當部件被稱作「直接耦接至」或「直接連接至」另一部件或「直接在另一部件上」時，並不存在介入部件。應以相似方式解譯用於描述部件之間的關係的其他詞(亦即，「之間」對「直接之間」、「鄰近」對「直接鄰近」等)。
諸如「下方」或「上方」或「上部」或「下部」或「水平」或「垂直」的相對術語可在本文中用以描述如諸圖中所說明的一個部件、層或區與另一部件、層或區的關係。應理解，此等術語意欲涵蓋元件的除諸圖中所描繪的定向之外的不同定向。
本文中所使用的術語僅用於描述特定實施例的目的且並不意欲限制本發明。如本文中所使用，除非上下文另外清楚地指 示，否則單數形式「一(a或an)」及「所述」意欲亦包含複數形式。應進一步理解，當在本說明書中使用時，術語「包括(comprises或comprising)」及/或「包含(includes或including)」指定所陳述特徵、部件及/或組件的存在，但並不排除一或多個其他特徵、部件、組件及/或其群組的存在或添加。
上文已參考為本發明概念的理想化實施例(及中間結構)的示意性說明的透視說明及橫截面說明來描述本發明概念的實施例。為了清晰起見，可能誇示圖式中的層及區的厚度。另外，預期與說明的形狀因(例如)製造技術及/或公差所致的變化。因此，本發明的實施例不應被解釋為限於本文中所說明的區的特定形狀，而包含由於(例如)製造產生的形狀偏差。
亦應注意，在一些替代實施中，本文中的流程圖區塊中提及的功能/動作可按不同於流程圖中提及的次序的次序發生。舉例而言，取決於所涉及的功能性/動作，連續繪示的兩個區塊實際上可實質上同時執行，或區塊有時可以相反次序執行。此外，可將流程圖及/或方塊圖的給定區塊的功能性分成多個區塊及/或可至少部分地整合流程圖及/或方塊圖的兩個或超過兩個區塊的功能性。最後，在不脫離本發明概念的範疇的情況下，可在所說明的區塊之間添加/插入其他區塊，及/或可省略區塊/操作。
如藉由本發明實體瞭解，根據本文中所描述的各種實施例的元件以及形成元件的方法可體現於諸如積體電路的微電子元件中，其中根據本文中所描述的各種實施例的多個元件整合於相同的微電子元件中。因此，可在微電子元件中在無需正交的兩個不同方向上複製本文中所說明的透視圖及橫截面圖。因此，體現 根據本文中所描述的各種實施例的元件的微電子元件的平面圖可包含基於微電子元件的功能性的呈陣列及/或呈二維圖案的多個元件。
取決於微電子元件的功能性，根據本文中所描述的各種實施例的元件可穿插於其他元件當中。此外，可在可正交於兩個不同方向的第三方向上複製根據本文中所描述的各種實施例的微電子元件，以提供三維積體電路。
因此，本文中所說明的透視圖及橫截面圖提供對在平面圖中沿兩個不同方向及/或在透視圖中沿三個不同方向延伸的根據本文中所描述的各種實施例的多個元件的支援。舉例而言，當在元件/結構的橫截面圖中說明單一源極/汲極時，元件/結構可包含多個源極/汲極及其上的電晶體結構(或按狀況需要，為記憶體單元結構、閘極結構等)，如將藉由元件/結構的平面圖說明。
可以任何方式及/或組合方式組合所有實施例。
在圖式及說明書中，已揭露本發明概念的典型實施例且，儘管使用特定術語，但其僅以一般及描述性意義使用且並不用於限制目的，本發明概念的範疇闡述於隨附申請專利範圍中。
10:半導體元件
100:基板
110:隔離層
120:鰭片結構
130:源極/汲極
132:金屬層
134:閘極間隔件
140:閘極絕緣層
142:第一閘極電極
144:第二閘極電極
146:閘極電極
148:閘極結構
150:接觸
400:區塊
500:區塊
600:區塊

Claims (20)

  1. 一種形成半導體元件的方法，其包括：在基板上形成多個鰭形通道；形成跨越所述多個鰭形通道的閘極結構；鄰近所述閘極結構的一側形成源極/汲極，所述源極/汲極跨越所述多個鰭形通道且電連接至所述多個鰭形通道；在所述源極/汲極的上表面上形成金屬層；以及在與所述源極/汲極相對的所述金屬層上形成導電接觸，所述導電接觸在所述金屬層的縱向方向上具有第一長度，所述第一長度小於所述金屬層在所述金屬層的所述縱向方向上的第二長度。
  2. 如申請專利範圍第1項所述的形成半導體元件的方法，其中形成所述金屬層包括：在所述閘極結構及所述源極/汲極上形成絕緣層；形成延伸穿過所述絕緣層且暴露所述源極/汲極的至少一部分的開口；以及在所述源極/汲極上形成所述金屬層。
  3. 如申請專利範圍第2項所述的形成半導體元件的方法，其中所述金屬層在所述金屬層的所述縱向方向上的所述第二長度大於所述多個鰭形通道中的兩個鄰近的鰭形通道之間的距離。
  4. 如申請專利範圍第2項所述的形成半導體元件的方法，其中所述絕緣層包括第一絕緣層，且其中形成所述閘極結構包括：形成跨越所述多個鰭形通道的虛設閘極結構； 在所述虛設閘極結構的側面上形成第二絕緣層；以及用閘極絕緣層及閘極電極替換所述虛設閘極結構，所述閘極電極包括金屬。
  5. 如申請專利範圍第2項所述的形成半導體元件的方法，其中所述絕緣層包括第一絕緣層，且其中形成所述導電接觸包括：在所述開口中的所述金屬層上形成第二絕緣層；形成延伸穿過所述第二絕緣層且暴露所述金屬層的接觸開口；以及在所述接觸開口中形成所述導電接觸。
  6. 如申請專利範圍第1項所述的形成半導體元件的方法，其中所述金屬層包括矽化物層及/或層堆疊，且其中所述層堆疊包括包括有介電層及金屬層的堆疊或包括有稀土金屬層或鹼土金屬層、金屬層以及罩蓋層的堆疊。
  7. 如申請專利範圍第1項所述的形成半導體元件的方法，其中形成所述源極/汲極及所述金屬層包括：在所述多個鰭形通道及所述閘極結構上形成絕緣層；形成延伸穿過所述絕緣層且暴露所述多個鰭形通道的開口；在所述開口中藉由使用由所述開口暴露的所述多個鰭形通道作為晶種層執行磊晶生長製程而形成所述源極/汲極；以及在所述源極/汲極上形成所述金屬層。
  8. 一種形成半導體元件的方法，其包括：在基板上形成多個鰭形通道；形成跨越所述多個鰭形通道的閘極結構； 鄰近所述閘極結構的一側形成源極/汲極，所述源極/汲極跨越所述多個鰭形通道且電連接至所述多個鰭形通道；在所述源極/汲極的上表面上形成金屬層；以及在與所述源極/汲極相對的所述金屬層上形成導電接觸，所述導電接觸與所述多個鰭形通道中的少於全部的鰭形通道垂直地重疊。
  9. 如申請專利範圍第8項所述的形成半導體元件的方法，其中所述金屬層與所述多個鰭形通道中的第一數目個鰭形通道垂直地重疊，所述第一數目大於所述導電接觸垂直地重疊的所述多個鰭形通道中的鰭形通道的第二數目。
  10. 如申請專利範圍第9項所述的形成半導體元件的方法，其中所述金屬層與所述多個鰭形通道中的所有鰭形通道垂直地重疊。
  11. 如申請專利範圍第8項所述的形成半導體元件的方法，其中所述導電接觸在所述金屬層的縱向方向上僅與所述金屬層的一部分垂直地重疊。
  12. 如申請專利範圍第8項所述的形成半導體元件的方法，其中形成所述金屬層及所述導電接觸包括：在所述閘極結構及所述源極/汲極上形成第一絕緣層；形成延伸穿過所述第一絕緣層且暴露所述源極/汲極的開口；在所述源極/汲極上形成所述金屬層；在所述開口中的所述金屬層上形成第二絕緣層；形成延伸穿過所述第二絕緣層且暴露所述金屬層的接觸開口；以及 在所述接觸開口中形成所述導電接觸。
  13. 如申請專利範圍第12項所述的形成半導體元件的方法，其中形成所述閘極結構包括：形成跨越所述多個鰭形通道的虛設閘極結構；在所述虛設閘極結構的側面上形成第三絕緣層；以及用閘極絕緣層及閘極電極替換所述虛設閘極結構，所述閘極電極包括金屬。
  14. 如申請專利範圍第8項所述的形成半導體元件的方法，其中所述金屬層包括矽化物層及/或層堆疊，且其中所述層堆疊包括包括有介電層及金屬層的堆疊或包括有稀土金屬層或鹼土金屬層、金屬層以及罩蓋層的堆疊。
  15. 一種形成半導體元件的方法，其包括：在基板上形成多個鰭形通道；形成跨越所述多個鰭形通道的閘極結構；鄰近所述閘極結構的一側形成源極/汲極，所述源極/汲極跨越所述多個鰭形通道且電連接至所述多個鰭形通道；以及在所述源極/汲極的上表面上形成導電接觸，所述導電接觸在所述源極/汲極的縱向方向上具有第一長度，所述第一長度小於所述源極/汲極在所述源極/汲極的所述縱向方向上的第二長度。
  16. 如申請專利範圍第15項所述的形成半導體元件的方法，其中所述導電接觸僅與所述多個鰭形通道的一部分垂直地重疊。
  17. 如申請專利範圍第15項所述的形成半導體元件的方法，其更包括在所述源極/汲極與所述導電接觸之間形成金屬層， 其中所述金屬層在所述源極/汲極的所述縱向方向上具有第三長度，所述第三長度大於所述導電接觸的所述第一長度。
  18. 如申請專利範圍第15項所述的形成半導體元件的方法，其更包括在所述源極/汲極與所述導電接觸之間形成金屬層，其中形成所述金屬層及所述導電接觸包括：在所述閘極結構及所述源極/汲極上形成第一絕緣層；形成延伸穿過所述第一絕緣層且暴露所述源極/汲極的開口；在所述源極/汲極上形成所述金屬層；在所述開口中的所述金屬層上形成第二絕緣層；形成延伸穿過所述第二絕緣層且暴露所述金屬層的接觸開口；以及在所述接觸開口中形成所述導電接觸，所述導電接觸接觸所述金屬層。
  19. 如申請專利範圍第18項所述的形成半導體元件的方法，其中形成所述閘極結構包括：形成跨越所述多個鰭形通道的虛設閘極結構；在所述虛設閘極結構的側面上形成第三絕緣層；以及用閘極絕緣層及閘極電極替換所述虛設閘極結構，所述閘極電極包括金屬。
  20. 如申請專利範圍第15項所述的形成半導體元件的方法，其中所述金屬層包括矽化物層及/或層堆疊，且其中所述層堆疊包括包括有介電層及金屬層的堆疊或包括有稀土金屬層或鹼土金屬層、金屬層以及罩蓋層的堆疊。
TW105101156A 2014-10-08 2016-01-15 含有源極/汲極上導電接觸的半導體元件的形成方法 TWI688019B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462061570P 2014-10-08 2014-10-08
US14/878,230 US10297673B2 (en) 2014-10-08 2015-10-08 Methods of forming semiconductor devices including conductive contacts on source/drains
US14/878,230 2015-10-08

Publications (2)

Publication Number Publication Date
TW201714231A TW201714231A (zh) 2017-04-16
TWI688019B true TWI688019B (zh) 2020-03-11

Family

ID=55656026

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105101156A TWI688019B (zh) 2014-10-08 2016-01-15 含有源極/汲極上導電接觸的半導體元件的形成方法

Country Status (4)

Country Link
US (1) US10297673B2 (zh)
KR (1) KR102245301B1 (zh)
CN (1) CN106571304B (zh)
TW (1) TWI688019B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160072476A (ko) * 2014-12-15 2016-06-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102310076B1 (ko) 2015-04-23 2021-10-08 삼성전자주식회사 비대칭 소스/드레인 포함하는 반도체 소자
KR102415327B1 (ko) * 2015-06-01 2022-06-30 삼성전자주식회사 비활성-핀을 갖는 반도체 소자 및 그 형성 방법
US10497701B2 (en) * 2015-12-16 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10796924B2 (en) * 2016-02-18 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof by forming thin uniform silicide on epitaxial source/drain structure
US9711402B1 (en) * 2016-03-08 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contact metal
US9768062B1 (en) * 2016-06-16 2017-09-19 Samsung Electronics Co., Ltd. Method for forming low parasitic capacitance source and drain contacts
CN109314137B (zh) 2016-07-02 2023-06-02 太浩研究有限公司 带有释放的源极和漏极的半导体装置
KR102620597B1 (ko) * 2016-09-23 2024-01-03 삼성전자주식회사 반도체 장치
KR102257419B1 (ko) * 2017-06-07 2021-05-31 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10141231B1 (en) * 2017-08-28 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device with wrapped-around epitaxial structure and manufacturing method thereof
JP7232081B2 (ja) * 2019-03-01 2023-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11043594B2 (en) * 2019-03-26 2021-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Low parasitic resistance contact structure
US11935931B2 (en) 2020-06-06 2024-03-19 International Business Machines Corporation Selective shrink for contact trench
US20230197823A1 (en) * 2021-12-22 2023-06-22 Intel Corporation Low resistance metal to semiconductor contacts for integrated nmos and pmos transistors
CN117320440A (zh) * 2022-06-22 2023-12-29 长鑫存储技术有限公司 一种半导体结构的制备方法、半导体结构及三维结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150035023A1 (en) * 2013-08-01 2015-02-05 Seok-Hoon Kim Semiconductor device and method for fabricating the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191054A (ja) 1995-01-10 1996-07-23 Kawasaki Steel Corp 半導体装置及びその製造方法
US8258057B2 (en) 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement
US8952547B2 (en) * 2007-07-09 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with contact structure with first/second contacts formed in first/second dielectric layers and method of forming same
JP2009099815A (ja) 2007-10-18 2009-05-07 Toshiba Corp 半導体装置の製造方法
US7932556B2 (en) 2007-12-14 2011-04-26 Fairchild Semiconductor Corporation Structure and method for forming power devices with high aspect ratio contact openings
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US20120119302A1 (en) 2010-11-11 2012-05-17 International Business Machines Corporation Trench Silicide Contact With Low Interface Resistance
US8569810B2 (en) 2010-12-07 2013-10-29 International Business Machines Corporation Metal semiconductor alloy contact with low resistance
US9006801B2 (en) 2011-01-25 2015-04-14 International Business Machines Corporation Method for forming metal semiconductor alloys in contact holes and trenches
US8415250B2 (en) 2011-04-29 2013-04-09 International Business Machines Corporation Method of forming silicide contacts of different shapes selectively on regions of a semiconductor device
US10304826B2 (en) * 2012-12-28 2019-05-28 Taiwan Semiconductor Manufacturing Company Complimentary metal-oxide-semiconductor (CMOS) with low contact resistivity and method of forming same
US8901607B2 (en) * 2013-01-14 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
US20140206190A1 (en) 2013-01-23 2014-07-24 International Business Machines Corporation Silicide Formation in High-Aspect Ratio Structures
KR102049774B1 (ko) * 2013-01-24 2019-11-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US20150076607A1 (en) * 2013-09-18 2015-03-19 International Business Machines Corporation Fin field effect transistor with merged metal semiconductor alloy regions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150035023A1 (en) * 2013-08-01 2015-02-05 Seok-Hoon Kim Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
CN106571304B (zh) 2021-03-30
US20160104787A1 (en) 2016-04-14
KR20170042204A (ko) 2017-04-18
US10297673B2 (en) 2019-05-21
CN106571304A (zh) 2017-04-19
TW201714231A (zh) 2017-04-16
KR102245301B1 (ko) 2021-04-27

Similar Documents

Publication Publication Date Title
TWI688019B (zh) 含有源極/汲極上導電接觸的半導體元件的形成方法
USRE49988E1 (en) Integrated circuit devices
USRE49963E1 (en) Semiconductor device and method of fabricating the same
US10840142B2 (en) Semiconductor device including a three-dimensional channel
US10497788B2 (en) Semiconductor devices and fabricating methods thereof
US10079305B2 (en) Semiconductor device and method of fabricating the same
KR101675121B1 (ko) 랩어라운드 트렌치 콘택을 포함하는 장치, 구조물 및 제조 방법
US9362397B2 (en) Semiconductor devices
KR102146469B1 (ko) 반도체 장치 및 이의 제조 방법
KR102188194B1 (ko) 반도체 장치 및 이의 제조 방법
US10141312B2 (en) Semiconductor devices including insulating materials in fins
TWI573222B (zh) 半導體裝置及其製造方法
US9627509B2 (en) Semiconductor device and method of fabricating the same
US20160079125A1 (en) Semiconductor devices and methods of manufacturing the same
CN103296088A (zh) 场效应晶体管及其制造方法
KR102200345B1 (ko) 반도체 소자 및 그 제조방법
KR102392695B1 (ko) 반도체 소자 및 이의 제조 방법
US9634093B2 (en) Method for fabricating semiconductor device