[go: up one dir, main page]

TWI687972B - 真空腔室中用以判定晶圓及硬體元件間之間隙及校平的關鍵方法 - Google Patents

真空腔室中用以判定晶圓及硬體元件間之間隙及校平的關鍵方法 Download PDF

Info

Publication number
TWI687972B
TWI687972B TW106124696A TW106124696A TWI687972B TW I687972 B TWI687972 B TW I687972B TW 106124696 A TW106124696 A TW 106124696A TW 106124696 A TW106124696 A TW 106124696A TW I687972 B TWI687972 B TW I687972B
Authority
TW
Taiwan
Prior art keywords
test substrate
substrate
mask
component
particle distribution
Prior art date
Application number
TW106124696A
Other languages
English (en)
Other versions
TW201818448A (zh
Inventor
博幸 小木曾
建華 周
蘇宗輝
君卡洛斯 羅莎亞凡利斯
李正敏
卡席克辛馬瓦朱拉 娜拉辛赫
瑞克 吉伯特
相憲 朴
艾比杜亞西斯 克哈嘉
維納 普拉博哈卡爾
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201818448A publication Critical patent/TW201818448A/zh
Application granted granted Critical
Publication of TWI687972B publication Critical patent/TWI687972B/zh

Links

Images

Classifications

    • H10P74/203—
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H10D48/04—Manufacture or treatment of devices having bodies comprising selenium or tellurium in uncombined form
    • H10D48/047—Application of an electrode to the exposed surface of the selenium or tellurium after the selenium or tellurium has been applied to foundation plates
    • H10P14/6502—
    • H10P72/78—
    • H10P74/23—
    • H10P74/238—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

本文中所述的實施方式大致關於用於校平一基板上方之一元件的方法。在一個實施方式中，測試基板放置在處理腔室裡面的基板支架上。元件（例如遮罩）定位在基板上方。該元件被降下到一定位置，使得該元件及基板接觸。該元件接著被升起且檢查測試基板上的微粒分佈。基於該微粒分佈，可調整該元件。新的測試基板放置在處理腔室裡面的基板支架上，且該元件被降下到一定位置，使得該元件及該新的基板接觸。檢查新的測試基板上的微粒分佈。可重複該製程直到在測試基板上顯示了均勻的微粒分佈為止。

Description

真空腔室中用以判定晶圓及硬體元件間之間隙及校平的關鍵方法
本文中所述的實施方式大致關於用於處理半導體基板的方法。更具體而言，本文中所述的實施方式關於用於校平基板上方的元件及控制該元件及該基板之間的間隙的方法。
在積體電路及平板顯示器製造的領域中，在一或更多個製程腔室之中依序在基板上執行多個沉積及蝕刻製程以形成各種設計結構。在沉積或蝕刻製程期間，元件（例如遮罩或蓮蓬頭）可定位在基板上方。傳統上，用於校平元件（亦即確保元件及基板是平行的）的方法是在元件及基板之間有至少0.65吋（650密耳）的間隙的情況下執行的。在某些製程中，元件在處理期間定位在基板上方約10密耳。因此，元件相對於基板可能不是校平的，因為元件被降下到處理位置。此外，在元件及基板之間的間隙變得較小時，該間隙變得更難以控制。
因此，需要著校平元件及控制元件及基板之間的間隙的改良方法。
本文中所述的實施方式大致關於用於處理半導體基板的方法。更具體而言，本文中所述的實施方式關於用於校平基板上方的元件及控制該元件及該基板之間的間隙的方法。在一個實施方式中，一種方法包括以下步驟：將一測試基板放置到一處理腔室裡面的一基板支架上，且一元件定位在該測試基板上方。該方法更包括以下步驟：將該元件降下到一位置，使得該元件及該測試基板接觸；從該測試基板升起該元件；檢查該測試基板上的一微粒分佈；及調整該元件。
在另一實施方式中，一種方法包括以下步驟：將一測試基板放置到一處理腔室裡面的一基板支架上，且一遮罩定位在該測試基板上方。該方法更包括以下步驟：將該遮罩降下到一位置，使得該遮罩及該測試基板接觸；從該測試基板升起該遮罩；檢查該測試基板上的一微粒分佈；調整該遮罩；將一新的測試基板放置到該處理腔室裡面的該基板支架上；將該遮罩降下到一位置，使得該遮罩及該測試基板接觸；及檢查該新的測試基板上的一微粒分佈。
在另一實施方式中，一種方法包括以下步驟：將一測試基板放置到一處理腔室裡面的一基板支架上，且一元件定位在該測試基板上方。該方法更包括以下步驟：將該元件降下到一第一位置，使得該元件及該測試基板接觸；從該測試基板升起該元件；檢查該測試基板上的一微粒分佈；將一第一新測試基板放置到該處理腔室裡面的該基板支架上；將該元件降下到較該第一位置為高的一第二位置；及檢查該第一新測試基板上的一微粒分佈。
本文中所述的實施方式大致關於用於處理半導體基板的方法。更具體而言，本文中所述的實施方式關於用於校平基板上方的元件及控制該元件及該基板之間的間隙的方法。在一個實施方式中，測試基板放置在處理腔室裡面的基板支架上。元件（例如遮罩）定位在基板上方。該元件被降下到一定位置，使得該元件及基板接觸。該元件接著被升起且檢查測試基板上的微粒分佈。基於該微粒分佈，可調整該元件。新的測試基板放置在處理腔室裡面的基板支架上，且該元件被降下到一定位置，使得該元件及該新的基板接觸。檢查新的測試基板上的微粒分佈。可重複該製程直到在測試基板上顯示了均勻的微粒分佈為止。
圖1繪示依據本文中所揭露之一個實施方式之方法100的操作。圖2A-2E相對應於方法100，說明相對於基板校平遮罩的操作。於方塊102處，測試基板202放置在處理腔室裡面的基板支架204上，如圖2A中所示。元件206（例如遮罩）定位在處理腔室裡面的測試基板202上方。測試基板202可為微粒基板或機械級基板，在該基板上，稀少的微粒定位在面向元件206的表面上。元件206可包括朝向測試基板202延伸的環形凸部208。元件206可為定位在基板上方的任何合適元件，且可包括任何合適的形狀或圖樣。在一個實施方式中，元件206為蓮蓬頭。在一個實施方式中，元件206包括面向基板202的表面，且該表面是實質平坦的。基板支架204可為任何合適的基板支架，例如真空夾具、靜電夾具或加熱式托架。
於方塊104處，元件206被降下到一定位置，使得元件206及測試基板202接觸，如圖2B中所示。在一個實施方式中，接觸是藉由由降下/升起元件206的馬達所感測到的摩擦力或阻力來判定的。在元件206實質上不與測試基板202平行的情況下，元件206的一部分（環形凸部208的一部分）與測試基板202接觸，同時元件206的其餘部分（環形凸部208的其餘部分）與測試基板202隔開，如圖2B中所示。於方塊106處，元件206從測試基板202升起，如圖2C中所示。可從處理腔室移除測試基板202，且可將該測試基板放進度量衡工具。檢查測試基板202之表面上的微粒分佈，如方塊108處所示。可從度量衡工具獲取微粒分佈。在元件206及測試基板202之間的接觸點處，產生微粒且將該等微粒留在測試基板202的表面上。若測試基板202之表面上的微粒分佈匹配元件206的表面輪廓且是實質均勻的，則元件206是校平的（亦即實質上與測試基板202平行）。例如，元件206包括環形凸部208，且測試基板202之表面上的微粒顯示匹配環形凸部208之形狀的環形形狀。此外，測試基板202之表面上的微粒在環形形狀內是實質均勻的。
另一方面來說，若測試基板202之表面上的微粒分佈並不匹配元件206的表面輪廓及/或實質上不是均勻的，則元件206不是校平的（亦即實質上不與測試基板202平行）。例如，元件206包括環形凸部208，且測試基板202之表面上的微粒並不顯示匹配環形凸部208之形狀的環形形狀。或者，微粒實質上不是均勻分佈在環形形狀內的。在此情況下，元件206在處理期間相對於產品基板不是校平的，且傾斜的元件206可能使得產品基板上的缺陷數量增加。
為了相對於測試基板202校平元件206，元件206被調整為使得元件206接觸測試基板202的部分升起一預定量，如方塊110處所示。元件206的該部分可藉由任何合適的方法來升起。在一個實施方式中，元件206藉由複數個螺釘來固定至處理腔室，且元件206的該部分可藉由轉動該複數個螺釘中的一或更多個相對應的螺釘來升起。該預定量可取決於用以升起元件206之該部分的設備。例如，將螺釘轉動一周可升起元件206的相對應部分1密耳。
接下來，於方塊112處，新的測試基板210放置到處理腔室裡面的基板支架204上，如圖2D中所示。於方塊114處，元件206被降下到一定位置，使得元件206及新的測試基板210接觸，如圖2E中所示。元件206接著從新的測試基板210升起，且可從處理腔室移除新的測試基板210且可將該新的測試基板放進度量衡工具。於方塊116處，檢查新的測試基板210之表面上的微粒分佈。若新的測試基板210之表面上的微粒分佈匹配元件206的表面輪廓且是實質均勻的，則元件206相對於新的測試基板210是校平的。換言之，元件206相對於要在處理腔室裡面處理的產品基板是校平的。若新的測試基板210之表面上的微粒分佈並不匹配元件206的表面輪廓及/或實質上不是均勻的，則可重複於方塊110、112、114及116處所示的操作，直到測試基板之表面上的微粒分佈匹配元件206的表面輪廓且是實質均勻的為止。
圖3繪示依據本文中所揭露之一個實施方式之方法300的操作。於方塊302處，測試基板放置在處理腔室裡面的基板支架上，且元件定位在處理腔室裡面的測試基板上方。測試基板可與測試基板202相同，基板支架可與基板支架204相同，且元件可與圖2A中所示的元件206相同。
於方塊304處，元件被降下到第一位置，使得元件及測試基板接觸。在一個實施方式中，接觸是藉由由降下/升起元件的馬達所感測到的摩擦力或阻力來判定的。然而，由馬達所判定的接觸不夠精確到藉由從測試基板升起元件來在元件及測試基板之間形成小於100密耳的間隙。於方塊306處，元件從測試基板升起。可從處理腔室移除測試基板，且可將該測試基板放進度量衡工具。檢查測試基板202之表面上的微粒分佈，如方塊308處所示。可從度量衡工具獲取微粒分佈。若微粒分佈顯示的是，元件是傾斜的，則可執行圖1中所示的操作以相對於測試基板校平元件。若元件相對於測試基板是校平的，則微粒分佈應顯示匹配元件之表面輪廓的形狀且微粒實質均勻地分佈在該形狀內。
接下來，新的測試基板放置到處理腔室裡面的基板支架上，如方塊310處所示。元件被降下到較第一位置為高的第二位置，如方塊312處所示。在一個實施方式中，第二位置高於第一位置約1密耳。控制元件及測試基板間之間隙的精確度是由第一位置及第二位置之間的差異來判定的。於方塊314處，檢查新的測試基板上的微粒分佈以判定元件及新的測試基板是否接觸。若測試基板在基板表面上顯示了稀少的微粒，則元件及新的測試基板不是接觸的，且元件及新的測試基板之間的間隙可以約1密耳的精確度來控制。另一方面來說，若測試基板在基板表面上顯示了大量的微粒，則元件及新的測試基板仍是接觸的。若元件及新的測試基板基於微粒分佈仍是接觸的，則可重複於方塊310、312及314處所述的操作，直到識別到元件不接觸測試基板的位置為止，如方塊316處所示。在重複於方塊312處所述的操作時，新的位置較先前的位置為高。元件及新的測試基板之間的間隙可以約1密耳的精確度來控制。
藉由使用一或更多個測試基板，可針對元件及基板之間的間隙小於100密耳（例如在5密耳及20密耳之間）的製程以高精確度（例如1密耳內）執行校平元件及控制元件及基板之間的間隙的步驟。
雖然以上所述是針對本揭示案的實施方式，可自行設計本揭示案之其他的及進一步的實施方式而不脫離本揭示案的基本範圍，且本揭示案的範圍是由隨後的請求項所決定的。
100‧‧‧方法102‧‧‧方塊104‧‧‧方塊106‧‧‧方塊108‧‧‧方塊110‧‧‧方塊112‧‧‧方塊114‧‧‧方塊116‧‧‧方塊202‧‧‧基板204‧‧‧基板支架206‧‧‧元件208‧‧‧環形凸部210‧‧‧基板300‧‧‧方法302‧‧‧方塊304‧‧‧方塊306‧‧‧方塊308‧‧‧方塊310‧‧‧方塊312‧‧‧方塊314‧‧‧方塊316‧‧‧方塊
可藉由參照實施方式（其中的某些部分繪示於隨附的繪圖中）來擁有本揭示案的更具體說明，使得可使用詳細的方式來瞭解（以上所簡要概述的）以上所載之本揭示案的特徵。然而，要注意的是，隨附的繪圖僅繪示示例性實施方式且因此並不被視為其範圍的限制，可容許其他等效的實施例。
圖1繪示依據本文中所揭露之一個實施方式之方法的操作。
圖2A-2E繪示基於圖1中所參照的方法相對於基板校平遮罩的操作。
圖3繪示依據本文中所揭露之一個實施方式之方法的操作。
為了促進瞭解，已使用了相同參考標號（若可能的話）以指定普遍用於該等圖式的相同構件。可預期的是，可在不進一步的重述的情況下有益地將一個實施例的構件及特徵併入其他實施例。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
100‧‧‧方法
102‧‧‧方塊
104‧‧‧方塊
106‧‧‧方塊
108‧‧‧方塊
110‧‧‧方塊
112‧‧‧方塊
114‧‧‧方塊
116‧‧‧方塊

Claims (20)

  1. 一種用於處理一半導體基板的方法，包括以下步驟：將一測試基板放置到一處理腔室裡面的一基板支架上，其中一元件定位在該測試基板上方；將該元件降下到一位置，使得該元件及該測試基板接觸；從該測試基板升起該元件；檢查該測試基板上的一微粒分佈；及調整該元件。
  2. 如請求項1所述之方法，更包括以下步驟：在該調整該元件的步驟之後，將一新的測試基板放置到該處理腔室裡面的該基板支架上。
  3. 如請求項2所述之方法，更包括以下步驟：將該元件降下到一位置，使得該遮罩及該新的測試基板接觸。
  4. 如請求項3所述之方法，更包括以下步驟：檢查該新的測試基板上的一微粒分佈。
  5. 如請求項1所述之方法，其中該元件為一遮罩。
  6. 如請求項1所述之方法，其中調整該元件的步驟包括轉動一或更多個螺釘。
  7. 一種用於處理一半導體基板的方法，包括以下步驟：將一測試基板放置到一處理腔室裡面的一基板支架上，其中一遮罩定位在該測試基板上方；將該遮罩降下到一位置，使得該遮罩及該測試基板接觸；從該測試基板升起該遮罩；檢查該測試基板上的一微粒分佈；調整該遮罩；將一新的測試基板放置到該處理腔室裡面的該基板支架上；將該遮罩降下到一位置，使得該遮罩及該測試基板接觸；及檢查該新的測試基板上的一微粒分佈。
  8. 如請求項7所述之方法，其中調整該遮罩的步驟包括轉動一或更多個螺釘。
  9. 如請求項7所述之方法，其中該遮罩包括朝向該測試基板延伸的一環形凸部。
  10. 如請求項7所述之方法，其中該遮罩及該測試基板是否接觸是由用於降下及升起該遮罩的一馬達來判定的。
  11. 如請求項7所述之方法，更包括以下步驟：在該檢查該新的測試基板上的一微粒分佈的步驟之後調整該遮罩。
  12. 如請求項11所述之方法，其中重複該將一新的測試基板放置到該處理腔室裡面的該基板支架上的步驟、該將該遮罩降下到一位置使得該遮罩及該測試基板接觸的步驟、該檢查該新的測試基板上的一微粒分佈的步驟及該在該檢查該新的測試基板上的一微粒分佈的步驟之後調整該遮罩的步驟，直到該遮罩相對於一測試基板是校平的為止。
  13. 一種用於處理一半導體基板的方法，包括以下步驟：將一測試基板放置到一處理腔室裡面的一基板支架上，其中一元件定位在該測試基板上方；將該元件降下到一第一位置，使得該元件及該測試基板接觸；從該測試基板升起該元件；檢查該測試基板上的一微粒分佈；將一第一新測試基板放置到該處理腔室裡面的該基板支架上；將該元件降下到較該第一位置為高的一第二位置；及 檢查該第一新測試基板上的一微粒分佈。
  14. 如請求項13所述之方法，其中該第二位置高於該第一位置1密耳。
  15. 如請求項13所述之方法，更包括以下步驟：將一第二新測試基板放置到該處理腔室裡面的該基板支架上。
  16. 如請求項15所述之方法，更包括以下步驟：將該元件降下到較該第二位置為高的一第三位置，且檢查該第二新測試基板上的一微粒分佈。
  17. 如請求項13所述之方法，其中該元件為一遮罩。
  18. 如請求項17所述之方法，其中該元件包括朝向該測試基板延伸的一環形凸部。
  19. 如請求項13所述之方法，更包括以下步驟：在該檢查該測試基板上的一微粒分佈的步驟之後且在該將一第一新測試基板放置到該處理腔室裡面的該基板支架上的步驟之前，相對於該測試基板校平該元件。
  20. 如請求項19所述之方法，其中該元件為一遮罩。
TW106124696A 2016-08-12 2017-07-24 真空腔室中用以判定晶圓及硬體元件間之間隙及校平的關鍵方法 TWI687972B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662374602P 2016-08-12 2016-08-12
US62/374,602 2016-08-12

Publications (2)

Publication Number Publication Date
TW201818448A TW201818448A (zh) 2018-05-16
TWI687972B true TWI687972B (zh) 2020-03-11

Family

ID=61160230

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106124696A TWI687972B (zh) 2016-08-12 2017-07-24 真空腔室中用以判定晶圓及硬體元件間之間隙及校平的關鍵方法

Country Status (4)

Country Link
US (1) US10599043B2 (zh)
KR (1) KR102212375B1 (zh)
TW (1) TWI687972B (zh)
WO (1) WO2018031193A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120183676A1 (en) * 2009-09-15 2012-07-19 Sharp Kabushiki Kaisha Vapor deposition method and vapor deposition apparatus
US20130302134A1 (en) * 2009-09-25 2013-11-14 Jae-Mork PARK Substrate centering device and organic material deposition system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015718A (en) * 1997-08-14 2000-01-18 Cypress Semiconductor Corporation Indentification of the composition of particles in a process chamber
KR200303033Y1 (ko) * 1997-12-31 2003-03-28 주식회사 하이닉스반도체 반도체화학기상증착장비
US7018855B2 (en) 2003-12-24 2006-03-28 Lam Research Corporation Process controls for improved wafer uniformity using integrated or standalone metrology
US7417733B2 (en) * 2006-02-08 2008-08-26 Lam Research Corporation Chamber particle detection system
US7800766B2 (en) * 2007-09-21 2010-09-21 Northrop Grumman Space & Mission Systems Corp. Method and apparatus for detecting and adjusting substrate height
KR100992229B1 (ko) * 2008-08-29 2010-11-05 삼성전기주식회사 롤투롤타입의 박막형성장치
US8745761B2 (en) * 2009-12-07 2014-06-03 Northwestern University Force feedback leveling of tip arrays for nanolithography
EP2564270A1 (en) * 2010-04-27 2013-03-06 Nanoink, Inc. Force curve analysis method for planar object leveling
CN102348331B (zh) * 2010-08-05 2013-10-02 宏恒胜电子科技（淮安）有限公司 电路板制作治具及电路板制作方法
KR101514503B1 (ko) * 2012-12-21 2015-04-22 삼성전기주식회사 기판 인쇄 장치
KR101390063B1 (ko) * 2013-04-03 2014-04-30 파크시스템스 주식회사 레벨링 장치 및 이를 포함하는 원자현미경
KR101326061B1 (ko) * 2013-06-26 2013-11-07 주식회사 세미다린 마스크 레벨링수단을 구비한 노광장치 및 마스크 레벨링방법
CN108292589B (zh) * 2015-11-23 2023-05-16 应用材料公司 在处理工具中的板载计量(obm)设计与影响

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120183676A1 (en) * 2009-09-15 2012-07-19 Sharp Kabushiki Kaisha Vapor deposition method and vapor deposition apparatus
US20130302134A1 (en) * 2009-09-25 2013-11-14 Jae-Mork PARK Substrate centering device and organic material deposition system

Also Published As

Publication number Publication date
TW201818448A (zh) 2018-05-16
WO2018031193A1 (en) 2018-02-15
KR20190028578A (ko) 2019-03-18
US20180046088A1 (en) 2018-02-15
KR102212375B1 (ko) 2021-02-03
US10599043B2 (en) 2020-03-24

Similar Documents

Publication Publication Date Title
JP6810695B2 (ja) 面取り部のポリマー低減のためのエッジリング
TWI672754B (zh) 用於半導體基板局部應力及疊置校正的整合式度量衡、處理系統、及方法
CN114914184B (zh) 基于可视的晶片凹口的位置测量
US10236225B2 (en) Method for PECVD overlay improvement
CN110462810B (zh) 用于基板处理系统中的基板支撑件的基板位置校准方法
US12228395B2 (en) Substrate position calibration for substrate supports in substrate processing systems
KR20180070386A (ko) 기판처리시스템의 기판위치보정방법 및 그를 이용한 기판처리방법
TWI687972B (zh) 真空腔室中用以判定晶圓及硬體元件間之間隙及校平的關鍵方法
CN111223808A (zh) 静电吸盘的静电释放方法及装置
US20160172212A1 (en) Plasma processing method
CN118116860A (zh) 基底处理设备和基底处理方法
CN100382274C (zh) 通过精确的晶片定位对准消除系统处理的成品率下降
JP7291515B2 (ja) 基板処理システム、基板処理方法、記憶媒体及び基板処理システムの制御装置
JP6397805B2 (ja) 半導体製造装置およびその運転方法
US7806684B2 (en) Method of semiconductor process and semiconductor apparatus system
JP4860078B2 (ja) プラズマ処理装置及びプラズマ処理方法
KR20090026571A (ko) 직교 로봇의 최적 경로 이동 방법
KR102409580B1 (ko) 웨이퍼 배치 방법 및 반도체 제작 기구
KR101326727B1 (ko) 디스플레이 기판용 대면적 정전척의 연마를 위한 베이스 부재
TW202339086A (zh) 在基板處理系統中用於基板支撐件的基板位置校準
KR20070116372A (ko) 기판 홀더 및 이를 갖는 기판 처리 장치
KR20070020580A (ko) 기판 지지장치
KR20040011840A (ko) 정전척을 사용하여 반도체를 제조하는 장치 및 반도체를제조하는 방법