[go: up one dir, main page]

TWI685977B - 寬帶隙半導體裝置 - Google Patents

寬帶隙半導體裝置 Download PDF

Info

Publication number
TWI685977B
TWI685977B TW107140061A TW107140061A TWI685977B TW I685977 B TWI685977 B TW I685977B TW 107140061 A TW107140061 A TW 107140061A TW 107140061 A TW107140061 A TW 107140061A TW I685977 B TWI685977 B TW I685977B
Authority
TW
Taiwan
Prior art keywords
polysilicon layer
layer
region
semiconductor device
insulating film
Prior art date
Application number
TW107140061A
Other languages
English (en)
Other versions
TW201919245A (zh
Inventor
中村俊一
Original Assignee
日商新電元工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新電元工業股份有限公司 filed Critical 日商新電元工業股份有限公司
Publication of TW201919245A publication Critical patent/TW201919245A/zh
Application granted granted Critical
Publication of TWI685977B publication Critical patent/TWI685977B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明的寬帶隙半導體裝置，包括：使用第一導電型的寬帶隙半導體材料的漂移層(12)；由形成在所述漂移層(12)上的第二導電型構成的多個阱區(20)；所述阱區(20)；所述阱區(20)以及所述漂移層(12)中設置在所述阱區(20)之間的多晶矽層(150)；設置在所述多晶矽層(150)上的層間絕緣膜(65)；設置在所述層間絕緣膜(65)上的閘極墊片(120)；以及與所述多晶矽層(150)電性連接的源極墊片(110)。

Description

寬帶隙半導體裝置
本發明涉及一種寬帶隙半導體裝置，其具有：第一導電型的漂移層；以及由設置在漂移層上的第二導電型構成的阱區。
以往，在閘極墊片（Gate pad）的下方區域設置由p型等第二導電型構成的阱區是一種通常的半導體裝置配置方法。當有SiC等寬帶隙半導體構成MOSFET時，由於開關轉換時的變位電流，可能會導致閘極墊片下的該阱區的電位異常升高。關於這一點，在國際公開公報2012/001837中，就例舉了因設置在閘極墊片的下方區域的由第二導電型構成的阱區的電位升高所導致的該阱區的表面電阻（Sheet resistance）過高的問題。
另一方面，在特開2015-56543號公報中，提出了一種將由金屬材料構成的肖特基電極設置在閘極墊片的下方區域的方法。但是，如要使用由金屬材料構成的肖特基電極，則會因其製造方法相當繁瑣，從而導致製造成本在相當程度上變高。
本發明所欲解決的問題
本發明的目的，是提供一種半導體裝置，其不但能夠防止閘極墊片的下方區域上的電位異常升高，而且在使用由金屬材料構成的肖特基電極時不會出現上述顧慮。
解決問題的技術手段
概念1 本發明涉及的寬帶隙半導體裝置，可以包括： 第一導電型的漂移層； 由形成在所述漂移層上的第二導電型構成的多個阱區； 所述阱區以及所述漂移層中設置在所述阱區之間的多晶矽層； 設置在所述多晶矽層上的層間絕緣膜； 設置在所述層間絕緣膜上的閘極墊片；以及 與所述多晶矽層電性連接的源極墊片。
概念2 在本發明的概念1所涉及的寬帶隙半導體中，可以是： 第二導電型區域按照規定的間隔設置在所述阱區之間。
概念3 在本發明的概念2所涉及的寬帶隙半導體中，可以是： 所述第二導電型區域中與所述多晶矽層的接觸區域由超高濃度第二導電型區域構成。
概念4 在本發明的概念1至概念3中任意一個所涉及的寬帶隙半導體中，可以是： 所述多晶矽層與所述漂移層肖特基接觸。
概念5 在本發明的概念1至概念4中任意一個所涉及的寬帶隙半導體中，可以是： 所述多晶矽層具有：設置在所述漂移層上的非摻雜（Undoped）多晶矽層；以及設置在所述非摻雜多晶矽層上的摻雜（Doped）多晶矽層。
概念6 在本發明的概念1至概念4中任意一個所涉及的寬帶隙半導體中，可以是： 所述多晶矽層具有：設置在所述漂移層上的低摻雜多晶矽層；以及設置在所述低摻雜多晶矽層上的，並且摻雜物濃度高於所述低摻雜多晶矽層的高摻雜多晶矽層。
概念7 在本發明的概念1至概念6中任意一個所涉及的寬帶隙半導體中，可以是進一步包括： 設置在所述阱區與所述多晶矽層之前的場絕緣膜。
概念8 在本發明的概念7所涉及的寬帶隙半導體中，可以是： 所述阱區中所述場絕緣膜與所述多晶矽層之間的面方向上的邊界的下方位置上，設置有超高濃度第二導電型區域。
概念9 在本發明的概念1至概念8中任意一個所涉及的寬帶隙半導體中，可以是進一步包括： 閘電極， 所述閘電極由構成所述多晶矽層的多晶矽構成。
概念10 在本發明的概念1至概念9中任意一個所涉及的寬帶隙半導體中，可以是： 所述阱區上設置有源極區域， 所述阱區中與所述源極區域相鄰接並與所述源極墊片電性連接的阱接觸區域由超高濃度第二導電型區域構成。
發明效果
在本發明中，在阱區與漂移層中的阱區之間設置有與源極墊片電性連接的多晶矽層。該多晶矽層上設置有放置有閘極墊片的層間絕緣膜。藉由設置這樣的多晶矽層，就能夠防止閘極墊片的下方區域上的電位異常升高。另外，藉由使用多晶矽而非金屬材料，因此還能夠避免導致製造製程複雜化，從而防止製造成本的上升。
第一實施方式
《構成》
在本實施方式中，作為一例，將使用縱型MOSFET來進行說明。另外，雖然在本實施方式中將第一導電型作為n型，將第二導電型作為p型來進行說明，但並不僅限於此，也可以將第一導電型作為p型，將第二導電型作為n型。另外，在本實施方式中，雖然是使用碳化矽作為寬帶隙半導體來進行說明，但並不僅限於此，也可以使用氮化鎵等來作為寬帶隙半導體。在本實施方式中，將第1圖中的上下方向（寬帶隙半導體裝置的厚度方向）稱為上下方向，將與上下方向相垂直的方向稱為面方向。
如第1圖所示，本實施方式的碳化矽半導體裝置可以具有：n型碳化矽半導體基板11；設置在碳化矽半導體基板11的第一主面（上端面）上的，並且使用n型碳化矽材料的漂移層12；設置在漂移層12上的由p型構成的多個阱區20；以及設置在阱區20上的n型源極區域31、32。阱區20例如是藉由對漂移層12注入p型摻雜物來形成的，而源極區域31、32例如則是藉由對阱區20注入n型摻雜物來形成的。碳化矽半導體基板11的第二主面（下端面）上可以設置有汲電極90。在作為單元（Cell）利用的區域的邊緣外部可以設置有耐壓構造部。作為汲電極90，例如可以使用鈦、鋁、鎳等材料。
如第2圖所示，碳化矽半導體裝置可以具有：阱區20以及漂移層12中設置在阱區20之間的多晶矽層150；設置在多晶矽層150上的層間絕緣膜65；設置在層間絕緣膜65上的閘極墊片120；以及藉由設置在層間絕緣膜65上的接觸孔69與多晶矽層150電性連接的源極墊片110。
位於源極墊片110下方的層間絕緣膜65與阱區20、源極區域31、32、以及漂移層12之間可以設置有閘極絕緣膜60。源極區域31、32之間的閘極絕緣膜60上可以設置有閘電極125。閘電極125可以與閘極墊片120電性連接。
阱區20與多晶矽層150之間可以設置有場絕緣膜62。阱區20中場絕緣膜62與多晶矽層150之間面方向上的邊界的下方位置上可以設置有超高濃度p型區域（P++）26。多晶矽層150可以載於場絕緣膜62上來形成段差部。另外，本實施方式中的阱區20的摻雜物濃度例如為5×1016 ～1×1019 cm-3 ，超高濃度p型區域（包含後述的阱接觸區域21）的摻雜物濃度例如為2×1019 ～1×1021 cm-3 。
多晶矽層150不必設置在閘極墊片120的整個下方，如第3圖所示，在閘極墊片120的下方也可以存在有未設置多晶矽層150的區域。在該區域中，可以在阱區20的上方設置有場絕緣膜62，並且在場絕緣膜62的上方設置有層間絕緣膜65。
漂移層12可以藉由CVD法等形成在碳化矽半導體基板11的第一主面上。漂移層12中的n型摻雜物濃度可以小於碳化矽半導體基板11中的n型摻雜物濃度，漂移層12可以成為低濃度區域（n-），碳化矽半導體基板11可以成為高於漂移層12的高濃度區域（n）。例如可以使用N或P等來作為n型摻雜物，使用Al或B等來作為p型摻雜物。本實施方式中漂移層12中的摻雜物濃度例如為1×1014 ～4×1016 cm-3 ，碳化矽半導體基板11中的摻雜物濃度例如為1×1018 ～3×1019 cm-3 。
閘極墊片120例如由Al等金屬形成，閘電極125例如由多晶矽等形成。閘電極125等的上端面上可以形成有層間絕緣膜65。閘電極125可以藉由採用CVD法、光刻法（Photolithography）等方法來形成。層間絕緣膜65可以藉由CVD法來形成，例如可以由二氧化矽來形成。
當閘電極125由多晶矽形成的情況下，閘電極125與多晶矽層150可以由相同多晶矽形成。作為多晶矽，可以使用不摻雜任何摻雜物的非摻雜多晶矽，也可以使用摻雜了磷或硼等元素的摻雜多晶矽。本實施方式中“相同的多晶矽”指的是：同為非摻雜多晶矽或同為摻雜多晶矽，或是摻雜多晶矽中被摻雜的摻雜物的種類和濃度相同，因此沒有必要是同時製作而成的。因此，例如即便是在利用多晶矽來形成閘電極125，並在之後再另行形成多晶矽層150的情況下，只要用於閘電極125和多晶矽層150的多晶矽的種類（同為非摻雜多晶矽或同為摻雜多晶矽）和摻雜物的種類以及濃度是相同的，即稱為“相同的多晶矽”。
閘電極125和多晶矽層150也可以由不同種類的多晶矽來形成。例如，閘電極125又摻雜多晶矽來形成，而多晶矽層150則由非摻雜多晶矽來形成。即便是在閘電極125以及多晶矽層150均由摻雜多晶矽來形成的情況下，也可以是：閘電極125使用n型摻雜多晶矽，而多晶矽層150則使用p型摻雜多晶矽。反之，也可以是：閘電極125使用p型摻雜多晶矽，而多晶矽層150則使用n型摻雜多晶矽。再有，即便是在閘電極125以及多晶矽層150中所使用的摻雜物同為n型或同為p型的情況下，其濃度也可以是各不相同的，閘電極125中所使用的摻雜多晶矽的摻雜物濃度可以高於多晶矽層150中所使用的摻雜多晶矽的摻雜物濃度，反之，閘電極125中所使用的摻雜多晶矽的摻雜物濃度也可以低於多晶矽層150中所使用的摻雜多晶矽的摻雜物濃度。
如第3圖所示，在未設置有多晶矽層150的截面處，在阱區20處設置有場絕緣膜62，在場絕緣膜62上設置有層間絕緣膜65，在層間絕緣膜65上設置有閘極墊片120。另外，也可以是另一種形態，即：在閘極墊片120的整個下方設置有多晶矽層150，並且不設置有場絕緣膜62。
如第2圖所示，阱區20中與源極區域31、32相鄰接後與源極墊片110電性連接的區域（以下也稱為“阱接觸區域21”）可以由超高濃度p型區域（p++）構成，源極區域31、32可以具有：配置在閘電極125一側的高濃度n型區域（n+）31；以及與高濃度n型區域（n+）31鄰接設置的超高濃度n型區域（n++）32。而且，阱接觸區域21可以與超高濃度n型區域（n++）32鄰接設置。源極區域31、32的超高濃度n型區域（n++）32以及阱接觸區域21與源極墊片110之間可以設置有由鎳、鈦或含有鎳或鈦的合金所構成的金屬層40。本實施方式中的高濃度n型區域（n+）中的摻雜物濃度例如為1×1018 ～2×1019 cm-3 ，超高濃度n型區域（n++）中的摻雜物濃度例如為2×1019 ～1×1021 cm-3 。另外，也可以不設置高濃度n型區域（n+）31，而是利用超高濃度n型區域（n++）32來代替。
阱區20的深度可以設置為其底面位於比漂移層12的底面更高的位置上，並且阱區20可以被設置在漂移層12內。源極區域31、32的深度可以設置為其底面位於比阱區20的底面更高的位置上，並且源極區域31、32可以被設置在阱區20內。阱接觸區域21的深度可以設置為其底面位於比除阱接觸區域21以外的阱區20的底面更高的位置上。
設置在第2圖所示的阱區20之間的多晶矽層150可以與漂移層12肖特基接觸。另一方面，源極區域31、32的超高濃度n型區域（n++）32可以與設置在源極墊片110下方的金屬層40歐姆接觸。作為超高濃度p型區域（p++）的阱接觸區域21也可以與設置在源極墊片110下方的金屬層40歐姆接觸。
作用及效果
接下來，對具有上述構成的本實施方式涉及的作用及效果進行舉例說明。在「作用及效果」中進行說明的任何一種形態均可採用上述構成。
在本實施方式中，如第2圖所示，阱區20以及漂移層12中在阱區20之間設置有與源極墊片110電性連接的多晶矽層150，並且該多晶矽層150上設置有層間絕緣膜65，層間絕緣膜65上設置有閘極墊片120。此情況下，就能夠防止閘極墊片120的下方區域處的電位異常升高。
與將p型阱區20設置在源極墊片110的整個下方時的表面電阻在1kΩ/□以上相比，由於在使用摻雜多晶矽來作為多晶矽層150時的表面電阻僅為十幾Ω/□程度，因此就能夠抑制阱區20處的電位上升。
另外，碳化矽中含有n型摻雜物的區域以及含有p型摻雜物的區域中當同一金屬相接觸時含有p型摻雜物的區域處的接觸電阻相比，由於摻雜多晶矽與金屬之間的接觸電阻要低得多，因此從這一點來說，就能夠抑制阱區20處的電位上升。
另外，假設在閘極墊片下方的層間絕緣膜下方使用由金屬構成的肖特基電極時，會因其製造方法相當繁瑣，從而導致製造成本在相當程度上變高。而當在閘極墊片下方的層間絕緣膜下方設置多晶矽層150時，則有利於簡化製造製程。
當閘電極125由多晶矽形成，並且閘電極125與多晶矽層150由相同的多晶矽形成的情況下，由於能夠在形成閘電極125時同時來形成多晶矽層150，因此就能夠極大地簡化製造製程。也就是說，在對包含源極區域31、32的單元部處的由多晶矽構成的閘電極125進行成膜時，只要形成多晶矽層150便可，這樣一來，有利於採用與以往採用的製造製程相同的製造製程。
在形成閘電極125以及多晶矽層150後，成膜層間絕緣膜65，並在成膜後的層間絕緣膜65上形成用於連接閘極墊片120與閘電極125的閘極接觸孔時，可以同樣在位於多晶矽層150上方的層間絕緣膜65上也形成接觸孔69。然後，形成閘極墊片120以及源極墊片110，藉由閘極接觸孔來使閘極墊片120與閘電極125實現電性連接，並藉由接觸孔69來使源極墊片110與多晶矽層150實現電性連接。
由於使用摻雜多晶矽來作為閘電極125的情況較多，因此使用摻雜多晶矽來作為多晶矽層150為宜。
第二實施方式
接下來，將對本發明的第二實施方式進行說明。
在本實施方式中，如第4圖所示，在阱區20之間的漂移層12上，作為第二導電型區域的p型區域120、121被按照規定的間隔進行設置。在本實施方式中，p型區域120、121中與多晶矽層150的接觸區域可以由超高濃度p型區域（p++）120來形成。除此以外的其他構成與第一實施方式相同，因此在第一實施方式中所採用的任何構成均可在第二實施方式中採用。另外，在第一實施方式中已進行過說明的構件將使用同一符號來進行表示。
在本實施方式中，多晶矽層150與漂移層12可以肖特基接觸，並且多晶矽層150與p型區域120、121的超高濃度p型區域121可以歐姆接觸。藉由採用這樣形態，就能夠採用JBS構造。
當使用摻雜多晶矽，特別是使用n型摻雜多晶矽來作為多晶矽層150時，肖特基勢壘φB 有時會變得過低。就這一點來說，藉由採用JBS構造就能夠彌補肖特基勢壘φB 變得過低。特別是藉由縮短JBS構造的間距，也就是縮小p型區域120、121的面方向上的間隔（例如將間隔設置為1～10μm程度），就能夠切實地彌補肖特基勢壘φB 變得過低。
當採用如本實施方式般的JBS構造時，例如也可考慮採用以下的製造方法。
藉由在注入p型摻雜物離子後形成具有高濃度p型區域120以及超高濃度p型區域121的p型區域120、121，就能夠形成JBS構造。然後，進行多晶矽成膜製程，將多晶矽中用於成為閘電極125的部分留下，並將設置有多晶矽層150的部分去除，從而進行場絕緣膜開口。
然後，將多晶矽層150形成在JBS構造的上端面。在閘電極125處，可以進一步將形成多晶矽層150的多晶矽疊層，並在利用氧化膜預先進行遮罩後，成膜多晶矽層150，並藉由圖案化來去除遮罩，使該多晶矽在疊層後不會殘留。
然後，成膜層間絕緣膜65。在成膜後的層間絕緣膜65上形成閘極接觸孔時同樣也在位於多晶矽層150上方的層間絕緣膜65上形成接觸孔69。
然後，形成閘極墊片120以及源極墊片110，藉由閘極接觸孔使閘極墊片120與閘電極125實現電性連接，並藉由接觸孔69使源極墊片110與多晶矽層150實現電性連接。
第三實施方式
接下來，將對本發明的第三實施方式進行說明。
在本實施方式中，如第5圖所示，多晶矽層150具有：與漂移層12相接觸的非摻雜多晶矽層151；以及設置在非摻雜多晶矽層151上的摻雜多晶矽層152。在上述各實施方式中所採用的任何構成均可在第三實施方式中採用。另外，在上述各實施方式中已進行過說明的構件將使用同一符號來進行表示。
如前述般，當使用摻雜多晶矽，特別是使用n型摻雜多晶矽來作為多晶矽層150時，肖特基勢壘φB 有時會變得過低。就這一點來說，在本實施方式中，由於是將與漂移層12相接觸的層來作為非摻雜多晶矽層151，因此就能夠防止肖特基勢壘φB 變得過低。
如前述般，在本實施方式中能夠採用上述各實施方式中的形態。因此，如第6圖所示，就能夠採用第二實施方式中的JBS構造。也就是說，也可以藉由多晶矽層150與漂移層12肖特基接觸，多晶矽層150與p型區域120、121的超高濃度p型區域121歐姆接觸來形成JBS構造。此情況下，就能夠更加切實地防止肖特基勢壘φB 變得過低。另外，如第二實施方式中已述般，即便是在採用將超高濃度p型區域的間隔設置地較窄的形態的情況下，也能夠防止肖特基勢壘φB 變得過低。
當在本實施方式中採用如第二實施方式中所示的JBS構造時，例如也可考慮採用以下的製造方法。
藉由在注入p型摻雜物離子後形成具有高濃度p型區域120以及超高濃度p型區域121的p型區域120、121，就能夠形成JBS構造。然後，進行多晶矽成膜製程，將多晶矽中用於成為閘電極125的部分留下，並將設置有多晶矽層150的部分去除，從而進行場絕緣膜開口。
然後，形成非摻雜多晶矽層151。然後，在非摻雜多晶矽層151上形成摻雜多晶矽層152。此時，在閘電極125處，可以依次來形成用於形成多晶矽層150的非摻雜多晶矽層151和摻雜多晶矽層152，也可以藉由蝕刻來去除形成在閘電極125處的非摻雜多晶矽層151以用於抑制因非摻雜多晶矽層151所帶來的影響。另外，也可以僅在閘電極125中與閘極墊片120相接觸的區域上不形成非摻雜多晶矽層151，例如，可以僅在閘電極125中與閘極墊片120相接觸的區域上將非摻雜多晶矽層151去除。
另外，也可以是在將膜厚相當於非摻雜多晶矽層151和摻雜多晶矽層152的合計膜厚的非摻雜多晶矽層成膜後，僅在相當於摻雜多晶矽層152的部分上，例如進行離子注入來摻雜。
第四實施方式
接下來，將對本發明的第四實施方式進行說明。
在本實施方式中，如第7圖所示，多晶矽層150具有：與漂移層12相接觸的低摻雜多晶矽層153；以及設置在低摻雜多晶矽層153上的，並且摻雜物濃度高於低摻雜多晶矽層153的高摻雜多晶矽層154。在上述各實施方式中所採用的任何構成均可在第四實施方式中採用。另外，在上述各實施方式中已進行過說明的構件將使用同一符號來進行表示。低摻雜多晶矽層153中的摻雜物濃度例如為1×1015 ～5×1018 cm-3 ，高摻雜多晶矽層154中的摻雜物濃度例如為5×1018 ～1×1021 cm-3 。
在本實施方式中，同樣能夠獲得與第三實施方式相類似的效果，由於是將與漂移層12相接觸的層來作為低摻雜多晶矽層153，因此就能夠防止肖特基勢壘φB 變得過低。
如前述般，在本實施方式中能夠採用上述各實施方式中的形態。因此，如第8圖所示，就能夠採用第二實施方式中的JBS構造。也就是說，也可以藉由多晶矽層150與漂移層12肖特基接觸，多晶矽層150與p型區域120、121的超高濃度p型區域121歐姆接觸來形成JBS構造。此情況下，就能夠更加切實地防止肖特基勢壘φB變得過低。另外，如第二實施方式中已述般，即便是在採用將p型區域120、121的間隔設置地較窄的形態的情況下，也能夠防止肖特基勢壘φB變得過低。
最後，上述各實施方式、變形例中的記載以及圖式中公開的圖示僅為用於說明申請專利範圍中記載的發明的一例，因此申請專利範圍中記載的發明不受上述實施方式或圖式中公開的內容所限定。本申請最初的申請專利範圍中的記載僅僅是一個示例，可以根據說明書、圖式等的記載對申請專利範圍中的記載進行適宜的變更。
11‧‧‧基板12‧‧‧漂移層20‧‧‧阱區21‧‧‧阱接觸區域26‧‧‧超高濃度p型區域（超高濃度第二導電型區域）31、32‧‧‧源極區域40‧‧‧金屬層60‧‧‧閘極絕緣膜62‧‧‧場絕緣膜65‧‧‧層間絕緣膜69‧‧‧接觸孔110‧‧‧源極墊片120‧‧‧閘極墊片、p型區域121‧‧‧p型區域125‧‧‧閘電極150‧‧‧多晶矽層151‧‧‧非摻雜多晶矽層152‧‧‧摻雜多晶矽層153‧‧‧低摻雜多晶矽層154‧‧‧高摻雜多晶矽層
第1圖是可在本發明第一實施方式中使用的半導體裝置的截面圖。
第2圖是將第1圖的一部分進行放大後的截面圖。
第3圖是可在本發明第一實施方式中使用的半導體裝置的截面圖，圖中展示了與第1圖不同的部位。
第4圖是可在本發明第二實施方式中使用的半導體裝置的截面圖。
第5圖是可在本發明第三實施方式中使用的半導體裝置的截面圖。
第6圖是可在本發明第三實施方式的變形例中使用的半導體裝置的截面圖。
第7圖是可在本發明第四實施方式中使用的半導體裝置的截面圖。
第8圖是可在本發明第四實施方式的變形例中使用的半導體裝置的截面圖。
11‧‧‧基板
12‧‧‧漂移層
20‧‧‧阱區
21‧‧‧阱接觸區域
26‧‧‧超高濃度p型區域(超高濃度第二導電型區域)
31、32‧‧‧源極區域
60‧‧‧閘極絕緣膜
62‧‧‧場絕緣膜
65‧‧‧層間絕緣膜
69‧‧‧接觸孔
90‧‧‧汲電極
110‧‧‧源極墊片
120‧‧‧閘極墊片、p型區域
125‧‧‧閘電極
150‧‧‧多晶矽層

Claims (8)

  1. 一種寬帶隙半導體裝置，其包括： 第一導電型的漂移層； 由形成在該漂移層上的第二導電型構成的複數阱區； 該阱區以及該漂移層中設置在該阱區之間的多晶矽層； 設置在該多晶矽層上的層間絕緣膜； 設置在該層間絕緣膜上的閘極墊片；以及 與該多晶矽層電性連接的源極墊片， 其中，該多晶矽層具有：設置在該漂移層上的非摻雜多晶矽層；以及設置在該非摻雜多晶矽層上的摻雜多晶矽層，或是具有：設置在該漂移層上的低摻雜多晶矽層；以及設置在該低摻雜多晶矽層上的，並且摻雜物濃度高於該低摻雜多晶矽層的高摻雜多晶矽層。
  2. 如申請專利範圍第1項所述的寬帶隙半導體裝置，其中，第二導電型區域按照規定的間隔設置在該阱區之間。
  3. 如申請專利範圍第2項所述的寬帶隙半導體裝置，其中，該第二導電型區域中與該多晶矽層的接觸區域由超高濃度第二導電型區域構成。
  4. 如申請專利範圍第1項所述的寬帶隙半導體裝置，其中，該多晶矽層與該漂移層肖特基接觸。
  5. 如申請專利範圍第1項所述的寬帶隙半導體裝置，其進一步包括：設置在該阱區與該多晶矽層之前的場絕緣膜。
  6. 如申請專利範圍第5項所述的寬帶隙半導體裝置，其中，該阱區中該場絕緣膜與該多晶矽層之間的面方向上的邊界的下方位置上，設置有超高濃度第二導電型區域。
  7. 如申請專利範圍第1項所述的寬帶隙半導體裝置，其進一步包括：閘電極，該閘電極由構成該多晶矽層的多晶矽構成。
  8. 如申請專利範圍第1項所述的寬帶隙半導體裝置，其中，該阱區上設置有源極區域，該阱區中與該源極區域相鄰接後與該源極墊片電性連接的阱接觸區域由超高濃度第二導電型區域構成。
TW107140061A 2017-11-13 2018-11-12 寬帶隙半導體裝置 TWI685977B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??PCT/JP2017/040676 2017-11-13
WOPCT/JP2017/040676 2017-11-13
PCT/JP2017/040676 WO2019092871A1 (ja) 2017-11-13 2017-11-13 ワイドギャップ半導体装置

Publications (2)

Publication Number Publication Date
TW201919245A TW201919245A (zh) 2019-05-16
TWI685977B true TWI685977B (zh) 2020-02-21

Family

ID=66438782

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107140061A TWI685977B (zh) 2017-11-13 2018-11-12 寬帶隙半導體裝置

Country Status (6)

Country Link
US (1) US11264494B2 (zh)
EP (1) EP3712952A4 (zh)
JP (1) JP6530567B1 (zh)
CN (1) CN111373546B (zh)
TW (1) TWI685977B (zh)
WO (1) WO2019092871A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040031971A1 (en) * 2002-02-19 2004-02-19 Yoshio Shimoida High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
JP2013120784A (ja) * 2011-12-06 2013-06-17 Toyota Motor Corp 半導体装置
JP2016058498A (ja) * 2014-09-08 2016-04-21 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085705A (ja) * 1999-09-16 2001-03-30 Fuji Electric Co Ltd ショットキーバリアダイオードの製造方法
JP4282972B2 (ja) * 2002-02-19 2009-06-24 日産自動車株式会社 高耐圧ダイオード
JP5692227B2 (ja) 2010-06-30 2015-04-01 三菱電機株式会社 電力用半導体装置
JP5858933B2 (ja) * 2011-02-02 2016-02-10 ローム株式会社 半導体装置
US9236458B2 (en) * 2013-07-11 2016-01-12 Infineon Technologies Ag Bipolar transistor and a method for manufacturing a bipolar transistor
JP6244763B2 (ja) 2013-09-12 2017-12-13 住友電気工業株式会社 炭化珪素半導体装置
JP6314867B2 (ja) 2015-02-10 2018-04-25 トヨタ自動車株式会社 トランスミッションの動作試験方法
DE102015101966B4 (de) * 2015-02-11 2021-07-08 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt und Halbleiterbauelement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040031971A1 (en) * 2002-02-19 2004-02-19 Yoshio Shimoida High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
JP2013120784A (ja) * 2011-12-06 2013-06-17 Toyota Motor Corp 半導体装置
JP2016058498A (ja) * 2014-09-08 2016-04-21 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN111373546A (zh) 2020-07-03
WO2019092871A1 (ja) 2019-05-16
TW201919245A (zh) 2019-05-16
US20200279946A1 (en) 2020-09-03
EP3712952A1 (en) 2020-09-23
JPWO2019092871A1 (ja) 2019-11-14
EP3712952A4 (en) 2021-06-23
US11264494B2 (en) 2022-03-01
CN111373546B (zh) 2023-12-29
JP6530567B1 (ja) 2019-06-12

Similar Documents

Publication Publication Date Title
JP6617657B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
TWI597852B (zh) Semiconductor device and method of manufacturing the same
WO2019054459A1 (ja) 半導体装置およびその製造方法
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
JPWO2016013471A1 (ja) 半導体装置及び半導体装置の製造方法
TWI591828B (zh) Semiconductor device and method of manufacturing the same
JP4975618B2 (ja) ショットキー接合を有するデバイス
TWI803845B (zh) 半導體結構
WO2017033216A1 (ja) ワイドギャップ型半導体装置及びワイドギャップ型半導体装置の製造方法
TWI688100B (zh) 寬帶隙半導體裝置
JP6804690B2 (ja) 半導体装置
TW201640613A (zh) 半導體裝置及半導體裝置之製造方法
TWI685977B (zh) 寬帶隙半導體裝置
KR20160121719A (ko) 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법
CN110931546B (zh) 包括边缘终端结构的iii-v半导体器件及其形成方法
KR20230114160A (ko) 수직 컨택 구조를 갖는 반도체 소자 및 그의 제조방법
JP7006389B2 (ja) 半導体装置および半導体装置の製造方法
WO2017149743A1 (ja) ワイドギャップ型半導体装置
JP6256008B2 (ja) 半導体装置及び半導体装置の製造方法
JP7666114B2 (ja) 半導体装置
JP2021114507A (ja) 半導体装置
JP2015216240A (ja) Ｍｏｓｆｅｔ型半導体装置