[go: up one dir, main page]

TWI685199B - 驅動電路 - Google Patents

驅動電路 Download PDF

Info

Publication number
TWI685199B
TWI685199B TW107138056A TW107138056A TWI685199B TW I685199 B TWI685199 B TW I685199B TW 107138056 A TW107138056 A TW 107138056A TW 107138056 A TW107138056 A TW 107138056A TW I685199 B TWI685199 B TW I685199B
Authority
TW
Taiwan
Prior art keywords
circuit
terminal
transistor switch
output
switch
Prior art date
Application number
TW107138056A
Other languages
English (en)
Other versions
TW202017317A (zh
Inventor
張家綾
唐偉誠
高立龍
林哲弘
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW107138056A priority Critical patent/TWI685199B/zh
Priority to US16/512,776 priority patent/US11004486B2/en
Application granted granted Critical
Publication of TWI685199B publication Critical patent/TWI685199B/zh
Publication of TW202017317A publication Critical patent/TW202017317A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

本揭示內容係關於一種驅動電路，包含第一電路、電晶體開關及電位轉換電路。第一電路包含運算放大器及回授電路，且用以輸出第一訊號(如：類比訊號)。回授電路用以將第一訊號回授至運算放大器的輸入端。電晶體開關的源極端電性連接於運算放大器的輸出端，電晶體開關的汲極端電性連接於驅動電路的輸出腳位。電位轉換電路電性連接於電晶體開關的源極端及電晶體開關的閘極端。在電位轉換電路被致能時，用以將電晶體開關的源極端及閘極端間的電壓差控制於設定值，使得電晶體開關導通，且第一訊號透過電晶體開關輸出至輸出腳位。

Description

驅動電路
本揭示內容關於一種驅動電路，用以透過電晶體開關輸出訊號至輸出腳位。
在電路設計上，常會透過開關元件控制電路的導通與否，以在正確的時間輸出對應的訊號。隨著電路設計漸趨複雜，以及電子裝置微型化的市場需求，電子裝置中不同電路間的關係亦越來越緊密。也因此，開關元件作為訊號傳輸的橋樑，其性能也會直接影響到電子裝置的運作，而成為電路設計上必須重視的一大課題。
本揭示內容之一態樣為一種驅動電路。驅動電路包含第一類比電路、數位電路、第一電晶體開關及第一電位轉換電路。第一類比電路的輸出端用以輸出第一類比訊號。數位電路用以輸出一數位訊號。第一電晶體開關包含源極端、閘極端及汲極端。第一電晶體開關的源極端電性連接於第一類比電路的輸出端。第一電晶體開關的汲極端電性連接於驅動電路的輸出腳位。第一電位轉換電路電性連接於 第一電晶體開關的源極端及第一電晶體開關的閘極端。在第一電位轉換電路被致能時，第一電位轉換電路用以將第一電晶體開關的源極端及閘極端間的電壓差控制在設定值，使得第一電晶體開關導通，且第一類比訊號透過第一電晶體開關輸出至驅動電路的輸出腳位。在第一電位轉換電路被禁能時，第一電晶體開關關斷，使得數位電路輸出的數位訊號被輸出至驅動電路的該輸出腳位。
本揭示內容之另一態樣為一種驅動電路。驅動電路包含第一電路、電晶體開關及電位轉換電路。第一電路包含運算放大器及回授電路。運算放大器的輸出端用以輸出第一訊號。回授電路電性連接於運算放大器的輸入端及輸出端之間，用以將第一訊號回授至運算放大器的輸入端。電晶體開關包含源極端、閘極端及汲極端。電晶體開關的源極端電性連接於運算放大器的輸出端。電晶體開關的汲極端電性連接於驅動電路的輸出腳位。電位轉換電路電性連接於電晶體開關的源極端及電晶體開關的閘極端。在電位轉換電路被致能時，電位轉換電路用以將電晶體開關的源極端及閘極端間的電壓差控制於設定值，使得電晶體開關導通，且第一訊號透過電晶體開關輸出至驅動電路的輸出腳位。
據此，由於電位轉換電路用以將固定電晶體開關之閘極與源極間的電壓差，因此即可固定電晶體開關的阻抗值，從而避免第一訊號通過電晶體開關後產生失真的問題。
100‧‧‧驅動電路
110‧‧‧第一電路
111‧‧‧運算放大器
112‧‧‧回授電路
120‧‧‧第二電路
130‧‧‧開關電路
140‧‧‧電位轉換電路
T1‧‧‧電晶體開關
T2‧‧‧控制電晶體
W1‧‧‧第一開關
W2‧‧‧第二開關
S1‧‧‧第一訊號
S2‧‧‧第二訊號
C‧‧‧輸出腳位
EN‧‧‧控制訊號
EN1‧‧‧第一控制訊號
EN1’‧‧‧第一反向控制訊號
EN2‧‧‧第二控制訊號
EN2’‧‧‧第二反向控制訊號
110a、110c‧‧‧第一類比電路
110b、110d‧‧‧第二類比電路
111a、111c‧‧‧第一運算放大器
111b、111d‧‧‧第二運算放大器
112a、112c‧‧‧第一回授電路
112b、112d‧‧‧第二回授電路
120a、120c‧‧‧第一數位電路
120b、120d‧‧‧第二數位電路
130a、130c‧‧‧第一開關電路
130b、130d‧‧‧第二開關電路
140a、140c‧‧‧第一電位轉換電路
140b、140d‧‧‧第二電位轉換電路
141‧‧‧反向放大器
142‧‧‧緩衝器
241‧‧‧反向放大器
242‧‧‧緩衝器
VDD‧‧‧供電電源
T1a、T1c‧‧‧第一電晶體開關
T1b、T1d‧‧‧第二電晶體開關
W1a、W1c‧‧‧第一類比切換開關
W1b、W1d‧‧‧第二類比切換開關
W2a、W2c‧‧‧第一數位切換開關
W2b、W2d‧‧‧第二數位切換開關
S1a、S1c‧‧‧第一類比訊號
S1b、S1d‧‧‧第二類比訊號
S2a、S2c‧‧‧第一數位訊號
S2b、S2d‧‧‧第二數位訊號
第1圖為根據本揭示內容之部分實施例所繪示的驅動電路的示意圖。
第2A、2B圖為根據本揭示內容之部分實施例所繪示的電位轉換電路的示意圖。
第3圖為本揭示內容及其他驅動電路的開關電路阻抗特性線示意圖。
第4圖為根據本揭示內容之部分實施例所繪示的驅動電路的示意圖。
第5圖為根據本揭示內容之部分實施例所繪示的驅動電路的示意圖。
第6圖為根據本揭示內容之部分實施例所繪示的驅動電路的示意圖。
以下將以圖式揭露本案之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本案。也就是說，在本揭示內容部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
於本文中，當一元件被稱為「連接」或「耦接」時，可指「電性連接」或「電性耦接」。「連接」或「耦 接」亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本文中使用「第一」、「第二」、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明，否則該用語並非特別指稱或暗示次序或順位，亦非用以限定本發明。
本揭示內容係關於一種驅動電路100，可用以驅動任何類型的負載電路，在部分實施例中，驅動電路100用以選擇性地導通不同的電路支路，以接收或發送對應的訊號。請參閱第1圖所示，驅動電路100包含第一電路110及開關電路130。在部份實施例中，第一電路110包含運算放大器111及回授電路112，且開關電路130包含電晶體開關T1及電位轉換電路140。運算放大器110的輸入端用以接收輸入訊號，並由其輸出端輸出第一訊號S1。回授電路112電性連接於運算放大器111的輸入端及輸出端之間，用以該第一訊號S1回授至運算放大器111的輸入端。在部份實施例中，回授電路112包含相互並聯的電容器及電阻器，且電性連接於運算放大器111的負極輸入端及輸出端，運算放大器111的正極輸入端則電性連接於接地電位，但第一電路100並不以此為限。
電晶體開關T1包含源極端、閘極端及汲極端。電晶體開關T1的源極端電性連接於運算放大器110的輸出端，用以接收第一訊號S1。電晶體開關T1的汲極端電性連接於驅動電路100的輸出腳位C。在部份實施例中，電晶體開關T1為N型金屬氧化物半導體場效電晶體，當源極端及 閘極端間具有正電位的電位差時，電晶體開關T1將導通。在其他部分實施例中，電晶體開關T1為P型金屬氧化物半導體場效電晶體，當源極端及閘極端間具有負電位的電位差時，電晶體開關T1將導通。此外應可理解的是，電晶體開關T1的源極端及汲極端可互換而不影響開關電路130之作動。
電位轉換電路140電性連接於電晶體開關T1的源極端及電晶體開關T1的閘極端，用以將接收到的訊號(即，第一訊號S1)提升或降低。因此，當電位轉換電路140被第一控制訊號EN致能時，電位轉換電路140能將電晶體開關T1的源極端及閘極端間的電壓差控制於設定值，使得電晶體開關T1導通。此時，第一訊號S1將能透過電晶體開關T1輸出至驅動電路100的輸出腳位C。在部份實施例中，電位轉換電路140為電位轉換器(Level shifter)。
請參閱第2A圖所示，在電晶體開關T1為N型金屬氧化物半導體場效電晶體的實施例中，電位轉換電路140為源極隨耦器(source follower)，包含控制電晶體T2、及反向放大器141及緩衝器142。控制電晶體T2的汲極端及源極端分別電性連接至不同的電流源，且被供電電源VDD所驅動。控制電晶體T2的控制端(閘極)則電性連接於第一電晶體開關T1的源極，以接收第一訊號S1。控制電晶體T2的源極透過緩衝器142連接至輸出端Vout，以將調整後的第一訊號S1輸出至電晶體開關T1的閘極端。反相放大器141之輸入端電性連接於控制電晶體T2之汲極，其輸出端短路於控制電晶體T2的源極以降低緩衝器142的等效阻抗 值。
若電晶體開關T1為P型金屬氧化物半導體場效電晶體，則電位轉換電路需相應調整。請參閱第2B圖所示，在部分實施例中，電位轉換電路240包含控制電晶體T3、反向放大器241及緩衝器242。控制電晶體T3的汲極端及源極端分別電性連接至不同的電流源。控制電晶體T3的控制端電性連接於第一電晶體開關T1的源極，以接收第一訊號S1。反相放大器241之輸入端電性連接於控制電晶體T3之汲極，其輸出端短路於控制電晶體T3的源極。控制電晶體T3的源極透過緩衝器242連接至輸出端Vout，以將調整後的第一訊號S1輸出至電晶體開關T1的閘極端。電位轉換電路240用以降低並穩定第一訊號S1的準位，且降低等效阻抗值。
據此，由於電位轉換電路140將電晶體開關T1的電壓差維持在設定值(即，零電位至第一控制訊號EN的致能準位間的電壓差)，因此，電晶體開關T1的阻抗值即能保持固定，使第一訊號S1通過電晶體開關T1時，不會因為電壓的變化太過劇烈，導致第一訊號S1失真的問題。電位轉換電路140能將第一訊號S1提升一預定準位，例如：在電晶體開關T1為N型金屬氧化物半導體場效電晶體的實施例中，第一訊號S1的振幅位於2-4伏特，則電位轉換電路140之輸出端Vout所輸出的訊號振幅為S1的振幅加上一固定電壓X，亦即，(2+X)伏特~(4+X)伏特，提升X伏特的準位。反之，在電晶體開關T1為P型金屬氧化物半導體場效電晶體的實施例中，電位轉換電路240之輸出端Vout的訊號震幅可 為(2-X)伏特~(4-X)伏特，降低X伏特的準位。
金屬氧化物半導體場效電晶體的特性公式為：Ron=1/(μ Cox(W/L)(Vgs-Vth))。根據前述公式可知，電晶體開關T1的阻抗值Ron取決於通道寬度(W)、通道長度(L)以及閘極與源極之間的電壓差(Vgs)。在設計驅動電路時，若是以傳輸閘極(transmission gate)作為開關電路，則因為無法限制閘極與源極之間的電壓差，導致開關電路的阻抗值變動過大。解決的一種作法是增加通道寬度，以減少閘極與源極之間的電壓差對於開關電路130的整體阻抗值Ron影響。然而，如此一來卻會造成電晶體開關T1的面積過大，而不利於電路設計；並且，會導致輸出腳位寄生電容的增加，而影響同腳位的高速數位訊號。透過本揭示內容的設計，即可在不增加電晶體開關T1的面積的情況下，使開關電路130在導通狀態時達到高線性度阻抗值，以及在斷路狀態達到低寄生電容。
請參閱第3圖所示，係使用傳輸閘極作為開關電路的開關電路、與本揭示內容的開關電路的電阻特性比較圖。在第3圖中，橫軸為第一訊號S1的電壓值、縱軸則為開關電路的阻抗。特性線L1對應於使用傳輸閘極作為開關電路，特性線L2則為本揭示內容之開關電路130。由於本揭示內容透過電位轉換電路140將電晶體開關T1的電壓差維持在設定值，因此能使阻抗值Ron呈現線性變化，避免第一訊號S1失真。在部份實施例中，回授電路112的第一端電性連接於運算放大器111的輸入端。回授電路112的第二端則直 接連接於運算放大器111的輸出端。亦即，開關電路130位於迴授電路112之外，但本揭示內容不以此為限。在其他部份實施例中，請參閱第4圖所示，驅動電路200同樣包含第一電路110及開關電路130，但回授電路的第二端係連接於電晶體開關T1的汲極端。亦即，第一電晶體開關T1電性連接於運算放大器111的輸出端及回授電路112的第二端之間，回授電路112用以將開關電路130調整後的第一訊號S1回授至運算放大器111的負極輸入端。由於回授電路的閉迴路增益(closed-loop gain)能減少T1的等效阻抗值，因此，透過回授電路112的閉迴路增益，電晶體開關T1即能以較小的寬長比(W/L)，實現與第1圖所示相同的電路功效。
請參閱第1及4圖所示，在部份實施例中，驅動電路100還包含第一開關W1。第一開關W1電性連接至電晶體開關T1的閘極端及參考電位(如：接地電位)，且根據第一反向控制訊號EN’導通或關斷，第一反向控制訊號EN’的訊號係與第一控制訊號EN相反。在電位轉換電路140被禁能時，第一反向控制訊號EN’將使第一開關W1導通，使得電晶體開關T1之閘極端被固定至參考電位。舉例而言，當電晶體開關T1為N型金屬氧化物半導體場效電晶體的實施例中，參考電位為接地電位或低電位，用以關斷電晶體開關T1。反之，當電晶體開關T1為P型金屬氧化物半導體場效電晶體的實施例中，第一開關W1將被導通到高電位(如：供電電位VDD)。據此，將能確保當電位轉換電路140被禁能時，電晶體開關T1能透過參考電位而被關斷。
此外，在部份實施例中，驅動電路100還包含第二電路120。第二電路120透過第二開關W2電性連接於驅動電路100的輸出腳位C。當電位轉換電路140被致能時，第二開關W2保持關斷。當電位轉換電路140被禁能，使電晶體開關T1關斷時，第二開關W2將導通，使第二電路140輸出的第二訊號S2能傳送至驅動電路100的輸出腳位C。由於本領域人士能理解第一開關W1、第二開關W2的運作原理，故在此不另贅述。
在部份實施例中，第一電路110包含類比電路，且第一訊號S1為類比訊號。第二電路120則包含數位電路，第二訊號S2為數位訊號。在部份實施例中，第二訊號S2可為高速數位訊號，例如：480MHz資料速率(data rate)的訊號。第一電路110及第二電路120共用輸出腳位C。亦即，驅動電路100可選擇性地透過第一電路110或第二電路120，輸出第一訊號S1或第二訊號S2。
當第一電路110輸出類比的第一訊號S1時，若使用傳輸閘極作為開關電路，則會因為類比的第一訊號S1的電壓變動幅度，造成其自身阻抗值的變化，連帶地使得類比的第一訊號S1在通過開關電路後產生失真。本揭示內容透過利用電位轉換電路140控制電晶體開關T1的閘極與源極之間的電壓差，根據前述的特性公式，當閘極與源極之間的電壓差被固定時，即能控制電晶體開關T1的阻抗值，據此，可在導通時避免類比的第一訊號S1失真的問題，以及在關斷時達到降低寄生電容的效果。此外，電晶體開關T1在被 關斷期間可用以區隔數位電路端的高壓，作為靜電防護電路(ESD protection circuitry)之外的額外保護電路。
請參閱表一所示，係發明人針對「以傳輸閘極(簡稱TG)作為開關電路」與「本揭示內容之開關電路」分析後的比對表格。其中，「方案一」係指將開關電路設置於回授電路外之作法(如第1圖所示)，「方案二」係指將開關電路設置於回授電路內之作法(如第4圖所示)。由表一可知，本揭示內容在面積(W/L)、寄生電容上皆優於使用傳輸閘極的方法。
Figure 107138056-A0101-12-0010-2
在部份實施例中，請參閱第5圖所示，驅動電路400可包含多個類比電路及多個數位電路。如第5圖所示，驅動電路400中包含第一類比電路110a、第一開關電路130a、第二類比電路110b、第二開關電路130b、第一數位電路120a及第二數位電路120b。第一類比電路110a用以輸出第一類比訊號S1a。第一開關電路130a包含第一電晶體開關T1a及第一電位轉換電路140a。第一電晶體開關T1a具有 源極端、閘極端及汲極端。第一電晶體開關T1a的源極端電性連接於第一類比電路110a的輸出端。第一電晶體開關T1a的汲極端電性連接於驅動電路400的輸出腳位C。
第一電位轉換電路140a電性連接於第一電晶體開關T1a的源極端及第一電晶體開關T1a的閘極端。在第一電位轉換電路140a根據第一控制訊號EN1被致能時，第一電位轉換電路140a用以將第一電晶體開關T1a的源極端及閘極端間的電壓差控制在設定值，使得第一電晶體開關T1a導通，且第一類比訊號S1a透過第一電晶體開關T1a輸出至驅動電路400a的輸出腳位C。反之，在第一電位轉換電路140a根據第一控制訊號EN1被禁能時，第一類比切換開關W1a會根據的第一反向控制訊號EN1’被導通，而使第一電晶體開關T1a能透過第一類比切換開關W1a導通至參考電位(如：接地電位)，而被關斷。
在部分實施例中，第二類比電路110b及第二開關電路130b之作動方式與第一類比電路110a及第一開關電路130a相同，但第二電位轉換電路140b係根據第二控制訊號EN2被致能、第二類比切換開關W1b則被第二反向切換訊號EN2’所控制。在第二電位轉換電路140b根據第二控制訊號EN2被致能時，第二類比電路110b將導通，以輸出第二類比訊號S1b至輸出腳位C。
在第一反向控制訊號EN1’及第二反向控制訊號EN2’分別導通第一類比切換開關W1a及第二類比切換開關W1b，以使第一電位轉換電路140a及第二電位轉換電 路140b禁能時，第一數位切換開關W2a可根據第一切換訊號而被導通，使第一數位電路120a輸出的第一數位訊號S2a被傳輸驅動電路400的輸出腳位C；或者，第二數位切換開關W2b能根據第二切換訊號被導通，使第二數位電路120b輸出的第二數位訊號S2b能被傳輸至輸出腳位C。第二類比電路110b之組成可與第一類比電路110a相同(例如：同樣包含第二類比電路、第二電晶體開關及第二電位轉換電路)，僅用以傳輸的訊號內容不同，故在此不再贅述。
具體而言，第一類比電路110a、第二類比電路110b、第一數位電路120a及第二數位電路120b在同一時間點中只會有其中之一被致能，因此，該些電路能共用同一個輸出腳位C，以使驅動電路100更為精簡，有利於電子裝置的微型化。
如前所述，在第5圖所示之實施例中，第一類比電路110a還包含第一運算放大器111a及第一回授電路112a。第一運算放大器111a的輸出端用以輸出第一類比訊號S1a。第一回授電路112a電性連接於第一運算放大器111a的輸入端及輸出端，用以將第一類比訊號S1a回授至第一運算放大器111a的輸入端。第一運算放大器111a及第一回授電路112a之作動方式與第1圖所示之實施例相同，故在此不再贅述。
同理，第二類比電路110b及第二開關電路130b中同樣包含有第二運算放大器111b、第二回授電路112b、第二電位轉換電路140b、第二類比切換開關W1b、 第二電晶體開關T1b，詳細做動方式如前述第1圖相同，在此亦不另贅述。
如第6圖所示，係本揭示內容之其他實施例。在該實施例中，驅動電路500包含第一類比電路110c、第一開關電路130c、第二類比電路110d、第二開關電路130d、第一數位電路120c及第二數位電路120d。第一類比電路110c用以輸出第一類比訊號S1c、第二類比電路110d用以輸出第二類比訊號S1d。第一數位電路120c用以輸出第一數位訊號S2c、第二數位電路120d用以輸出第二數位訊號S2d。驅動電路500中包含第一運算放大器111c、第一回授電路112c、第一電位轉換電路140c、第一電晶體開關T1c、第一類比切換開關W1c、第二類比切換開關W1d、第二運算放大器111d、第二回授電路112d、第二電位轉換電路140d、第二電晶體開關T1d，由於該些元件之作動方式與第4圖所示之實施例相同，故在此亦不另贅述。
在第6圖之實施例中，驅動電路500可利用第一回授電路112c、以及第二回授電路112d閉迴路增益的特性，使第一電晶體開關T1c及第二電晶體開關T1d的體積更為精簡。以第一類比電路110c為例，第一回授電路112c的第一端電性連接於第一運算放大器111c的輸入端，第一回授電路112c的第二端則直接連接於第一電晶體開關T1c的汲極端，使得第一電晶體開關T1位於第一運算放大器111c的輸出端及第一回授電路112c的第二端所形成的負回授路徑中。第6圖所示之實施例與第5圖所示之實施例相似，第一 開關電路130c及第二開關電路130d分別根據第一控制訊號EN1及第二控制訊號EN2致能內部之電位轉換電路140c及140d。第一反向控制訊號EN1’及第二反向控制訊號EN2’，則用以禁能對應之第一電位轉換電路140c或第二電位轉換電路140d。第一數位切換開關W2c、第二數位切換開關W2d分別根據切換訊號導通，用以傳遞數位訊號。在同一時間中，第一類比電路110c、第二類比電路110d、第一數位電路120c及第二數位電路120d中僅有其中一者會傳輸對應之訊號至輸出腳位C。
雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本發明內容，任何熟習此技藝者，在不脫離本發明內容之精神和範圍內，當可作各種更動與潤飾，因此本發明內容之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧驅動電路
110‧‧‧第一電路
111‧‧‧運算放大器
112‧‧‧回授電路
120‧‧‧第二電路
130‧‧‧第一開關電路
140‧‧‧電位轉換電路
T1‧‧‧電晶體開關
W1‧‧‧第一開關
W2‧‧‧第二開關
EN‧‧‧第一控制訊號
EN’‧‧‧第一反向控制訊號
S1‧‧‧第一訊號
S2‧‧‧第二訊號
C‧‧‧輸出腳位

Claims (7)

  1. 一種驅動電路，包含：一第一類比電路，該第一類比電路的一輸出端用以輸出一第一類比訊號；一數位電路，用以輸出一數位訊號；一第一電晶體開關，包含一源極端、一閘極端及一汲極端，其中該第一電晶體開關的該源極端電性連接於該第一類比電路的該輸出端，該第一電晶體開關的該汲極端電性連接於該驅動電路的一輸出腳位；以及一第一電位轉換電路，電性連接於該第一電晶體開關的該源極端及該第一電晶體開關的該閘極端，其中在該第一電位轉換電路被致能時，該第一電位轉換電路用以將該第一電晶體開關的該源極端及該閘極端間的電壓差控制在一設定值，使得該第一電晶體開關導通，且該第一類比訊號透過該第一電晶體開關輸出至該驅動電路的該輸出腳位；在該第一電位轉換電路被禁能時，該第一電晶體開關關斷，使得該數位電路輸出的該數位訊號被輸出至該驅動電路的該輸出腳位；其中該第一類比電路還包含：一第一運算放大器，該第一運算放大器的一輸出端用以輸出該第一類比訊號；以及一第一回授電路，其中該第一回授電路的一第一端電性連接於該第一運算放大器的一輸入端，該第一回授電路的一第二端電性連接於該第一電晶體開關的該汲極端，使得該第 一電晶體開關電性連接於該第一運算放大器的該輸出端及該第一回授電路的該第二端之間。
  2. 如請求項1所述之驅動電路，還包含：一第一開關，電性連接至該電晶體開關的該閘極端及一參考電位，其中該第一電位轉換電路被禁能時，該第一開關導通，使得該第一電晶體開關的該閘極端透過該參考電位被關斷。
  3. 如請求項1所述之驅動電路，還包含：一第二類比電路，該第二類比電路的一輸出端用以輸出一第二類比訊號；一第二電晶體開關，包含一源極端、一閘極端及一汲極端，其中該第二電晶體開關的該源極端電性連接於該第二類比電路的該輸出端，該第二電晶體開關的該汲極端電性連接於該驅動電路的該輸出腳位；以及一第二電位轉換電路，電性連接於該第二電晶體開關的該源極端及該第二電晶體開關的該閘極端，其中在該第二電位轉換電路被致能時，該第二電位轉換電路用以將該第二電晶體開關的該源極端及該閘極端間的電壓差控制在一設定值，使得該第二電晶體開關導通，且該第二類比訊號透過該第二電晶體開關輸出至該驅動電路的該輸出腳位。
  4. 一種驅動電路，包含：一第一電路，包含一運算放大器及一回授電路，該運算放大器的一輸出端用以輸出一第一訊號；該回授電路電性連接於該運算放大器的一輸入端及該輸出端之間，用以將該第一訊號回授至該運算放大器的該輸入端；一電晶體開關，包含一源極端、一閘極端及一汲極端，其中該電晶體開關的該源極端電性連接於該運算放大器的該輸出端，該電晶體開關的該汲極端電性連接於該驅動電路的一輸出腳位；以及一電位轉換電路，電性連接於該電晶體開關的該源極端及該電晶體開關的該閘極端，其中在該電位轉換電路被致能時，該電位轉換電路用以將該電晶體開關的該源極端及該閘極端間的電壓差控制於一設定值，使得該電晶體開關導通，且該第一訊號透過該電晶體開關輸出至該驅動電路的該輸出腳位；其中該回授電路的一第一端電性連接於該運算放大器的該輸入端，該回授電路的一第二端電性連接於該電晶體開關的該汲極端，使得該第一電晶體開關電性連接於該運算放大器的該輸出端及該回授電路的該第二端之間。
  5. 如請求項4所述之驅動電路，還包含：一第一開關，電性連接至該電晶體開關的該閘極端及一參考電位，其中該電位轉換電路被禁能時，該第一開關導通，使得該電晶體開關之該閘極端透過該參考電位被關斷。
  6. 如請求項4所述之驅動電路，還包含：一第二電路，透過一第二開關電性連接於該驅動電路的該輸出腳位，在該電位轉換電路被禁能時，該電晶體開關關斷，且該第二電路輸出一第二訊號至該驅動電路的該輸出腳位。
  7. 如請求項6所述之驅動電路，其中該第一電路包含一類比電路，該第二電路包含一數位電路。
TW107138056A 2018-10-26 2018-10-26 驅動電路 TWI685199B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107138056A TWI685199B (zh) 2018-10-26 2018-10-26 驅動電路
US16/512,776 US11004486B2 (en) 2018-10-26 2019-07-16 Driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107138056A TWI685199B (zh) 2018-10-26 2018-10-26 驅動電路

Publications (2)

Publication Number Publication Date
TWI685199B true TWI685199B (zh) 2020-02-11
TW202017317A TW202017317A (zh) 2020-05-01

Family

ID=70325577

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107138056A TWI685199B (zh) 2018-10-26 2018-10-26 驅動電路

Country Status (2)

Country Link
US (1) US11004486B2 (zh)
TW (1) TWI685199B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI819697B (zh) * 2022-05-16 2023-10-21 瑞昱半導體股份有限公司 用於光體積變化描記圖法的發光二極體驅動器以及電流驅動器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004887B2 (en) * 2008-11-07 2011-08-23 Micron Technology, Inc. Configurable digital and analog input/output interface in a memory device
US9007503B2 (en) * 2010-09-03 2015-04-14 Sony Corporation Solid-state imaging element and camera system
US20170026041A1 (en) * 2015-07-24 2017-01-26 Samsung Electronics Co., Ltd. Hybrid chip comprising hybrid connector
US20180241378A1 (en) * 2017-02-21 2018-08-23 Texas Instruments Incorporated Dual function analog or digital input/output buffer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004887B2 (en) * 2008-11-07 2011-08-23 Micron Technology, Inc. Configurable digital and analog input/output interface in a memory device
US9007503B2 (en) * 2010-09-03 2015-04-14 Sony Corporation Solid-state imaging element and camera system
US20170026041A1 (en) * 2015-07-24 2017-01-26 Samsung Electronics Co., Ltd. Hybrid chip comprising hybrid connector
US20180241378A1 (en) * 2017-02-21 2018-08-23 Texas Instruments Incorporated Dual function analog or digital input/output buffer

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
2015年12月30日公開文件Behzad Razavi "The Bootstrapped Switch" A Circuit for All Seasons, http://www.seas.ucla.edu/brweb/papers/Journals/BRSummer15Switch.pdf
年12月30日公開文件Behzad Razavi "The Bootstrapped Switch" A Circuit for All Seasons, http://www.seas.ucla.edu/brweb/papers/Journals/BRSummer15Switch.pdf *

Also Published As

Publication number Publication date
TW202017317A (zh) 2020-05-01
US20200135244A1 (en) 2020-04-30
US11004486B2 (en) 2021-05-11

Similar Documents

Publication Publication Date Title
US9246535B2 (en) Transmit receive front end
US9800156B2 (en) Amplifier circuit and voltage regulator
US7995049B2 (en) Voltage level shifter
CN103532539B (zh) 一种电平转移电路、栅极驱动电路及显示装置
CN107615650B (zh) 具有变压器反馈的驱动器
TWI575874B (zh) 低電壓差分訊號驅動電路
US8836427B2 (en) Folded cascode operational amplifier
US11703896B2 (en) Low-dropout regulator and circuit system using the same
TW201419771A (zh) 切換電路及射頻切換電路及其切換方法
TWI685199B (zh) 驅動電路
CN111125979B (zh) 驱动电路
US11614762B2 (en) Voltage converter
US8988106B2 (en) Voltage mode driver with current booster (VMDCB)
CN108631664B (zh) 马达驱动电路
JP7540555B2 (ja) ドライバ回路
US6507245B2 (en) Amplifier that is driven in a complementary manner
US20240305140A1 (en) Rectifier circuit and receiver circuit
US9374047B2 (en) Buffer circuit
CN111431522A (zh) 一种能够兼容输出的mipi驱动电路
CN106411312A (zh) 低电压差分信号驱动电路
CN116501123A (zh) 一种电压产生电路及电子设备
TWI285024B (en) Level shifting circuit
CN113676171A (zh) 一种具有宽带自适应恒定导通电阻的开关
US12081175B2 (en) Operational amplifier and electronic system
CN219107433U (zh) 射频电路以及射频模组