TWI684242B - 半導體裝置之製造方法及半導體裝置 - Google Patents

Abstract

本發明之實施形態提供一種具有可抑制缺陷產生之TSV之半導體裝置及半導體裝置之製造方法。 實施形態之半導體裝置之製造方法具有如下步驟：於半導體基板之與第1面為相反側之第2面上形成第1絕緣膜，上述半導體基板於上述第1面形成有覆蓋配線構造之絕緣層及貫通上述絕緣層之第1貫通電極；使用包含SF6、O2、SiF4、及CF4、Cl2、BCl3、CF3I、及HBr之氣體，自上述第2面側對形成有上述第1絕緣膜之上述半導體基板進行各向異性乾式蝕刻，藉此形成使上述器件層露出之貫通孔；及於上述貫通孔內形成第2貫通電極。

Description

半導體裝置之製造方法及半導體裝置

本實施形態係關於一種半導體裝置之製造方法及半導體裝置。

半導體裝置之製作方法中有使用波希製程(Bosch process)形成貫通孔之方法。於使用波希製程之情形時，加工速率(產能)與扇形彎曲量(貫通孔側壁之平坦性)之關係係此消彼長之關係。因此，若提高加工速率則貫通孔側壁之平坦性降低。 於貫通孔側壁之平坦性降低之情形時，有難以於貫通孔內形成絕緣膜或形成晶種鍍層之情形。雖亦存在減小扇形彎曲而改善側壁之平坦性之追加處理，但會導致步驟增加，從而產能降低。

實施形態提供一種具有可抑制缺陷產生之TSV(Through-Substrate Via，貫穿基板之通孔)之半導體裝置及半導體裝置之製造方法。 實施形態之半導體裝置之製造方法包括如下步驟：於半導體基板之與第1面呈相反側之第2面上形成第1絕緣膜，上述半導體基板於上述第1面形成有覆蓋配線構造之絕緣層及貫通上述絕緣層之第1貫通電極；使用含有SF6、O2、SiF4、及包含CF4、Cl2、BCl3、CF3I、HBr中至少1種以上之氣體之氣體，自上述第2面側對形成有上述第1絕緣膜之上述半導體基板進行各向異性乾式蝕刻，藉此形成使上述器件層露出之貫通孔；及於上述貫通孔內形成第2貫通電極。

(第1實施形態) 以下，參照隨附圖式對實施形態之半導體裝置及半導體裝置之製造方法進行詳細說明。再者，本發明並非由該實施形態所限定。又，於以下之說明中，將元件形成對象之半導體基板之元件形成面設定為第1面，將與該第1面呈相反側之面設定為第2面。 圖1係表示實施形態之半導體裝置之概略構成例之剖視圖。如圖1所示，半導體裝置1具備半導體基板10、絕緣層11、STI12、絕緣層13、第1貫通電極14、絕緣層17、第2貫通電極18、及接合材料(凸塊)19。又，於第2貫通電極18之側壁上設置有保護膜10a。 半導體基板10例如為矽基板。該半導體基板10可薄化至50 μm(微米)以下例如30±5 μm左右。 於半導體基板10之第1面，具有形成半導體元件之元件主動區及將元件主動區之間電性分離之STI(Shallow Trench Isolation，淺溝槽隔離)12。於元件主動區，形成有記憶單元陣列、電晶體、電阻元件、電容元件等半導體元件(未圖示)。作為STI12，例如使用氧化矽膜等絕緣膜。於STI12上，設置有將半導體元件電性連接於第2貫通電極18之第1貫通電極14及配線構造35。配線構造35設置於STI12上，且與設置於半導體基板10之第1面上之半導體元件(例如，電晶體)電性連接。半導體元件及配線構造35被絕緣層11、13覆蓋。於半導體基板10之第2面，設置有電性連接於第2貫通電極18之接合材料19等。 絕緣層13係為保護配線構造35而覆蓋配線構造35。該絕緣層13中可包含覆蓋配線構造35之鈍化膜、及覆蓋於鈍化膜上之有機層。鈍化膜可為氮化矽膜(SiN)、氧化矽膜(SiO2)、或氮氧化矽膜(SiON)之單層膜，或者亦可為其等中兩者以上之積層膜。作為有機層，可使用感光性聚醯亞胺等樹脂材料。 第1貫通電極14與配線構造35接觸。該第1貫通電極14可至少包含覆蓋貫通孔內表面之障壁金屬層141、障壁金屬層141上之晶種金屬層142、及晶種金屬層142上之貫通電極143。障壁金屬層141亦可省略。於貫通電極143上，亦可設置有於半導體裝置1縱向積體化時發揮功能之材料膜144。 作為障壁金屬層141，可使用鈦(Ti)、鉭(Ta)、釕(Ru)等。作為晶種金屬層142，可使用銅(Cu)、或鎳與銅之積層膜(Ni/Cu)等。作為貫通電極143，可使用鎳(Ni)等。作為材料膜144，可使用金(Au)、錫(Sn)、銅(Cu)、錫-銅(SnCu)、錫-金(SnAu)、錫-銀(SnAg)等。但第1貫通電極14之層構造及材料可視目的而適當變更。例如，障壁金屬層141/晶種金屬層142或材料膜144之層構造或材料可視貫通電極143中所用導電性材料或形成方法而適當變更。 第2貫通電極18藉由與配線構造35接觸，而將配線構造35電性牽引至半導體基板10之第2面上為止。於第2貫通電極之側壁上設置有包含Si、O、及F、Ci、I、Br中至少1種以上元素之保護膜10a。 第2貫通電極18可包含：至少覆蓋貫通孔內表面之障壁金屬層(第1金屬層)181、障壁金屬層181上之晶種金屬層(第2金屬層)182、及晶種金屬層182上之貫通電極(第3金屬層)183。其等各自所用之金屬材料可與第1貫通電極14之障壁金屬層141、晶種金屬層142及貫通電極143相同。於貫通電極183之內部亦可形成有空隙。又，於貫通電極183上，亦可設置有於將複數個半導體裝置1縱向(半導體基板10之厚度方向)集成時用於將半導體裝置1之間接合之接合材料19。作為該接合材料19，可使用錫(Sn)、銅(Cu)、錫-銅(SnCu)、錫-金(SnAu)、錫-銀(SnAg)等焊料。 自形成於半導體基板10之貫通孔內之內側面至半導體基板10之第2面，設置有用於防止第2貫通電極18與半導體基板10短路之絕緣層17。絕緣層17例如包含氧化矽膜(SiO2)。再者，於本實施形態中，絕緣層17係氧化矽膜之單層膜，但亦可為例如氧化矽膜與氮化矽膜之積層膜等。 繼而，以下參照圖式對實施形態之半導體裝置1之製造方法進行詳細說明。圖2~圖8係表示實施形態之半導體裝置之製造方法之製程剖視圖。再者，於圖2~圖8中，使用與圖1相同之剖面進行說明。但於圖2中，為便於說明，剖面之上下關係與圖1及圖3~圖8中之上下關係相反。 首先，如圖2所示，於半導體基板10之第1面上形成STI12，而確定元件主動區。半導體基板10例如為矽基板。STI12例如為氧化矽膜。其次，於元件主動區形成半導體元件(未圖示)。半導體元件例如可為記憶單元陣列、電晶體、電阻元件、電容元件等。形成半導體元件時，於STI12上例如形成配線構造35。半導體元件及配線構造35被絕緣層11、13覆蓋。再者，絕緣層13中可包含覆蓋配線構造35之鈍化膜、及覆蓋於鈍化膜上之有機層。作為有機層，使用感光性聚醯亞胺等，對該有機層轉印用於形成第1貫通電極14之開口圖案。開口圖案之開口徑例如可為10 μm左右。 其次，例如將有機層作為遮罩，對絕緣層13之鈍化膜及絕緣層11進行蝕刻，藉此使配線構造35露出。於鈍化膜及絕緣層11之蝕刻中，可使用反應性離子蝕刻(RIE)等。繼而，於包含貫通孔內部之整個絕緣層13上依序積層使用鈦(Ti)之障壁金屬層及使用銅(Cu)之晶種金屬層。障壁金屬層及晶種金屬層之成膜，亦可分別使用濺鍍法或化學汽相沉積(CVD)法等。晶種金屬層之膜厚例如可為500 nm左右。 其次，例如使用PEP(Photo Engraving Process，光刻製程)技術形成用以在晶種金屬層上形成貫通電極143之遮罩。於該遮罩之與形成於絕緣層13之貫通孔對應之位置，形成有開口。繼而，於自遮罩之開口露出之晶種金屬層上形成使用鎳(Ni)之貫通電極143。貫通電極143之形成，可使用保形塗覆法等。 其次，將遮罩去除後，將露出之晶種金屬層及障壁金屬層去除。藉此，貫通電極143下之晶種金屬層142及障壁金屬層141得以圖案化。再者，晶種金屬層142及障壁金屬層141之圖案化，可使用濕式蝕刻。 其次，於所形成之貫通電極143之上表面上，形成使用金(Au)之材料膜144。於材料膜144之形成中，可使用剝離法等形成方法。其結果，如圖2所示，於半導體基板10之元件形成面(第1面)側，形成將配線構造35牽引至絕緣層13上為止之第1貫通電極14。 其次，如圖3所示，於形成有第1貫通電極14之絕緣層13上塗佈接著劑，並使支持基板16貼合於該接著劑，藉此如圖3所示，將支持基板16接著於半導體裝置1之元件形成面側。繼而，於將支持基板16固定於平台之狀態下，自與元件形成面(第1面)為相反側之第2面對半導體基板10進行研磨，藉此將半導體基板10薄化至例如30±5 μm左右。 其次，如圖4所示，於半導體基板10上塗佈感光性光阻劑180M，並對該光阻劑180M轉印用以形成第2貫通電極18之開口圖案。再者，開口圖案之開口徑例如可為10 μm左右。繼而，將轉印有開口圖案之光阻劑180M作為遮罩，自第2面側刻蝕半導體基板10，藉此形成到達配線構造35為止之貫通孔(TSV)180H。此時，於半導體基板10之刻蝕中，使用可獲得較高縱橫比之各向異性電漿蝕刻。電漿蝕刻係使用RIE(Reactive Ion Etching，反應性離子蝕刻法)之各向異性蝕刻。各向異性電漿蝕刻時，例如使用包含SF6、O2、SiF4、CF4、Cl2、BCl3、CF3I及HBr但不含CHx之混合氣體。於混合氣體中，O2、SiF4、CF4、Cl2、BCl3、CF3I及HBr具有形成保護膜10a之功能。又，SF6氣體及SiF4氣體之F離子具有蝕刻功能。蝕刻時，混合氣體係使用電漿，電離成自由基或離子。進而，於基板之深度方向施加偏壓而將電離所得之自由基或離子擷取至貫通孔180H內。藉此，提高蝕刻之各向異性。於本混合氣體中，包含SiF4、O2、及CF4、Cl2、BCl3、CF3I、HBr中至少1種以上之氣體。藉此，可於貫通孔180H之側壁形成包含Si、O、及F、Cl、I、Br中至少1種以上元素之保護膜10a。藉由形成保護膜10a，可抑制於貫通孔內沿水平方向進行蝕刻之情況。藉由抑制沿水平方向進行蝕刻之情況，可提高半導體基板10之深度方向之各向異性蝕刻之效果。 其次，如圖5所示，於包含貫通孔(TSV)180H內部之半導體基板10之整個第2面上成膜絕緣層17。於絕緣層17之成膜中，例如可使用CVD法等。 其次，藉由回蝕STI12，而將形成於貫通孔(TSV)180H底部之STI12去除。該回蝕進行至STI12被去除而配線構造35露出為止。其結果，如圖6所示，於半導體基板10之第2面上形成絕緣層17，貫通孔(TSV)180H之內側面被絕緣層17覆蓋，並且配線構造35露出於貫通孔(TSV)180H之底部。 其次，如圖7所示，於包含貫通孔內部之整個絕緣層17上依序積層使用鈦(Ti)之障壁金屬層181A及使用銅(Cu)之晶種金屬層182A。障壁金屬層181A及晶種金屬層182A有時簡稱為金屬層。晶種金屬層182A之膜厚可較晶種金屬層142A厚。 其次，例如使用PEP技術形成用以於晶種金屬層182A上形成貫通電極183之遮罩183M。於該遮罩183M之與形成於半導體基板10之貫通孔(TSV)180H對應之位置形成有開口。繼而，如圖8所示，於自遮罩183M之開口露出之晶種金屬層182A上形成鎳(Ni)之貫通電極183。於貫通電極183之形成中，可使用共形塗覆等。 其次，將遮罩183M去除後，將露出之晶種金屬層182A及障壁金屬層181A去除。於晶種金屬層182A及障壁金屬層181A之去除中，可使用濕式蝕刻。 其次，將接合材料19附著於自絕緣層17突出之貫通電極183之上表面上。於接合材料19之形成中，可使用電鍍法或無電鍍法等。藉由經歷以上步驟，於半導體基板10之第2面側形成將配線構造35牽引至絕緣層17上為止之第2貫通電極18，而製造具備圖1所示之剖面構造之半導體裝置1。 此處，對比較例之半導體裝置之製造方法進行說明。 於比較例之半導體裝置之製造方法中，使用波希法進行蝕刻。圖10係表示比較例之半導體裝置之製造方法之圖。如圖9(a)所示，使用以CF6為主成分之氣體進行各向同性蝕刻，而刻蝕半導體基板20。於半導體基板上設置有絕緣膜21。其次，如圖9(b)所示，使用C4F8氣體於基板20及絕緣膜21上形成保護膜22。其次，如圖9(c)所示，與圖9(a)同樣地，使用以SF6為主成分之氣體進行各向同性蝕刻，而刻蝕半導體基板20。此後，利用與圖9(b)及圖9(c)相同之方法，反覆進行半導體基板之刻蝕及保護膜之形成。 圖10係刻蝕半導體基板10、20時之半導體基板10之側壁之放大圖。圖10(a)係表示本實施形態之半導體基板10之側壁之圖。圖10(b)係表示比較例之半導體基板20之側壁之圖。如圖10(a)及(b)所示，藉由蝕刻而刻蝕半導體基板10、20時，半導體基板之水平方向亦被蝕刻，因此形成凹凸(扇形彎曲)。但如圖10(a)所示，藉由進行各向異性較高之蝕刻，可將沿水平方向刻蝕出之凹部之深度(r)抑制於貫通孔側面之相鄰凸部間之距離(5r)之1/5以下。此處，所謂相鄰凸部間之距離係指例如相鄰凸部之最高位置之間之距離。又，凹部之深度與凸部之高度對應。另一方面，如圖10(b)所示，於比較例之半導體裝置之製造方法中，因為係藉由各向同性蝕刻而刻蝕半導體基板20，所以於水平方向亦以與於深度方向進行刻蝕之深度實質上相同之深度受到蝕刻。因此，沿水平方向刻蝕出之凹部之深度(r)與相鄰凸部間之距離(2r)之比成為1/2。比較例之半導體基板20相較於實施形態之半導體基板而言，貫通孔側壁之平坦性較低。該情形時，於貫通孔內形成金屬部時有產生未嵌入金屬之區域(缺陷)之虞。未嵌入金屬之區域(缺陷)將成為器件不良之原因。 根據本實施形態之半導體裝置之製造方法，藉由使用包含SF6、O2、SiF4、及CF4、Cl2、BCl3、CF3I、HBr中至少1種以上之氣體之混合氣體進行蝕刻，而刻蝕半導體基板10。藉此，可提高蝕刻之各向異性。藉由提高蝕刻之各向異性，可減小扇形彎曲(凹凸)。又，本實施形態之半導體製造方法無需如比較例般，反覆實施刻蝕半導體基板時之蝕刻步驟及保護膜形成步驟。又，亦可防止如比較例之半導體製造方法般貫通孔側壁之平坦性降低之情況。 對本發明之實施形態進行了說明，但該實施形態係作為示例而提出，並非意欲限定發明之範圍。該新穎之實施形態能以其他各種形態加以實施，且可於不脫離發明主旨之範圍內進行各種省略、替換、變更。該實施形態及其變化包含於發明之範圍及主旨中，並且包含於申請專利範圍中所記載之發明及其均等之範圍內。 [相關申請] 本申請享有以日本專利申請2017-65619號(申請日：2017年3月29日)為基礎申請之優先權。本申請藉由參照該基礎申請而包含基礎申請之全部內容。

1‧‧‧ 半導體裝置10‧‧‧半導體基板10a‧‧‧保護膜11‧‧‧絕緣層12‧‧‧STI13‧‧‧絕緣層14‧‧‧第2貫通電極15‧‧‧接著劑16‧‧‧支持基板17‧‧‧絕緣層18‧‧‧第1貫通電極19‧‧‧接合材料20‧‧‧半導體基板21‧‧‧絕緣膜22‧‧‧保護膜35‧‧‧配線構造141‧‧‧障壁金屬層142‧‧‧晶種金屬層142A‧‧‧晶種金屬層143‧‧‧貫通電極144‧‧‧材料膜180M‧‧‧光阻劑180H‧‧‧貫通孔181‧‧‧障壁金屬層181A‧‧‧障壁金屬層182‧‧‧晶種金屬層182A‧‧‧晶種金屬層183‧‧‧貫通電極183M‧‧‧遮罩r‧‧‧深度

圖1係表示實施形態之半導體裝置之概略構成例之剖視圖。 圖2~8係表示實施形態之半導體裝置之製造方法之製程剖視圖。 圖9(a)~(d)係表示比較例之半導體裝置之製造方法之製程剖視圖。 圖10(a)及(b)係將貫通孔側壁之形狀放大後之剖視圖。

1‧‧‧半導體裝置

10‧‧‧半導體基板

10a‧‧‧保護膜

11‧‧‧絕緣層

12‧‧‧STI

13‧‧‧絕緣層

14‧‧‧第2貫通電極

17‧‧‧絕緣層

18‧‧‧第1貫通電極

19‧‧‧接合材料

35‧‧‧配線構造

141‧‧‧障壁金屬層

142‧‧‧晶種金屬層

143‧‧‧貫通電極

144‧‧‧材料膜

181‧‧‧障壁金屬層

182‧‧‧晶種金屬層

183‧‧‧貫通電極

Claims (8)

1. 一種半導體裝置之製造方法，其包括如下步驟：於半導體基板之與第1面為相反側之第2面上形成第1絕緣膜，上述半導體基板於上述第1面形成有覆蓋配線構造之絕緣層及貫通上述絕緣層之第1貫通電極；使用包含SF6、O2、SiF4、與CF4、Cl2、BCl3、CF3I及HBr中任1種以上之氣體之氣體，自上述第2面側對形成有上述第1絕緣膜之上述半導體基板進行各向異性乾式蝕刻，藉此形成使上述配線構造露出之貫通孔；及於上述貫通孔內形成第2貫通電極。
2. 如請求項1之半導體裝置之製造方法，其中上述貫通孔於側壁具有複數個凸部，且相鄰之上述凸部間之距離與上述凸部之高度之比為1/5以下。
3. 如請求項1或2之半導體裝置之製造方法，其中上述各向異性乾式蝕刻時，於上述貫通孔之側壁上形成包含Si、O、與F、Cl、I、及Br中至少1種以上元素之保護膜。
4. 一種半導體裝置，其包含：半導體基板；器件層，其位於上述半導體基板之第1面，且包含配線；貫通電極，其自上述第1面貫通至上述第1面之相反面之第2面，且形 成於貫通孔內，上述貫通孔於側壁具有相鄰凸部間之距離與上述凸部之高度之比為1/5以下之複數個凸部；及保護膜，其設置於上述貫通孔之側壁，且包含Si、O、與F、Cl、I、及Br中至少1種以上元素。
5. 如請求項4之半導體裝置，其中於上述保護膜上更具備障壁金屬層。
6. 如請求項5之半導體裝置，其中於上述障壁金屬層上更具備晶種金屬層。
7. 如請求項6之半導體裝置，其中於上述貫通孔內之上述晶種金屬層上配置有上述貫通電極。
8. 如請求項7之半導體裝置，其中於上述半導體基板之上述第2面之上述貫通電極之一部分設置有導電性凸塊。

Images